JP2012199706A

JP2012199706A - ドハティ増幅装置

Info

Publication number: JP2012199706A
Application number: JP2011061756A
Authority: JP
Inventors: Nobuhisa Aoki; 信久青木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-03-18
Filing date: 2011-03-18
Publication date: 2012-10-18
Anticipated expiration: 2031-03-18
Also published as: JP5655655B2; US8395443B2; US20120235749A1

Abstract

【課題】インピーダンス変換器のインピーダンスの増加に起因した効率の劣化を回避すること。
【解決手段】ドハティ増幅装置は、主増幅器と、副増幅器と、伝送線路と、合成器と、出力負荷とを有する。主増幅器は、電源端子へ印加される電圧に応じてＲＦ入力信号を増幅する。副増幅器は、電源端子へ印加される電圧に応じてＲＦ入力信号のピーク成分を増幅する。伝送線路は、主増幅器の出力端に接続される。合成器は、伝送線路の出力端と副増幅器の出力端に接続され、伝送線路の出力信号と副増幅器の出力信号とを合成する。そして、主増幅器の電源端子へ印加される電圧が副増幅器の電源端子へ印加される電圧よりも低く設定されるとともに、伝送線路のインピーダンス値が出力負荷のインピーダンス値を２倍した値よりも小さく設定される。
【選択図】図２

Description

本発明は、ドハティ増幅装置に関する。

近年、周波数の利用効率を向上させるための変調方式として、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）等の線形変調方式が広く用いられている。ＯＦＤＭ等の線形変調方式により変調された信号は、ピーク電力対平均電力比（ＰＡＰＲ：Peak to Average Power Ratio）が高くなる傾向がある。このため、最近では、ＰＡＰＲが高い信号を高効率で増幅する増幅装置が種々検討されている。例えば、このような増幅装置として、ドハティ増幅装置が知られている。

図３は、一般的なドハティ増幅装置の構成例を示す図である。同図に示すように、ドハティ増幅装置は、分配器１１、キャリア増幅器１２、位相調整器１３、ピーク増幅器１４、インピーダンス変換器１５、合成器１６および出力負荷１７を有する。

分配器１１は、入力端子１１ａから入力されるＲＦ（Radio Frequency）信号を２つのＲＦ信号に分岐し、一方のＲＦ信号をキャリア増幅器１２へ分配するとともに、他方のＲＦ信号を位相調整器１３へ分配する。キャリア増幅器１２は、電源端子１２ａへ印加される電圧に応じて分配器１１から入力されるＲＦ信号を増幅し、増幅後のＲＦ信号をインピーダンス変換器１５へ出力する。

位相調整器１３は、分配器１１から入力されるＲＦ信号の位相を調整し、調整後のＲＦ信号をピーク増幅器１４へ出力する。ピーク増幅器１４は、電源端子１４ａへ印加される電圧に応じて分配器１１から入力されるＲＦ信号のピーク成分を増幅し、増幅後のＲＦ信号を合成器１６へ出力する。インピーダンス変換器１５は、λ／４の電気長を有する伝送線路であり、キャリア増幅器１２の出力端に接続される。合成器１６は、インピーダンス変換器１５の出力端とピーク増幅器１４の出力端とに接続され、インピーダンス変換器１５からのＲＦ信号とピーク増幅器１４からのＲＦ信号とを合成する。出力負荷１７は、合成器１６の出力端に接続される。出力負荷１７のインピーダンス値Ｚ_０は固定である。

図３に示したドハティ増幅装置では、キャリア増幅器１２の電源端子１２ａへ印加される電圧Ｖｄｄがピーク増幅器１４の電源端子１４ａへ印加される電圧Ｖｄｄと同一となるように設定される。そして、ドハティ増幅装置では、キャリア増幅器１２がＡＢ級又はＢ級で動作し、ピーク増幅器１４がＢ級又はＣ級で動作する。すなわち、キャリア増幅器１２が飽和状態となるまではキャリア増幅器１２のみが主増幅器として動作し、キャリア増幅器１２が飽和状態となると、ピーク増幅器１４が副増幅器として動作する。

ここで、ドハティ増幅装置の出力電力に対する効率は、それぞれの増幅器が飽和状態で動作した時のインピーダンス変換器１５から合成器１６へ出力される電流Ｉ_３と合成器１６から出力負荷１７へ出力される電流Ｉ_０との比αに応じて変動する。特に、ドハティ増幅装置の効率は、α＜０．５のときに良好となることが知られている。

このため、α＜０．５を実現する従来技術として、キャリア増幅器とピーク増幅器とのデバイスサイズを異ならせる手法が提案されている。この従来技術では、例えば、キャリア増幅器のエミッタ面積をピーク増幅器のエミッタ面積よりも小さく設定することによって、キャリア増幅器とピーク増幅器とのデバイスサイズを異ならせる。

特開２００７−８１８００号公報特開２００７−６４５０号公報特開２００５−３２２９９３号公報特開２００６−１６６１４１号公報

しかしながら、キャリア増幅器とピーク増幅器とのデバイスサイズを異ならせる従来技術では、インピーダンス変換器のインピーダンスが増大し、その結果、効率が劣化するという問題がある。

開示の技術は、上記に鑑みてなされたものであって、インピーダンス変換器のインピーダンスの増加に起因した効率の劣化を回避することができるドハティ増幅装置を提供することを目的とする。

本願の開示するドハティ増幅装置は、主増幅器と、副増幅器と、伝送線路と、合成器と、出力負荷とを有する。主増幅器は、電源端子へ印加される電圧に応じてＲＦ入力信号を増幅する。副増幅器は、電源端子へ印加される電圧に応じて前記ＲＦ入力信号のピーク成分を増幅する。伝送線路は、前記主増幅器の出力端に接続される。合成器は、前記伝送線路の出力端と前記副増幅器の出力端に接続され、前記伝送線路の出力信号と前記副増幅器の出力信号とを合成する。そして、前記主増幅器の電源端子へ印加される電圧が前記副増幅器の電源端子へ印加される電圧よりも低く設定されるとともに、前記伝送線路のインピーダンス値が前記出力負荷のインピーダンス値を２倍した値よりも小さく設定される。

本願の開示するドハティ増幅装置の一つの態様によれば、インピーダンス変換器のインピーダンスの増加に起因した効率の劣化を回避することができるという効果を奏する。

図１は、一般的なドハティ増幅装置における効率特性を示す図である。図２は、実施例１に係るドハティ増幅装置の構成例を示すブロック図である。図３は、一般的なドハティ増幅装置の構成例を示す図である。

まず、本願の開示するドハティ増幅装置の実施例を説明する前に、一般的なドハティ増幅装置の問題点について説明する。図１は、図３に示した一般的なドハティ増幅装置における効率特性を示す図である。図１では、横軸が出力負荷１７での、ドハティ増幅器が出力可能な最大電圧と出力電圧の電圧比を表し、縦軸が効率（％）を表す。言い換えると、横軸が出力電力を表し、縦軸が効率（％）を表す。また、図１では、ドハティ増幅器が最大電力を出力した時のインピーダンス変換器１５から合成器１６へ出力される電流Ｉ_３と、合成器１６から出力負荷１７へ出力される電流Ｉ_０との比αを変化させたときの効率特性を示す。

図１に示すように、αが０．５であるとき、効率が極大値となる電圧比は０．５である。そして、αが０．５よりも小さくなるに連れて、効率が極大値となる電圧比は小さくなる。これは、αが０．５よりも小さくなるに連れて、ＰＡＰＲが比較的に高い信号に対する増幅の効率が向上することを意味する。例えば、ＰＡＰＲが比較的に高い信号の電圧比が０．２であるものとする。この場合には、αが０．５であるとき、変調波が平均電力を出力した場合の効率は約３０％に留まるが、αが０．２であるとき、効率は極大値である約７９％まで向上する。このように、ドハティ増幅装置の効率は、αが０．５よりも小さいときに良好となる。

ここで、αが０．５よりも小さい状態を実現するために、図３に示した従来のドハティ増幅装置におけるキャリア増幅器１２とピーク増幅器１４とのデバイスサイズを異ならせたものとする。例えば、キャリア増幅器１５のエミッタ面積がピーク増幅器１４のエミッタ面積よりも小さく設定されるものとする。すると、インピーダンス変換器１５のインピーダンスＺ_Ｌが増大する。インピーダンス変換器１５のインピーダンスＺ_Ｌが増大することを以下に証明する。

ピーク増幅器とキャリア増幅器が飽和動作の状態を考える。まず、αが、次式（１）で定義される。
α＝Ｉ_３／Ｉ_０・・・（１）
ただし、Ｉ_３は、インピーダンス変換器１５から合成器１６へ出力される電流
Ｉ_０は、合成器１６から出力負荷１７へ出力される電流

出力負荷１７では、次式（２）が成立する。
Ｖ_ｏ＝Ｉ_０・Ｚ_０・・・（２）
ただし、Ｖ_ｏは、出力負荷１７の電圧
Ｚ_０は、出力負荷１７のインピーダンス値

式（１）および式（２）から次式（３）が求められる。
Ｉ_３＝α・Ｖ_ｏ／Ｚ_０・・・（３）

インピーダンス変換器１５の入力端の電力と出力端の電力とが等しく、飽和動作状態では、出力電圧はピーク増幅器、キャリア増幅器共等しいと考えられるので、Ｖ_１＝Ｖ_２となり、次式（４）が成立する。
Ｖ_１ ^２／Ｒ_１＝Ｖ_２ ^２／Ｒ_１＝Ｉ_３ ^２・Ｒ_３・・・（４）
ただし、Ｖ_１は、キャリア増幅器１２の出力端の電圧
Ｖ_２は、ピーク増幅器１４の出力端の電圧
Ｒ_１は、キャリア増幅器１２の出力端のインピーダンス
Ｒ_３は、インピーダンス変換器１５の出力端のインピーダンス

また、インピーダンス変換器１５の性質から次式（５）が求められる。
Ｒ_１・Ｒ_３＝Ｚ_Ｌ ^２・・・（５）

式（４）および式（５）から次式（６）が求められる。
Ｚ_Ｌ＝Ｖ_２／Ｉ_３・・・（６）

式（３）、式（６）およびＶ_０＝Ｖ_２の関係から次式（７）が求められる。
Ｚ_Ｌ＝１／α・Ｚ_０・・・（７）

式（７）は、α＜０．５ときに、Ｚ_Ｌ＞２・Ｚ_０となる。つまり、従来のドハティ増幅装置では、αが０．５よりも小さい場合には、インピーダンス変換器１５のインピーダンス値Ｚ_Ｌが出力負荷のインピーダンス値Ｚ_０を２倍した値よりも大きくなる。

このように、キャリア増幅器とピーク増幅器とのデバイスサイズを異ならせる従来の手法では、インピーダンス変換器のインピーダンスが増大する傾向にある。そして、インピーダンス変換器のインピーダンスの増大に伴って、ドハティ増幅装置の効率が劣化する。

次に、実施例１に係るドハティ増幅装置１００の構成について説明する。図２は、実施例１に係るドハティ増幅装置の構成例を示すブロック図である。同図に示すように、実施例１に係るドハティ増幅装置１００は、分配器１１１、キャリア増幅器１１２、位相調整器１１３、ピーク増幅器１１４、インピーダンス変換器１１５、合成器１１６および出力負荷１１７を有する。分配器１１１は、入力端子１１１ａから入力されるＲＦ信号を２つのＲＦ信号に分岐し、一方のＲＦ信号をキャリア増幅器１１２へ分配するとともに、他方のＲＦ信号を位相調整器１１３へ分配する。

キャリア増幅器１１２は、増幅素子として電界効果トランジスタ（ＦＥＴ：Field effect transistor）を含む増幅器である。キャリア増幅器１１２は、電源端子１１２ａへ印加される電圧に応じて分配器１１１から入力されるＲＦ信号を増幅し、増幅後のＲＦ信号をインピーダンス変換器１１５へ出力する。キャリア増幅器１１２の電源端子１１２ａは、直流電源に接続されるとともに、キャリア増幅器１１２内部のＦＥＴに接続される。キャリア増幅器１１２の電源端子１１２ａへ印加される電圧は、ドレイン電圧とも呼ばれる。また、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧は、ピーク増幅器１１４の電源端子１１４ａへ印加される電圧と異なるように設定される。本実施例では、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧は、ピーク増幅器１１４の電源端子１１４ａへ印加される電圧Ｖ_ｄｄのｎ倍に設定される。

位相調整器１１３は、分配器１１１から入力されるＲＦ信号の位相を調整し、調整後のＲＦ信号をピーク増幅器１１４へ出力する。

ピーク増幅器１１４は、キャリア増幅器１１２と同様に増幅素子としてＦＥＴを含む増幅器である。ピーク増幅器１１４は、電源端子１１４ａへ印加される電圧に応じて分配器１１１から入力されるＲＦ信号を、ＲＦ信号の電力が閾値を越えた時に増幅し、増幅後のＲＦ信号を合成器１１６へ出力する。また、ピーク増幅器１１４の電源端子１１４ａは、直流電源に接続されるとともに、ピーク増幅器１１４内部のＦＥＴに接続される。ピーク増幅器１１４の電源端子１１４ａへ印加される電圧は、ドレイン電圧とも呼ばれる。

インピーダンス変換器１１５は、λ／４の電気長を有する伝送線路であり、キャリア増幅器１１２の出力端に接続される。

合成器１１６は、インピーダンス変換器１１５の出力端とピーク増幅器１１４の出力端とに接続され、インピーダンス変換器１１５からのＲＦ信号とピーク増幅器１１４からのＲＦ信号とを合成する。出力負荷１１７は、合成器１１６の出力端に接続される。出力負荷１１７のインピーダンスＺ_０は固定である。

本実施例のドハティ増幅装置１００では、キャリア増幅器１１２がＡＢ級又はＢ級で動作し、ピーク増幅器１１４がＢ級又はＣ級で動作する。すなわち、キャリア増幅器１１２が飽和状態となるまではキャリア増幅器１１２のみが主増幅器として動作し、キャリア増幅器１１２が飽和状態となると、ピーク増幅器１１４が副増幅器として動作する。

特に、本実施例のドハティ増幅装置１００では、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧がピーク増幅器１１４の電源端子１１４ａへ印加される電圧よりも低く設定される。これとともに、インピーダンス変換器１１５のインピーダンス値が出力負荷１１７のインピーダンス値を２倍した値よりも小さく設定される。これにより、インピーダンス変換器１１５のインピーダンス値が不用意に増大することを回避することができ、インピーダンス変換器１１５のインピーダンス値の増加に起因した効率の劣化を回避することができる。

ここで、本実施例のドハティ増幅装置１００がインピーダンス変換器１１５のインピーダンス値の増加に起因した効率の劣化を回避することができる理由について説明する。

まず、αが、上記の式（１）と同様に、次式（８）で定義される。
α＝Ｉ_３／Ｉ_０・・・（８）
ただし、Ｉ_３は、インピーダンス変換器１１５から合成器１１６へ出力される電流
Ｉ_０は、合成器１１６から出力負荷１１７へ出力される電流

出力負荷１１７では、次式（９）が成立する。
Ｖ_ｏ＝Ｉ_０・Ｚ_０・・・（９）
ただし、Ｖ_ｏは、出力負荷１１７の電圧
Ｚ_０は、出力負荷１１７のインピーダンス値

式（８）および式（９）から次式（１０）が求められる。
Ｉ_３＝α・Ｖ_ｏ／Ｚ_０・・・（１０）

式（１０）およびＶ_０＝Ｖ_３の関係から次式（１１）が求められる。
Ｒ_３＝Ｖ_３／Ｉ_３＝Ｖ_ｏ／（Ｖ_ｏ／Ｚ_ｏ・α)＝１／α・Ｚ_ｏ・・・（１１）
ただし、Ｒ_３は、インピーダンス変換器１１５の出力端のインピーダンス

また、インピーダンス変換器１１５の入力端の電力と出力端の電力とが等しいので、次式（１２）が成立する。
Ｖ_１ ^２／Ｒ_１＝Ｉ_３・Ｖ_３・・・（１２）

また、インピーダンス変換器１１５の性質から次式（１３）が求められる。
Ｒ_１・Ｒ_３＝Ｚ_Ｌ ^２・・・（１３）

式（１３）に式（１１）を適用することにより、次式（１４）が求められる。
Ｚ_Ｌ ^２＝Ｒ_１・（１／α）・Ｚ_ｏ・・・（１４）

式（１４）に式（１２）を適用することにより、次式（１５）が求められる。
Ｚ_Ｌ ^２＝Ｖ_１ ^２／（Ｉ_３・Ｖ_３）・（１／α）・Ｚ_ｏ・・・（１５）

式（１５）に式（１０）およびＶ_３＝Ｖ_ｏの関係を適用することにより、次式（１６）が求められる。
Ｚ_Ｌ ^２＝（１／α^２）・Ｚ_ｏ ^２・Ｖ_１ ^２／Ｖ_ｏ ^２・・・（１６）

式（１６）から次式（１７）が求められる。
Ｚ_Ｌ＝（１／α）・Ｚ_ｏ・Ｖ_１／Ｖ_ｏ・・・（１７）

キャリア増幅器１１２の出力端の電圧Ｖ_１が電源端子１１２ａへ印加される電圧ｎ・Ｖ_ｄｄに比例すると仮定すると、次式（１８）が成立する。
Ｖ_１＝ｘ・ｎ・Ｖ_ｄｄ・・・（１８）
ただし、ｘは、比例定数

また、ピーク増幅器１１４の出力端の電圧が電源端子１１４ａへ印加される電圧Ｖ_ｄｄに比例すると仮定すると、次式（１９）が成立する。
Ｖ_２＝ｘ・Ｖ_ｄｄ・・・（１９）

式（１８）および式（１９）から次式（２０）が求められる。
Ｖ_１＝ｎ・Ｖ_２＝ｎ・Ｖ_０・・・（２０）

式（１７）に式（２０）を適用することにより次式（２１）が求められる。
Ｚ_Ｌ＝（１／α）・ｎ・Ｚ_ｏ・・・（２１）

本実施例では、インピーダンス変換器１１５のインピーダンス値Ｚ_Ｌが出力負荷１１７のインピーダンス値Ｚ_ｏを２倍した値よりも小さく設定されるので、次式（２２）が成立する。
Ｚ_Ｌ＜２Ｚ_ｏ・・・（２２）

式（２１）および式（２２）から次式（２３）が求められる。
ｎ＜２・α ・・・（２３）

式（２３）からα＜０．５のときに次式（２４）が求められる。
ｎ＜１・・・（２４）

式（２４）は、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧ｎ・Ｖ_ｄｄがピーク増幅器１１４の電源端子１１４ａへ印加される電圧Ｖ_ｄｄよりも低く設定された場合に、効率の劣化を回避することができることを意味する。

このように、本実施例では、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧がピーク増幅器１１４の電源端子１１４ａへ印加される電圧よりも低く設定される。また、インピーダンス変換器１１５のインピーダンス値が出力負荷１１７のインピーダンス値を２倍した値よりも小さく設定される。これにより、インピーダンス変換器１１５のインピーダンス値が不用意に増大することを回避することができ、インピーダンス変換器１１５のインピーダンス値の増加に起因した効率の劣化を回避することができる。

また、本実施例では、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４の物理的サイズを規定するパラメータとが同一である。本実施例のキャリア増幅器１１２およびピーク増幅器１１４は、増幅素子としてＦＥＴを含む増幅器である。したがって、キャリア増幅器１１２のゲート幅、ゲート長、ゲート数またはパッケージ内ＦＥＴ数と、ピーク増幅器１１４のゲート幅、ゲート長、ゲート数またはパッケージ内ＦＥＴ数とが同一である。言い換えると、キャリア増幅器１１２のデバイスサイズとピーク増幅器１１４のデバイスサイズとが同一である。本実施例では、キャリア増幅器１１２のデバイスサイズとピーク増幅器１１４のデバイスサイズとが同一である場合でもインピーダンス変換器１１５のインピーダンス値が不用意に増大することを回避することができる。

以下、本実施例のドハティ増幅装置１００が、キャリア増幅器１１２のデバイスサイズとピーク増幅器１１４のデバイスサイズとが同一である場合でも、インピーダンス変換器１１５のインピーダンス値が不用意に増大することを回避することができる理由について説明する。

まず、キャリア増幅器１１２の電力を求める。キャリア増幅器１１２の電力Ｉ_１・Ｖ_１は、次式（２５）を用いて求められる。
Ｉ_１・Ｖ_１＝Ｉ_３・Ｖ_３・・・（２５）

式（１０）およびＶ_３＝Ｖ_０の関係を式（２５）に適用することにより、次式（２６）が求められる。
Ｉ_１・Ｖ_１＝（Ｖ_ｏ ^２／Ｚ_０）・α ・・・（２６）

次いで、ピーク増幅器１１４の電力を求める。ピーク増幅器１１４の電力Ｉ_２・Ｖ_２は、次式（２７）を用いて求められる。
Ｉ_２・Ｖ_２＝Ｉ_２・Ｖ_０・・・（２７）

また、Ｉ_２に関して次式（２８）が成立する。
Ｉ_２＝Ｉ_０−Ｉ_３・・・（２８）

式（２８）に式（８）を適用することにより次式（２９）が求められる。
Ｉ_２＝（１−α）・Ｉ_０・・・（２９）

また、Ｉ_０は、次式（３０）を用いて求められる。
Ｉ_０＝Ｖ_０／Ｚ_０・・・（３０）

式（２９）および式（３０）から次式（３１）が求められる。
Ｉ_２＝Ｖ_０／Ｚ_０・（１−α）・・・（３１）

式（２７）に式（３１）を適用することにより、次式（３２）が求められる。
Ｉ_２・Ｖ_２＝Ｖ_０ ^２／Ｚ_０・（１−α）・・・（３２）

式（２６）および式（３２）からキャリア増幅器１１２の電力とピーク増幅器１１４の電力との比を求めると、次式（３３）が導出される。
Ｉ_１・Ｖ_１／（Ｉ_２・Ｖ_２）＝α／（１−α）・・・（３３）

本実施例では、キャリア増幅器１１２のゲート幅、ゲート長、ゲート数またはパッケージ内ＦＥＴ数と、ピーク増幅器１１４のゲート幅、ゲート長、ゲート数またはパッケージ内ＦＥＴ数とが同一である。このため、キャリア増幅器１１２における飽和電力およびピーク増幅器１１４における飽和電力は、電源端子１１２ａへ印加される電圧ｎ・Ｖ_ｄｄおよび電源端子１１４ａへ印加される電圧Ｖ_ｄｄにそれぞれ比例する。すなわち、次式（３４）が成立する。
Ｉ_１・Ｖ_１／（Ｉ_２・Ｖ_２）＝ｎ・Ｖ_ｄｄ／Ｖ_ｄｄ＝ｎ・・・（３４）

式（３３）および式（３４）から次式（３５）が求められる。
α／（１−α）＝ｎ・・・（３５）

式（２１）に式（３５）を適用することにより次式（３６）が求められる。
Ｚ_Ｌ＝（１＋ｎ）・Ｚ_ｏ・・・（３６）

式（３６）および式（２２）から次式（３７）が求められる。
ｎ＜１・・・（３７）

式（３７）は、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧ｎ・Ｖ_ｄｄをピーク増幅器１１４の電源端子１１４ａへ印加される電圧Ｖ_ｄｄよりも低く設定することにより、電源端子１１２ａの物理的サイズを規定するパラメータと電源端子１１４ａの物理的サイズを規定するパラメータとが同一である場合でも、インピーダンス変換器１１５のインピーダンス値の増大を抑えることができることを示す。

なお、本実施例では、キャリア増幅器１１２およびピーク増幅器１１４が増幅素子としてＦＥＴを含む場合について説明したが、キャリア増幅器１１２およびピーク増幅器１１４がＦＥＴに代えてバイポーラトランジスタを含んでいてもよい。この場合には、キャリア増幅器１１２のエミッタ面積またはパッケージ内バイポーラトランジスタ数と、ピーク増幅器１１４のエミッタ面積またはパッケージ内バイポーラトランジスタ数とが同一となる。また、この場合には、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧およびキャリア増幅器１１４の電源端子１１４ａへ印加される電圧は、バイポーラトランジスタのコレクタ端子へ接続されコレクタ電圧とも呼ばれる。

上述してきたように、本実施例のドハティ増幅装置１００では、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧がピーク増幅器１１４の電源端子１１４ａへ印加される電圧よりも低く設定される。また、インピーダンス変換器１１５のインピーダンス値が出力負荷１１７のインピーダンス値を２倍した値よりも小さく設定される。このため、本実施例によれば、インピーダンス変換器１１５のインピーダンス値が不用意に増大することを回避することができ、インピーダンス変換器１１５のインピーダンス値の増加に起因した効率の劣化を回避することができる。

また、本実施例のドハティ増幅装置１００では、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４物理的サイズを規定するパラメータとが同一である。このため、本実施例によれば、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧ｎ・Ｖ_ｄｄをピーク増幅器１１４の電源端子１１４ａへ印加される電圧Ｖ_ｄｄよりも低く設定することにより、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４物理的サイズを規定するパラメータとが同一である場合にも、インピーダンス変換器１１５のインピーダンス値の増大を抑えることができる。その結果、インピーダンス変換器１１５のインピーダンス値の増加に起因した効率の劣化をより効率的に回避することができる。

上記実施例１では、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４の物理的サイズを規定するパラメータとが同一である場合について説明した。しかしながら、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４の物理的サイズを規定するパラメータとが異なっていてもよい。そこで、以下では、このような場合を実施例２として説明する。

本実施例のドハティ増幅装置では、キャリア増幅器１１２の電源端子１１２ａへ印加される電圧がピーク増幅器１１４の電源端子１１４ａへ印加される電圧のｎ倍に設定される。これとともに、インピーダンス変換器１１５のインピーダンス値が出力負荷１１７のインピーダンス値を２倍した値よりも小さく設定される。

さらに、本実施例のドハティ増幅装置では、実施例１のドハティ増幅装置１００と異なり、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４の物理的サイズを規定するパラメータとが異なる。

具体的には、キャリア増幅器１１２の物理的サイズを規定するパラメータがピーク増幅器１１４の物理的サイズを規定するパラメータのｍ倍である。例えば、キャリア増幅器１１２のゲート幅、ゲート数またはパッケージ内ＦＥＴ数がピーク増幅器１１４のゲート幅、ゲート数またはパッケージ内ＦＥＴ数のｍ倍である。また、物理的サイズを規定するパラメータがゲート長の場合は、キャリア増幅器１１２のゲート長がピーク増幅器１１４のゲート長の1/ｍ倍の場合である。このため、キャリア増幅器１１２における飽和電力およびピーク増幅器１１４における飽和電力は、電源端子１１２ａへ印加される電圧ｎ・ｍ・Ｖｄｄおよび電源端子１１４ａへ印加される電圧Ｖｄｄにそれぞれ比例する。すなわち、次式（３８）が成立する。
Ｉ_１・Ｖ_１／（Ｉ_２・Ｖ_２）＝ｎ・ｍ・Ｖ_ｄｄ／Ｖ_ｄｄ＝ｎ・ｍ・・・（３８）

式（３３）および式（３８）から次式（３９）が求められる。
α／（１−α）＝ｎ・ｍ・・・（３９）

式（２１）に式（３９）を適用することにより次式（４０）が求められる。
Ｚ_Ｌ＝（１＋ｎ・ｍ）／ｍ・Ｚ_ｏ・・・（４０）

式（４０）および式（２２）から次式（４１）が求められる。
（１＋ｎ・ｍ）／ｍ＜２・・・（４１）

式（４１）は、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４の物理的サイズを規定するパラメータとが異なる場合に、インピーダンス変換器１１５のインピーダンス値が出力負荷１１７のインピーダンス値を２倍した値よりも小さく設定できるため、インピーダンス変換器１１５のインピーダンス値の増大を抑えることができることを示す。

上述してきたように、本実施例のドハティ増幅装置１００では、キャリア増幅器１１２の物理的サイズを規定するパラメータとピーク増幅器１１４の物理的サイズを規定するパラメータとが異なる。このため、本実施例によれば、インピーダンス変換器１１５のインピーダンス値が出力負荷１１７のインピーダンス値を２倍した値よりも小さく設定できるため、インピーダンス変換器１１５のインピーダンス値の増大を抑えることができ、インピーダンス変換器１１５のインピーダンス値の増加に起因した効率の劣化をより効率的に回避することができる。

１００ドハティ増幅装置
１１１分配器
１１１ａ入力端子
１１２キャリア増幅器
１１２ａ電源端子
１１３位相調整器
１１４ピーク増幅器
１１４ａ電源端子
１１５インピーダンス変換器
１１６合成器
１１７出力負荷

Claims

電源端子へ印加される電圧に応じてＲＦ入力信号を増幅する主増幅器と、
電源端子へ印加される電圧に応じて前記ＲＦ入力信号のピーク成分を増幅する副増幅器と、
前記主増幅器の出力端に接続された伝送線路と、
前記伝送線路の出力端と前記副増幅器の出力端に接続され、前記伝送線路の出力信号と前記副増幅器の出力信号とを合成する合成器と、
前記合成器の出力端に接続された出力負荷と
を備え、
前記主増幅器の電源端子へ印加される電圧が前記副増幅器の電源端子へ印加される電圧よりも低く設定されるとともに、前記伝送線路のインピーダンス値が前記出力負荷のインピーダンス値を２倍した値よりも小さく設定されることを特徴とするドハティ増幅装置。
前記主増幅器の物理的サイズを規定するパラメータと前記副増幅器の物理的サイズを規定するパラメータとが同一であることを特徴とする請求項１に記載のドハティ増幅装置。
前記主増幅器の物理的サイズを規定するパラメータが前記副増幅器の物理的サイズを規定するパラメータのｍ倍であり、前記主増幅器の電源端子へ印加される電圧が前記副増幅器の電源端子へ印加される電圧のｎ倍である場合に、ｍおよびｎは、（１＋ｍ・ｎ）＜２の関係が成立するように設定されることを特徴とする請求項１に記載のドハティ増幅装置。