JP2012199551A - Radiation detecting apparatus, radiation imaging apparatus and radiation imaging system - Google Patents

Radiation detecting apparatus, radiation imaging apparatus and radiation imaging system Download PDF

Info

Publication number
JP2012199551A
JP2012199551A JP2012077574A JP2012077574A JP2012199551A JP 2012199551 A JP2012199551 A JP 2012199551A JP 2012077574 A JP2012077574 A JP 2012077574A JP 2012077574 A JP2012077574 A JP 2012077574A JP 2012199551 A JP2012199551 A JP 2012199551A
Authority
JP
Japan
Prior art keywords
wiring
gate
insulating layer
signal
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012077574A
Other languages
Japanese (ja)
Other versions
JP5677353B2 (en
Inventor
Minoru Watanabe
実 渡辺
Chiori Mochizuki
千織 望月
Keiichi Nomura
慶一 野村
Takamasa Ishii
孝昌 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012077574A priority Critical patent/JP5677353B2/en
Publication of JP2012199551A publication Critical patent/JP2012199551A/en
Application granted granted Critical
Publication of JP5677353B2 publication Critical patent/JP5677353B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a radiation detecting apparatus for lowering parasitic capacity of signal wiring and gate wiring, improving sensitivity and reducing noise.SOLUTION: The radiation detecting apparatus comprises: pixels including switching elements arranged on an insulating substrate and conversion elements arranged on the switching elements to convert radiation into electric charges, for which the switching elements and the conversion elements are connected and the pixels are two-dimensionally arrayed on the insulating substrate in a matrix; gate wiring commonly connected with the plurality of switching elements arranged in a row direction on the insulating substrate; and signal wiring commonly connected with the plurality of switching elements arranged in a column direction. A plurality of insulating films are arranged between the switching elements and the conversion elements, and at least one of the gate wiring and the signal wiring is arranged to be held between the plurality of insulating films.

Description

本発明は、放射線を電荷に変換する変換素子及びスイッチ素子である薄膜トランジスタ(TFT)を画素内に有する放射線検出装置に関するものである。   The present invention relates to a radiation detection apparatus having a conversion element for converting radiation into electric charge and a thin film transistor (TFT) as a switching element in a pixel.

この放射線検出装置は、特に、放射線を検出する放射線検出装置に好適に用いられ、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置等に応用される。ここで、本明細書では、可視光又は放射線崩壊によって放出される粒子(光子を含む)の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばX線や粒子線、宇宙線なども、放射線に含まれるものとする。   This radiation detection apparatus is particularly preferably used for a radiation detection apparatus for detecting radiation, and is applied to medical image diagnostic apparatuses, nondestructive inspection apparatuses, analysis apparatuses using radiation, and the like. Here, in this specification, in addition to α-rays, β-rays, γ-rays, and the like, which are beams generated by particles (including photons) emitted by visible light or radiation decay, a beam having the same or higher energy, For example, X-rays, particle beams, and cosmic rays are also included in the radiation.

近年、絶縁基板上にTFTが形成されたTFTマトリックスパネルの大判化や駆動速度の高速化が急速に進められている。TFTを用いた液晶パネルの製造技術は、X線等の放射線を電気信号に変換する半導体変換素子を有するエリアセンサ(例えば、放射線検出装置)へと利用されている。かかる半導体変換素子としては、例えば、表面にX線等の放射線から可視光等の光へ波長変換する波長変換層(例えば蛍光体層)を配置し、この光を光電変換するものや、放射線を直接光電変換する半導体変換材料を用いるものなどがある。   In recent years, TFT matrix panels in which TFTs are formed on an insulating substrate have been rapidly increased in size and driving speed. A manufacturing technique of a liquid crystal panel using TFT is used for an area sensor (for example, a radiation detection apparatus) having a semiconductor conversion element that converts radiation such as X-rays into an electric signal. As such a semiconductor conversion element, for example, a wavelength conversion layer (for example, a phosphor layer) for wavelength conversion from radiation such as X-rays to light such as visible light is disposed on the surface, and photoelectric conversion of this light, Some use a semiconductor conversion material that directly performs photoelectric conversion.

このような半導体変換素子と、半導体変換素子からの電気信号を読み出すためのTFTとを二次元状に配置し放射線照射量を読み取る基板では、各画素に照射された放射線もしくは放射線から変換された光の光量を検知する。この光量をより多く検知することで、感度の高い放射線検出装置を提供することが可能であるが、そのためには、TFTの性能を維持しながら、スペース全体を有効利用し半導体変換素子を配置する必要がある。   In a substrate that reads such a semiconductor conversion element and a TFT for reading out an electrical signal from the semiconductor conversion element in a two-dimensional manner and reads the radiation dose, the radiation irradiated to each pixel or the light converted from the radiation The amount of light is detected. By detecting more light, it is possible to provide a highly sensitive radiation detection device. To that end, while maintaining the performance of the TFT, the semiconductor conversion elements are arranged using the entire space effectively. There is a need.

このため、従来ではTFTアレーを形成した後、このTFTアレー上に半導体変換素子を積層して、TFTによる開口率の損失を防ぎ感度を向上する提案がなされている。一例として、特許文献1には、TFTの上部に半導体変換素子を配置することが記載されている。   For this reason, conventionally, after a TFT array is formed, a semiconductor conversion element is stacked on the TFT array to prevent loss of aperture ratio due to the TFT and improve sensitivity. As an example, Patent Document 1 describes that a semiconductor conversion element is disposed on top of a TFT.

TFTのソース電極及びドレイン電極上には、平坦化層が形成されており、その上部に半導体変換素子が形成されている。平坦化層を設けることで、TFTと半導体変換素子との間の容量カップリングを小さくすることで、TFTや各配線上に半導体変換素子を設けることが可能となる。この構成により、半導体変換素子の開口率を向上している。   A planarization layer is formed on the source electrode and the drain electrode of the TFT, and a semiconductor conversion element is formed thereon. By providing the planarization layer, it becomes possible to provide the semiconductor conversion element on the TFT and each wiring by reducing the capacitive coupling between the TFT and the semiconductor conversion element. With this configuration, the aperture ratio of the semiconductor conversion element is improved.

特開2004−015002号公報JP 2004-015002 A

しかしながら、例えば、放射線検出装置の動画撮影用センサでは、放射線の照射量が非常に小さい領域で撮影するため、半導体変換素子からの微小な信号を正確に読み取る必要がある。そこで、放射線検出装置の更なる高S/N比化が必要になる。半導体変換素子の開口率を大きくし、感度を高めることは、例えば平坦化層を用い、その上部に半導体変換素子を設けることで達成できている。そこで、更にS/N比を向上させるためにはノイズをもっと小さくすることが必要である。そのために、信号配線やゲート配線の容量をより小さくすることが要求される。   However, for example, in the moving image shooting sensor of the radiation detection apparatus, it is necessary to accurately read a minute signal from the semiconductor conversion element because shooting is performed in a region where the radiation dose is very small. Therefore, it is necessary to further increase the S / N ratio of the radiation detection apparatus. Increasing the aperture ratio of the semiconductor conversion element and increasing the sensitivity can be achieved by, for example, using a planarization layer and providing the semiconductor conversion element on the top. Therefore, in order to further improve the S / N ratio, it is necessary to further reduce the noise. Therefore, it is required to further reduce the capacity of the signal wiring and the gate wiring.

本発明は、放射線を電荷に変換する変換素子とスイッチ素子とが対となる画素が二次元的に配列された放射線検出装置において、信号配線、ゲート配線の配線間の寄生容量を低下させ、感度の向上、ノイズの減少を図るものである。さらに、変換素子と配線間の寄生容量を低下させ、感度の向上、ノイズの減少を図るものである。また、高速駆動を行う高速動画撮影の場合に、入射する放射線のレベルが低くても、良好な画像を得ることができる高S/N比の放射線検出装置を提供するものである。   The present invention reduces the parasitic capacitance between the signal wiring and the gate wiring in the radiation detection device in which the pixels in which the conversion elements for converting the radiation into electric charges and the switch elements are paired are two-dimensionally arranged, and the sensitivity Improvement of noise and reduction of noise. Further, the parasitic capacitance between the conversion element and the wiring is reduced to improve sensitivity and reduce noise. In addition, in the case of high-speed moving image shooting that performs high-speed driving, a radiation detection apparatus with a high S / N ratio that can obtain a good image even if the level of incident radiation is low is provided.

上記課題を解決するため、本発明の放射線検出装置は、
絶縁基板の上に配置されたゲート電極と、前記ゲート電極を覆うゲート絶縁層の上に配置されたソース電極及びドレイン電極と、を有するスイッチ素子と、前記スイッチ素子のソース電極及びドレイン電極の一方と接続して前記スイッチ素子上に配置された放射線を電荷に変換する変換素子と、前記スイッチ素子のゲート電極に接続されたゲート配線と、前記スイッチ素子のソース電極及びドレイン電極の他方に接続され、前記ゲート配線と交差して配置された信号配線と、を有する放射線検出装置であって、前記スイッチ素子と前記変換素子の間に複数の絶縁層が配置され、前記ゲート配線及び前記信号配線の少なくとも一方が、前記複数の絶縁層に挟まれて配置された、前記ゲート電極よりも低い融点で且つ小さい比抵抗の金属層からなることを特徴とする。
In order to solve the above problems, the radiation detection apparatus of the present invention is:
A switch element having a gate electrode disposed on an insulating substrate; and a source electrode and a drain electrode disposed on a gate insulating layer covering the gate electrode; and one of the source electrode and the drain electrode of the switch element Connected to the conversion element for converting the radiation arranged on the switch element into electric charge, the gate wiring connected to the gate electrode of the switch element, and the other of the source electrode and the drain electrode of the switch element A radiation detection device having a signal wiring arranged to intersect the gate wiring, wherein a plurality of insulating layers are arranged between the switch element and the conversion element, and the gate wiring and the signal wiring At least one is a metal layer having a melting point lower than that of the gate electrode and a small specific resistance, which is disposed between the plurality of insulating layers. It is characterized in.

なお、本明細書において、放射線を電荷に変換する変換素子とは、可視光、赤外光等の光から、X線、α線、β線、γ線等の放射線を受け、これらを電荷に変換する素子をいう。可視光、赤外光等の光を電荷に変換する光電変換素子、アモルファスセレン等を半導体層として有するX線等の放射線を直接電荷に変換する素子を含むものである。   Note that in this specification, a conversion element that converts radiation into electric charge refers to receiving radiation such as X-rays, α-rays, β-rays, and γ-rays from light such as visible light and infrared light, and converting these into electric charges. An element to be converted. It includes a photoelectric conversion element that converts light such as visible light and infrared light into electric charges, and an element that directly converts radiation such as X-rays having amorphous selenium or the like as a semiconductor layer into electric charges.

本発明により、信号配線又はゲート配線の一方を2つの絶縁層の間に配置することで、配線の容量を小さくし、アーチファクトを低減し低ノイズな放射線検出装置を提供することが可能となる。さらに、信号配線やゲート配線の本数を増加させ、ゲート配線を一度に駆動させたときに同時に得られる信号数を増やすことができる。この結果、高速動画撮影の場合に、放射線の低線量域や光の低光量の場合でも画像化したときに正確な画像を入手することができる。   According to the present invention, by arranging one of the signal wiring and the gate wiring between the two insulating layers, it is possible to reduce the capacitance of the wiring, reduce artifacts, and provide a low-noise radiation detection apparatus. Furthermore, the number of signal lines and gate lines can be increased, and the number of signals obtained simultaneously when the gate lines are driven at a time can be increased. As a result, in the case of high-speed moving image shooting, it is possible to obtain an accurate image when imaged even in the case of a low radiation dose region or a low light amount.

本発明の第一の実施形態に係る放射線検出装置の画素の平面図である。It is a top view of a pixel of a radiation detection device concerning a first embodiment of the present invention. 図1のA−A′線に沿った断面図である。It is sectional drawing along the AA 'line of FIG. 本発明の第一の実施形態に係る放射線撮像装置の簡易等価回路図である。1 is a simplified equivalent circuit diagram of a radiation imaging apparatus according to a first embodiment of the present invention. 本発明の第二の実施形態に係る放射線検出装置の画素の平面図である。It is a top view of the pixel of the radiation detection apparatus which concerns on 2nd embodiment of this invention. 図4のB−B′線に沿った断面図である。FIG. 5 is a cross-sectional view taken along line BB ′ in FIG. 4. 本発明の図4、図5の放射線撮像装置における簡易等価回路図である。FIG. 6 is a simplified equivalent circuit diagram of the radiation imaging apparatus of FIGS. 4 and 5 according to the present invention. 本発明の第二の実施形態に係る放射線検出装置の画素の平面図で、図4とは異なる例を示した図である。It is the top view of the pixel of the radiation detection apparatus which concerns on 2nd embodiment of this invention, and is the figure which showed the example different from FIG. 図7のC−C′線に沿った断面図である。FIG. 8 is a cross-sectional view taken along the line CC ′ of FIG. 7. 本発明の第二の実施形態に係る放射線検出装置の画素の平面図で、図4、図7とは異なる例を示した図である。It is the top view of the pixel of the radiation detection apparatus which concerns on 2nd embodiment of this invention, and is the figure which showed the example different from FIG. 4, FIG. 本発明の図9の放射線撮像装置における簡易等価回路図である。FIG. 10 is a simplified equivalent circuit diagram of the radiation imaging apparatus of FIG. 9 according to the present invention. 本発明の第三の実施形態に係る放射線検出装置の画素の平面図である。It is a top view of the pixel of the radiation detection apparatus which concerns on 3rd embodiment of this invention. 図11のD−D’線に沿った断面図である。It is sectional drawing along the D-D 'line of FIG. 本発明の第三の実施形態に係る放射線撮像装置の簡易等価回路図である。It is a simple equivalent circuit diagram of the radiation imaging device which concerns on 3rd embodiment of this invention. 本発明の第四の実施形態にかかる図1と同様にA−A′線に沿った断面図である。It is sectional drawing along the AA 'line similarly to FIG. 1 concerning 4th embodiment of this invention. 図14に示す第一、第二の絶縁層が配置されている領域と配置されていない領域の境界部における断面図である。It is sectional drawing in the boundary part of the area | region where the 1st, 2nd insulating layer shown in FIG. 14 is arrange | positioned, and the area | region which is not arrange | positioned. 本発明の第五の実施形態に係る放射線検出装置の画素の平面図である。It is a top view of the pixel of the radiation detection instrument concerning a 5th embodiment of the present invention. 図16のE−E′線に沿った断面図である。It is sectional drawing along the EE 'line of FIG. 本発明の第六の実施形態に係る放射線撮像装置の簡易等価回路図である。It is a simple equivalent circuit schematic of the radiation imaging device which concerns on the 6th embodiment of this invention. 本発明の第六の実施形態に係る放射線撮像装置の基板内の画素領域と周辺回路との関係を示す概念図である。It is a conceptual diagram which shows the relationship between the pixel area | region in the board | substrate of a radiation imaging device and the peripheral circuit which concern on 6th embodiment of this invention. 本発明の第六の実施形態に係る放射線撮像装置の簡易等価回路図で、図13とは異なる例を示した図である。FIG. 14 is a simplified equivalent circuit diagram of a radiation imaging apparatus according to a sixth embodiment of the present invention, illustrating an example different from FIG. 13. 本発明の第六の実施形態に係る放射線検出装置の画素の平面図である。It is a top view of a pixel of a radiation detecting device concerning a 6th embodiment of the present invention. 図21中のF−F′線に沿った断面図である。FIG. 22 is a sectional view taken along line FF ′ in FIG. 21. 本発明による放射線(X線)撮像装置の実装例の模式的構成図、(a)は平面図、(b)は断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic configuration diagram of a mounting example of a radiation (X-ray) imaging apparatus according to the present invention, (a) is a plan view, and (b) is a cross-sectional view. 本発明による放射線撮像装置の放射線撮像システムへの応用例を示した図である。It is the figure which showed the application example to the radiation imaging system of the radiation imaging device by this invention. 本発明の第八の実施形態に係る放射線検出装置の画素の平面図である。It is a top view of the pixel of the radiation detection instrument concerning an 8th embodiment of the present invention. 図25中のG−G′線に沿った断面図である。It is sectional drawing along the GG 'line | wire in FIG.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。以下の実施形態は放射線検出装置を構成した場合について説明するが、本発明の放射線検出装置は、X線、α線、γ線等の放射線を電荷に変換する放射線検出装置に限定されず、可視光、赤外光等の光を電気信号に変換する光電変換装置としても適用することができる。なお、放射線撮像装置とは、放射線検出装置として捉えられるセンサ基板と周辺回路を含む装置である。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. Although the following embodiment demonstrates the case where a radiation detection apparatus is comprised, the radiation detection apparatus of this invention is not limited to the radiation detection apparatus which converts radiations, such as X-rays, alpha rays, and gamma rays, into an electric charge, but visible The present invention can also be applied as a photoelectric conversion device that converts light such as light and infrared light into an electrical signal. Note that the radiation imaging apparatus is an apparatus including a sensor substrate and a peripheral circuit that can be regarded as a radiation detection apparatus.

(第一の実施形態)
先ず、本発明の第一の実施形態について説明する。
(First embodiment)
First, a first embodiment of the present invention will be described.

図1〜図3は、本発明に係る第一の実施形態の、放射線検出装置の画素の平面図、断面図及び簡易等価回路図である。   1 to 3 are a plan view, a cross-sectional view, and a simplified equivalent circuit diagram of a pixel of the radiation detection apparatus according to the first embodiment of the present invention.

本実施形態の要点は、スイッチ素子と変換素子との間には複数の絶縁層が配置されており、ゲート配線又は信号配線の少なくとも一方が、絶縁層に挟まれた領域に配置されているということである。また、この点は全ての実施形態に共通している。   The main point of this embodiment is that a plurality of insulating layers are arranged between the switch element and the conversion element, and at least one of the gate wiring and the signal wiring is arranged in a region sandwiched between the insulating layers. That is. This point is common to all the embodiments.

図1は、本発明の第一の実施形態に係る放射線検出装置の画素の平面図である。   FIG. 1 is a plan view of a pixel of the radiation detection apparatus according to the first embodiment of the present invention.

放射線を電気信号(電荷)に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、2行×2列の画素部を示す平面レイアウト図である。   Plane layout diagram showing a pixel portion of 2 rows × 2 columns in an effective pixel region in which pixels that are paired with a conversion element that converts radiation into an electrical signal (charge) and a switch element are arranged in a matrix on an insulating substrate It is.

本実施形態の変換素子は、可視光、赤外光等の光、X線、γ線等の放射線を電荷に変換する、例えば水素化アモルファスシリコンを用いた半導体変換素子である。半導体変換素子として、X線等の放射線を直接変換しない、例えば可視光等の光を電気信号に変換する光電変換素子を用いる場合には、その上部に、放射線を可視光等の光電変換可能な光に変換する波長変換層(シンチレータ)としての蛍光体層を配置する。   The conversion element of this embodiment is a semiconductor conversion element using, for example, hydrogenated amorphous silicon, which converts light such as visible light and infrared light, and radiation such as X-rays and γ-rays into electric charges. When a photoelectric conversion element that does not directly convert radiation such as X-rays, for example, converts light such as visible light into an electrical signal, is used as the semiconductor conversion element, the radiation can be photoelectrically converted into visible light or the like above it. A phosphor layer is disposed as a wavelength conversion layer (scintillator) that converts light.

図1において、スイッチ素子であるTFTは、一方の電極であるソース電極123、他方の電極であるドレイン電極124、ゲート電極136の3つの電極を備えている。蓄積された電荷を読み取り処理をする信号処理回路部に接続される信号配線121は、TFTのソース電極123と接続されている。また、TFTのON又はOFFを制御するゲートドライバ回路部と接続されているゲート配線122は、TFTのゲート電極136に接続されている。ソース電極123とドレイン電極124の間にはTFTのチャネル部125が存在し、ゲート電極136の電圧を制御することで、電荷がチャネル部125を流れたり止めたりと制御することができる。   In FIG. 1, a TFT that is a switch element includes three electrodes: a source electrode 123 that is one electrode, a drain electrode 124 that is the other electrode, and a gate electrode 136. A signal wiring 121 connected to a signal processing circuit unit that reads the accumulated electric charge is connected to a source electrode 123 of the TFT. Further, the gate wiring 122 connected to the gate driver circuit portion for controlling ON or OFF of the TFT is connected to the gate electrode 136 of the TFT. A TFT channel portion 125 exists between the source electrode 123 and the drain electrode 124, and by controlling the voltage of the gate electrode 136, the charge can be controlled to flow or stop in the channel portion 125.

ゲート配線122は、行方向に配列された複数の画素のTFTに共通接続され、信号配線121は、列方向に配列された複数の画素のTFTに共通接続される。   The gate wiring 122 is commonly connected to TFTs of a plurality of pixels arranged in the row direction, and the signal wiring 121 is commonly connected to TFTs of a plurality of pixels arranged in the column direction.

ここで、行方向、列方向とは、複数の画素が二次元行列状に配列されたことからくる便宜的な表現であり、行と列の立場を入れ替えても良い。すなわちゲート配線122を列方向、信号配線121を行方向としても良い。   Here, the row direction and the column direction are convenient expressions that come from a plurality of pixels arranged in a two-dimensional matrix, and the positions of the rows and columns may be interchanged. That is, the gate wiring 122 may be in the column direction and the signal wiring 121 may be in the row direction.

半導体変換素子は、下電極126と光受光領域128、バイアス配線127から成り、TFTの上面に配置されており、下電極126はスルーホールを通じてドレイン電極124に接続されている。   The semiconductor conversion element includes a lower electrode 126, a light receiving region 128, and a bias wiring 127, and is disposed on the upper surface of the TFT. The lower electrode 126 is connected to the drain electrode 124 through a through hole.

信号配線121は、下電極126の下に配置されており、更にその下部に配置されたソース電極123に、スルーホールを通じて接続されている。しかし、半導体変換素子の下電極126と信号配線121は、図1のように二次元的に重ならなくても良く、必要に応じて重ならない配置としても構わない。信号配線121は、下電極126の下に配置された絶縁層と、ソース電極やドレイン電極などのTFT部を覆う絶縁層とで挟まれる形で配置されている。   The signal wiring 121 is disposed under the lower electrode 126, and is further connected to the source electrode 123 disposed therebelow through a through hole. However, the lower electrode 126 and the signal wiring 121 of the semiconductor conversion element do not need to overlap two-dimensionally as shown in FIG. 1, and may be arranged so as not to overlap as necessary. The signal wiring 121 is disposed so as to be sandwiched between an insulating layer disposed under the lower electrode 126 and an insulating layer covering the TFT portion such as the source electrode and the drain electrode.

図2は、図1のA−A′線に沿った断面図であり、上部が半導体変換素子、下部がTFTを示し、信号配線の容量を低減するために、配線をソース又はドレイン電極の上部の、第一の絶縁層と第二の絶縁層で挟まれる領域に配置した例である。   FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1. The upper part shows a semiconductor conversion element, the lower part shows a TFT, and the wiring is arranged above the source or drain electrode in order to reduce the capacitance of the signal wiring. This is an example of arrangement in a region sandwiched between a first insulating layer and a second insulating layer.

上部の半導体変換素子は、第四の金属層108、半導体変換素子の絶縁層110、第二の高抵抗半導体層111、オーミックコンタクト層である第二の不純物半導体層112、透明電極層113から成るMIS型半導体変換素子である。この半導体変換素子は、可視光等の光を光電変換することが可能である。下部のTFT部は、以下の構成からなる。絶縁基板上に配置された第一の金属層101。第一の金属層101上に配置されたゲート絶縁層102。ゲート絶縁層102上に配置された第一の高抵抗半導体層103。第一の高抵抗半導体層103上に配置された第一の不純物半導体層104。第一の不純物半導体層104上に配置された第二の金属層105から成る。TFT部と半導体変換素子の間に第一の絶縁層106、第二の絶縁層109が配置され、第三の金属層107は、第二の金属層105の上部に配置される。保護層117の上には蛍光体層116を配置する。   The upper semiconductor conversion element includes a fourth metal layer 108, an insulating layer 110 of the semiconductor conversion element, a second high-resistance semiconductor layer 111, a second impurity semiconductor layer 112 that is an ohmic contact layer, and a transparent electrode layer 113. This is a MIS type semiconductor conversion element. This semiconductor conversion element can photoelectrically convert light such as visible light. The lower TFT portion has the following configuration. A first metal layer 101 disposed on an insulating substrate. A gate insulating layer 102 disposed on the first metal layer 101; A first high-resistance semiconductor layer 103 disposed on the gate insulating layer 102; A first impurity semiconductor layer 104 disposed on the first high-resistance semiconductor layer 103; It consists of a second metal layer 105 disposed on the first impurity semiconductor layer 104. A first insulating layer 106 and a second insulating layer 109 are disposed between the TFT portion and the semiconductor conversion element, and a third metal layer 107 is disposed on the second metal layer 105. A phosphor layer 116 is disposed on the protective layer 117.

第二の不純物半導体層112の上部には、例えば、ITOなどから成る透明電極層113を配置しているが、第二の不純物半導体層112の抵抗が低い場合、第二の不純物半導体層112が電極層を兼ねることが可能で、透明電極層113は必要ない。第五の金属層114は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。ここでは、第五の金属層114は、透明電極層113の上部に接触して配置されているが、第五の金属層114を透明電極層113が覆う形に配置しても良い。また、バイアス配線は、画素内の何処に配置しても良い。しかし、放射線を可視光に変換し、その可視光を第二の高抵抗半導体層で電荷に変換する半導体変換素子の場合、半導体変換素子の下電極である第四の金属層が配置されていない領域に置くことで、電荷を収集しやすい領域全面で光を受光できるためなお良い。   A transparent electrode layer 113 made of, for example, ITO is disposed on the second impurity semiconductor layer 112. If the resistance of the second impurity semiconductor layer 112 is low, the second impurity semiconductor layer 112 is It can also serve as an electrode layer, and the transparent electrode layer 113 is not necessary. The fifth metal layer 114 is a bias wiring for applying a voltage to the transparent electrode layer, and is connected to a common electrode driver arranged outside the substrate. Here, the fifth metal layer 114 is disposed in contact with the upper portion of the transparent electrode layer 113, but the fifth metal layer 114 may be disposed so as to be covered by the transparent electrode layer 113. Further, the bias wiring may be arranged anywhere in the pixel. However, in the case of a semiconductor conversion element that converts radiation into visible light and converts the visible light into electric charge in the second high-resistance semiconductor layer, the fourth metal layer that is the lower electrode of the semiconductor conversion element is not disposed. It is further preferable that light is received over the entire region where charges are easily collected by placing the region.

図1で示されている信号配線121は、図2の第三の金属層107で形成されており、第一の絶縁層106と第二の絶縁層109に挟まれた領域に配置されている。ここで、第一の絶縁層106や第二の絶縁層109は、例えば膜厚が薄く比誘電率が高い膜を使用すると、上部に配置された第四の金属層108から成る半導体変換素子の下電極との間に大きな容量を形成する。さらに、第一の金属層101から成るゲート電極に接続されたゲート配線(不図示)との交差部にて大きな容量を形成してしまう。そこで、第一の絶縁層106や第二の絶縁層109は膜厚が厚く形成可能で且つ低誘電率なものが望ましい。本実施形態では、比誘電率の低い有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、2.5〜4程度の小さなものが良い。有機材料から成る絶縁層の膜厚は、薄い領域でも1μm以上が望ましい。ただし、例えば無機材料の中でも比誘電率が比較的低い、比誘電率3.5〜4.5程度の酸化シリコンや、比誘電率が5.5〜7.5程度の絶縁性に優れた窒化シリコン膜を、厚く形成しても良い。これにより、信号配線と交差するゲート配線の容量や、上部に配置した半導体変換素子と信号配線との容量を低減することが可能となる。   The signal wiring 121 shown in FIG. 1 is formed of the third metal layer 107 of FIG. 2 and is arranged in a region sandwiched between the first insulating layer 106 and the second insulating layer 109. . Here, when the first insulating layer 106 and the second insulating layer 109 are, for example, a film having a small film thickness and a high relative dielectric constant, a semiconductor conversion element including the fourth metal layer 108 disposed on the upper part is used. A large capacitance is formed between the lower electrode. Further, a large capacitance is formed at the intersection with the gate wiring (not shown) connected to the gate electrode made of the first metal layer 101. Therefore, it is desirable that the first insulating layer 106 and the second insulating layer 109 can be formed thick and have a low dielectric constant. In this embodiment, an insulating layer made of an organic material having a low relative dielectric constant is used. The organic material is preferably a material having high heat resistance such as polyimide resin or acrylic resin, and a relative dielectric constant of about 2.5 to 4 is preferable. The thickness of the insulating layer made of an organic material is desirably 1 μm or more even in a thin region. However, among inorganic materials, for example, silicon oxide having a relative dielectric constant of relatively low, such as a relative dielectric constant of about 3.5 to 4.5, and nitriding excellent in insulation with a relative dielectric constant of about 5.5 to 7.5. The silicon film may be formed thick. Thereby, it is possible to reduce the capacity of the gate wiring intersecting with the signal wiring and the capacity of the semiconductor conversion element and the signal wiring arranged on the upper part.

同時に、信号配線とゲート配線の交差部に、例えば前述の有機材料から成る1μm以上の絶縁層が配置されるため、容量を大きく減らすことができる。更に、第一の絶縁層106と第二の絶縁層109に挟まれた領域に配置されているのは信号配線121としている。これは、図1で示されるゲート配線122であっても、ゲート配線122と信号配線121で形成する容量を小さくすることができるし、半導体変換素子にかかる容量を小さくすることもできる。ゲート配線122を第一の絶縁層106と第二の絶縁層109に挟まれた領域に第三の金属層107として配置する場合、第一の金属層101からスルーホールを介して配置する。そして、このとき信号配線121は、TFTのソース又はドレイン電極と同層の金属層で形成する。   At the same time, since an insulating layer made of, for example, the above-described organic material is disposed at the intersection of the signal wiring and the gate wiring, the capacitance can be greatly reduced. Further, a signal wiring 121 is disposed in a region sandwiched between the first insulating layer 106 and the second insulating layer 109. This is because the capacitance formed by the gate wiring 122 and the signal wiring 121 can be reduced even in the gate wiring 122 shown in FIG. 1, and the capacitance applied to the semiconductor conversion element can also be reduced. When the gate wiring 122 is disposed as a third metal layer 107 in a region between the first insulating layer 106 and the second insulating layer 109, the gate wiring 122 is disposed from the first metal layer 101 through a through hole. At this time, the signal wiring 121 is formed of the same metal layer as the source or drain electrode of the TFT.

有機材料から成る絶縁層を用いた場合、例えば、感光性ポリイミド樹脂や感光性アクリル樹脂を用い、(1)有機材料絶縁層の形成、(2)露光、(3)現像除去、(4)ベーク、というプロセスで形成すると容易に形成することができる。また、上部に感光性レジストを用いたフォトリソグラフィ法を用いてパターニングを行い、例えばドライエッチングにより除去するようなプロセスを用いても良い。   When an insulating layer made of an organic material is used, for example, a photosensitive polyimide resin or a photosensitive acrylic resin is used, (1) formation of an organic material insulating layer, (2) exposure, (3) development removal, and (4) baking. , It can be easily formed. Alternatively, a process may be used in which patterning is performed using a photolithography method using a photosensitive resist on the upper portion, and removal is performed, for example, by dry etching.

また、図2では上部の半導体変換素子はMIS型半導体変換素子で説明しているが、n型半導体層、第二の高抵抗半導体層、p型半導体層から成るPIN型半導体変換素子を用いても良い。このとき、PIN型半導体変換素子の場合も同様で、p型半導体層やn型半導体層の抵抗が低い場合、電極層を兼ねることが可能である。また、半導体変換素子に直接放射線を光電変換するアモルファスセレンやカドミウムテルルなどを用いても良い。   In FIG. 2, the upper semiconductor conversion element is described as a MIS type semiconductor conversion element. However, a PIN type semiconductor conversion element including an n type semiconductor layer, a second high resistance semiconductor layer, and a p type semiconductor layer is used. Also good. At this time, the same applies to the case of a PIN semiconductor conversion element. When the resistance of a p-type semiconductor layer or an n-type semiconductor layer is low, it can also serve as an electrode layer. Further, amorphous selenium or cadmium tellurium that directly photoelectrically converts radiation into the semiconductor conversion element may be used.

図3は、図1、図2で示した放射線撮像装置の簡易等価回路図である。   FIG. 3 is a simplified equivalent circuit diagram of the radiation imaging apparatus shown in FIGS. 1 and 2.

マトリックス状に配置された画素と、各行又は列に対応した本数のゲート配線又は信号配線を含む基板と、周囲に配置された信号処理回路部、ゲートドライバ回路部、共通電極ドライバ回路部とから成る放射線撮像装置の例である。画素は、半導体変換素子とTFTが対となっている。   It is composed of pixels arranged in a matrix, a substrate including a number of gate wirings or signal wirings corresponding to each row or column, and a signal processing circuit unit, a gate driver circuit unit, and a common electrode driver circuit unit arranged around the periphery. It is an example of a radiation imaging device. In the pixel, a semiconductor conversion element and a TFT are paired.

基板160内には、スイッチ素子であるTFT部152と半導体変換素子部153が対となる画素がマトリックス状に配置されている。TFT部152には、ゲート配線154と信号配線155が接続されており、半導体変換素子部153には共通電極ドライバ回路部156からのバイアス配線157が接続されている。   In the substrate 160, pixels that form pairs of TFT portions 152 and semiconductor conversion element portions 153 that are switching elements are arranged in a matrix. A gate wiring 154 and a signal wiring 155 are connected to the TFT portion 152, and a bias wiring 157 from the common electrode driver circuit portion 156 is connected to the semiconductor conversion element portion 153.

信号配線155は、基板160の外部に配置された信号処理回路部150のS1〜S6と接続されており、半導体変換素子部153で発生した電荷をTFTを介して読み取ることで画像化している。ゲート配線154は、同じく基板160の外部に配置されたゲートドライバ回路部151と接続されており、G1〜G6によりゲート電極の電圧を制御しTFTのON/OFFをコントロールしている。共通電極ドライバ回路部156では、半導体変換素子に印加する電圧を制御し、半導体変換素子内の特に高抵抗半導体層に電圧を与える。その際、例えば空乏化バイアスや蓄積バイアスを選択することや、与える電圧の強さを変化させ電界強度をコントロールすることができる。特に、MIS型半導体変換素子を用いる場合、電荷読み出し後、絶縁膜と高抵抗半導体層の界面に蓄積されたホールもしくはエレクトロンを除去するために電圧を制御する必要があり、この共通電極ドライバ回路部156で行っている。   The signal wiring 155 is connected to S <b> 1 to S <b> 6 of the signal processing circuit unit 150 disposed outside the substrate 160, and is imaged by reading charges generated in the semiconductor conversion element unit 153 through the TFT. Similarly, the gate wiring 154 is connected to a gate driver circuit unit 151 disposed outside the substrate 160, and the gate electrode voltage is controlled by G1 to G6 to control ON / OFF of the TFT. The common electrode driver circuit unit 156 controls the voltage applied to the semiconductor conversion element, and applies a voltage to the high resistance semiconductor layer in the semiconductor conversion element. At this time, for example, a depletion bias or an accumulation bias can be selected, or the strength of the applied voltage can be changed to control the electric field strength. In particular, when the MIS type semiconductor conversion element is used, it is necessary to control the voltage in order to remove holes or electrons accumulated at the interface between the insulating film and the high resistance semiconductor layer after reading out the charges. At 156.

図3では、バイアス配線157は半導体変換素子部の中央に配置されているが、図2で示すように、実際には半導体変換素子の下電極である第四の金属層108の配置していない領域にあると良い。   In FIG. 3, the bias wiring 157 is disposed at the center of the semiconductor conversion element portion, but as shown in FIG. 2, the fourth metal layer 108 that is the lower electrode of the semiconductor conversion element is not actually disposed. It should be in the area.

信号処理回路部150は、上下に、ゲートドライバ回路部151は、左右に、それぞれ2つずつ配置しても構わない。信号処理回路部を上下に配置する場合、信号配線は例えば中央で分割し、上半分の信号は上部の信号処理回路部で、下半分の信号は下部の信号処理回路部で制御しても構わない。ゲートドライバ回路部を左右に配置する場合、ゲート配線を中央で分割しても構わないし、接続したままでも構わない。   Two signal processing circuit units 150 and two gate driver circuit units 151 may be arranged on the left and right, respectively. When the signal processing circuit units are arranged vertically, the signal wiring may be divided at the center, for example, and the upper half signal may be controlled by the upper signal processing circuit unit and the lower half signal may be controlled by the lower signal processing circuit unit. Absent. When the gate driver circuit portions are arranged on the left and right, the gate wiring may be divided at the center or may remain connected.

(第二の実施形態)
本発明の第二の実施形態について説明する。
(Second embodiment)
A second embodiment of the present invention will be described.

図4〜図10は、本発明に係る第二の実施形態の、放射線検出装置の画素の平面図、断面図、及び放射線撮像装置の簡易等価回路図である。   4 to 10 are a plan view, a cross-sectional view, and a simplified equivalent circuit diagram of the radiation imaging apparatus of the radiation detection apparatus according to the second embodiment of the present invention.

本実施形態の要点は、信号配線は、1列の複数の画素に対して複数配置され、1列の複数の画素を各信号配線に順次振り分け、各信号配線が振り分けられた画素の薄膜トランジスタに接続されているということである。   The main point of this embodiment is that a plurality of signal wirings are arranged for a plurality of pixels in one column, the plurality of pixels in one column are sequentially allocated to each signal wiring, and connected to the thin film transistor of the pixel to which each signal wiring is allocated. It is that it has been.

図4は、本発明の第二の実施形態に係る放射線検出装置の画素の平面図である。   FIG. 4 is a plan view of a pixel of the radiation detection apparatus according to the second embodiment of the present invention.

放射線を電気信号に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、2行×2列の画素部を示す平面レイアウト図である。信号配線は4本配置している。1列の画素は、順次2つに振り分けられ、2系統の信号配線と対応している。   It is a plane layout diagram showing a pixel portion of 2 rows × 2 columns in an effective pixel region in which pixels in which a conversion element that converts radiation into an electrical signal and a switch element are paired are arranged in a matrix on an insulating substrate. Four signal wires are arranged. The pixels in one column are sequentially divided into two and correspond to the two signal wiring lines.

本実施形態の半導体変換素子も放射線を電気信号に変換する半導体素子であり、可視光等の光を電気信号に変換する光電変換素子を用いる場合には、その上部に蛍光体層を配置する。   The semiconductor conversion element of this embodiment is also a semiconductor element that converts radiation into an electric signal. When a photoelectric conversion element that converts light such as visible light into an electric signal is used, a phosphor layer is disposed on the photoelectric conversion element.

スイッチ素子であるTFTを説明する。一方は、絶縁基板上に配置された第一のソース電極131、第一のドレイン電極132、第一のゲート電極138の3つの電極から成るTFTである。他方は、第二のソース電極133、第二のドレイン電極134、第二のゲート電極139の3つの電極から成るTFTである。この二つの系統のTFTに分かれている。各列の画素は、順次2つに振り分けられ、蓄積された電荷を読み取り処理をする信号処理回路部に接続される信号配線は、各列に2本配置されている。すなわち、第一のソース電極131と接続されている第一の信号配線129と、第二のソース電極133と接続されている第二の信号配線130に分かれている。また、TFTのON又はOFFを制御するゲートドライバ回路部は、第一のゲート電極138と接続されている第一のゲート配線140、第二のゲート電極139と接続されている第二のゲート配線141と接続されている。各ソース電極、ドレイン電極の間にはTFTのチャネル部125が存在し、各ゲート電極の電圧を制御することで、電荷がチャネル部を流れたり止めたりと制御することができる。   A TFT that is a switch element will be described. One is a TFT composed of three electrodes, a first source electrode 131, a first drain electrode 132, and a first gate electrode 138, which are arranged on an insulating substrate. The other is a TFT composed of three electrodes: a second source electrode 133, a second drain electrode 134, and a second gate electrode 139. There are two types of TFTs. The pixels in each column are sequentially divided into two, and two signal wirings connected to the signal processing circuit unit that reads and processes the accumulated charges are arranged in each column. That is, the first signal wiring 129 connected to the first source electrode 131 and the second signal wiring 130 connected to the second source electrode 133 are separated. In addition, the gate driver circuit portion for controlling ON or OFF of the TFT includes a first gate wiring 140 connected to the first gate electrode 138 and a second gate wiring connected to the second gate electrode 139. 141. A TFT channel portion 125 exists between each source electrode and drain electrode, and by controlling the voltage of each gate electrode, it is possible to control whether charges flow or stop in the channel portion.

半導体変換素子は、下電極126と光受光領域128、バイアス配線127から成り、TFTの上面に配置されている。下電極126のうち、図中上側に配置された2つの下電極はスルーホールを通じて第一のドレイン電極132に接続されており、図中下側に配置された2つの下電極はスルーホールを通じて第二のドレイン電極134に接続されている。   The semiconductor conversion element includes a lower electrode 126, a light receiving region 128, and a bias wiring 127, and is disposed on the upper surface of the TFT. Of the lower electrodes 126, two lower electrodes arranged on the upper side in the drawing are connected to the first drain electrode 132 through a through hole, and two lower electrodes arranged on the lower side in the drawing are connected to the first drain electrode 132 through the through hole. The second drain electrode 134 is connected.

放射線が照射され、照射量に応じて画素内に電荷が蓄積された後、TFTを介して信号処理回路部に情報を転送し画像化する。この時、一度に転送できる信号数を増やすために、信号配線を2系統に分離している。図4では、第一のゲート配線140と接続されたTFTの第一のソース電極131とつながっている信号配線を第一の信号配線129としている。第二のゲート配線141と接続されたTFTの第二のソース電極133とつながっている信号配線を第二の信号配線130としている。第一のゲート配線140と第二のゲート配線141は、ゲートドライバ回路部の手前の基板内で接続されており、同時に駆動することができる配線になっている。双方のゲート配線に同時にTFTのオン電圧を印加すると、図4に示された4個のTFTが同時にオン状態になり、第一の信号配線129、第二の信号配線130双方合わせて4本の信号配線から同時に電荷を読み取ることができる。   After the radiation is irradiated and charges are accumulated in the pixel in accordance with the irradiation amount, information is transferred to the signal processing circuit section via the TFT and imaged. At this time, the signal wiring is separated into two systems in order to increase the number of signals that can be transferred at one time. In FIG. 4, the signal wiring connected to the first source electrode 131 of the TFT connected to the first gate wiring 140 is a first signal wiring 129. A signal wiring connected to the second source electrode 133 of the TFT connected to the second gate wiring 141 is a second signal wiring 130. The first gate wiring 140 and the second gate wiring 141 are connected within the substrate in front of the gate driver circuit portion, and can be driven simultaneously. When the on-voltage of the TFT is applied to both gate wirings simultaneously, the four TFTs shown in FIG. 4 are simultaneously turned on, and the first signal wiring 129 and the second signal wiring 130 are both four in total. Electric charges can be read simultaneously from the signal wiring.

本図で、各信号配線は、下電極126の下に配置されており、更にその下部に配置された各ソース電極に、スルーホールを通じて接続されている。各信号配線は、下電極126の下に配置された絶縁層と、各ソース電極や各ドレイン電極などのTFT部を覆う絶縁層とで挟まれる形で配置されている。   In this figure, each signal wiring is arranged under the lower electrode 126, and further connected to each source electrode arranged therebelow through a through hole. Each signal wiring is arranged in such a manner that it is sandwiched between an insulating layer arranged under the lower electrode 126 and an insulating layer covering the TFT portion such as each source electrode and each drain electrode.

図5は、図4のB−B′線に沿った断面図であり、上部が半導体変換素子、下部がTFTを示し、信号配線の容量を低減するために、配線をソース又はドレイン電極の上部の、第一の絶縁層と第二の絶縁層で挟まれる領域に配置した例である。   FIG. 5 is a cross-sectional view taken along the line BB ′ of FIG. 4. The upper part shows a semiconductor conversion element, the lower part shows a TFT, and the wiring is arranged above the source or drain electrode in order to reduce the capacity of the signal wiring. This is an example of arrangement in a region sandwiched between a first insulating layer and a second insulating layer.

図2と共通する部分については説明を省略する。   A description of parts common to those in FIG. 2 is omitted.

上部の半導体変換素子は、第四の金属層108、半導体変換素子の絶縁層110、第二の高抵抗半導体層111、オーミックコンタクト層である第二の不純物半導体層112、透明電極層113から成るMIS型半導体変換素子である。可視光等の光を光電変換することが可能である。第五の金属層114は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。   The upper semiconductor conversion element includes a fourth metal layer 108, an insulating layer 110 of the semiconductor conversion element, a second high-resistance semiconductor layer 111, a second impurity semiconductor layer 112 that is an ohmic contact layer, and a transparent electrode layer 113. This is a MIS type semiconductor conversion element. It is possible to photoelectrically convert light such as visible light. The fifth metal layer 114 is a bias wiring for applying a voltage to the transparent electrode layer, and is connected to a common electrode driver arranged outside the substrate.

図4で示されている各信号配線129,130は、図5の第三の金属層107で形成されており、第一の絶縁層106と第二の絶縁層109に挟まれた領域に配置されている。ここで、第一の絶縁層106や第二の絶縁層109は膜厚が厚く低誘電率なものが望ましく、本実施形態では、比誘電率の低い有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、2.5〜4程度の小さなものが良い。有機材料から成る絶縁層の膜厚は1μm以上であれば望ましい。   Each signal wiring 129 and 130 shown in FIG. 4 is formed of the third metal layer 107 of FIG. 5 and is arranged in a region sandwiched between the first insulating layer 106 and the second insulating layer 109. Has been. Here, the first insulating layer 106 and the second insulating layer 109 are desirably thick and have a low dielectric constant. In this embodiment, an insulating layer made of an organic material having a low relative dielectric constant is used. The organic material is preferably a material having high heat resistance such as polyimide resin or acrylic resin, and a relative dielectric constant of about 2.5 to 4 is preferable. The thickness of the insulating layer made of an organic material is desirably 1 μm or more.

これにより、図4に示すように、信号配線を2系統に分け、通常の2倍の本数を配置しても、これらの信号配線と交差する各ゲート配線との容量や、上部に配置した半導体変換素子と各信号配線との容量が増加することを防げる。この結果、ゲート配線の容量と抵抗から成るゲート配線における時定数を大きくせずに前述のように同時に取り込める信号数を増やすことができるため、高速で駆動させることが可能な放射線撮像装置を提供することができる。   As a result, as shown in FIG. 4, even if the signal wiring is divided into two systems and the number of signal wirings is doubled as usual, the capacity of each gate wiring intersecting with these signal wirings and the semiconductor disposed on the upper part It is possible to prevent the capacitance between the conversion element and each signal wiring from increasing. As a result, it is possible to increase the number of signals that can be simultaneously captured without increasing the time constant in the gate wiring composed of the capacitance and resistance of the gate wiring, so that a radiation imaging apparatus that can be driven at high speed is provided. be able to.

また、図5では上部の半導体変換素子はMIS型半導体変換素子で説明しているが、同様に、PIN型半導体変換素子を用いても良いし、半導体変換素子に直接放射線を光電変換するアモルファスセレンやカドミウムテルルなどを用いても良い。   Further, in FIG. 5, the upper semiconductor conversion element has been described as a MIS type semiconductor conversion element. Similarly, a PIN type semiconductor conversion element may be used, or amorphous selenium that directly photoelectrically converts radiation into the semiconductor conversion element. Or cadmium tellurium may be used.

図6は、図4、図5で示した放射線撮像装置の簡易等価回路図である。   FIG. 6 is a simplified equivalent circuit diagram of the radiation imaging apparatus shown in FIGS. 4 and 5.

画素がマトリックス状に配置されており、行数に対応したゲート配線と、列数の2倍の本数の信号配線を含む基板と、周囲に配置された信号処理回路部、ゲートドライバ回路部、共通電極ドライバ回路部とから成る放射線撮像装置の例である。画素は、半導体変換素子とTFTが対となっている。   Pixels are arranged in a matrix, a gate wiring corresponding to the number of rows, a substrate including signal wiring twice as many as the number of columns, a signal processing circuit unit, a gate driver circuit unit arranged around, a common It is an example of the radiation imaging device which consists of an electrode driver circuit part. In the pixel, a semiconductor conversion element and a TFT are paired.

基板160内には、スイッチ素子であるTFT部152と半導体変換素子部153が対となる画素がマトリックス状に配置されている。TFT部152には、ゲート配線154と信号配線155が接続されており、半導体変換素子部153には共通電極ドライバ回路部156からのバイアス配線157が接続されている。ゲート配線g11とg12,g21とg22,g31とg32は互いに接続されており、ゲートドライバ回路部151からはG1〜G3の3本の配線により制御することが可能である。例えば、G1にTFTのオン電圧を印加した場合は、g11,g12のゲート配線に同時にTFTのオン電圧が印加される。このとき、g11に接続されたTFTによりs12,s22,s32・・・の信号配線と、g12に接続されたTFTによりs11,s21,s31・・・の信号配線の双方から信号処理回路部150において同時に電荷を読み取ることができる。このため、高速駆動を行うことが可能となる。   In the substrate 160, pixels that form pairs of TFT portions 152 and semiconductor conversion element portions 153 that are switching elements are arranged in a matrix. A gate wiring 154 and a signal wiring 155 are connected to the TFT portion 152, and a bias wiring 157 from the common electrode driver circuit portion 156 is connected to the semiconductor conversion element portion 153. The gate lines g11 and g12, g21 and g22, g31 and g32 are connected to each other, and can be controlled from the gate driver circuit unit 151 by three lines G1 to G3. For example, when a TFT on-voltage is applied to G1, the TFT on-voltage is simultaneously applied to the gate wirings of g11 and g12. At this time, in the signal processing circuit unit 150, both the signal wirings s12, s22, s32... By the TFT connected to g11 and the signal wirings s11, s21, s31. At the same time, the charge can be read. For this reason, high-speed driving can be performed.

図7は、第二の実施形態に係る放射線検出装置の画素の平面図で、図4とは異なる例を示した画素の平面レイアウト図である。   FIG. 7 is a plan view of a pixel of the radiation detection apparatus according to the second embodiment, and is a plan layout diagram of the pixel showing an example different from FIG.

図4と異なる点は、上部に配置された半導体変換素子の光受光領域が、TFTのソース電極、ドレイン電極、ゲート電極の少なくとも一部とチャネル部を避けて配置している点である。   The difference from FIG. 4 is that the light receiving region of the semiconductor conversion element arranged at the top is arranged avoiding at least a part of the source electrode, drain electrode and gate electrode of the TFT and the channel portion.

一例として、光受光領域開口部137を設けた点と、各ソース電極、各ドレイン電極を大きめに形成した点で異なっている。TFTの製造プロセスでは、ある確立で欠陥が発生する。このとき、TFT部を例えばレーザー光により蒸散させ、電気的に分離することで欠陥画素による影響を食い止めることができる。このとき、欠陥画素部の情報は周囲の情報を用いて補正をかけることで対応できる。このとき、欠陥部を迅速に発見し、かつ蒸散させる各ソース電極、各ドレイン電極を露出させるべく、特に光を吸収しやすい光受光領域を予め除去する必要がある。   As an example, the difference is that a light receiving region opening 137 is provided, and that each source electrode and each drain electrode are formed larger. In the TFT manufacturing process, defects occur with a certain probability. At this time, the TFT portion is evaporated by, for example, laser light and electrically separated, thereby preventing the influence of defective pixels. At this time, information on the defective pixel portion can be dealt with by performing correction using surrounding information. At this time, it is necessary to remove in advance a light receiving region that easily absorbs light in order to quickly find a defective portion and expose each source electrode and each drain electrode to be evaporated.

図8は、図7のC−C′線に沿った断面図である。   FIG. 8 is a cross-sectional view taken along the line CC ′ of FIG.

上部が半導体変換素子、下部がTFTを示し、信号配線の容量を低減するために、配線をソース又はドレイン電極の上部の、第一の絶縁層と第二の絶縁層で挟まれる領域に配置し、かつTFTの上部の光受光領域を開口させた例である。   The upper part shows a semiconductor conversion element and the lower part shows a TFT, and in order to reduce the capacitance of the signal wiring, the wiring is arranged in a region between the first insulating layer and the second insulating layer above the source or drain electrode. In this example, the light receiving region above the TFT is opened.

図5と共通する部分については説明を省略する。   A description of portions common to FIG. 5 is omitted.

TFTの上部に配置された特に光を吸収しやすい第二の高抵抗半導体層111を、TFTの直上のみ除去している。このとき、半導体変換素子の絶縁層110は除去せずにそのままにしているが、第二の高抵抗半導体層111と同時に除去しても構わない。このような構成にすることで、例えば、蛍光体層を保護層117上に配置する前に、レーザー光を用いて欠陥部を蒸散させ、その後に蛍光体層を形成することで、高い歩留まりを確保できる。   The second high-resistance semiconductor layer 111 that is particularly easy to absorb light disposed on the TFT is removed only directly above the TFT. At this time, the insulating layer 110 of the semiconductor conversion element is not removed, but may be removed at the same time as the second high-resistance semiconductor layer 111. By adopting such a configuration, for example, before placing the phosphor layer on the protective layer 117, the defective portion is evaporated using a laser beam, and then the phosphor layer is formed, thereby increasing the yield. It can be secured.

また、図5に示すように、第二の高抵抗半導体層111が全面に配置されていると、欠陥を修復するために一部をレーザー光により蒸散させると、第二の高抵抗半導体層に欠陥ができ、周囲に影響してしまう。そこで、レーザー光を当てる領域全ての第二の高抵抗半導体層を除去する必要がある。このような構成は、MIS型半導体変換素子のみならず、前述のPIN型半導体変換素子の場合も同じであるし、直接変換材料を用いた場合も同様である。また、図8で、第二の高抵抗半導体層111は第一の金属層101から成るゲート電極が配置されている箇所とほぼ同じ領域だけ除去しているが、レーザー光を安定して照射させるためには、第一の金属層101よりも少し広い領域で開口させることが望ましい。   Further, as shown in FIG. 5, when the second high resistance semiconductor layer 111 is disposed on the entire surface, when a part is evaporated by a laser beam in order to repair a defect, the second high resistance semiconductor layer 111 is formed. Defects will affect the surroundings. Therefore, it is necessary to remove the second high-resistance semiconductor layer in the entire region to which the laser light is applied. Such a configuration is the same not only in the case of the MIS type semiconductor conversion element but also in the case of the above-described PIN type semiconductor conversion element, and also in the case where a direct conversion material is used. In FIG. 8, the second high-resistance semiconductor layer 111 is removed only in substantially the same region as the portion where the gate electrode made of the first metal layer 101 is disposed, but stably irradiates the laser beam. For this purpose, it is desirable that the opening be made in a region slightly wider than the first metal layer 101.

図9は、第二の実施形態に係る放射線検出装置の画素の平面図である。   FIG. 9 is a plan view of a pixel of the radiation detection apparatus according to the second embodiment.

図4、図7とは異なる例を示した画素の平面レイアウト図である。TFTと半導体変換素子が対となる画素がマトリックス状に配置された有効画素領域、3行×2列の画素部を示したもので、図4と異なる点は、信号配線は6本配置している点である。1列の画素は、順次3つに振り分けられ、3系統の信号配線と対応している。   FIG. 8 is a plan layout diagram of a pixel showing an example different from FIGS. 4 and 7. This is an effective pixel area in which pixels paired with TFTs and semiconductor conversion elements are arranged in a matrix, and a pixel portion of 3 rows × 2 columns. The difference from FIG. 4 is that six signal wirings are arranged. It is a point. The pixels in one column are sequentially divided into three and correspond to the three signal wiring lines.

信号配線を1つの列に、第一の信号配線129、第二の信号配線130、第三の信号配線135の3本配置し、3行×2列のマトリックス状に配置された画素で6本の信号配線を設けた点で異なっている。また、ゲート配線は、第一のゲート配線140、第二のゲート配線141、第三のゲート配線142の3本配置している。図9で示されている各信号配線は、比誘電率の低い有機材料で挟まれた領域に配置しており、周囲の配線や上部の半導体変換素子との間で発生する容量を小さくすることができる。これにより、信号配線を3系統に分け、通常の3倍の本数を配置しても、これらの信号配線と交差する各ゲート配線の容量が増加することを防げる。また、信号配線についても、1つの信号配線と接続されるTFTの個数が少なくなるため、特にTFT部のソース電極−ゲート電極間で形成する容量が少なくなり、信号配線の総容量も小さくすることができる。   Three signal wirings are arranged in one column, the first signal wiring 129, the second signal wiring 130, and the third signal wiring 135, and six pixels are arranged in a matrix of 3 rows × 2 columns. The difference is that the signal wiring is provided. Further, three gate wirings, that is, a first gate wiring 140, a second gate wiring 141, and a third gate wiring 142 are arranged. Each signal wiring shown in FIG. 9 is arranged in a region sandwiched between organic materials having a low relative dielectric constant, and the capacitance generated between the surrounding wiring and the upper semiconductor conversion element is reduced. Can do. As a result, even if the signal wiring is divided into three systems and the number of signal wirings is three times the normal number, it is possible to prevent the capacity of each gate wiring intersecting with these signal wirings from increasing. In addition, since the number of TFTs connected to one signal wiring is reduced, the capacitance formed between the source electrode and the gate electrode of the TFT portion is reduced, and the total capacitance of the signal wiring is also reduced. Can do.

この結果、各配線の引き回し方法の自由度が増え、1つの行又は列に配置された画素内に複数の配線を引き回すことが可能となる。そして、ゲート配線の容量と抵抗から成るゲート配線における時定数を大きくせずに前述のように同時に取り込める信号数を増やすことができる。このため、更に高速で駆動させることが可能な放射線検出装置を提供することができる。図9では通常の3倍の信号配線を配置しているが、4倍、5倍というように、複数倍の信号配線を配置しても良い。また、TFT部でゲート配線と信号配線の間の容量が大きな割合を占める場合、このような構造にすると、1つのゲート配線又は信号配線に接続されるTFTの個数が、1/4,1/5と少なくなることから、各配線の容量を更に低減することにつながる。   As a result, the degree of freedom of the routing method of each wiring is increased, and a plurality of wirings can be routed in the pixels arranged in one row or column. In addition, the number of signals that can be simultaneously captured can be increased without increasing the time constant in the gate wiring composed of the capacitance and resistance of the gate wiring. Therefore, it is possible to provide a radiation detection apparatus that can be driven at a higher speed. In FIG. 9, three times as many signal wirings as usual are arranged, but multiple times signal wirings may be arranged, such as four times or five times. Further, when the capacitance between the gate wiring and the signal wiring occupies a large proportion in the TFT portion, with this structure, the number of TFTs connected to one gate wiring or signal wiring is 1/4, 1 / As a result, the capacity of each wiring is further reduced.

図10は、図9で示した放射線撮像装置の簡易等価回路と周辺回路の概念図である。   FIG. 10 is a conceptual diagram of a simple equivalent circuit and peripheral circuits of the radiation imaging apparatus shown in FIG.

画素がマトリックス状に配置されており、行数に対応したゲート配線と、列数の3倍の本数の信号配線を含む基板と、周囲に配置された信号処理回路部、ゲートドライバ回路部、共通電極ドライバ回路部とから成る放射線撮像装置の例である。画素は、半導体変換素子とTFTが対となっている。   Pixels are arranged in a matrix, a gate wiring corresponding to the number of rows, a substrate including three times the number of columns of signal wirings, a signal processing circuit unit and a gate driver circuit unit arranged around It is an example of the radiation imaging device which consists of an electrode driver circuit part. In the pixel, a semiconductor conversion element and a TFT are paired.

基板160内には、スイッチ素子であるTFT部152と半導体変換素子部153が対となる画素がマトリックス状に配置されている。TFT部152には、ゲート配線154と信号配線155が接続されており、半導体変換素子部153には共通電極ドライバ回路部156からのバイアス配線157が接続されている。ゲート配線g11〜g13,g21〜g23は、3本ずつ互いに接続されており、ゲートドライバ回路部151からはG1,G2の2本の配線により制御することが可能である。例えばG1にTFTのオン電圧を印加した場合は、g11,g12,g13のゲート配線に同時にTFTのオン電圧が印加される。このとき、3行同時に電荷を読み取ることができる。第1の行は、g11に接続されたTFTによるs12,s22,s32・・・の信号配線からである。第2の行は、g12に接続されたTFTによるs11,s21,s31・・・の信号配線からである。そして、第3の行は、g13に接続されたTFTによるs13,s23,s33・・・の信号配線からである。これらの信号配線の全てから信号処理回路部150において同時に電荷を読み取ることができる。このため、高速駆動を行うことが可能となる。   In the substrate 160, pixels that form pairs of TFT portions 152 and semiconductor conversion element portions 153 that are switching elements are arranged in a matrix. A gate wiring 154 and a signal wiring 155 are connected to the TFT portion 152, and a bias wiring 157 from the common electrode driver circuit portion 156 is connected to the semiconductor conversion element portion 153. The gate wirings g11 to g13 and g21 to g23 are connected to each other in three, and can be controlled from the gate driver circuit unit 151 by two wirings G1 and G2. For example, when the TFT on-voltage is applied to G1, the TFT on-voltage is simultaneously applied to the gate wirings of g11, g12, and g13. At this time, the charge can be read simultaneously for three rows. The first row is from signal wirings s12, s22, s32... By TFTs connected to g11. The second row is from signal wirings s11, s21, s31... By TFTs connected to g12. The third row is from signal wirings s13, s23, s33,... By TFTs connected to g13. Electric charges can be read simultaneously from all of these signal wirings in the signal processing circuit unit 150. For this reason, high-speed driving can be performed.

このような構成の放射線検出装置においても、前述のような、第一の絶縁層106と第二の絶縁層109で挟まれた領域に信号配線を配置することで、容量の増加を小さくできる。従って、自由度の高い配線の引き回しが可能となり、配線の引き回し方法を変えることができ、高速動画対応で低ノイズな放射線検出装置を提供することができる。   Also in the radiation detection apparatus having such a configuration, an increase in capacitance can be reduced by arranging the signal wiring in the region sandwiched between the first insulating layer 106 and the second insulating layer 109 as described above. Accordingly, it is possible to route wiring with a high degree of freedom, change the wiring routing method, and provide a low-noise radiation detection apparatus that supports high-speed moving images.

(第三の実施形態)
図11〜図13は、本発明に係る第三の実施形態の、放射線検出装置の画素の平面図、及び放射線撮像装置の簡易等価回路図である。
(Third embodiment)
11 to 13 are a plan view of a pixel of a radiation detection device and a simplified equivalent circuit diagram of the radiation imaging device according to a third embodiment of the present invention.

第三の実施形態では、1画素内に、高速駆動が可能となるよう2つのトランジスタを配置した、動画撮影を可能とする放射線検出装置を提供している。本実施形態の要点は、1つの半導体変換素子と2つのTFTが対となる画素を二次元的に配置し、例えば、1つのTFTは電荷転送を目的とし、他方のTFTはリセットを目的として使用する点である。本実施形態により、例えば特定の画素からの電荷の転送と同時に電荷の転送を終えた画素のリセットも行うことが可能となる。   In the third embodiment, there is provided a radiation detection apparatus capable of moving image shooting, in which two transistors are arranged in one pixel so as to enable high-speed driving. The main point of this embodiment is that a pixel in which one semiconductor conversion element and two TFTs are paired is two-dimensionally arranged. For example, one TFT is used for charge transfer and the other TFT is used for resetting. It is a point to do. According to this embodiment, for example, it is possible to reset a pixel that has finished transferring charges at the same time as transferring charges from a specific pixel.

このような構成の画素を形成する場合、従来のような構成では、TFTと接続されるゲート配線はリセット用のTFTが無かったときの2倍の本数が必要となる。このため、信号配線が交差するゲート配線の本数が増加し、信号配線の容量が大きくなってしまう。放射線検出装置を高速駆動し動画を得る場合、対象物の被爆線量を低減するために放射線の爆射量をぎりぎりまで下げる必要がある。しかし、信号配線の容量が大きくなる事で検出装置のノイズが増加し、低放射線領域での画質が低下し、放射線の爆射量を増加させる必要が出てきてしまう。   In the case of forming a pixel having such a configuration, in the conventional configuration, the number of gate wirings connected to the TFT is twice that when there is no reset TFT. For this reason, the number of gate lines intersecting with the signal lines increases, and the capacity of the signal lines increases. When a radiation detection apparatus is driven at a high speed to obtain a moving image, it is necessary to reduce the radiation dose to the limit in order to reduce the exposure dose of the object. However, as the capacity of the signal wiring increases, the noise of the detection device increases, the image quality in the low radiation region decreases, and it becomes necessary to increase the radiation exposure amount.

また、各ゲート配線と交差する配線として、信号配線だけでなくリセット配線とも交差するため、各ゲート配線が交差する配線の本数が増加し、ゲート配線の容量が大きくなってしまう。この結果、ゲート配線における時定数が大きくなり、駆動速度を上げる事ができなくなってしまう。   Further, since the wiring intersecting with each gate wiring intersects with not only the signal wiring but also the reset wiring, the number of wirings intersecting with each gate wiring is increased, and the capacity of the gate wiring is increased. As a result, the time constant in the gate wiring becomes large and the driving speed cannot be increased.

そこで、本実施形態では、動画用の高速駆動ができるよう2つのTFTを配置する構成について説明する。2つのTFTを配置する構成の場合に、各ゲート配線と信号配線もしくはリセット配線間の容量が大幅に低減することで、低ノイズで高速駆動が可能な動画撮影を可能とする放射線検出装置を提供できるような構造にしている。   Therefore, in this embodiment, a configuration in which two TFTs are arranged so that high-speed driving for moving images can be performed will be described. In the case of a configuration in which two TFTs are arranged, a radiation detection device capable of capturing moving images that can be driven at low speed with high noise is provided by greatly reducing the capacitance between each gate wiring and signal wiring or reset wiring. It has a structure that can be done.

図11は、本実施形態の平面図を表したもので、スイッチ素子であるTFTが2つと半導体変換素子が対となった画素を表している。信号処理回路部に接続される信号配線155は、第1のTFT170と接続されている。また、画素に蓄積された電荷をリセットするためのリセット配線は、第2のTFT171と接続されている。また、第1のTFT170を制御する第1のゲートドライバ回路175と接続されている第1のゲート配線172は、第1のゲート電極に接続されている。第2のTFT171を制御する第2のゲートドライバ回路176と接続されている第2のゲート配線173は、第2のゲート電極に接続されている。また、半導体変換素子は、第1のTFT170と第2のTFT171双方に接続されている。このような平面図からなる画素を用いる事で、半導体変換素子内の電荷を信号配線155を通じて信号処理回路に転送する動作と、電荷を転送し終わった画素内の蓄積された残存電荷のリセットを行なう動作とを同時に行なう事が可能となる。例えば、図11内の上側の画素の半導体変換素子の蓄積された電荷を読み出しながら、読み出しを終えた下側の半導体変換素子の残存電荷を、リセット配線174を通じてリセットする事が可能な構成になる。この結果、読み出しとリセットの処理を同時に行なう事が可能となり、高速駆動を達成する事が可能になる。   FIG. 11 is a plan view of the present embodiment, and shows a pixel in which two TFTs as switch elements and a semiconductor conversion element are paired. A signal wiring 155 connected to the signal processing circuit portion is connected to the first TFT 170. A reset wiring for resetting the charge accumulated in the pixel is connected to the second TFT 171. In addition, the first gate wiring 172 connected to the first gate driver circuit 175 that controls the first TFT 170 is connected to the first gate electrode. The second gate wiring 173 connected to the second gate driver circuit 176 that controls the second TFT 171 is connected to the second gate electrode. The semiconductor conversion element is connected to both the first TFT 170 and the second TFT 171. By using the pixel having such a plan view, the operation of transferring the charge in the semiconductor conversion element to the signal processing circuit through the signal wiring 155 and the reset of the remaining charge accumulated in the pixel after the transfer of the charge are performed. It is possible to perform the operation to be performed simultaneously. For example, the remaining charge of the lower semiconductor conversion element that has been read can be reset through the reset wiring 174 while reading the charge accumulated in the semiconductor conversion element of the upper pixel in FIG. . As a result, reading and reset processing can be performed at the same time, and high-speed driving can be achieved.

このように、2つのTFTを有する画素の構成をとる場合、課題となるのが増加する各配線の容量を低減する事である。例えば、信号配線155がゲート配線を横切る個数は、ゲート配線の本数が2倍になったため2倍へ増加する。この結果、信号配線155の容量が増加し、センサのノイズが増加してしまう。   Thus, in the case of adopting the configuration of a pixel having two TFTs, the problem is to reduce the capacitance of each wiring which increases. For example, the number of signal wirings 155 crossing the gate wiring increases to double because the number of gate wirings has doubled. As a result, the capacity of the signal wiring 155 increases and the noise of the sensor increases.

また、ゲート配線から見ても、信号配線155だけでなくリセット配線174も横切るため、配線を横切る個数は2倍へ増加する。この結果、ゲート配線における時定数は、1つのTFTの構成のときよりも増加し、ドライバー回路を駆動させる駆動速度を落とす必要が出てくる。   Further, even when viewed from the gate wiring, since not only the signal wiring 155 but also the reset wiring 174 crosses, the number crossing the wiring is doubled. As a result, the time constant in the gate wiring is increased as compared with the configuration of one TFT, and it is necessary to decrease the driving speed for driving the driver circuit.

そこで、図12に示すように、各配線間の交差部に膜厚の厚い絶縁層を設ける事で、交差部の容量を低減し、信号配線及び各ゲート配線の容量を増加させる事なく2つのTFTを設けた画素構造を達成することができる。従って、低ノイズで高速駆動が可能な放射線撮像装置を達成する事ができる。   Therefore, as shown in FIG. 12, by providing a thick insulating layer at the intersection between the wirings, the capacitance at the intersection is reduced, and two capacitances can be obtained without increasing the capacitance of the signal wiring and each gate wiring. A pixel structure provided with TFTs can be achieved. Therefore, it is possible to achieve a radiation imaging apparatus that can be driven at high speed with low noise.

図12は、図11内のD−D’部の断面図を表したものである。図12内の右側のTFTが第1のTFT170,左側のTFTが第2のTFT171を表したものである。本図に示すように、第三の金属層107からなる信号配線がTFTから厚い絶縁層を挟んだ上部に配置されている。また、リセット配線も同様な構成である。この結果、ゲート配線と信号配線の距離が離す事が可能で、配線の交差部で発生する容量を極限まで小さくする事が可能となる。この厚い絶縁層としては、厚く形成でき誘電率が小さい材料が良い。例えば、無機材料では酸化シリコン膜もしくは窒素化シリコン膜を1.0um〜4.0um程度成膜すると良い。そして、有機材料を用いると、例えば3.0um〜10.0um程度の厚さで形成すると良い。   FIG. 12 is a cross-sectional view taken along the line D-D ′ in FIG. 11. The right TFT in FIG. 12 represents the first TFT 170, and the left TFT represents the second TFT 171. As shown in the figure, the signal wiring made of the third metal layer 107 is disposed on the upper part of the TFT with a thick insulating layer interposed therebetween. The reset wiring has the same configuration. As a result, the distance between the gate wiring and the signal wiring can be increased, and the capacitance generated at the intersection of the wiring can be reduced to the limit. The thick insulating layer is preferably made of a material that can be formed thick and has a low dielectric constant. For example, as an inorganic material, a silicon oxide film or a silicon nitride film is preferably formed to have a thickness of about 1.0 μm to 4.0 μm. If an organic material is used, it may be formed with a thickness of about 3.0 μm to 10.0 μm, for example.

図13は、本実施形態の2つのTFTと1つの半導体変換素子が対となる画素からなる放射線撮像装置の簡易等価回路図である。基板の周辺には、電荷を転送するための第1のTFT170を制御する第1のゲートドライバ回路175と、画素をリセットするための第2のTFT171を制御する第2のゲートドライバ回路176が配置されている。さらに、信号配線155と接続された信号処理回路150と、リセット配線と接続されたリセット制御回路部と、バイアス配線157と接続された共通電極ドライバ回路部156が配置されている。ここでは、簡易的に5行×4列のマトリックスになっているが、実際には例えば1000行×1000列のような画素からなる。   FIG. 13 is a simplified equivalent circuit diagram of a radiation imaging apparatus including pixels in which two TFTs and one semiconductor conversion element of the present embodiment are paired. Around the substrate, a first gate driver circuit 175 for controlling the first TFT 170 for transferring charges and a second gate driver circuit 176 for controlling the second TFT 171 for resetting the pixels are arranged. Has been. Further, a signal processing circuit 150 connected to the signal wiring 155, a reset control circuit unit connected to the reset wiring, and a common electrode driver circuit unit 156 connected to the bias wiring 157 are arranged. Here, although it is simply a matrix of 5 rows × 4 columns, it actually consists of pixels such as 1000 rows × 1000 columns.

以上に述べたような構造にすることで、低ノイズで高速駆動が可能である、2つのTFTと1つの半導体変換素子が対となる画素を有する放射線撮像装置が実現可能となる。   With the structure described above, it is possible to realize a radiation imaging apparatus having a pixel in which two TFTs and one semiconductor conversion element are paired and can be driven at high speed with low noise.

(第四の実施形態)
本発明の第四の実施形態について説明する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described.

本実施形態の要点は、第一、第二、第三の実施形態から、絶縁層を構成する好適な材料として比誘電率の低い有機材料から成る絶縁層を用いて、さらに膜厚を規定したということである。   The main point of this embodiment is that, from the first, second, and third embodiments, an insulating layer made of an organic material having a low relative dielectric constant is used as a suitable material constituting the insulating layer, and the film thickness is further defined. That's what it means.

有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、2.5〜4程度の小さなものが良い。有機材料から成る絶縁層の膜厚は、薄い領域でも1μm以上が望ましい。   The organic material is preferably a material having high heat resistance such as polyimide resin or acrylic resin, and a relative dielectric constant of about 2.5 to 4 is preferable. The thickness of the insulating layer made of an organic material is desirably 1 μm or more even in a thin region.

有機材料から成る絶縁層の合計膜厚は、厚ければ厚いほど容量を小さくすることが可能になる。しかし、絶縁層の合計膜厚は、厚くなれば厚くなるほど、絶縁層形成後にその上部に配置する半導体変換層や絶縁層に挟まれた領域に配置する配線を、フォトリソグラフィ法によりにより形成する際に加工が難しくなる。例えば絶縁層の合計膜厚が20μmを超えるほど厚くなると、感光性のフォトレジストをコーティングする際に、段差が大きいことでレジストの密着性が悪い領域が発生してしまう。また、段差部の凹部の箇所だけレジストの膜厚が厚くなり、その後の露光、現像プロセスでフォトレジストが感光しきれず、パターン残りが発生してしまう。これは、画素内においてもそうであるが、例えば画素領域の外の領域で、絶縁層を配置する領域と配置しない領域の境界では、境界部のみレジストの膜厚が厚くなり境界に沿ってパターン残りが発生する。例えば、金属膜や透明電極をパターニングする際にこのようなパターン残りが発生すると、配線間のパターンショートを引き起こしてしまうため、フォトリソグラフィプロセスで安定して製造することが難しくなる。そこで、使う絶縁層の用途によって、必要な箇所は膜厚を厚くし、不必要な箇所は膜厚を薄くするようコントロールしながら配置する必要がある。また、絶縁層の合計膜厚を20μm以下にする必要がある。   As the total thickness of the insulating layer made of an organic material increases, the capacity can be reduced. However, as the total thickness of the insulating layer increases, the thickness of the semiconductor conversion layer disposed on the insulating layer after forming the insulating layer and the wiring disposed in the region sandwiched between the insulating layers are formed by photolithography. Processing becomes difficult. For example, when the total thickness of the insulating layers exceeds 20 μm, when the photosensitive photoresist is coated, a region having poor resist adhesion occurs due to a large step. Further, the resist film thickness is increased only at the concave portion of the stepped portion, and the photoresist cannot be completely exposed in the subsequent exposure and development processes, resulting in a pattern residue. This is also the case inside the pixel. For example, at the boundary between the region where the insulating layer is not disposed and the region where the insulating layer is not disposed in the region outside the pixel region, the resist film thickness is increased only at the boundary portion and the pattern is formed along the boundary. The rest occurs. For example, when such a pattern residue occurs when patterning a metal film or a transparent electrode, a pattern short circuit between wirings is caused, so that it is difficult to stably manufacture by a photolithography process. Therefore, depending on the use of the insulating layer to be used, it is necessary to increase the thickness of necessary portions and to arrange unnecessary portions while controlling the thickness to be reduced. Moreover, it is necessary to make the total film thickness of an insulating layer into 20 micrometers or less.

図14は、本実施形態において、第一の絶縁層106及び第二の絶縁層109を有機材料から成る絶縁層を用いた場合を示している。図14に示すように、第一の絶縁層106より第二の絶縁層109の膜厚を厚く形成している。例えば、第一の絶縁層106の膜厚を1〜3μm、第二の絶縁層109の膜厚を2〜10μm程度で形成している。これは、第四の金属層108から成る半導体変換素子の下電極の面積が大きいため、下電極と、下電極の直下に配置する第三の金属層107から成る信号配線との間で大きな容量形成を防ぐためのものである。そのため、信号配線と下電極の間に配置した第二の絶縁層109の膜厚を厚くすることで、両者の間で形成される容量を小さくすることができる。また、第一の絶縁層106の膜厚を薄くしているのは、信号配線と第一の金属層から成るゲート電極に接続されたゲート配線(図不指示)とが重なる面積が、図1に示すように下電極と重なる面積よりも極端に小さいためである。   FIG. 14 shows a case where an insulating layer made of an organic material is used for the first insulating layer 106 and the second insulating layer 109 in this embodiment. As shown in FIG. 14, the second insulating layer 109 is formed thicker than the first insulating layer 106. For example, the first insulating layer 106 is formed with a thickness of 1 to 3 μm, and the second insulating layer 109 is formed with a thickness of about 2 to 10 μm. This is because the area of the lower electrode of the semiconductor conversion element made of the fourth metal layer 108 is large, so that a large capacitance is generated between the lower electrode and the signal wiring made of the third metal layer 107 arranged immediately below the lower electrode. This is to prevent formation. Therefore, by increasing the thickness of the second insulating layer 109 arranged between the signal wiring and the lower electrode, the capacitance formed between the two can be reduced. Further, the thickness of the first insulating layer 106 is reduced because the area where the signal wiring and the gate wiring (not shown) connected to the gate electrode made of the first metal layer overlap is shown in FIG. This is because it is extremely smaller than the area overlapping the lower electrode as shown in FIG.

本来であれば、面積が小さくても膜厚を厚くすることで、容量は確実に減らすことができるため、第一の絶縁層106の膜厚も厚ければ厚いほど良い。しかし、第一の絶縁層106と第二の絶縁層109の双方の膜厚を、例えば10μmで形成した場合、双方の絶縁層が配置された領域と配置されない領域で、パターンの段差が20μmにもなる。その結果、絶縁層形成後に半導体変換素子をフォトリソグラフィ法を用いて形成する場合、絶縁層がパターニングされている境界部でパターン残りが発生する。例えば第五の金属層から成るバイアス配線や、透明電極層113から成る半導体変換素子上部電極などの導電性の膜が残ることで、配線間がショートしてしまい、放射線検出装置を安定して製造することができなくなる。   Originally, even if the area is small, the capacity can be surely reduced by increasing the film thickness. Therefore, the thicker the first insulating layer 106 is, the better. However, when the film thicknesses of both the first insulating layer 106 and the second insulating layer 109 are, for example, 10 μm, the pattern step is 20 μm between the region where the both insulating layers are disposed and the region where the both insulating layers are not disposed. Also become. As a result, when the semiconductor conversion element is formed using the photolithography method after the insulating layer is formed, a pattern residue is generated at the boundary portion where the insulating layer is patterned. For example, a conductive film such as a bias wiring made of a fifth metal layer and a semiconductor conversion element upper electrode made of a transparent electrode layer 113 remains, so that the wiring is short-circuited, and the radiation detection apparatus is stably manufactured. Can not do.

そこで、本実施形態では、絶縁層を配置している領域と配置していない領域の境界での段差を小さくするために、容量形成が小さいゲート配線と信号配線の間に配置した第一の絶縁層106の膜厚を薄くしている。ここで、第一の絶縁層106と第二の絶縁層109は、可視光を透過させない例えばブラックレジストのような遮光部材にするとなお良い。   Therefore, in the present embodiment, in order to reduce the step at the boundary between the region where the insulating layer is disposed and the region where the insulating layer is not disposed, the first insulation disposed between the gate wiring and the signal wiring with small capacitance formation. The film thickness of the layer 106 is reduced. Here, the first insulating layer 106 and the second insulating layer 109 are more preferably light shielding members such as a black resist that do not transmit visible light.

図15は、図14における第一の絶縁層と第二の絶縁層が配置されている領域と配置されていない領域の境界部の断面図である。   FIG. 15 is a cross-sectional view of a boundary portion between a region where the first insulating layer and the second insulating layer are disposed in FIG. 14 and a region where the first insulating layer and the second insulating layer are not disposed.

複数の絶縁層は、各絶縁層の端部の境界位置が異なり、合計膜厚が階段状に変化している。すなわち、複数の絶縁層全てが配置してある領域と1つも配置していない領域の間で、各絶縁層の配置している領域と配置していない領域の境界の位置が異なる。   The plurality of insulating layers have different boundary positions at the end portions of the respective insulating layers, and the total film thickness changes stepwise. That is, the position of the boundary between the region where each insulating layer is arranged and the region where no insulating layer is arranged are different between the region where all the plurality of insulating layers are arranged and the region where none is arranged.

前述のように、容量形成が小さい領域で絶縁層の膜厚を薄くすることで、安定して放射線撮像装置を製造することができる。しかし、製造プロセスをより安定化させるためには、図14に示す第一の絶縁層106と第二の絶縁層109を異なる位置でパターニングし、一箇所で段差を持つことを避ける必要がある。そこで、図15に示すように、第一の絶縁層106と第二の絶縁層109のパターニング箇所をずらし、合計膜厚を階段状に変化させることで、製造プロセスをより安定化させることができる。図に示す絶縁層の端部間の距離Tは、少なくとも第二の絶縁層109の膜厚以上離れていることが望ましい。また、図15で第二の絶縁層109は第一の絶縁層106のパターニング端部を覆う形で形成しても良い。このときは、フォトリソグラフィ法を用いてパターニングする際には、第一の絶縁層106の膜厚の影響を受けやすいため、絶縁層の端部間の距離は、少なくとも第一の絶縁層106の膜厚以上離れていることが望ましい。   As described above, the radiation imaging apparatus can be stably manufactured by reducing the thickness of the insulating layer in a region where the capacitance is small. However, in order to further stabilize the manufacturing process, it is necessary to pattern the first insulating layer 106 and the second insulating layer 109 shown in FIG. 14 at different positions to avoid having a step at one place. Therefore, as shown in FIG. 15, the manufacturing process can be further stabilized by shifting the patterning positions of the first insulating layer 106 and the second insulating layer 109 and changing the total film thickness stepwise. . It is desirable that the distance T between the end portions of the insulating layer shown in the figure is at least as large as the thickness of the second insulating layer 109. In FIG. 15, the second insulating layer 109 may be formed so as to cover the patterning end portion of the first insulating layer 106. At this time, when patterning is performed using a photolithography method, the distance between the end portions of the insulating layer is at least that of the first insulating layer 106 because it is easily affected by the film thickness of the first insulating layer 106. It is desirable that the distance is greater than the film thickness.

(第五の実施形態)
先ず、本発明の第五の実施形態について説明する。
(Fifth embodiment)
First, a fifth embodiment of the present invention will be described.

図16、図17は、本発明に係る第五の実施形態の、放射線検出装置の画素の平面図、断面図である。   16 and 17 are a plan view and a cross-sectional view of a pixel of the radiation detection apparatus according to the fifth embodiment of the present invention.

本実施形態の要点は、複数の絶縁層は3以上有り、絶縁層に挟まれた領域が2以上有り、各配線は異なる金属層で形成されるということである。   The main point of this embodiment is that there are three or more insulating layers, two or more regions between the insulating layers, and each wiring is formed of a different metal layer.

図16は、本発明の第三の実施形態に係る放射線検出装置の画素の平面図である。放射線を電気信号に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、2行×2列の画素部を示す平面レイアウト図である。   FIG. 16 is a plan view of a pixel of a radiation detection apparatus according to the third embodiment of the present invention. It is a plane layout diagram showing a pixel portion of 2 rows × 2 columns in an effective pixel region in which pixels in which a conversion element that converts radiation into an electrical signal and a switch element are paired are arranged in a matrix on an insulating substrate.

図4と異なる点は、第一の信号配線129、第二の信号配線130が異なる金属層で形成されおり、かつ、双方ともTFT部と半導体変換素子部の間にある絶縁層で挟まれた金属層で形成されている点である。   The difference from FIG. 4 is that the first signal wiring 129 and the second signal wiring 130 are formed of different metal layers, and both are sandwiched by an insulating layer between the TFT portion and the semiconductor conversion element portion. It is the point formed with the metal layer.

図17は、図16のE−E′線に沿った断面図で、信号配線は、TFTのソース電極、ドレイン電極と同じ金属層を用いて形成した場合の例である。   FIG. 17 is a cross-sectional view taken along the line EE ′ of FIG. 16, and the signal wiring is an example in which the same metal layer as the source electrode and the drain electrode of the TFT is formed.

図5と共通する部分については説明を省略する。   A description of portions common to FIG. 5 is omitted.

上部が半導体変換素子、下部がTFTを示している。上部の半導体変換素子は、第五の金属層114、半導体変換素子の絶縁層110、第二の高抵抗半導体層111、オーミックコンタクト層である第二の不純物半導体層112、透明電極層113から成るMIS型半導体変換素子である。可視光等の光を光電変換することが可能である。第六の金属層118は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。   The upper part shows a semiconductor conversion element, and the lower part shows a TFT. The upper semiconductor conversion element includes a fifth metal layer 114, an insulating layer 110 of the semiconductor conversion element, a second high-resistance semiconductor layer 111, a second impurity semiconductor layer 112 that is an ohmic contact layer, and a transparent electrode layer 113. This is a MIS type semiconductor conversion element. It is possible to photoelectrically convert light such as visible light. The sixth metal layer 118 is a bias wiring for applying a voltage to the transparent electrode layer, and is connected to a common electrode driver arranged outside the substrate.

図16で示されている第一の信号配線129は、図17の第三の金属層107で形成されており、第一の絶縁層106と第二の絶縁層109に挟まれた領域に配置されている。また、図16で示されている第二の信号配線130は、図17の第四の金属層108で形成されており、第二の絶縁層109と第三の絶縁層115に挟まれた領域に配置されている。   The first signal wiring 129 shown in FIG. 16 is formed of the third metal layer 107 of FIG. 17 and is arranged in a region sandwiched between the first insulating layer 106 and the second insulating layer 109. Has been. Further, the second signal wiring 130 shown in FIG. 16 is formed of the fourth metal layer 108 of FIG. 17, and is a region sandwiched between the second insulating layer 109 and the third insulating layer 115. Is arranged.

ここで、第一の絶縁層106、第二の絶縁層109、第三の絶縁層115は有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、2.5〜4程度の小さなものが良い。有機材料から成る絶縁層の膜厚は1μm以上であれば望ましい。   Here, the first insulating layer 106, the second insulating layer 109, and the third insulating layer 115 are made of an organic material. The organic material is preferably a material having high heat resistance such as polyimide resin or acrylic resin, and a relative dielectric constant of about 2.5 to 4 is preferable. The thickness of the insulating layer made of an organic material is desirably 1 μm or more.

これにより、図4に示すように、信号配線を2系統に分け、通常の2倍の本数を配置しても、上部に配置された半導体変換素子と信号配線とで形成する容量が増加することを防げる。また、配線の引き回しの自由度が増え、例えば、第一の信号配線129と第二の信号配線130との間で形成される容量についても、配置する箇所を変えることで容量を小さくすることが可能で、高速動画対応で低ノイズな放射線撮像装置を提供することができる。更に、配線幅を太くし配線の低抵抗化を計った場合や、画素ピッチが例えば50〜160μmといった高精細な画像を取り込める放射線検出装置の場合、このように2つの信号配線を異なる金属層で形成すると、容量を小さくする効果が大きい。   As a result, as shown in FIG. 4, even if the signal wiring is divided into two systems and the number of signals wiring is doubled as usual, the capacity formed by the semiconductor conversion element and the signal wiring arranged on the upper part increases. Can be prevented. In addition, the degree of freedom of wiring routing is increased. For example, the capacitance formed between the first signal wiring 129 and the second signal wiring 130 can be reduced by changing the arrangement location. It is possible to provide a low-noise radiation imaging apparatus that is compatible with high-speed moving images. Furthermore, when the wiring width is increased to reduce the resistance of the wiring, or in the case of a radiation detection apparatus that can capture a high-definition image with a pixel pitch of, for example, 50 to 160 μm, the two signal wirings are made of different metal layers. When formed, the effect of reducing the capacity is great.

つまり、配線数が増加した場合に、複数の保護膜を配置し、配線を保護膜内に選択的に配置することが可能となり、かつ、配線の容量を小さくすることが可能な構成になる。また、有機材料から成る第一の絶縁層106や第二の絶縁層109を配置した後は、例えば300℃以上の高温プロセスに通さない場合がある。この場合、ゲート配線を第一の絶縁層106と第二の絶縁層109で挟まれる領域に配置し、信号配線を第二の絶縁層109と第三の絶縁層115で挟まれる領域に配置しても良い。この場合、ゲート配線に比抵抗が小さいアルミニウムを用いたりすると良い。   That is, when the number of wirings increases, a plurality of protective films can be arranged, and the wirings can be selectively arranged in the protective film, and the wiring capacity can be reduced. In addition, after the first insulating layer 106 and the second insulating layer 109 made of an organic material are disposed, the high temperature process of, for example, 300 ° C. or higher may not be performed. In this case, the gate wiring is disposed in a region sandwiched between the first insulating layer 106 and the second insulating layer 109, and the signal wiring is disposed in a region sandwiched between the second insulating layer 109 and the third insulating layer 115. May be. In this case, aluminum having a small specific resistance may be used for the gate wiring.

(第六の実施形態)
先ず、本発明の第六の実施形態について説明する。
(Sixth embodiment)
First, a sixth embodiment of the present invention will be described.

図18〜図22は、本発明に係る第六の実施形態の、放射線撮像装置の簡易等価回路図、及び放射線検出装置の画素の平面図、断面図である。   18 to 22 are a simplified equivalent circuit diagram of a radiation imaging apparatus, and a plan view and a sectional view of a pixel of the radiation detection apparatus according to a sixth embodiment of the present invention.

本実施形態の要点は、信号配線は、1列の複数の画素に対して複数設けられ、1列中の複数の連続した画素を各信号配線に割り当て、各信号配線が割り当てられた画素の薄膜トランジスタに接続されているということである。   The main point of this embodiment is that a plurality of signal wirings are provided for a plurality of pixels in one column, a plurality of continuous pixels in one column are allocated to each signal wiring, and the thin film transistor of the pixel to which each signal wiring is allocated Is connected to.

図18は、本発明の第四の実施形態に係る放射線撮像装置の簡易等価回路図である。   FIG. 18 is a simplified equivalent circuit diagram of a radiation imaging apparatus according to the fourth embodiment of the present invention.

画素領域を2つの区域に分け、上部の3行×6列の区域から画像データを読み取るための第一の信号配線と、下部の3行×6列の区域から画像データを読み取るための第二の信号配線とを別々に配置している。また、同じ辺に配置された信号処理回路部、ゲートドライバ回路部にて制御されている様子を表している。   The pixel area is divided into two areas, and a first signal wiring for reading image data from the upper 3 rows × 6 columns area and a second signal line for reading image data from the lower 3 rows × 6 columns area The signal wiring is arranged separately. In addition, the signal processing circuit unit and the gate driver circuit unit arranged on the same side are controlled.

基板160内には、スイッチ素子であるTFT部152と半導体変換素子部153が対となる画素がマトリックス状に配置されている。TFT部には、ゲート配線154と第一信号配線129、第二の信号配線130が接続されており、半導体変換素子部153には共通電極ドライバ回路部156からのバイアス配線157が接続されている。   In the substrate 160, pixels that form pairs of TFT portions 152 and semiconductor conversion element portions 153 that are switching elements are arranged in a matrix. A gate wiring 154, a first signal wiring 129, and a second signal wiring 130 are connected to the TFT portion, and a bias wiring 157 from the common electrode driver circuit portion 156 is connected to the semiconductor conversion element portion 153. .

第一の実施形態で示した図3と異なる点は、信号配線が、第一の信号配線129、第二の信号配線の2つに分けられている点である。第一の信号配線129は、上部に配置された3行×6列の半導体変換素子部153とつながるTFT部152と接続されており、第二の信号配線130は、下部に配置された3行×6列の半導体変換素子部153とつながるTFT部152と接続されている。第二の信号配線130は基板の中央部に配置したスルーホール161で別の金属層へと接続され、基板の外に配置された信号処理回路部150まで引き回されている。   The difference from FIG. 3 shown in the first embodiment is that the signal wiring is divided into two parts, a first signal wiring 129 and a second signal wiring. The first signal wiring 129 is connected to the TFT unit 152 connected to the semiconductor conversion element unit 153 of 3 rows × 6 columns arranged in the upper part, and the second signal wiring 130 is connected to the three rows arranged in the lower part. It is connected to the TFT portion 152 connected to the semiconductor conversion element portion 153 of × 6 rows. The second signal wiring 130 is connected to another metal layer through a through-hole 161 disposed at the center of the substrate, and is routed to the signal processing circuit unit 150 disposed outside the substrate.

この結果、信号処理回路部から遠く離れた区域に配置された半導体変換素子からの信号も、ある基板の一辺に配置された信号処理回路部に伝えることができる。同時に、信号配線を複数の区域に分けることで、例えば1本の信号配線に接続されるTFTや、ゲート配線との交差部の数を減らすことができ、信号配線の総容量を小さくすることができる。また、上部と下部の区域に配置されたゲート配線を同時に駆動させることで、複数の信号を同時に読み取ることができ、高速駆動を行うことが可能になる。   As a result, a signal from the semiconductor conversion element arranged in a region far from the signal processing circuit unit can be transmitted to the signal processing circuit unit arranged on one side of a certain substrate. At the same time, by dividing the signal wiring into a plurality of areas, for example, the number of TFTs connected to one signal wiring and the number of intersections with the gate wiring can be reduced, and the total capacity of the signal wiring can be reduced. it can. Further, by simultaneously driving the gate wirings arranged in the upper and lower areas, a plurality of signals can be read simultaneously, and high-speed driving can be performed.

図19は、本発明の第四の実施形態に係る放射線撮像装置の基板内の画素領域と周辺回路との関係を示す概念図である。   FIG. 19 is a conceptual diagram showing a relationship between a pixel region in a substrate and a peripheral circuit of a radiation imaging apparatus according to the fourth embodiment of the present invention.

基板内に半導体変換素子が配置された領域と、周辺に配置された信号処理回路部、ゲートドライバ回路部との接続状態を表している。図18で示したような半導体変換素子を複数の区域に分け、それぞれの区域毎に専用の信号配線を配置してなる放射線検出装置を、別の構成で示した配置例である。   The connection state of the area | region where the semiconductor conversion element is arrange | positioned in a board | substrate, and the signal processing circuit part and gate driver circuit part arrange | positioned in the periphery is represented. 18 is an arrangement example in which the radiation detection apparatus in which the semiconductor conversion element as shown in FIG. 18 is divided into a plurality of areas and a dedicated signal wiring is arranged in each area is shown in another configuration.

図19では、基板内に配置した半導体変換素子を、区域1〜4の4つの区域に分割し、それぞれに専用の信号配線を配置している。基板の外には、上部の2つの区域から信号を取り込むことができる第一の信号処理回路部162と、下部の2つの区域から信号を取り込むことができる第二の信号処理回路部163と、を配置している。さらに、それぞれの区域に配置されたゲート電極を制御する第一のゲートドライバ回路部164、第二のゲートドライバ回路部165を配置している。図には示していないが、半導体変換素子に電圧を印加する共通電極ドライバ回路部又は電源は、前述の信号処理回路部又はゲートドライバ回路部内に配置している。   In FIG. 19, the semiconductor conversion element arranged in the substrate is divided into four areas 1 to 4, and dedicated signal wirings are arranged in each of them. Outside the substrate, a first signal processing circuit unit 162 that can capture signals from the upper two areas, a second signal processing circuit unit 163 that can capture signals from the two lower areas, Is arranged. Further, a first gate driver circuit unit 164 and a second gate driver circuit unit 165 for controlling the gate electrodes arranged in the respective areas are arranged. Although not shown in the drawing, the common electrode driver circuit unit or power source for applying a voltage to the semiconductor conversion element is arranged in the signal processing circuit unit or the gate driver circuit unit.

このように、画素領域を大きく4つに分けることで、1本の信号配線と接続されるTFTの個数を1/4にすることが可能である。これにより、特にTFT部のソース電極−ゲート電極間で形成する容量が少なくなり、信号配線の総容量を小さくすることができる。このとき、例えば区域2から第一の信号処理回路部162に引き回す配線は、少なくとも区域1を通過する箇所においては上下を絶縁層である有機材料で挟み込むことで、例えばその上部に半導体変換素子を配置しても形成される容量を小さくすることができる。このため、半導体変換素子の開口率を大きく確保しながら、信号配線の総容量を小さく抑えることができる。また、各区域から一つ選択されたゲート配線4本を同時に駆動し信号処理回路に同時に送ることで、高速駆動を行うことも可能である。   In this manner, the number of TFTs connected to one signal wiring can be reduced to ¼ by dividing the pixel region into four. As a result, the capacitance formed between the source electrode and the gate electrode of the TFT portion is reduced, and the total capacitance of the signal wiring can be reduced. At this time, for example, the wiring routed from the section 2 to the first signal processing circuit unit 162 is sandwiched between organic materials that are insulating layers at least in a portion passing through the section 1, for example, a semiconductor conversion element is formed on the upper portion thereof. Even if it is arranged, the capacity formed can be reduced. For this reason, the total capacity of the signal wiring can be kept small while ensuring a large aperture ratio of the semiconductor conversion element. It is also possible to perform high-speed driving by simultaneously driving four gate wirings selected from each area and simultaneously sending them to the signal processing circuit.

ゲート配線については、第一のゲートドライバ回路部164と第二のゲートドライバ回路部165が、基板内に配置されたゲート配線により互いに接続されていても構わないし、ゲート配線が中央で左右に分離されていても構わない。   With respect to the gate wiring, the first gate driver circuit portion 164 and the second gate driver circuit portion 165 may be connected to each other by a gate wiring arranged in the substrate, and the gate wiring is separated into the right and left at the center. It does not matter.

図20は、本発明の第六の実施形態に係る放射線撮像装置の簡易等価回路図であり、図18とは異なる例を示した図である。   FIG. 20 is a simplified equivalent circuit diagram of a radiation imaging apparatus according to the sixth embodiment of the present invention, and shows a different example from FIG.

異なる点は、第一の信号配線129がTFTと接続されない下部の3行×6列の区域まで配線を延長している点である。これは、第一の信号配線129と第二の信号配線130の、配線における時定数や総容量を極力同じにするためである。上下を有機材料で挟み込む構成にすることで、周囲との容量形成が小さく抑えることができるが、完全に無くすことはできない。そのため、配線の長さが異なったり、交差する数が異なると、配線にかかる総容量が変わってくる。この総容量の違いが、配線における時定数を変えたり配線ノイズを変えてしまい、半導体変換素子からの画像情報が、区域毎に異なった性質を持ってしまう。   The difference is that the first signal wiring 129 extends to the lower 3 rows × 6 columns area where it is not connected to the TFT. This is to make the time constant and total capacity of the first signal wiring 129 and the second signal wiring 130 the same as much as possible. By adopting a structure in which the upper and lower sides are sandwiched between organic materials, capacitance formation with the surroundings can be kept small, but it cannot be completely eliminated. For this reason, if the length of the wiring is different or the number of crossings is different, the total capacity of the wiring changes. This difference in total capacity changes the time constant in the wiring or changes the wiring noise, and the image information from the semiconductor conversion element has different properties for each section.

ここで、上の区域から信号を読み取る第一の信号配線129については、中央部のスルーホール161から下では、周辺の影響を受けにくく容量形成が小さい有機材料で挟み込む構成が良い。また、下の区域から信号を読み取る第二の信号配線130については、中央部のスルーホール161から上では、周辺の影響を受けにくく容量形成が小さく、かつ、第一の信号配線129の下の区域で用いたものと同じである、有機材料で挟み込む構成としている。すなわち、スルーホール161を境にして第一の信号配線129と第二の信号配線130の金属層が入れ替わる。   Here, the first signal wiring 129 for reading a signal from the upper area is preferably sandwiched by an organic material that is less susceptible to the influence of the periphery from the center through hole 161 and has a small capacitance formation. In addition, the second signal wiring 130 for reading a signal from the lower area is less susceptible to the influence of the periphery above the through hole 161 in the central portion, has a small capacitance formation, and is below the first signal wiring 129. The structure is the same as that used in the area, sandwiched between organic materials. That is, the metal layers of the first signal wiring 129 and the second signal wiring 130 are switched with the through hole 161 as a boundary.

この結果、第一の信号配線129と第二の信号配線130の総容量が同じになり、区域毎に例えば配線における時定数や配線ノイズが同等にすることができ、放射線を画像化したときに、区域毎に性質の異なる画像違和感などが発生しなくてすむ。   As a result, the total capacity of the first signal wiring 129 and the second signal wiring 130 becomes the same, for example, the time constant and wiring noise in the wiring can be made equal for each area, and radiation is imaged. , You don't have to feel uncomfortable with images with different properties in each area.

図21は、本発明の第四の実施形態に係る放射線検出装置の画素の平面図である。   FIG. 21 is a plan view of a pixel of the radiation detection apparatus according to the fourth exemplary embodiment of the present invention.

放射線を電気信号に変換する半導体変換素子とTFTとが対となる画素がマトリックス状に配置された有効画素領域の、2行×2列の画素部を示す平面レイアウト図である。   FIG. 3 is a plan layout diagram showing a pixel portion of 2 rows × 2 columns in an effective pixel region in which pixels that are paired with semiconductor conversion elements and TFTs that convert radiation into electrical signals are arranged in a matrix.

2行×2列の区域内に配置された4個のTFTのソース電極123は全て第一の信号配線129と接続されており、第二の信号配線130は別の区域に配置された画素のTFTのソース電極と接続されている。ここで、第一の信号配線129は、ソース電極123と同時に形成されており、図21に示される区域のTFTとは接続されていない第二の信号配線130は、第一の信号配線129の上部に配置された、異なる金属層を用いて形成されている。   The source electrodes 123 of the four TFTs arranged in the area of 2 rows × 2 columns are all connected to the first signal wiring 129, and the second signal wiring 130 is the pixel of the pixel arranged in another area. It is connected to the source electrode of the TFT. Here, the first signal wiring 129 is formed simultaneously with the source electrode 123, and the second signal wiring 130 not connected to the TFT in the area shown in FIG. 21 is the first signal wiring 129. It is formed using different metal layers arranged on top.

図22は、図21のF−F′線に沿った断面図であり、信号配線は、TFTのソース電極、ドレイン電極と同じ金属層を用いて形成した場合の例である。   FIG. 22 is a cross-sectional view taken along the line FF ′ of FIG. 21, and the signal wiring is an example in the case where the same metal layer as the source electrode and the drain electrode of the TFT is formed.

図5と共通する部分については説明を省略する。   A description of portions common to FIG. 5 is omitted.

上部が半導体変換素子、下部がTFTを示している。上部の半導体変換素子は、第四の金属層108、半導体変換素子の絶縁層110、第二の高抵抗半導体層111、オーミックコンタクト層である第二の不純物半導体層112、透明電極層113から成るMIS型半導体変換素子である。可視光等の光を光電変換することが可能である。第五の金属層114は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバ回路部と接続されている。   The upper part shows a semiconductor conversion element, and the lower part shows a TFT. The upper semiconductor conversion element includes a fourth metal layer 108, an insulating layer 110 of the semiconductor conversion element, a second high-resistance semiconductor layer 111, a second impurity semiconductor layer 112 that is an ohmic contact layer, and a transparent electrode layer 113. This is a MIS type semiconductor conversion element. It is possible to photoelectrically convert light such as visible light. The fifth metal layer 114 is a bias wiring for applying a voltage to the transparent electrode layer, and is connected to a common electrode driver circuit unit arranged outside the substrate.

図21で示されている第一の信号配線129は、図22の第二の金属層105で形成されており、ゲート絶縁層102と第一の絶縁層106に挟まれた領域に配置されている。第二の信号配線130は、図17の第三の金属層107で形成されており、第一の絶縁層106と第二の絶縁層109に挟まれた領域に配置されている。図20の簡易等価回路で示すように、第一の信号配線129と第二の信号配線130の容量を同じにするために配線を延長して配置している。この場合、第二の信号配線130は、図21とは別の領域で画素のTFTのソース電極と接続され第二の金属層105で形成されている。そして、図21の領域では、第一の信号配線129はTFTと接続されておらず第三の金属層107で形成されている。   The first signal wiring 129 shown in FIG. 21 is formed of the second metal layer 105 of FIG. 22 and is arranged in a region sandwiched between the gate insulating layer 102 and the first insulating layer 106. Yes. The second signal wiring 130 is formed of the third metal layer 107 in FIG. 17 and is disposed in a region sandwiched between the first insulating layer 106 and the second insulating layer 109. As shown in the simplified equivalent circuit of FIG. 20, the first signal wiring 129 and the second signal wiring 130 are arranged to extend in order to have the same capacitance. In this case, the second signal wiring 130 is formed of the second metal layer 105 connected to the source electrode of the pixel TFT in a region different from FIG. In the region of FIG. 21, the first signal wiring 129 is not connected to the TFT and is formed of the third metal layer 107.

(第七の実施形態)
第七の実施形態では、1画素内に、高速駆動が可能となるよう2つのトランジスタを配置した、動画対応の放射線検出装置を提供している。本実施形態の要点は、1つの半導体変換素子と2つのTFTが対となる画素を二次元的に配置し、例えば、1つのTFTは電荷転送を目的とし、他方のTFTはリセットを目的として使用した点である。本実施形態により、画像を高速で取り込みかつリセットも行えるような構成になる。TFTには、高速転送が可能なポリシリコンを用いると、電荷転送及び電荷のリセットが即座に行なえるため良い。このとき、TFTのゲート配線が、例えばクロム,チタン,タンタルのような高融点金属を用いている場合、配線抵抗が高いため、配線幅を太くすると配線容量が大きくなってしまう。そこで、ゲート配線を、絶縁層を挟みTFTの上部に配置することで、例えばアルミニウムや銅などの比抵抗の小さい材料を用いる事ができるようになる。このとき、TFT部のソースもしくはドレイン電極と接続される信号配線もしくはリセット配線も、絶縁層を挟みゲート配線上に配置する。更に、これらの配線の上部に絶縁層を挟み半導体変換素子を配置する。つまり、TFT部のゲート電極,ソース電極,ドレイン電極を形成する。その後、絶縁層を形成する。その後、ゲート配線もしくは信号配線の一方を形成し、更に絶縁層を形成した後でゲート配線もしくは信号配線の他方を形成する。そして再度絶縁層を形成した後で半導体変換素子を配置することで、配線抵抗及び配線容量が小さくすることができる。従って、低ノイズで高速駆動が可能な放射線撮像装置が提供できる。ここで、3つの絶縁層には、誘電率が低く膜厚が厚いものが望ましい。例えば有機絶縁膜を用いると、TFT部,ゲート配線,信号配線及びリセット配線,半導体変換素子の相互間の容量を小さくすることが可能になり、更に低ノイズで高速駆動が可能な放射線撮像装置が提供できる。
(Seventh embodiment)
In the seventh embodiment, a radiation detection apparatus for moving images is provided in which two transistors are arranged in one pixel so that high-speed driving is possible. The main point of this embodiment is that a pixel in which one semiconductor conversion element and two TFTs are paired is two-dimensionally arranged. For example, one TFT is used for charge transfer and the other TFT is used for resetting. This is the point. According to this embodiment, an image can be captured and reset at high speed. For the TFT, it is preferable to use polysilicon capable of high-speed transfer because charge transfer and charge reset can be performed immediately. At this time, when the gate wiring of the TFT uses a refractory metal such as chromium, titanium, or tantalum, the wiring resistance is high. Therefore, if the wiring width is increased, the wiring capacity increases. Therefore, by disposing the gate wiring on the TFT with the insulating layer interposed therebetween, a material having a small specific resistance such as aluminum or copper can be used. At this time, signal wiring or reset wiring connected to the source or drain electrode of the TFT portion is also arranged on the gate wiring with the insulating layer interposed therebetween. Further, a semiconductor conversion element is disposed above these wirings with an insulating layer interposed therebetween. That is, the gate electrode, source electrode, and drain electrode of the TFT portion are formed. Thereafter, an insulating layer is formed. After that, one of the gate wiring and the signal wiring is formed, and after the insulating layer is further formed, the other of the gate wiring and the signal wiring is formed. By forming the semiconductor conversion element after forming the insulating layer again, the wiring resistance and the wiring capacitance can be reduced. Accordingly, it is possible to provide a radiation imaging apparatus that can be driven at high speed with low noise. Here, it is desirable that the three insulating layers have a low dielectric constant and a large film thickness. For example, when an organic insulating film is used, it is possible to reduce the capacitance between the TFT portion, the gate wiring, the signal wiring and the reset wiring, and the semiconductor conversion element, and a radiation imaging apparatus that can be driven at high speed with low noise. Can be provided.

(第八の実施形態)
次に、本発明の第八の実施形態について説明する。
(Eighth embodiment)
Next, an eighth embodiment of the present invention will be described.

図25、図26は、本発明に係る第八の実施形態の、放射線検出装置の画素の平面図、断面図を表したものである。   25 and 26 are a plan view and a cross-sectional view of a pixel of the radiation detection apparatus according to the eighth embodiment of the present invention.

本実施形態の要点は、複数の絶縁層は3以上有り、絶縁層に挟まれた領域が2以上有り、各配線は異なる金属層で形成されているということである。   The main point of this embodiment is that there are three or more insulating layers, two or more regions sandwiched between the insulating layers, and each wiring is formed of a different metal layer.

図25は、本発明の第八の実施形態に係る放射線検出装置の画素の平面図である。   FIG. 25 is a plan view of a pixel of the radiation detection apparatus according to the eighth embodiment of the present invention.

放射線を電気信号に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、2行×2列の画素部を示す平面レイアウト図である。   It is a plane layout diagram showing a pixel portion of 2 rows × 2 columns in an effective pixel region in which pixels in which a conversion element that converts radiation into an electrical signal and a switch element are paired are arranged in a matrix on an insulating substrate.

図1と異なる点は、ゲート電極136とゲート配線122が異なる金属層で形成されおり、スルーホール138にて画素毎に互いに接続されている点である。   The difference from FIG. 1 is that the gate electrode 136 and the gate wiring 122 are formed of different metal layers, and are connected to each other by a through hole 138 for each pixel.

図26は、図25におけるG−G′断面図である。上部が半導体変換素子、下部がTFTを示している。信号配線は、TFTのソース電極、ドレイン電極と同じ金属層を用いて形成した場合の例である。   26 is a cross-sectional view taken along line GG ′ in FIG. The upper part shows a semiconductor conversion element, and the lower part shows a TFT. The signal wiring is an example in the case of using the same metal layer as the source electrode and drain electrode of the TFT.

上部の半導体変換素子は、第五の金属層114、半導体変換素子の絶縁層110、第二の高抵抗半導体層111、オーミックコンタクト層である第二の不純物半導体層112、透明電極層113から成るMIS型半導体変換素子である。可視光等の光を光電変換することが可能である。第六の金属層118は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。   The upper semiconductor conversion element includes a fifth metal layer 114, an insulating layer 110 of the semiconductor conversion element, a second high-resistance semiconductor layer 111, a second impurity semiconductor layer 112 that is an ohmic contact layer, and a transparent electrode layer 113. This is a MIS type semiconductor conversion element. It is possible to photoelectrically convert light such as visible light. The sixth metal layer 118 is a bias wiring for applying a voltage to the transparent electrode layer, and is connected to a common electrode driver arranged outside the substrate.

図25で示されている信号配線121は、図26の第四の金属層108で形成されており、第二の絶縁層109と第三の絶縁層115に挟まれた領域に配置されている。また、図25で示されているゲート電極136は、図26の第一の金属層101で、ゲート配線122は第三の金属層107で形成されている(図中第二の絶縁層109内に示された点線部)。また、このゲート電極136とゲート配線122は、スルーホール(図中第一の絶縁層106内に示された点線部)により接続されている。ここで、第一の絶縁層106、第二の絶縁層109、第三の絶縁層115は有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、2.5〜4程度の小さなものが良い。このような構成は、例えば、TFT部の絶縁膜であるゲート絶縁層102は、例えば300〜350℃で形成した高温の無機膜で形成し、高い信頼性を持つTFTを形成しながら、ゲート配線に比抵抗は低いアルミニウム配線で形成する場合など良い。   The signal wiring 121 shown in FIG. 25 is formed of the fourth metal layer 108 of FIG. 26 and is arranged in a region sandwiched between the second insulating layer 109 and the third insulating layer 115. . 25 is formed of the first metal layer 101 of FIG. 26, and the gate wiring 122 is formed of the third metal layer 107 (in the second insulating layer 109 in the figure). Dotted line shown in Further, the gate electrode 136 and the gate wiring 122 are connected by a through hole (a dotted line portion shown in the first insulating layer 106 in the drawing). Here, the first insulating layer 106, the second insulating layer 109, and the third insulating layer 115 are made of an organic material. The organic material is preferably a material having high heat resistance such as polyimide resin or acrylic resin, and a relative dielectric constant of about 2.5 to 4 is preferable. In such a configuration, for example, the gate insulating layer 102 that is an insulating film of the TFT portion is formed of a high-temperature inorganic film formed at 300 to 350 ° C., for example, while forming a highly reliable TFT. In the case where the specific resistance is low aluminum wiring is preferable.

ここで、第一の絶縁層106の膜厚と比誘電率をT1,ε1,第二の絶縁層109の膜厚をT2,ε2,第三の絶縁層115の膜厚をT3,ε3とする。図25から分かるように、導電性の金属膜同士が交差する面積が一番大きいのは、ゲート配線122と下電極126(面積S1)で、ついで、信号配線121と下電極126(面積S2)、そして信号配線121とゲート配線122(面積S3)の順になる。つまり、S1>S2>S3の関係が成り立つ場合、各交差部で形成する単位面積あたりの容量C1,C2,C3は、C1<C2<C3の関係が成り立つよう設計している。   Here, the thickness and relative dielectric constant of the first insulating layer 106 are T1, ε1, the thickness of the second insulating layer 109 is T2, ε2, and the thickness of the third insulating layer 115 is T3, ε3. . As can be seen from FIG. 25, the areas where the conductive metal films intersect each other are the largest in the gate wiring 122 and the lower electrode 126 (area S1), and then the signal wiring 121 and the lower electrode 126 (area S2). The signal wiring 121 and the gate wiring 122 (area S3) are arranged in this order. That is, when the relationship S1> S2> S3 is established, the capacitances C1, C2, and C3 per unit area formed at each intersection are designed so that the relationship C1 <C2 <C3 is established.

このように、絶縁層の膜厚と比誘電率を設計すること、絶縁層の膜厚を極力薄く形成しながら、金属層同士が形成する容量を小さく抑えることができる。   Thus, the capacity formed by the metal layers can be kept small while designing the thickness and relative dielectric constant of the insulating layer and making the insulating layer as thin as possible.

以上、本発明の第一〜第八の実施形態について説明したが、以下、本発明の放射線検出装置を用いた放射線撮像装置の実装例及び放射線撮像装置の放射線撮像システムへの応用例について説明する。   The first to eighth embodiments of the present invention have been described above. Hereinafter, a mounting example of a radiation imaging apparatus using the radiation detection apparatus of the present invention and an application example of the radiation imaging apparatus to a radiation imaging system will be described. .

図23は、本発明の放射線検出装置を用いた放射線撮像装置(X線撮像装置)の実装例の模式的構成図であり、(a)は平面図、(b)は断面図である。   FIG. 23 is a schematic configuration diagram of a mounting example of a radiation imaging apparatus (X-ray imaging apparatus) using the radiation detection apparatus of the present invention, where (a) is a plan view and (b) is a cross-sectional view.

光電変換素子である半導体変換素子とTFTはセンサ基板6011内に複数個形成され、シフトレジスタSR1と検出用集積回路ICが実装されたフレキシブル回路基板6010が接続されている。フレキシブル回路基板6010の逆側は回路基板PCB1、PCB2に接続されている。前記センサ基板6011の複数枚が基台6012の上に接着され大型の光電変換装置を構成する。基台6012の下には、処理回路6018内のメモリ6014、回路素子6019をX線から保護するため鉛板6013が実装されている。センサ基板6011上にはX線を可視光に変換するためのシンチレータ(蛍光体層)6030、例えばCsIが、蒸着されている。図23(b)に示されるように全体をカーボンファイバー製のケース6020に収納している。   A plurality of semiconductor conversion elements and TFTs which are photoelectric conversion elements are formed in a sensor substrate 6011, and a flexible circuit board 6010 on which a shift register SR1 and a detection integrated circuit IC are mounted is connected. The opposite side of the flexible circuit board 6010 is connected to the circuit boards PCB1 and PCB2. A plurality of sensor substrates 6011 are bonded on a base 6012 to constitute a large photoelectric conversion device. A lead plate 6013 is mounted under the base 6012 in order to protect the memory 6014 and the circuit element 6019 in the processing circuit 6018 from X-rays. On the sensor substrate 6011, a scintillator (phosphor layer) 6030 for converting X-rays into visible light, for example, CsI is deposited. As shown in FIG. 23B, the whole is housed in a case 6020 made of carbon fiber.

図24は、本発明の放射線検出装置を用いた放射線撮像装置の放射線撮像システムへの応用例を示した図である。   FIG. 24 is a diagram showing an application example of a radiation imaging apparatus using the radiation detection apparatus of the present invention to a radiation imaging system.

X線チューブ6050で発生したX線6060は患者あるいは被験者6061の胸部6062を透過し、シンチレータ(蛍光体層)を上部に実装した放射線撮像装置6040に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ6070により画像処理されコントロールルームに有る表示手段となるディスプレイ6080で観察できる。   X-rays 6060 generated by the X-ray tube 6050 pass through the chest 6062 of the patient or subject 6061 and enter a radiation imaging apparatus 6040 having a scintillator (phosphor layer) mounted thereon. This incident X-ray includes information inside the body of the patient 6061. The scintillator emits light in response to the incidence of X-rays, and this is photoelectrically converted to obtain electrical information. This information is digitally converted and image-processed by an image processor 6070 serving as signal processing means, and can be observed on a display 6080 serving as display means in a control room.

また、この情報は、電話回線6090等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ6081に表示又は光ディスク等の記録手段に保存することができ。これにより、遠隔地の医師が診断することも可能である。また、記録手段となるフィルムプロセッサ6100により記録媒体となるフィルム6110に記録することもできる。   Further, this information can be transferred to a remote place by transmission processing means such as a telephone line 6090, and can be displayed on a display 6081 serving as display means such as a doctor room in another place or stored in recording means such as an optical disk. As a result, it is possible for a remote doctor to make a diagnosis. Moreover, it can also record on the film 6110 used as a recording medium by the film processor 6100 used as a recording means.

本発明は、医療用や非破壊検査用のX線等の放射線検出装置に適用できる。また、可視光等の光を電気信号に変換する放射線検出装置、特に大面積な光電変換領域を有する放射線検出装置に適用できる。   The present invention can be applied to radiation detection apparatuses such as X-rays for medical use and non-destructive inspection. Further, the present invention can be applied to a radiation detection apparatus that converts light such as visible light into an electric signal, particularly a radiation detection apparatus having a large-area photoelectric conversion region.

101 第一の金属層
102 ゲート絶縁層
105 第二の金属層
106 第一の絶縁層
107 第三の金属層
108 第四の金属層
109 第二の絶縁層
114 第五の金属層
115 第三の絶縁層
116 蛍光体層
117 保護層
118 第六の金属層
121 信号配線
122 ゲート配線
127 バイアス配線
129 第一の信号配線
130 第二の信号配線
135 第三の信号配線
140 第一のゲート配線
141 第二のゲート配線
142 第三のゲート配線
161 スルーホール
101 first metal layer 102 gate insulating layer 105 second metal layer 106 first insulating layer 107 third metal layer 108 fourth metal layer 109 second insulating layer 114 fifth metal layer 115 third Insulating layer 116 Phosphor layer 117 Protective layer 118 Sixth metal layer 121 Signal wiring 122 Gate wiring 127 Bias wiring 129 First signal wiring 130 Second signal wiring 135 Third signal wiring 140 First gate wiring 141 First gate wiring 141 Second gate wiring 142 Third gate wiring 161 Through hole

Claims (11)

絶縁基板の上に配置されたゲート電極と、前記ゲート電極を覆うゲート絶縁層の上に配置されたソース電極及びドレイン電極と、を有するスイッチ素子と、
前記スイッチ素子のソース電極及びドレイン電極の一方と接続して前記スイッチ素子上に配置された放射線を電荷に変換する変換素子と、
前記スイッチ素子のゲート電極に接続されたゲート配線と、
前記スイッチ素子のソース電極及びドレイン電極の他方に接続され、前記ゲート配線と交差して配置された信号配線と、
を有する放射線検出装置であって、
前記スイッチ素子と前記変換素子の間に複数の絶縁層が配置され、
前記ゲート配線及び前記信号配線の少なくとも一方が、前記複数の絶縁層に挟まれて配置された、前記ゲート電極よりも低い融点で且つ小さい比抵抗の金属層からなることを特徴とする放射線検出装置。
A switch element comprising: a gate electrode disposed on an insulating substrate; and a source electrode and a drain electrode disposed on a gate insulating layer covering the gate electrode;
A conversion element for converting radiation disposed on the switch element into an electric charge connected to one of a source electrode and a drain electrode of the switch element;
A gate wiring connected to the gate electrode of the switch element;
A signal line connected to the other of the source electrode and the drain electrode of the switch element and arranged to intersect the gate line;
A radiation detection apparatus comprising:
A plurality of insulating layers are disposed between the switch element and the conversion element,
At least one of the gate wiring and the signal wiring is made of a metal layer having a lower melting point and a lower specific resistance than the gate electrode, which is disposed between the plurality of insulating layers. .
前記複数の絶縁層は、3層以上からなり、
前記ゲート配線は、前記複数の絶縁層のうちの2つの絶縁層の間に配置され、
前記信号配線は、前記複数の絶縁層のうちの前記2つの絶縁層の一方と異なる絶縁層を含む2つの絶縁層との間に配置され、
前記ゲート配線及び前記信号配線が、前記ゲート電極よりも低い融点で且つ小さい比抵抗の金属層からなることを特徴とする請求項1に記載の放射線検出装置。
The plurality of insulating layers comprises three or more layers,
The gate wiring is disposed between two insulating layers of the plurality of insulating layers,
The signal wiring is disposed between one of the two insulating layers of the plurality of insulating layers and two insulating layers including different insulating layers,
The radiation detection apparatus according to claim 1, wherein the gate wiring and the signal wiring are made of a metal layer having a lower melting point and a lower specific resistance than the gate electrode.
各々が前記変換素子と前記スイッチ素子とを含む複数の画素が前記絶縁基板の上に行列状に二次元配列され、
行方向の複数の前記スイッチ素子のゲート電極に共通に接続された前記ゲート配線が列方向に複数配列され、
列方向の複数の前記スイッチ素子のソース電極及び前記ドレイン電極の他方に共通に接続された前記信号配線が行方向に複数配列されていることを特徴とする請求項1又は2に記載の放射線検出装置。
A plurality of pixels each including the conversion element and the switch element are two-dimensionally arranged in a matrix on the insulating substrate,
A plurality of the gate wirings commonly connected to the gate electrodes of the plurality of switch elements in the row direction are arranged in the column direction,
3. The radiation detection according to claim 1, wherein a plurality of the signal wirings connected in common to the other of the source electrode and the drain electrode of the plurality of switch elements in the column direction are arranged in the row direction. apparatus.
前記複数の絶縁層の膜厚が、それぞれ異なることを特徴とする請求項1から3のいずれか1項に記載の放射線検出装置。   The radiation detection apparatus according to claim 1, wherein film thicknesses of the plurality of insulating layers are different from each other. 前記複数の絶縁層は、各絶縁層の端部の境界位置が異なり、合計膜厚が階段状に変化していることを特徴とする請求項1から4のいずれか1項に記載の放射線検出装置。   The radiation detection according to any one of claims 1 to 4, wherein the plurality of insulating layers have different boundary positions at end portions of the respective insulating layers, and the total film thickness changes stepwise. apparatus. 前記ゲート配線及び前記信号配線の少なくとも一方と前記変換素子の電極との間に、前記複数の絶縁層のうちの前記少なくとも1つの絶縁層とは異なる別の絶縁層が配置されており、
前記少なくとも1つの絶縁層の膜厚は、前記ゲート配線と前記信号配線とが交差する面積と、前記少なくとも1つの絶縁層の材料の比誘電率と、を考慮して決定され、
前記別の絶縁層の膜厚は、前記ゲート配線及び前記信号配線の少なくとも一方と前記変換素子の電極とが交差する面積と、前記別の絶縁層の材料の比誘電率と、を考慮して決定されることを特徴とする請求項1から5のいずれか1項に記載の放射線検出装置。
Another insulating layer different from the at least one insulating layer of the plurality of insulating layers is disposed between at least one of the gate wiring and the signal wiring and the electrode of the conversion element,
The film thickness of the at least one insulating layer is determined in consideration of the area where the gate wiring and the signal wiring intersect with each other and the relative dielectric constant of the material of the at least one insulating layer,
The film thickness of the another insulating layer takes into consideration the area where at least one of the gate wiring and the signal wiring intersects the electrode of the conversion element, and the relative dielectric constant of the material of the other insulating layer. The radiation detection apparatus according to claim 1, wherein the radiation detection apparatus is determined.
絶縁基板の上に配置され前記第1の絶縁層に覆われたゲート電極と、前記第1の絶縁層の上に配置されたソース電極及びドレイン電極と、を有し、前記ソース電極及びドレイン電極の一方が前記変換素子に接続されたリセット用スイッチ素子と、
前記リセット用スイッチ素子のゲート電極に接続された前記金属層からなる第2のゲート配線と、
前記リセット用スイッチ素子のソース電極及びドレイン電極の他方と接続されたリセット配線と、
を更に有し、
前記第2のゲート配線及び前記リセット配線の少なくとも一方が前記複数の絶縁層に挟まれて配置され、前記少なくとも1つの絶縁層及び前記第1の絶縁層が前記第2のゲート配線と前記リセット配線の間に配置されていることを特徴とする請求項1に記載の放射線検出装置。
A gate electrode disposed on an insulating substrate and covered with the first insulating layer; and a source electrode and a drain electrode disposed on the first insulating layer, the source electrode and the drain electrode One of the reset switch element connected to the conversion element,
A second gate wiring composed of the metal layer connected to the gate electrode of the reset switch element;
A reset wiring connected to the other of the source electrode and the drain electrode of the reset switch element;
Further comprising
At least one of the second gate wiring and the reset wiring is disposed between the plurality of insulating layers, and the at least one insulating layer and the first insulating layer are the second gate wiring and the reset wiring. The radiation detection apparatus according to claim 1, wherein the radiation detection apparatus is disposed between the two.
各々が前記変換素子と前記スイッチ素子と前記リセット用スイッチ素子とを含む複数の画素が前記絶縁基板の上に行列状に二次元配列され、
行方向の複数の前記スイッチ素子のゲート電極に共通に接続された前記ゲート配線が列方向に複数配列され、
列方向の複数の前記スイッチ素子のソース電極及び前記ドレイン電極の他方に共通に接続された前記信号配線が行方向に複数配列され、
行方向の複数の前記リセット用スイッチ素子のゲート電極に共通に接続された前記第2のゲート配線が列方向に複数配列され、
列方向の複数の前記リセット用スイッチ素子のソース電極及び前記ドレイン電極の他方に共通に接続された前記リセット配線が行方向に複数配列されていることを特徴とする請求項7に記載の放射線検出装置。
A plurality of pixels each including the conversion element, the switch element, and the reset switch element are two-dimensionally arranged in a matrix on the insulating substrate,
A plurality of the gate wirings commonly connected to the gate electrodes of the plurality of switch elements in the row direction are arranged in the column direction,
A plurality of the signal wirings connected in common to the other of the source electrode and the drain electrode of the plurality of switch elements in the column direction are arranged in the row direction,
A plurality of the second gate wirings connected in common to the gate electrodes of the plurality of reset switching elements in the row direction are arranged in the column direction;
The radiation detection according to claim 7, wherein a plurality of the reset wirings connected in common to the other of the source electrode and the drain electrode of the plurality of reset switching elements in the column direction are arranged in the row direction. apparatus.
請求項1から8のいずれか1項に記載の放射線検出装置であって、更に、放射線を光電変換可能な波長領域の光に変換する波長変換層を備え、前記変換素子は光を電気信号に変換する素子であることを特徴とする放射線検出装置。   9. The radiation detection apparatus according to claim 1, further comprising a wavelength conversion layer that converts radiation into light in a wavelength region capable of photoelectric conversion, wherein the conversion element converts light into an electrical signal. A radiation detection apparatus characterized by being an element for conversion. 請求項1から8のいずれか1項に記載の放射線検出装置であって、前記変換素子は放射線を直接電気信号に変換する素子であることを特徴とする放射線検出装置。   9. The radiation detection apparatus according to claim 1, wherein the conversion element is an element that directly converts radiation into an electrical signal. 請求項9又は10に記載の放射線検出装置と、
前記放射線検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備することを特徴とする放射線撮像システム。
The radiation detection apparatus according to claim 9 or 10,
Signal processing means for processing signals from the radiation detection device;
Display means for displaying a signal from the signal processing means;
Transmission processing means for transmitting a signal from the signal processing means;
A radiation imaging system comprising:
JP2012077574A 2005-08-31 2012-03-29 Radiation detection apparatus and radiation imaging system Expired - Fee Related JP5677353B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012077574A JP5677353B2 (en) 2005-08-31 2012-03-29 Radiation detection apparatus and radiation imaging system

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005251610 2005-08-31
JP2005251610 2005-08-31
JP2005251609 2005-08-31
JP2005251609 2005-08-31
JP2012077574A JP5677353B2 (en) 2005-08-31 2012-03-29 Radiation detection apparatus and radiation imaging system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006227986A Division JP5159065B2 (en) 2005-08-31 2006-08-24 Radiation detection apparatus, radiation imaging apparatus, and radiation imaging system

Publications (2)

Publication Number Publication Date
JP2012199551A true JP2012199551A (en) 2012-10-18
JP5677353B2 JP5677353B2 (en) 2015-02-25

Family

ID=39280469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012077574A Expired - Fee Related JP5677353B2 (en) 2005-08-31 2012-03-29 Radiation detection apparatus and radiation imaging system

Country Status (2)

Country Link
JP (1) JP5677353B2 (en)
RU (2) RU2351038C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422698B2 (en) 2021-03-05 2024-01-26 株式会社東芝 radiation detector

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238897A (en) 2010-04-13 2011-11-24 Canon Inc Detection device, manufacturing method thereof, and detection system
KR101461405B1 (en) * 2010-06-01 2014-11-13 볼리 미디어 커뮤니케이션스 (센젠) 캄파니 리미티드 Multi-spectral optical sensor and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453569A (en) * 1987-08-25 1989-03-01 Matsushita Graphic Communic Matrix wiring structure of image sensor
JP2000353808A (en) * 1999-04-07 2000-12-19 Sharp Corp Active matrix substrate, manufacture thereof, and flat panel image sensor
JP2003264198A (en) * 2003-02-06 2003-09-19 Nec Corp Thin film transistor and electronic apparatus
JP2005101621A (en) * 2000-01-31 2005-04-14 Semiconductor Energy Lab Co Ltd Process for manufacturing display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453569A (en) * 1987-08-25 1989-03-01 Matsushita Graphic Communic Matrix wiring structure of image sensor
JP2000353808A (en) * 1999-04-07 2000-12-19 Sharp Corp Active matrix substrate, manufacture thereof, and flat panel image sensor
JP2005101621A (en) * 2000-01-31 2005-04-14 Semiconductor Energy Lab Co Ltd Process for manufacturing display
JP2003264198A (en) * 2003-02-06 2003-09-19 Nec Corp Thin film transistor and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422698B2 (en) 2021-03-05 2024-01-26 株式会社東芝 radiation detector

Also Published As

Publication number Publication date
RU2388112C1 (en) 2010-04-27
RU2006131298A (en) 2008-03-10
RU2351038C2 (en) 2009-03-27
JP5677353B2 (en) 2015-02-25

Similar Documents

Publication Publication Date Title
JP5159065B2 (en) Radiation detection apparatus, radiation imaging apparatus, and radiation imaging system
EP1420453B1 (en) Image pickup apparatus, radiation image pickup apparatus and radiation image pickup system
US8067743B2 (en) Imaging apparatus and radiation imaging apparatus
JP5043380B2 (en) Radiation detection apparatus and radiation detection system
JP5235350B2 (en) Imaging apparatus and radiation imaging system
JP5328169B2 (en) Imaging apparatus and radiation imaging system
JP6463136B2 (en) Radiation detection apparatus and radiation detection system
JP5043373B2 (en) Conversion device, radiation detection device, and radiation detection system
JP5043374B2 (en) Conversion device, radiation detection device, and radiation detection system
TWI515881B (en) Radiation image detection device
JP4498283B2 (en) Imaging apparatus, radiation imaging apparatus, and manufacturing method thereof
JP5700973B2 (en) Detection apparatus and radiation detection system
JP2010034520A (en) Radiation detecting device and radiation imaging system
JP2010056570A (en) Radiation ray detection apparatus and driving method of the same, and photoelectric conversion device
JP4938961B2 (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
JP2013235934A (en) Detection device, detection system and method for manufacturing detection device
JP4067055B2 (en) Imaging apparatus and manufacturing method thereof, radiation imaging apparatus, and radiation imaging system
JP2012079860A (en) Detector and radiation detection system
US7282719B2 (en) Image pickup apparatus and radiation image pickup apparatus
CN100511693C (en) Radiation detecting apparatus, radiation imaging apparatus and radiation imaging system
JP5677353B2 (en) Radiation detection apparatus and radiation imaging system
JP2004296654A (en) Radiation imaging device
JP2013157347A (en) Imaging device and method of manufacturing the same, and imaging display system
JP2006186031A (en) Photoelectric conversion device and radiation imager
JP2005136330A (en) Imaging device and radiation imaging system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R151 Written notification of patent or utility model registration

Ref document number: 5677353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees