JP2012199482A - Manufacturing method of ceramic multilayer substrate - Google Patents

Manufacturing method of ceramic multilayer substrate Download PDF

Info

Publication number
JP2012199482A
JP2012199482A JP2011063839A JP2011063839A JP2012199482A JP 2012199482 A JP2012199482 A JP 2012199482A JP 2011063839 A JP2011063839 A JP 2011063839A JP 2011063839 A JP2011063839 A JP 2011063839A JP 2012199482 A JP2012199482 A JP 2012199482A
Authority
JP
Japan
Prior art keywords
green sheet
chip
electronic component
type electronic
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011063839A
Other languages
Japanese (ja)
Inventor
Taiji Kuroiwa
太治 黒岩
Yuji Goto
雄治 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011063839A priority Critical patent/JP2012199482A/en
Publication of JP2012199482A publication Critical patent/JP2012199482A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic multilayer substrate capable of improving a yield of a manufacturing step.SOLUTION: A manufacturing method of a ceramic multilayer substrate 1 having a ceramic substrate part 2 formed by burning a plurality of green sheets (a third green sheet 14, a first green sheet 15, a second green sheet 16, a fourth green sheet 17) and a chip-type electronic component 3 arranged inside the ceramic substrate part includes a lamination arrangement step of arranging the chip-type electronic component 3 on the first green sheet 15 and preparing a chip-type electronic component - green sheet laminate 12 in which the second green sheet 16 is arranged on the chip-type electronic component 3. A shrinkage factor when the first green sheet 15 is burnt differs from a shrinkage factor when the second green sheet 16 is burnt.

Description

本発明は、セラミック多層基板の製造方法に関するものである。   The present invention relates to a method for manufacturing a ceramic multilayer substrate.

セラミック多層基板は、耐熱性・耐湿性に優れ、また、高周波回路において良好な周波数特性を有することから、液晶のバックライト向けLED(Light Emitting Diode、発光ダイオード)を用いた電子回路用の基板として用いられている。
現在、この液晶のバックライト向けLEDを、より小型化するため、そのセラミック多層基板内部にチップ型電子部品が内蔵することが要求されている(例えば、これに類似する技術は下記特許文献1に記載されている)。
Ceramic multilayer substrates are excellent in heat resistance and moisture resistance, and have good frequency characteristics in high frequency circuits. Therefore, they are used as substrates for electronic circuits using LEDs (Light Emitting Diodes) for liquid crystal backlights. It is used.
Currently, in order to further reduce the size of the LED for a liquid crystal backlight, it is required that a chip-type electronic component is built in the ceramic multilayer substrate (for example, a technique similar to this is disclosed in Patent Document 1 below). Are listed).

国際公開第2006/030562号International Publication No. 2006/030562

前記従来例における課題は、複数のセラミック製のグリーンシートを積層し、更にそのグリーンシート間にチップ型電子部品を配置した後に、それら積層されたグリーンシートを焼成するセラミック多層基板では、チップ型電子部品の両端のチップ型電子部品電極近傍に隙間が生じていた。その隙間が起因として、例えば衝撃等の外乱を受けた場合、内蔵されたチップ型電子部品とセラミック多層基板の内部配線部との電気的接続が外れてしまい、そのことによって、セラミック多層基板の製造工程の歩留まりが低下していた。   The problem with the conventional example is that in a ceramic multilayer substrate in which a plurality of ceramic green sheets are stacked and chip-type electronic components are further disposed between the green sheets, the stacked green sheets are fired. There was a gap near the chip-type electronic component electrode at both ends of the component. Due to the gap, for example, when a disturbance such as an impact is applied, the electrical connection between the built-in chip-type electronic component and the internal wiring portion of the ceramic multilayer substrate is disconnected, thereby producing the ceramic multilayer substrate. The process yield was reduced.

そこで、本発明は、この課題を解決し、セラミック多層基板の製造工程の歩留まり向上する事を目的とする。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve this problem and improve the yield of a ceramic multilayer substrate manufacturing process.

そして、この目的を達成するために本発明は、複数のグリーンシートを焼成して形成されたセラミック基板部と、前記セラミック基板部の内部に配置されたチップ型電子部品と、を有するセラミック多層基板の製造方法において、第1のグリーンシート上に前記チップ電子部品を配置し、更に、前記チップ電子部品上に第2のグイリーンシートを配置されているチップ型電子部品−グリーンシート積層体を準備する積層配置工程を有し、前記第1のグリーンシートの焼成時の収縮率と、前記第2のグリーンシートの焼成時の収縮率とが異なること、を特徴とするセラミック多層基板の製造方法とした。   In order to achieve this object, the present invention provides a ceramic multilayer substrate having a ceramic substrate part formed by firing a plurality of green sheets, and a chip-type electronic component disposed inside the ceramic substrate part. In the manufacturing method, a chip-type electronic component-green sheet laminate is prepared in which the chip electronic component is disposed on a first green sheet and the second guileen sheet is further disposed on the chip electronic component. A method for producing a ceramic multilayer substrate, characterized in that the shrinkage rate during firing of the first green sheet is different from the shrinkage rate during firing of the second green sheet. did.

これにより所期の目的を達成するものである。   This achieves the intended purpose.

以上のように本発明は、複数のグリーンシートを焼成して形成されたセラミック基板部と、前記セラミック基板部の内部に配置されたチップ型電子部品と、を有するセラミック多層基板の製造方法において、第1のグリーンシート上に前記チップ電子部品を配置し、更に、前記チップ電子部品上に第2のグイリーンシートを配置されているチップ型電子部品−グリーンシート積層体を準備する積層配置工程を有し、前記第1のグリーンシートの焼成時の収縮率と、前記第2のグリーンシートの焼成時の収縮率とが異なること、
を特徴とするセラミック多層基板の製造方法としたので、セラミック多層基板の製造工程の歩留まり向上する事ができる。
As described above, the present invention relates to a method for producing a ceramic multilayer substrate having a ceramic substrate portion formed by firing a plurality of green sheets and a chip-type electronic component disposed inside the ceramic substrate portion. A stacking and arranging step of preparing a chip-type electronic component-green sheet laminate in which the chip electronic component is disposed on the first green sheet and the second guileen sheet is disposed on the chip electronic component; And having a different shrinkage ratio when firing the first green sheet and different shrinkage ratio when firing the second green sheet,
Thus, the yield of the manufacturing process of the ceramic multilayer substrate can be improved.

すなわち、本発明においては、前記チップ電子部品の下側に配置した第1のグリーンシートと、前記チップ電子部品の上側に配置した第2のグリーンシートとの焼成時の収縮率を変えることによって、チップ型電子部品の両端のチップ型電子部品電極近傍に発生する隙間を防止し、この隙間を起因とするセラミック基板部の内部配線部との電気的接続不良の発生を防止することができるので、その結果として、セラミック多層基板の製造工程の歩留まりを向上することができるのである。   That is, in the present invention, by changing the shrinkage rate during firing of the first green sheet disposed on the lower side of the chip electronic component and the second green sheet disposed on the upper side of the chip electronic component, Since the gap generated near the chip-type electronic component electrodes at both ends of the chip-type electronic component can be prevented, and the occurrence of poor electrical connection with the internal wiring portion of the ceramic substrate portion due to this gap can be prevented. As a result, the yield of the ceramic multilayer substrate manufacturing process can be improved.

本発明の実施の形態1におけるセラミック多層基板の断面図Sectional drawing of the ceramic multilayer substrate in Embodiment 1 of this invention 本発明の実施の形態1におけるセラミック多層基板のプロセスフローを示す図The figure which shows the process flow of the ceramic multilayer substrate in Embodiment 1 of this invention. 本発明の実施の形態1におけるグリーンシートの断面図を示すものであり、図3(a)は第3のグリーンシートの断面図、図3(b)は第1のグリーンシートの断面図、図3(c)は第2のグリーンシートの断面図、図3(d)は第4のグリーンシートの断面図FIG. 3A is a cross-sectional view of a green sheet according to Embodiment 1 of the present invention, FIG. 3A is a cross-sectional view of a third green sheet, FIG. 3B is a cross-sectional view of the first green sheet, and FIG. 3 (c) is a sectional view of the second green sheet, and FIG. 3 (d) is a sectional view of the fourth green sheet. 本発明の実施の形態1におけるチップ型電子部品−グリーンシート積層体の積層手順を示す断面図Sectional drawing which shows the lamination | stacking procedure of the chip-type electronic component-green sheet laminated body in Embodiment 1 of this invention 本発明の実施の形態1における積層配置工程にて作成されるチップ型電子部品−グリーンシート積層体の断面図Sectional drawing of the chip-type electronic component-green sheet laminated body produced at the lamination | stacking arrangement | positioning process in Embodiment 1 of this invention 本発明の実施の形態1における焼成工程にて作成されるチップ型電子部品−グリーンシート積層体の断面図Sectional drawing of the chip-type electronic component-green sheet laminated body produced at the baking process in Embodiment 1 of this invention 本発明の実施の形態1における拘束層除去工程にて作成されるチップ型電子部品−グリーンシート積層体の断面図Sectional view of chip-type electronic component-green sheet laminate formed in constraining layer removing step in Embodiment 1 of the present invention

以下に、本発明のセラミック基板の実施の形態を図面とともに詳細に説明する。
(実施の形態1)
まず、はじめに、本発明の実施1におけるセラミック多層基板の構成に関して説明する。
In the following, embodiments of the ceramic substrate of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
First, the configuration of the ceramic multilayer substrate in Embodiment 1 of the present invention will be described.

図1は、実施の形態1におけるセラミック多層基板の断面図を示すものである。図1に示すように、セラミック多層基板1は、複数(具体的には本実施形態では後述のように4枚)のセラミック製のグリーンシートを焼成して形成されたセラミック基板部2と、セラミック基板部2の内部に配置されたチップ型電子部品3を有している。また、チップ型電子部品3の両端のチップ型電子部品電極4には、内部配線部7が接続されている。
更に、セラミック基板部2内部のチップ型電子部品3の周辺には、ビア6、内部配線部7が形成されている。また、セラミック基板部2の表裏面には、このセラミック多層基板1に所望の電子部品(例えばLED)を実装するための外部電極部9や、所望の外部配線部10を有している。
FIG. 1 shows a cross-sectional view of the ceramic multilayer substrate in the first embodiment. As shown in FIG. 1, a ceramic multilayer substrate 1 includes a ceramic substrate portion 2 formed by firing a plurality of (specifically, four in the present embodiment, as will be described later) ceramic green sheets, and a ceramic. The chip-type electronic component 3 is disposed inside the substrate unit 2. Further, internal wiring portions 7 are connected to the chip-type electronic component electrodes 4 at both ends of the chip-type electronic component 3.
Further, a via 6 and an internal wiring portion 7 are formed around the chip-type electronic component 3 inside the ceramic substrate portion 2. Further, on the front and back surfaces of the ceramic substrate portion 2, an external electrode portion 9 for mounting a desired electronic component (for example, LED) on the ceramic multilayer substrate 1 and a desired external wiring portion 10 are provided.

本実施形態において、セラミック基板部2は、後述で再度詳しく説明するが、何れも、アルミナ粉末と、ガラス粉末をある一定の割合で配合したガラス・セラミックの固体成分と、有機溶剤を含む有機バインダーとを混合した組成物からなるシート状の形状のグリーンシートと呼ばれるものを、複数枚(少なくとも2枚以上)積層し、加圧し、その後、900[℃]にて焼成することによって形成する。なお、本実施形態のセラミック基板部2においては、4枚のグリーンシートを積層、焼成したものを用いた。   In the present embodiment, the ceramic substrate portion 2 will be described in detail again later. However, in any case, an alumina binder, a glass / ceramic solid component in which glass powder is blended at a certain ratio, and an organic binder containing an organic solvent. These are formed by laminating a plurality of (at least two or more) so-called green sheets of a sheet-like shape composed of a composition obtained by mixing and pressurizing, followed by firing at 900 [° C.]. In addition, in the ceramic substrate part 2 of this embodiment, what laminated | stacked and baked four green sheets was used.

また、本実施形態における、グリーンシートのガラス・セラミックの固体成分と、有機溶剤を含む有機バインダーと混合比は、4枚それぞれ、
(1)第1のグリーンシート15(セラミック多層基板1の製造時に、チップ型電子部品3の下側に配置されるグリーンシート)は、85:15
(2)第2のグリーンシート16(セラミック多層基板1の製造時に、チップ型電子部品3の上側に配置されるグリーンシート)は、89:11
(3)第3のグリーンシート14(セラミック多層基板1の製造時に、第1のグリーンシート15の下側に配置されるグリーンシート)は、89:11
(4)第4のグリーンシート17(セラミック多層基板1の製造時に、第2のグリーンシート15の上側に配置されるグリーンシート)は、89:11
とした。
Further, in this embodiment, the glass / ceramic solid component of the green sheet, the organic binder containing an organic solvent, and the mixing ratio are 4 sheets,
(1) The first green sheet 15 (green sheet disposed below the chip-type electronic component 3 when the ceramic multilayer substrate 1 is manufactured) is 85:15
(2) The second green sheet 16 (green sheet disposed on the upper side of the chip-type electronic component 3 when the ceramic multilayer substrate 1 is manufactured) is 89:11
(3) The third green sheet 14 (green sheet disposed below the first green sheet 15 when the ceramic multilayer substrate 1 is manufactured) is 89:11
(4) The fourth green sheet 17 (green sheet disposed on the upper side of the second green sheet 15 when the ceramic multilayer substrate 1 is manufactured) is 89:11
It was.

このように、グリーンシートのガラス・セラミックの固体成分と、有機溶剤を含む有機バインダーと混合比を変えることによって、このグリーンシートの焼成時の収縮率を変えることができる。   Thus, by changing the mixing ratio of the glass / ceramic solid component of the green sheet and the organic binder containing the organic solvent, the shrinkage ratio at the time of firing of the green sheet can be changed.

特に、前述のように、第1のグリーンシート15(セラミック多層基板1の製造時に、チップ型電子部品3の下側に配置されるグリーンシート)は85:15とし、更に、第2のグリーンシート16(セラミック多層基板1の製造時に、チップ型電子部品3の上側に配置されるグリーンシート)は、89:11とすることによって、第1のグリーンシート15の収縮率は、前記第2のグリーンシートの収縮率より小さくすることができる。   In particular, as described above, the first green sheet 15 (the green sheet disposed below the chip-type electronic component 3 when the ceramic multilayer substrate 1 is manufactured) is 85:15, and the second green sheet 16 (green sheet disposed on the upper side of the chip-type electronic component 3 when the ceramic multilayer substrate 1 is manufactured) is 89:11, so that the contraction rate of the first green sheet 15 is the second green It can be made smaller than the shrinkage rate of the sheet.

また、本実施形態において、セラミック基板部2の内部にあるビア6は、前述の焼成前のグリーンシートに、予め、例えば、NCパンチプレス(Numerical Controlパンチプレス)によって孔を形成し、その後、その孔に導体ペーストを充填し、更に前述のセラミックシートを焼成する際に同時に焼成される事によって形成する。なお、本実施形態において、銀(Ag)粒子とガラス成分を含有する導体ペーストを用いた。   In the present embodiment, the via 6 in the ceramic substrate portion 2 is formed with a hole in advance in the green sheet before firing by, for example, NC punch press (Numerical Control punch press), and then The hole is filled with a conductive paste, and is formed by firing at the same time when firing the ceramic sheet. In the present embodiment, a conductive paste containing silver (Ag) particles and a glass component was used.

また、本実施形態において、セラミック基板部2の内部にある内部配線部7は、前述の焼成前のグリーンシートに、予め、スクリーン印刷法を用いて所望のパターンに印刷して形成後、前述のセラミックシートを焼成する際に同時に焼成される事によって形成している。なお、本実施形態においては、銀(Ag)粒子とガラス成分を含有する導体ペーストを用いた。   Further, in the present embodiment, the internal wiring portion 7 inside the ceramic substrate portion 2 is formed by printing in a desired pattern in advance using a screen printing method on the green sheet before firing. The ceramic sheet is formed by firing at the same time as firing. In the present embodiment, a conductive paste containing silver (Ag) particles and a glass component is used.

また、本実施形態において、セラミック基板部2の表裏面の外部電極9、外部配線部10は、前述のグリーンシートを焼成後、導体ペーストをスクリーン印刷法を用いて所望のパターンに印刷して形成後、前述のセラミックシートを焼成する温度より低い温度で、かつ、この導体ペーストが十分に焼成される温度にて熱処理を行うことによって形成する。なお、本実施形態においては、ビア6、内部配線部7と同じく、銀(Ag)粒子とガラス成分を含有する導体ペーストを用いた。   In the present embodiment, the external electrodes 9 and the external wiring portions 10 on the front and back surfaces of the ceramic substrate portion 2 are formed by firing the above-described green sheet and then printing a conductor paste in a desired pattern using a screen printing method. Then, it forms by performing heat processing at the temperature lower than the temperature which bakes the above-mentioned ceramic sheet, and this conductor paste is fully baked. In the present embodiment, a conductor paste containing silver (Ag) particles and a glass component is used as in the via 6 and the internal wiring portion 7.

また、本実施形態において、チップ型電子部品3は、液晶のバックライト向けLEDの駆動する電子回路にしばしば使用されるバリスタを用いた。
それでは、以下に、本発明の実施の形態1におけるセラミック多層基板1の製造方法について説明する。
In the present embodiment, the chip-type electronic component 3 is a varistor that is often used in an electronic circuit that drives an LED for a liquid crystal backlight.
Then, the manufacturing method of the ceramic multilayer substrate 1 in Embodiment 1 of this invention is demonstrated below.

図2は、本実施形態のセラミック多層基板1のプロセスフローを示す図であり、大きく分けて、ステップ1:グリーンシート準備工程と、ステップ2:積層配置工程と、ステップ3:焼成工程と、ステップ4:拘束層除去工程と、ステップ5:外部電極・電子回路パターン配線部形成工程という、5つのステップからなるものである。   FIG. 2 is a diagram showing a process flow of the ceramic multilayer substrate 1 of the present embodiment, which is roughly divided into a step 1: green sheet preparation step, a step 2: stacking and arranging step, a step 3: firing step, and a step. 4: Constraining layer removal process and Step 5: External electrode / electronic circuit pattern wiring part forming process, which consists of five steps.

[ステップ1:グリーンシート準備工程]
先ずは、図3を用いてステップ1について説明する。
[Step 1: Green sheet preparation process]
First, step 1 will be described with reference to FIG.

図3は、本発明の実施の形態1におけるグリーンシート準備工程において作成するグリーンシートの断面図を示すものであり、図3(a)は第3のグリーンシートの断面図、図3(b)は第1のグリーンシートの断面図、図3(c)は第2のグリーンシートの断面図、図4(d)は第4のグリーンシートの断面図である。   FIG. 3 shows a cross-sectional view of the green sheet created in the green sheet preparation step according to Embodiment 1 of the present invention. FIG. 3 (a) is a cross-sectional view of the third green sheet, and FIG. 3 (b). Is a cross-sectional view of the first green sheet, FIG. 3C is a cross-sectional view of the second green sheet, and FIG. 4D is a cross-sectional view of the fourth green sheet.

本実施形態においては、前述のように、アルミナ粉末を55[wt%]、ガラス粉末を45[wt%]の割合で配合したガラス・セラミックの固体成分と、有機溶剤を含む有機バインダーとの混合比を、第1のグリーンシート15、第2のグリーンシート16、第3のグリーンシート14、第4のグリーンシート17、それぞれ、
(1)第1のグリーンシート15(セラミック多層基板1の製造時に、チップ型電子部品3の下側に配置されるグリーンシート)は、85:15
(2)第2のグリーンシート16(セラミック多層基板1の製造時に、チップ型電子部品3の上側に配置されるグリーンシート)は、89:11
(3)第3のグリーンシート14(セラミック多層基板1の製造時に、第1のグリーンシート15の下側に配置されるグリーンシート)は、89:11
(4)第4のグリーンシート17(セラミック多層基板1の製造時に、第2のグリーンシート15の上側に配置されるグリーンシート)は、89:11
として作成された純のグリーンシート(シート状の形状のもの)から、図3(a)〜図3(d)に示すように、第3のグリーンシート14(図3(a))、第1のグリーンシート15(図3(b))、第2のグリーンシート16(図3(c))、第4のグリーンシート17(図3(d))を作成する。
In the present embodiment, as described above, mixing of a glass / ceramic solid component in which alumina powder is mixed at 55 [wt%] and glass powder at a ratio of 45 [wt%], and an organic binder containing an organic solvent is mixed. The ratios of the first green sheet 15, the second green sheet 16, the third green sheet 14, and the fourth green sheet 17,
(1) The first green sheet 15 (green sheet disposed below the chip-type electronic component 3 when the ceramic multilayer substrate 1 is manufactured) is 85:15
(2) The second green sheet 16 (green sheet disposed on the upper side of the chip-type electronic component 3 when the ceramic multilayer substrate 1 is manufactured) is 89:11
(3) The third green sheet 14 (green sheet disposed below the first green sheet 15 when the ceramic multilayer substrate 1 is manufactured) is 89:11
(4) The fourth green sheet 17 (green sheet disposed on the upper side of the second green sheet 15 when the ceramic multilayer substrate 1 is manufactured) is 89:11
As shown in FIGS. 3 (a) to 3 (d), the third green sheet 14 (FIG. 3 (a)), the first green sheet (the sheet-like shape) prepared as Green sheet 15 (FIG. 3B), second green sheet 16 (FIG. 3C), and fourth green sheet 17 (FIG. 3D).

まず、はじめに、図3(a)に示す第3のグリーンシート14に関して説明する。第3のグリーンシート14には、例えば、NCパンチプレスによって孔を形成し、その後、その孔に導体ペーストを充填することによって、ビア6を形成する。これにて、第3のグリーンシート14が完成する。   First, the third green sheet 14 shown in FIG. 3A will be described. A hole is formed in the third green sheet 14 by, for example, an NC punch press, and then the via 6 is formed by filling the hole with a conductive paste. Thus, the third green sheet 14 is completed.

次に、図3(b)に示す第1のグリーンシート15に関して説明する。第1のグリーンシート15は、はじめに、第3のグリーンシート14と同様に、ビア6を形成する。次に、第1のグリーンシート15上面に導体ペーストを、クリーン印刷法を用いて所望のパターンに印刷して形成後、内部配線部7を形成する。これにて、第1のグリーンシート15が完成する。   Next, the first green sheet 15 shown in FIG. 3B will be described. The first green sheet 15 first forms the via 6 as in the third green sheet 14. Next, a conductor paste is printed on the upper surface of the first green sheet 15 in a desired pattern using a clean printing method, and then the internal wiring portion 7 is formed. Thus, the first green sheet 15 is completed.

次に、図3(c)に示す第2のグリーンシート16に関して説明する。第2のグリーンシート16は、はじめに、第3のグリーンシート14と同様に、ビア6を形成する。これにて、第2のグリーンシート16が完成する。   Next, the second green sheet 16 shown in FIG. First, the second green sheet 16 forms the via 6 in the same manner as the third green sheet 14. Thus, the second green sheet 16 is completed.

次に、図3(d)に示す第4のグリーンシート17に関して説明する。第4のグリーンシート17は、はじめに、第3のグリーンシート14と同様に、ビア6を形成する。これにて、第4のグリーンシート17が完成する。   Next, the fourth green sheet 17 shown in FIG. First, the fourth green sheet 17 forms the via 6 in the same manner as the third green sheet 14. Thus, the fourth green sheet 17 is completed.

以上が、本実施形態における、ステップ1:グリーンシート準備工程である。   The above is Step 1: Green sheet preparation process in this embodiment.

[ステップ2:積層配置工程]
次に、図4、図5を用いてステップ2について説明する。
[Step 2: Lamination arrangement process]
Next, step 2 will be described with reference to FIGS.

図4は、本発明の実施の形態1におけるチップ型電子部品−グリーンシート積層体12の積層手順を示す断面図である。また、図5は、本発明の実施の形態1における積層配置工程にて作成されるチップ型電子部品−グリーンシート積層体12の断面図を示すものである。   FIG. 4 is a cross-sectional view showing the stacking procedure of the chip-type electronic component-green sheet stack 12 in the first embodiment of the present invention. FIG. 5 shows a cross-sectional view of the chip-type electronic component-green sheet laminate 12 created in the lamination arrangement step in Embodiment 1 of the present invention.

まず、はじめに、図4、図5、及び後述の図6中に示している拘束層13に関して説明する。   First, the constraining layer 13 shown in FIGS. 4 and 5 and later-described FIG. 6 will be described.

一般に、アルミナ粉末とガラス粉末を配合したガラス・セラミックの組成物で、シート状の形状のグリーンシートを、高温を印加すると、アルミナ粉末とガラス粉末が焼成することによって、そのグリーンシートの体積(平面方向、および厚さ方向)に収縮する。   Generally, a glass-ceramic composition in which alumina powder and glass powder are blended. When a high temperature is applied to a sheet-like green sheet, the alumina powder and the glass powder are baked, whereby the volume of the green sheet (planar) Direction and thickness direction).

本実施形態においても、次の工程であるステップ3:焼成工程にて、チップ型電子部品−グリーンシート積層体12を、加圧する加圧工程と、するのであるが、その際、それら第3のグリーンシート14、第1のグリーンシート15、第2のグリーンシート16、第4のグリーンシート17を挟み込むように、印加する温度では焼成しない成分のセラミックからなる拘束層13を上下面に配置しておく。   Also in the present embodiment, Step 3: the next step, which is the firing step, is a pressurizing step for pressurizing the chip-type electronic component-green sheet laminate 12. A constraining layer 13 made of ceramic of a component that is not fired at an applied temperature is arranged on the upper and lower surfaces so as to sandwich the green sheet 14, the first green sheet 15, the second green sheet 16, and the fourth green sheet 17. deep.

こうすることによって、第3のグリーンシート14、第1のグリーンシート15、第2のグリーンシート16、第4のグリーンシート17は、図4中に示す、X方向、およびY方向(すなわち、チップ型電子部品−グリーンシート積層体12の平面方向)には収縮せず、Z方向(すなわち、チップ型電子部品−グリーンシート積層体12の厚さ方向)にのみ収縮する。このX方向、Y方向に収縮させないために、この拘束層13を使用するのである。本実施形態においては、アルミナ粉末をシート状に成形したものを拘束層13として用いた。   As a result, the third green sheet 14, the first green sheet 15, the second green sheet 16, and the fourth green sheet 17 are arranged in the X direction and the Y direction (that is, the chip shown in FIG. 4). It does not shrink in the mold type electronic component-planar direction of the green sheet laminate 12 but shrinks only in the Z direction (that is, the thickness direction of the chip type electronic component-green sheet laminate 12). The constraining layer 13 is used so as not to shrink in the X and Y directions. In the present embodiment, a material obtained by molding alumina powder into a sheet shape is used as the constraining layer 13.

次に、図4を用いて、第3のグリーンシート14、第1のグリーンシート15、第2のグリーンシート16、第4のグリーンシート17およびチップ型電子部品3を積層し、チップ型電子部品−グリーンシート積層体12を準備する方法を説明する。   Next, referring to FIG. 4, the third green sheet 14, the first green sheet 15, the second green sheet 16, the fourth green sheet 17, and the chip type electronic component 3 are laminated to form a chip type electronic component. -The method to prepare the green sheet laminated body 12 is demonstrated.

まず、拘束層13上に、第3のグリーンシート14を積層する。
次に、第3のグリーンシート14に第1のグリーンシート15を、第3のグリーンシート14に形成されているビア6と、第1のグリーンシート15に形成されているビア6の位置が合うように位置合わせを実施しながら積層する。
First, the third green sheet 14 is laminated on the constraining layer 13.
Next, the first green sheet 15 is placed on the third green sheet 14, and the vias 6 formed on the third green sheet 14 are aligned with the vias 6 formed on the first green sheet 15. As described above, the layers are stacked while being aligned.

次に、第1のグリーンシート15上の所望の場所(本実施形態においては、図5に示すように、内部配線部7同士の間)に、チップ型電子部品3両端のチップ型電子部品電極4が来るように位置合わせを実施しながら、チップ型電子部品3を積層する。   Next, chip-type electronic component electrodes at both ends of the chip-type electronic component 3 are disposed at desired locations on the first green sheet 15 (in this embodiment, between the internal wiring portions 7 as shown in FIG. 5). The chip-type electronic component 3 is stacked while performing alignment so that 4 comes.

その次に、チップ型電子部品3両端のチップ型電子部品電極4上に、位置合わせを実施しながら、第2のグリーンシート16を積層する。   Next, the second green sheet 16 is laminated on the chip-type electronic component electrodes 4 at both ends of the chip-type electronic component 3 while performing alignment.

その次に、第2のグリーンシート16上に、第4のグリーンシート17を、第2のグリーンシート16上に形成されているビア6と、第4のグリーンシート17形成されているビア6の位置が合うように位置合わせを実施しながら積層する。
最後に、グリーンシート11C上に、拘束層13を配置する。
Next, a fourth green sheet 17 is formed on the second green sheet 16, and the via 6 formed on the second green sheet 16 and the via 6 formed on the fourth green sheet 17. Lamination is performed while aligning so that the positions match.
Finally, the constraining layer 13 is disposed on the green sheet 11C.

このようにして、図5に示すような、チップ型電子部品−グリーンシート積層体12が準備されるのである。   In this way, a chip-type electronic component-green sheet laminate 12 as shown in FIG. 5 is prepared.

[ステップ3:焼成工程]
次に、ステップ3の焼成工程について説明する。
[Step 3: Firing step]
Next, the firing process in Step 3 will be described.

この工程では、図5に示すチップ型電子部品−グリーンシート積層体12の上下面(拘束層13側)から、加圧を行った後、第3のグリーンシート14、第1のグリーンシート15、第2のグリーンシート16、第4のグリーンシート17が焼成する温度にて加熱を行う。   In this step, after applying pressure from the upper and lower surfaces (constraint layer 13 side) of the chip-type electronic component-green sheet laminate 12 shown in FIG. 5, the third green sheet 14, the first green sheet 15, Heating is performed at a temperature at which the second green sheet 16 and the fourth green sheet 17 are fired.

本実施形態では、上下方向の圧力は0.5MPa、印加した熱の温度は900℃、印加時間1時間で行なった。   In this embodiment, the vertical pressure was 0.5 MPa, the applied heat temperature was 900 ° C., and the application time was 1 hour.

この焼成工程後、図6に示すように、チップ型電子部品−グリーンシート積層体12は、その厚さ方向に収縮したものになる。   After this firing step, as shown in FIG. 6, the chip-type electronic component-green sheet laminate 12 is contracted in the thickness direction.

[ステップ4:拘束層除去工程]
次に、ステップ3の拘束層除去工程について説明する。
[Step 4: constrained layer removal step]
Next, the constraining layer removing process in step 3 will be described.

この工程では、水96gと平均粒径0.1〜10umのアルミナ粉末4gの割合の混合物を、圧力0.4[MPa]の圧縮空気にて、拘束層13上から吹き付ける。   In this step, a mixture of 96 g of water and 4 g of alumina powder having an average particle size of 0.1 to 10 μm is sprayed from above the constraining layer 13 with compressed air having a pressure of 0.4 [MPa].

こうすることによって、拘束層13のみ除去することができ、図7に示すようなものになる。   By doing so, only the constraining layer 13 can be removed, as shown in FIG.

[ステップ5:外部電極・電子回路パターン配線部形成工程]
次に、ステップ5の外部電極・電子回路パターン配線部形成工程について説明する。
[Step 5: External Electrode / Electronic Circuit Pattern Wiring Forming Step]
Next, the external electrode / electronic circuit pattern wiring portion forming step of step 5 will be described.

ステップ3にて焼成されたチップ型電子部品−グリーンシート積層体12の表裏面(上下面)に、図1に示すような、所望の外部電極部9や、外部配線部10を形成する。   Desired external electrode portions 9 and external wiring portions 10 as shown in FIG. 1 are formed on the front and back surfaces (upper and lower surfaces) of the chip-type electronic component-green sheet laminate 12 fired in step 3.

本実施形態においては、前述のように、スクリーン印刷法を用いて、導体ペーストを所望のパターンに印刷して形成し、その後、ステップ3の焼成工程で印加した温度より低い温度で、かつ、導体ペーストが十分に焼成される温度にて熱処理を行うことによって形成した。本実施形態においては、この導体ペーストの焼成温度が700℃の銀(Ag)ペーストを用い、焼成のための熱処理温度は750℃を用いた。   In the present embodiment, as described above, the conductor paste is printed and formed in a desired pattern using the screen printing method, and then the temperature is lower than the temperature applied in the firing step of Step 3 and the conductor is formed. It was formed by performing a heat treatment at a temperature at which the paste was sufficiently fired. In the present embodiment, a silver (Ag) paste having a firing temperature of 700 ° C. was used, and a heat treatment temperature for firing was 750 ° C.

この工程後のチップ型電子部品−グリーンシート積層体12は、図1に示すような、本実施形態のセラミック多層基板1になる。   The chip-type electronic component-green sheet laminate 12 after this process becomes the ceramic multilayer substrate 1 of the present embodiment as shown in FIG.

以上のように、図2に示すステップ1からステップ5を行うことによって、本実施形態のセラミック基板を製造することができる。
以上のように、本実施形態においては、複数のグリーンシート(第3のグリーンシート14、第1のグリーンシート15、第2のグリーンシート16、第4のグリーンシート17)を焼成して形成されたセラミック基板部2と、セラミック基板部2の内部に配置されたチップ型電子部品3と、を有するセラミック多層基板1の製造方法において、第1のグリーンシート15上にチップ電子部品3を配置し、更に、チップ電子部品3上に第2のグイリーンシート16を配置されているチップ型電子部品−グリーンシート積層体12を準備する積層配置工程を有し、第1のグリーンシート15の焼成時の収縮率と、第2のグリーンシート16の焼成時の収縮率とが異なること、を特徴とするセラミック多層基板1の製造方法としたので、セラミック多層基板1の製造工程の歩留まり向上する事ができる。
As described above, the ceramic substrate of this embodiment can be manufactured by performing Step 1 to Step 5 shown in FIG.
As described above, in the present embodiment, a plurality of green sheets (the third green sheet 14, the first green sheet 15, the second green sheet 16, and the fourth green sheet 17) are formed by firing. In the method for manufacturing the ceramic multilayer substrate 1 having the ceramic substrate portion 2 and the chip-type electronic component 3 disposed inside the ceramic substrate portion 2, the chip electronic component 3 is disposed on the first green sheet 15. Furthermore, it has a lamination arrangement step of preparing a chip-type electronic component-green sheet laminate 12 in which the second guile sheet 16 is arranged on the chip electronic component 3, and firing the first green sheet 15. The ceramic multilayer substrate 1 is characterized in that the shrinkage rate of the second green sheet 16 and the shrinkage rate during firing of the second green sheet 16 are different. It can be improved yield process for manufacturing the multilayer substrate 1.

すなわち、本実施形態においては、チップ電子部品3の下側に配置した第1のグリーンシー15と、チップ電子部品3の上側に配置した第2のグリーンシート16との焼成時の収縮率を変えることによってチップ型電子部品3の両端のチップ型電子部品電極近傍に発生する隙間を防止し、この隙間を起因とするセラミック基板部2の内部配線部7との電気的接続不良の発生を防止することができるので、その結果として、セラミック多層基板1の製造工程の歩留まりを向上することができるのである。   That is, in the present embodiment, the shrinkage rate during firing of the first green sheet 15 disposed below the chip electronic component 3 and the second green sheet 16 disposed above the chip electronic component 3 is changed. As a result, the gap generated near the chip-type electronic component electrodes at both ends of the chip-type electronic component 3 is prevented, and the occurrence of poor electrical connection with the internal wiring portion 7 of the ceramic substrate 2 due to this gap is prevented. As a result, the yield of the manufacturing process of the ceramic multilayer substrate 1 can be improved.

本発明にかかるセラミック多層基板は、セラミック多層基板の製造工程の歩留まりを向上することができるので、特に、最近普及の進んでいる液晶テレビや携帯電話の液晶画面用のバックライト向けLED用の基板として用いられることが大いに期待されるものとなる。   Since the ceramic multilayer substrate according to the present invention can improve the yield of the manufacturing process of the ceramic multilayer substrate, the substrate for LED for backlight for liquid crystal televisions and liquid crystal screens of mobile phones which have recently been popularized. It is greatly expected to be used as

1 セラミック多層基板
2 セラミック基板部
3 チップ型電子部品
4 チップ型電子部品電極
6 ビア
7 内部配線部
9 外部電極部
10 外部配線部
12 チップ型電子部品−グリーンシート積層体
13 拘束層
14 第3のグリーンシート
15 第1のグリーンシート
16 第2のグリーンシート
17 第4のグリーンシート
DESCRIPTION OF SYMBOLS 1 Ceramic multilayer substrate 2 Ceramic substrate part 3 Chip-type electronic component 4 Chip-type electronic component electrode 6 Via 7 Internal wiring part 9 External electrode part 10 External wiring part 12 Chip-type electronic component-green sheet laminated body 13 Constrained layer 14 3rd Green sheet 15 First green sheet 16 Second green sheet 17 Fourth green sheet

Claims (3)

複数のグリーンシートを焼成して形成されたセラミック基板部と、
前記セラミック基板部の内部に配置されたチップ型電子部品と、
を有するセラミック多層基板の製造方法において、
第1のグリーンシート上に前記チップ電子部品を配置し、更に、前記チップ電子部品上に第2のグイリーンシートを配置されているチップ型電子部品−グリーンシート積層体を準備する積層配置工程を有し、
前記第1のグリーンシートの焼成時の収縮率と、前記第2のグリーンシートの焼成時の収縮率とが異なること、
を特徴とするセラミック多層基板の製造方法。
A ceramic substrate formed by firing a plurality of green sheets;
A chip-type electronic component disposed inside the ceramic substrate portion;
In a method for producing a ceramic multilayer substrate having
A stacking and arranging step of preparing a chip-type electronic component-green sheet laminate in which the chip electronic component is disposed on the first green sheet and the second guileen sheet is disposed on the chip electronic component; Have
The shrinkage ratio during firing of the first green sheet is different from the shrinkage ratio during firing of the second green sheet;
A method for producing a ceramic multilayer substrate.
前記第1のグリーンシートの収縮率は、前記第2のグリーンシートの収縮率より小さいこと、
を特徴とする請求項1に記載のセラミック多層基板の製造方法。
The shrinkage rate of the first green sheet is smaller than the shrinkage rate of the second green sheet;
The method for producing a ceramic multilayer substrate according to claim 1.
前記第1のグリーンシートに前記固体成分と前記有機バインダーとの混合比が、85:15であり、
かつ、前記第2のグリーンシートに前記固体成分と前記有機バインダーとの混合比が、89:11であること、
を特徴とする請求項2に記載のセラミック多層基板の製造方法。
The mixing ratio of the solid component and the organic binder in the first green sheet is 85:15,
And the mixing ratio of the solid component and the organic binder in the second green sheet is 89:11,
The method for producing a ceramic multilayer substrate according to claim 2.
JP2011063839A 2011-03-23 2011-03-23 Manufacturing method of ceramic multilayer substrate Withdrawn JP2012199482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011063839A JP2012199482A (en) 2011-03-23 2011-03-23 Manufacturing method of ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011063839A JP2012199482A (en) 2011-03-23 2011-03-23 Manufacturing method of ceramic multilayer substrate

Publications (1)

Publication Number Publication Date
JP2012199482A true JP2012199482A (en) 2012-10-18

Family

ID=47181389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011063839A Withdrawn JP2012199482A (en) 2011-03-23 2011-03-23 Manufacturing method of ceramic multilayer substrate

Country Status (1)

Country Link
JP (1) JP2012199482A (en)

Similar Documents

Publication Publication Date Title
JP2012114183A (en) Ceramic multilayer substrate
CN104589738A (en) Multilayer ceramic substrate and method for producing the same
JP2008078454A (en) Multilayer ceramic substrate and manufacturing method therefor
JP2009111394A (en) Manufacturing method of multi-layer ceramic substrate
KR101805074B1 (en) Preparation method of ceramic multilayer circuit board
WO2018030192A1 (en) Ceramic electronic component
JP2012199482A (en) Manufacturing method of ceramic multilayer substrate
JP2013165086A (en) Ceramic multilayer substrate and manufacturing method of the same
JP2012199481A (en) Manufacturing method of ceramic multilayer substrate
KR101108823B1 (en) Method of manufacturing ceramic substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
KR100946017B1 (en) Manufacturing method of ceramic substrate
JP2012199480A (en) Manufacturing method of ceramic multilayer substrate
JP2012019152A (en) Manufacturing method of ceramic multilayer substrate and quartz glass plate for manufacturing method of ceramic multilayer substrate
JP5692469B2 (en) Electronic component and manufacturing method thereof
JP2012204711A (en) Ceramic multilayer substrate and manufacturing method of the same
KR100882100B1 (en) Manufacture method of multi-layer ceramic substrate using transformation restraint sheet
JP2014029889A (en) Ceramic multilayer substrate and manufacturing method of ceramic multilayer substrate
KR100992238B1 (en) Manufacturing method of non-shirinkage ceramic substrate
JP2012186193A (en) Ceramic substrate
JP2010050390A (en) Method for manufacturing stacked coil component
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof
KR100900636B1 (en) Manufacturing method of non-shirinkage ceramic substrate
KR100872297B1 (en) Manufacturing method of multi-layer ceramic substrate
KR101933403B1 (en) Laminated ceramic electronic parts and fabrication method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603