KR100900636B1 - Manufacturing method of non-shirinkage ceramic substrate - Google Patents

Manufacturing method of non-shirinkage ceramic substrate Download PDF

Info

Publication number
KR100900636B1
KR100900636B1 KR1020070119147A KR20070119147A KR100900636B1 KR 100900636 B1 KR100900636 B1 KR 100900636B1 KR 1020070119147 A KR1020070119147 A KR 1020070119147A KR 20070119147 A KR20070119147 A KR 20070119147A KR 100900636 B1 KR100900636 B1 KR 100900636B1
Authority
KR
South Korea
Prior art keywords
ceramic
via electrode
ceramic laminate
laminate
ceramic substrate
Prior art date
Application number
KR1020070119147A
Other languages
Korean (ko)
Other versions
KR20090052569A (en
Inventor
유원희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070119147A priority Critical patent/KR100900636B1/en
Publication of KR20090052569A publication Critical patent/KR20090052569A/en
Application granted granted Critical
Publication of KR100900636B1 publication Critical patent/KR100900636B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

무수축 세라믹 기판의 제조 방법이 개시된다. 본 무수축 세라믹 기판의 제조 방법은, 비아 전극부를 포함하는 복수의 세라믹 그린시트를 형성하는 단계, 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계, 충전부가 형성된 구속층을 마련하는 단계, 구속층의 충전부가 세라믹 적층체의 비아 전극부에 접합되도록 적층하는 단계, 및, 세라믹 적층체의 소성 온도로 소성하는 단계를 포함한다. 이에 따라, 구속층의 충전부에 의해 소성 과정에서 비아 전극부에 침강 영역이 발생하는 것을 방지할 수 있게 된다. Disclosed is a method of manufacturing a non-contraction ceramic substrate. In the method of manufacturing a non-shrinkable ceramic substrate, forming a plurality of ceramic green sheets including a via electrode portion, forming a ceramic laminate by stacking a plurality of ceramic green sheets, and providing a restraint layer having a filling portion And laminating the filling portion of the constraint layer to be bonded to the via electrode portion of the ceramic laminate, and firing at a firing temperature of the ceramic laminate. Accordingly, it is possible to prevent the settling region from occurring in the via electrode part during the firing process by the filling part of the constraint layer.

세라믹 기판, 무수축, 구속층, 충전부, 비아 전극부 Ceramic Substrate, Non-Shrinkage, Restraint Layer, Charge Section, Via Electrode Section

Description

무수축 세라믹 기판의 제조 방법 {Manufacturing method of non-shirinkage ceramic substrate}Manufacturing method of non-shrinkable ceramic substrate {Manufacturing method of non-shirinkage ceramic substrate}

본 발명은 무수축 세라믹 기판의 제조 방법에 관한 것으로, 보다 상세하게는, 충전부를 포함하는 구속층을 이용한 무수축 세라믹 기판의 제조 방법에 관한 것이다. The present invention relates to a method for manufacturing a non-shrinkable ceramic substrate, and more particularly, to a method for manufacturing a non-shrinkable ceramic substrate using a restraint layer including a filling part.

최근, 전자부품영역에 있어서, 점차 소형화 추세가 강화, 지속됨에 따라 전자부품의 정밀화, 미세 패턴화 및 박막화를 통한 소형 모듈 및 기판이 개발되고 있다. 그러나, 통상 사용되는 인쇄회로기판(Printed Circuit Board, PCB)을 소형화된 전자부품에 이용한 경우, 사이즈의 소형화, 고주파 영역에서의 신호 손실 및 고온 고습시의 신뢰성 저하와 같은 단점이 발생하였다. Recently, in the electronic component area, as the miniaturization trend is gradually strengthened and continued, small modules and substrates have been developed through precision, fine patterning, and thinning of electronic components. However, when a commonly used printed circuit board (PCB) is used in a miniaturized electronic component, there are disadvantages such as miniaturization in size, signal loss in a high frequency region, and reliability deterioration at high temperature and high humidity.

이러한 단점을 극복하기 위하여 PCB 기판이 아닌, 세라믹을 이용한 기판이 사용되고 있다. 세라믹 기판의 주성분은 저온 동시 소성이 가능한 글래스(glass)가 다량 포함된 세라믹 조성물이다. In order to overcome this disadvantage, a substrate using ceramics, rather than a PCB substrate, is used. The main component of the ceramic substrate is a ceramic composition containing a large amount of glass (glass) capable of low-temperature co-firing.

저온동시소성세라믹(Low Temperature Co-fired Ceramic, 다층 세라믹) 기판 을 제조하는 방법은 다양한데, 그 중 소성시 세라믹 기판이 수축하는지 여부에 따라 수축 공법 및 무수축 공법으로 분류할 수 있다. 구체적으로, 소성시 세라믹 기판이 수축되도록 하여 제조하는 방법이 수축공법이다. 하지만, 수축 공법은 세라믹 기판의 수축 정도가 전체적으로 균일하게 발생되는 것이 아니므로, 기판의 면 방향에 대해서 치수 변형이 일어난다. 이와 같은 세라믹 기판의 면 방향 수축은 기판 내에 포함된 인쇄 회로 패턴의 변형을 야기시켜 패턴 위치의 정밀도 저하 및 패턴의 단선 등과 같은 문제점을 발생한다. 따라서, 수축 공법으로 인한 문제점을 해결하기 위하여, 소성시 세라믹 기판의 면 방향 수축을 방지하기 위한 무수축 공법이 제안되고 있다. Low temperature co-fired ceramic (multi-layer ceramic) substrates have a variety of methods for manufacturing, depending on whether the ceramic substrate shrinks during firing can be classified into shrinkage method and non-shrinkage method. Specifically, a shrinkage method is a method of manufacturing the ceramic substrate by shrinkage during firing. However, in the shrinkage method, since the degree of shrinkage of the ceramic substrate is not generated uniformly as a whole, dimensional deformation occurs in the plane direction of the substrate. Such a surface shrinkage of the ceramic substrate causes deformation of the printed circuit pattern included in the substrate, resulting in problems such as deterioration in precision of the pattern position and disconnection of the pattern. Therefore, in order to solve the problems caused by the shrinkage method, a shrinkage method has been proposed to prevent the shrinkage of the ceramic substrate in the plane direction during firing.

무수축 공법이란, 세라믹 기판의 양면에 구속층을 형성하여 소성하는 방법이다. 이 경우, 구속층은 세라믹 기판이 소성되는 온도에서는 수축되지 않으면서 수축 제어가 용이한 물질이 이용될 수 있다. 이와 같은 구속층에 의해, 소성시 세라믹 기판의 면 방향 수축은 일어나지 않으며 두께 방향으로만 수축될 수 있게 된다. The non-shrinkage method is a method of forming a restriction layer on both surfaces of a ceramic substrate and baking it. In this case, the constraint layer may be made of a material that is easy to control shrinkage without shrinking at the temperature at which the ceramic substrate is fired. By the constraint layer, the shrinkage of the ceramic substrate in the plane direction does not occur during firing, and thus the shrinkage layer can be contracted only in the thickness direction.

도 1a 내지 도 1c는 종래 기술에 따른 무수축 세라믹 기판의 제조 방법을 설명하기 위한 수직 단면도이다. 도 1a를 참조하면, 복수의 세라믹 그린시트(1a, 1b, 1c, 1d)를 제조하여 적층함으로써, 세라믹 적층체(1)를 형성한다. 이 경우, 각 세라믹 그린시트에는 내부 회로 패턴의 구현을 위해, 비아 전극부(3) 및 내부 전극(4)이 형성될 수 있다. 구체적으로, 세라믹 그린시트 중 일부를 펀치하여 비아홀(2)을 형성한 후, 비아홀(2) 내에 도체 페이스트를 충진함으로써, 비아 전극 부(3)를 형성할 수 있다. 이 경우, 비아 전극부(3)는 표면 전극으로 이용된다. 또한, 세라믹 그린시트 중 비아 전극부(3) 상에 도체 페이스트를 스크린 인쇄하여 내부 전극(4)을 형성할 수 있다. 1A to 1C are vertical cross-sectional views illustrating a method of manufacturing a non-condensation ceramic substrate according to the prior art. Referring to FIG. 1A, a ceramic laminate 1 is formed by manufacturing and stacking a plurality of ceramic green sheets 1a, 1b, 1c, and 1d. In this case, the via electrode part 3 and the internal electrode 4 may be formed in each ceramic green sheet to implement the internal circuit pattern. Specifically, the via electrode part 3 may be formed by punching a portion of the ceramic green sheet to form the via hole 2 and then filling the conductive paste into the via hole 2. In this case, the via electrode portion 3 is used as a surface electrode. In addition, the conductive paste may be screen printed on the via electrode portion 3 of the ceramic green sheet to form the internal electrode 4.

이 후, 도 1b에 도시된 바와 같이, 세라믹 적층체(1)의 x방향 및 y방향 수축을 억제시키기 위해 세라믹 적층체(1)의 상부면 및 하부면에 구속층(5a, 5b)을 적층한다. 그리고, 약 600~1000℃ 온도에서 세라믹 적층체(1)를 소성한다. Thereafter, as shown in FIG. 1B, the restraining layers 5a and 5b are laminated on the upper and lower surfaces of the ceramic laminate 1 to suppress the shrinkage in the x and y directions of the ceramic laminate 1. do. And the ceramic laminated body 1 is baked at about 600-1000 degreeC temperature.

소성 결과, 도 1c에서와 같이, 세라믹 적층체(1)가 소결되어 수축된다. 이에 따라, 세라믹 적층체(1)는 z방향으로 약 35~50%의 수축이 일어난다. As a result of the firing, as shown in Fig. 1C, the ceramic laminate 1 is sintered and shrunk. Accordingly, the ceramic laminate 1 contracts about 35 to 50% in the z direction.

소성 공정이 완료되면, 세라믹 적층체(1)의 상부면 및 하부면에 위치한 비아 전극부(3) 상에 도체 페이스트를 스크린 인쇄하여 외부 전극(6)을 형성한다. 이와 같은 방법에 따라, 무수축 세라믹 기판(10)을 제조할 수 있게 된다. When the firing process is completed, the external electrode 6 is formed by screen printing a conductor paste on the via electrode portions 3 located on the upper and lower surfaces of the ceramic laminate 1. According to such a method, the non-contraction ceramic substrate 10 can be manufactured.

한편, 도 1c에 도시된 소성 공정시, 세라믹 적층체(1)의 z 방향으로만 수축이 일어나기 때문에, 비아 전극부(3)를 구성하는 도체 페이스트의 치밀성이 저하되어 부분적으로 침강 영역이 발생하게 된다. 특히, 내부 전극(4)과 접합되는 중간 영역의 세라믹 그린시트에 비해 최상층 및 최하층 영역의 세라믹 그린시트에 형성된 비아 전극부(3)에서 침강 영역의 발생이 두드러진다. On the other hand, during the firing process shown in FIG. 1C, shrinkage occurs only in the z direction of the ceramic laminate 1, so that the density of the conductor paste constituting the via electrode portion 3 is lowered to partially settle the region. do. In particular, the generation of the settling region is more prominent in the via electrode portion 3 formed in the ceramic green sheet in the uppermost layer and the lower layer region as compared with the ceramic green sheet in the intermediate region bonded to the internal electrode 4.

도 2a 및 도 2b는 종래 기술의 다양한 실시예에 따른 비아 전극부(3)의 SEM 사진이다. 도 2a를 참조하면, 세라믹 적층체(1)의 상부면, 즉, 세라믹 그린시트(1d)에 원형 형태의 비아홀(2)이 형성되어 있으며, 비아홀(2) 내에 비아 전극 부(3)가 형성되어 있다. 이 경우, 도 1b에 도시된 소성 공정으로 인해, 비아 전극부(3)의 치밀도가 저하되어 일부분에 침강 영역이 형성되어 있는 것을 확인할 수 있다. 2A and 2B are SEM photographs of the via electrode portion 3 according to various embodiments of the prior art. Referring to FIG. 2A, a circular via hole 2 is formed in an upper surface of the ceramic laminate 1, that is, the ceramic green sheet 1d, and the via electrode part 3 is formed in the via hole 2. It is. In this case, it can be seen that due to the firing process shown in FIG.

또한, 도 2b에 도시된 세라믹 그린시트(1d)를 참조하면, 사각 형태의 비아홀(2) 내에 비아 전극부(3)가 형성되어 있으며, 비아 전극부(3) 내에 침강 영역이 형성되어 있다. 이와 같이, 표면 전극으로 이용되는 비아 전극부(3)에 침강 영역이 형성됨으로 인해, 외부 전극을 형성하거나, 표면 실장하는 경우에 있어서 전기적 연결에 따른 불량으로 제품 신뢰성 저하를 야기시킨다. In addition, referring to the ceramic green sheet 1d illustrated in FIG. 2B, the via electrode part 3 is formed in the rectangular via hole 2, and the settling region is formed in the via electrode part 3. As such, since the settling region is formed in the via electrode part 3 used as the surface electrode, when the external electrode is formed or surface-mounted, defects due to electrical connection cause a decrease in product reliability.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부와 대응되는 위치에 충전부를 포함하는 구속층을 적층함으로써, 소성시 비아 전극부에 침강 영역이 발생하는 것을 방지하기 위한 무수축 세라믹 기판의 제조 방법을 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to stack vias during firing by depositing a constraint layer including a charging unit at positions corresponding to via electrode portions formed on upper and lower surfaces of the ceramic laminate. The present invention provides a method of manufacturing a non-condensation ceramic substrate for preventing generation of a settling region in an electrode portion.

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 무수축 세라믹 기판의 제조 방법은, 비아 전극부를 포함하는 복수의 세라믹 그린시트를 형성하는 단계, 상기 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계, 충전부가 형성된 구속층을 마련하는 단계, 상기 구속층의 충전부가 상기 세라믹 적층체의 비아 전극부에 접합되도록 적층하는 단계, 및, 상기 세라믹 적층체의 소성 온도로 소성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a non-shrinkable ceramic substrate, the method comprising: forming a plurality of ceramic green sheets including a via electrode part, stacking the plurality of ceramic green sheets, and forming a ceramic Forming a laminate, preparing a constraint layer having a filling portion, laminating the filling portion of the constraint layer to be bonded to a via electrode of the ceramic laminate, and firing at a firing temperature of the ceramic laminate Steps.

이 경우, 상기 충전부가 형성된 구속층을 마련하는 단계는, 상기 구속층의 일 면 중 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부와 대응되는 위치에 도체 페이스트를 도포하여 건조시키는 단계를 포함한다. In this case, the preparing of the constraint layer on which the filling part is formed may be performed by applying a conductive paste to a position corresponding to the via electrode part formed on the upper and lower surfaces of the ceramic laminate of one surface of the constraint layer. It includes.

한편, 상기 충전부는 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부와 동일한 도체 페이스트로 형성되는 것이 바람직하다. On the other hand, the filling unit is preferably formed of the same conductor paste as the via electrode portion formed on the upper and lower surfaces of the ceramic laminate.

또한, 상기 충전부는 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부를 구성하는 도체 페이스트 전체 양의 30%에 해당하는 도체 페이스트로 형성 되는 것이 바람직하다. In addition, the charging unit is preferably formed of a conductor paste corresponding to 30% of the total amount of the conductor paste constituting the via electrode portion formed on the upper and lower surfaces of the ceramic laminate.

본 무수축 세라믹 기판의 제조 방법은, 상기 세라믹 적층체의 소성이 완료되면 상기 구속층을 제거하는 단계, 및, 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부 상에 외부 전극을 형성하는 단계를 더 포함할 수 있다. The method of manufacturing the non-shrinkable ceramic substrate may include removing the restraining layer when the ceramic laminate is completely baked, and forming external electrodes on the via electrode portions formed on the top and bottom surfaces of the ceramic laminate. It may further comprise the step.

이 경우, 상기 구속층을 제거하는 단계는 상기 세라믹 적층체의 상부면 및 하부면의 비아 전극부가 평탄화되도록 연마하는 단계를 포함할 수 있다. In this case, removing the constraint layer may include polishing the via electrode portions of the upper and lower surfaces of the ceramic laminate to be planarized.

본 발명에 따르면, 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부와 대응되는 위치에 충전부가 형성된 구속층을 적층하여 소성함으로써, 소성시 비아 전극부가 치밀화될 수 있도록 한다. 이에 따라, 소성 공정에서 비아 전극부에 침강 영역이 발생되는 것을 방지할 수 있게 되어 세라믹 적층체에 외부 전극을 형성하거나, 표면 실장하는 경우 전기적 연결이 양호하게 된다. 이 결과, 무수축 세라믹 기판의 신뢰성을 향상시킬 수 있게 된다. According to the present invention, the via electrode portions may be densified during firing by laminating and constraining the constraint layer having the filling portions formed at positions corresponding to the via electrode portions formed on the upper and lower surfaces of the ceramic laminate. Accordingly, it is possible to prevent the settling region from being generated in the via electrode part in the firing process, thereby forming an external electrode in the ceramic laminate or providing good electrical connection when the surface is mounted. As a result, the reliability of the non-contraction ceramic substrate can be improved.

이하에서는 첨부된 도면을 참조하면 본 발명을 보다 자세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 무수축 세라믹 기판의 제조 방법을 설명하기 위한 수직 단면도이다.3A to 3D are vertical cross-sectional views illustrating a method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention.

도 3a를 참조하면, 우선, 복수의 세라믹 그린시트(11a, 11b, 11c, 11d)를 형성한 후, 적층하여 세라믹 적층체(11)를 제조한다. 구체적으로, 유리-세라믹 분말에 유기 바인더, 분산제, 혼합 용매를 첨가한 후 볼밀을 이용하여 분산시킨다. 이렇게 얻은 슬러리를 필터로 거른 후 탈포하고, 닥터 블레이드법을 이용하여 소정 두께의 세라믹 그린시트를 성형한다. 또한, 각 세라믹 그린시트 제조시, 비아홀(12)을 형성하여 비아홀(12) 내부에 도체 페이스트를 충진시키는 방식으로 비아 전극부(13)를 형성한다. 또한, 각 세라믹 그린시트 상에 도체 페이스트를 도포하여 내부 전극(14)을 형성한다. 이 경우, 도 3a에서 세라믹 적층체(11)의 최하층 세라믹 그린시트(11a) 및 최상층 세라믹 그린시트(11d)에 형성된 비아 전극부(13)는 표면 전극으로 이용된다. 표면 전극은, 외부 전극 형성 및 표면 실장시 전기적 연결을 위한 부분이 될 수 있다. Referring to FIG. 3A, first, a plurality of ceramic green sheets 11a, 11b, 11c, and 11d are formed, and then laminated to manufacture a ceramic laminate 11. Specifically, an organic binder, a dispersant, and a mixed solvent are added to the glass-ceramic powder and then dispersed using a ball mill. The slurry thus obtained is filtered and degassed, and a ceramic green sheet having a predetermined thickness is formed by using a doctor blade method. In addition, in the manufacture of each ceramic green sheet, the via electrode 12 is formed by filling the conductor paste in the via hole 12 by forming the via hole 12. In addition, a conductive paste is applied on each ceramic green sheet to form the internal electrode 14. In this case, the via electrode portions 13 formed in the lowermost ceramic green sheet 11a and the uppermost ceramic green sheet 11d of the ceramic laminate 11 in FIG. 3A are used as surface electrodes. The surface electrode may be a portion for electrical connection during external electrode formation and surface mounting.

이 후, 도 3b에 도시된 바와 같이, 세라믹 적층체(11)의 z 방향 수축을 억제하기 위한 구속층(15a, 15b)을 제조한다. 상부 및 하부 구속층(15a, 15b)은 세라믹 적층체(11)의 소성 온도, 약 600~1000℃의 온도에서 소결되지 않으며, 수축 제어가 용이한 세라믹 물질을 이용하여 제조될 수 있다. 예를 들어, 알루미나(Al2O3) 분말에, 유기 바인더, 분산제 및 혼합 용매 등을 첨가하여 슬러리를 제조한다. 그리고, 슬러리를 닥터 블레이드법을 이용하여 도포한 후, 구속층(15a, 15b)을 제조할 수 있다. Thereafter, as shown in FIG. 3B, restraint layers 15a and 15b for suppressing the z-direction shrinkage of the ceramic laminate 11 are manufactured. The upper and lower restraint layers 15a and 15b may not be sintered at the firing temperature of the ceramic laminate 11 and at a temperature of about 600 ° C. to 1000 ° C., and may be manufactured using a ceramic material that facilitates shrinkage control. For example, a slurry is prepared by adding an organic binder, a dispersant, a mixed solvent, and the like to alumina (Al 2 O 3 ) powder. And after apply | coating a slurry using a doctor blade method, constraint layers 15a and 15b can be manufactured.

그리고, 상부 및 하부 구속층(15a, 15b) 상에 도체 페이스트를 도포하여 건조시킴으로써, 충전부(16a, 16b, 16c, 16d)를 형성한다. 이 경우, 충전부(16a, 16b, 16c, 16d)는 구속층(15a, 15b) 중 세라믹 적층체(11)의 상부면 및 하부면의 비아 전극부(13)과 대응되는 위치에 형성될 수 있다. 또한, 충전부(16a, 16b, 16c, 16d)를 구성하는 도체 페이스트는 상기 세라믹 그린시트(11a, 11b, 11c, 11d)의 비아 전극부(13)와 동일한 물질로 이루어질 수 있다. 비아 전극부(13) 및 충전부(16a, 16b, 16c, 16d)를 구성하는 도체 페이스트는 Ag, Ni, Pb, W, Sn 등이 될 수 있다. Then, by applying and drying the conductor paste on the upper and lower restraint layers 15a and 15b, the filling portions 16a, 16b, 16c, and 16d are formed. In this case, the charging portions 16a, 16b, 16c, and 16d may be formed at positions corresponding to the via electrode portions 13 of the upper and lower surfaces of the ceramic laminate 11 of the constraint layers 15a and 15b. . In addition, the conductive paste constituting the charging parts 16a, 16b, 16c, and 16d may be made of the same material as the via electrode part 13 of the ceramic green sheets 11a, 11b, 11c, and 11d. The conductor pastes constituting the via electrode portion 13 and the charging portions 16a, 16b, 16c, and 16d may be Ag, Ni, Pb, W, Sn, or the like.

또한, 충전부(16a, 16b, 16c, 16d)를 구성하는 도체 페이스트는 비아 전극부(3)를 구성하는 도체 페이스트 전체 양의 30% 정도에 해당하는 양이 도포될 수 있다. In addition, the conductive paste constituting the charging portions 16a, 16b, 16c, and 16d may be coated with an amount corresponding to about 30% of the total amount of the conductive paste constituting the via electrode portion 3.

이 후, 도 3c는 도 3a에서 제조된 세라믹 적층체(11)의 상부면 및 하부면에 도3b에서 제조된 구속층(15a, 15b)을 적층한다. 이 경우, 구속층(15a, 15b) 중 충전부(16a, 16b, 16c, 16d)가 형성된 면이 세라믹 적층체(11)의 상부면 또는 하부면과 접합되도록 적층할 수 있다. Thereafter, FIG. 3C stacks the constraint layers 15a and 15b manufactured in FIG. 3B on the upper and lower surfaces of the ceramic laminate 11 manufactured in FIG. 3A. In this case, the surface on which the charging portions 16a, 16b, 16c, and 16d are formed among the constraint layers 15a and 15b may be laminated so as to be bonded to the upper or lower surface of the ceramic laminate 11.

그리고, 세라믹 적층체(11)의 소성 온도인 약 600~1000℃로 소성을 수행한다. 이 과정에서 상부 구속층(15a) 및 하부 구속층(15b)에 압력을 가하여 z 방향으로의 수축 억제가 용이하도록 할 수 있다. And it bakes at about 600-1000 degreeC which is the baking temperature of the ceramic laminated body 11. In this process, pressure may be applied to the upper restraint layer 15a and the lower restraint layer 15b to facilitate suppression of shrinkage in the z direction.

도 3c에 도시된 바와 같이, 충전부(16a, 16b, 16c, 16d)가 형성된 구속 층(15a, 15b)을 이용하여 세라믹 적층체(11)를 소성하는 경우, 세라믹 적층체(11)의 표면 전극, 즉, 최상부면 그린시트(11d)의 비아전극부(13) 및 최하부면 그린시트(11a)의 비아전극부(3)는 충전부(16a, 16b, 16c, 16d)에 의해 치밀화가 향상되어 침강 영역이 발생되지 않는다. As shown in FIG. 3C, when the ceramic laminate 11 is fired by using the restraining layers 15a and 15b having the charging portions 16a, 16b, 16c, and 16d formed thereon, the surface electrodes of the ceramic laminate 11 are formed. That is, the via electrode portion 13 of the uppermost green sheet 11d and the via electrode portion 3 of the lowermost green sheet 11a are densified by the charging portions 16a, 16b, 16c, and 16d to settle. No area is generated.

다음, 도 3d에서와 같이, 세라믹 적층체(11)의 소성 공정이 완료되면, 구속층(15a, 15b)을 제거한다. 구속층(15a, 15b)은 평판 연마, Buff 연마 및 샌드 블라스트와 같이 통상의 기술을 이용하여 제거할 수 있다. 또한, 도면을 통해 구체적으로 도시하고 있지 않으나, 구속층(15a, 15b)을 제거하고 난 후, 세라믹 적층체(11)의 표면 평탄화를 위해 세라믹 적층체(11)의 상부면 및 하부면에 위치하는 비아 전극부(13)를 연마할 수 있다. 이와 같은 연마 과정은 제조 업자의 선택 사항에 따른 공정으로, 필수적인 공정은 아니다. Next, as shown in FIG. 3D, when the firing process of the ceramic laminate 11 is completed, the restraining layers 15a and 15b are removed. Restraint layers 15a and 15b can be removed using conventional techniques such as plate polishing, buff polishing and sand blasting. In addition, although not shown in detail through the drawings, after removing the restraint layer (15a, 15b), located on the upper and lower surfaces of the ceramic laminate 11 for the planarization of the surface of the ceramic laminate (11) The via electrode portion 13 can be polished. This polishing process is at the manufacturer's option and is not essential.

이 후, 세라믹 적층체(11)의 상부 및 하부에 도체 페이스트를 스크린 인쇄하여 외부전극(17)을 형성한다. 이 경우, 세라믹 적층체(11)와 외부전극(17)의 고착을 위해 소성을 수행할 수 있다. 이와 같은 방법에 따라, 본 발명의 무수축 세라믹 기판(100)이 제조될 수 있다. 이 경우, 무수축 세라믹 기판(100)은 세라믹 적층체(11)의 비아 전극부에 침강 영역이 형성되지 않게 되어, 외부 전극(17)과의 전기적 연결이 우수하게 된다. Thereafter, the conductor paste is screen printed on the upper and lower portions of the ceramic laminate 11 to form the external electrode 17. In this case, firing may be performed to fix the ceramic laminate 11 and the external electrode 17. According to this method, the non-contraction ceramic substrate 100 of the present invention can be manufactured. In this case, the non-shrinkable ceramic substrate 100 does not have a settling region formed in the via electrode portion of the ceramic laminate 11, so that the electrical connection with the external electrode 17 is excellent.

도 4a 및 도4b는 본 발명의 다양한 실시예에 따른 비아 전극부의 SEM 사진이 다. 도 4a는 도 3c의 소성 공정 이후, 구속층(15a, 15b)을 제거한 세라믹 적층체(11)를 상부에서 촬영한 SEM 사진이다. 세라믹 적층체(11)의 상부, 즉, 세라믹 그린시트(11d)에는 원형 형태의 비아홀(12)이 형성되어 있으며, 비아홀(12) 내에 비아 전극부(13)가 형성되어 있다. 도 2a에 도시된 비아 전극부(3)와 비교해 볼 때, 도 4a의 비아 전극부(13)는 소성 단계에서 충전부(16a, 16b, 16c, 16d)에 의해 치밀화 정도가 향상되어 침강 영역이 발생되지 않는다. 따라서, 외부 전극을 형성하거나, 표면 실장하는 경우에 있어서 전기적 연결이 양호하게 된다. 4A and 4B are SEM images of the via electrode unit according to various embodiments of the present disclosure. FIG. 4A is a SEM photograph of the ceramic laminate 11 from which the restraint layers 15a and 15b are removed after the firing process of FIG. 3C. A circular via hole 12 is formed in the upper portion of the ceramic laminate 11, that is, the ceramic green sheet 11d, and the via electrode part 13 is formed in the via hole 12. Compared with the via electrode portion 3 shown in FIG. 2A, the via electrode portion 13 of FIG. 4A is improved in densification by the charging portions 16a, 16b, 16c, and 16d in the firing step, and thus a settling region is generated. It doesn't work. Therefore, when the external electrode is formed or surface mounted, the electrical connection is good.

또한, 도 4b는 다른 실시예에 따른 비아 전극부의 SEM 사진이다. 도 2b에 도시된 비아 전극부(3)와 비교해 볼 때, 도 4b의 비아 전극부(13) 역시 충전부(16a, 16b, 16c, 16d)에 의해 치밀화 정도가 향상되어 침강 영역이 발생되지 않는다. 따라서, 전기적 연결이 양호하게 되어, 무수축 세라믹 기판(100)의 제품 신뢰성이 향상될 수 있게 된다. 4B is a SEM photograph of the via electrode unit according to another exemplary embodiment. Compared with the via electrode portion 3 shown in FIG. 2B, the via electrode portion 13 of FIG. 4B also has an improved degree of densification by the charging portions 16a, 16b, 16c, and 16d so that no settling region is generated. Therefore, the electrical connection is good, the product reliability of the non-contraction ceramic substrate 100 can be improved.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the above has been shown and described with respect to preferred embodiments of the invention, the invention is not limited to the specific embodiments described above, it is usually in the art to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1a 내지 도 1c는 종래 기술에 따른 무수축 세라믹 기판의 제조 방법을 설명하기 위한 수직 단면도,1A to 1C are vertical cross-sectional views illustrating a method of manufacturing a non-condensation ceramic substrate according to the prior art;

도 2a 및 도 2b는 종래 기술의 다양한 실시예에 따른 비아 전극부의 SEM 사진,2A and 2B are SEM images of the via electrode unit according to various embodiments of the prior art,

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 무수축 세라믹 기판의 제조 방법을 설명하기 위한 수직 단면도, 그리고,3A to 3D are vertical cross-sectional views for explaining a method of manufacturing a non-contraction ceramic substrate according to an embodiment of the present invention, and

도 4a 및 도4b는 본 발명의 다양한 실시예에 따른 비아 전극부의 SEM 사진이다.4A and 4B are SEM photographs of a via electrode unit according to various embodiments of the present disclosure.

<도면의 주요 부분에 대한 부호 설명> <Description of the symbols for the main parts of the drawings>

100 : 무수축 세라믹 기판 11 : 세라믹 적층체100: non-contraction ceramic substrate 11: ceramic laminate

11a, 11b, 11c, 11d : 세라믹 그린시트11a, 11b, 11c, 11d: Ceramic Green Sheet

12 : 비아홀 13 : 비아 전극부12: via hole 13: via electrode portion

14 : 내부 전극 15a, 15b : 구속층14: internal electrode 15a, 15b: restraint layer

16a, 16b, 16c, 16d : 충전부 17 : 외부 전극16a, 16b, 16c, 16d: charging unit 17: external electrode

Claims (6)

비아 전극부를 포함하는 복수의 세라믹 그린시트를 형성하는 단계;Forming a plurality of ceramic green sheets including via electrode portions; 상기 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계;Stacking the plurality of ceramic green sheets to form a ceramic laminate; 충전부가 형성된 구속층을 마련하는 단계;Providing a restraining layer on which a charging unit is formed; 상기 구속층의 충전부가 상기 세라믹 적층체의 비아 전극부에 접합되도록 적층하는 단계; 및, Stacking the charging part of the constraint layer to be bonded to the via electrode part of the ceramic laminate; And, 상기 세라믹 적층체의 소성 온도로 소성하는 단계;를 포함하는 무수축 세라믹 기판의 제조 방법.Baking at the firing temperature of the ceramic laminate; 제1항에 있어서,The method of claim 1, 상기 충전부가 형성된 구속층을 마련하는 단계는, Providing the restraining layer in which the filling unit is formed, 상기 구속층의 일 면 중 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부와 대응되는 위치에 도체 페이스트를 도포하여 건조시키는 단계;를 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조 방법. And applying and drying a conductive paste at a position corresponding to the via electrode portions formed on the top and bottom surfaces of the ceramic laminate among one surface of the constraint layer. . 제1항에 있어서,The method of claim 1, 상기 충전부는, The charging unit, 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부와 동일한 도체 페이스트로 형성되는 것을 특징으로 하는 무수축 세라믹 기판의 제조 방법. A method of manufacturing a non-shrinkable ceramic substrate, characterized in that it is formed of the same conductor paste as the via electrode portions formed on the upper and lower surfaces of the ceramic laminate. 제1항에 있어서,The method of claim 1, 상기 충전부는,The charging unit, 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부를 구성하는 도체 페이스트 전체 양의 30%에 해당하는 도체 페이스트로 형성된 것을 특징으로 하는 무수축 세라믹 기판의 제조 방법. And a conductor paste corresponding to 30% of the total amount of the conductor paste constituting the via electrode portions formed on the upper and lower surfaces of the ceramic laminate. 제1항에 있어서,The method of claim 1, 상기 세라믹 적층체의 소성이 완료되면, 상기 구속층을 제거하는 단계; 및,Removing the restraining layer when firing of the ceramic laminate is completed; And, 상기 세라믹 적층체의 상부면 및 하부면에 형성된 비아 전극부 상에 외부 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조 방법. Forming an external electrode on the via electrode portion formed on the upper surface and the lower surface of the ceramic laminate, further comprising a non-condensation ceramic substrate. 제1항에 있어서,The method of claim 1, 상기 구속층을 제거하는 단계는,Removing the constraint layer, 상기 세라믹 적층체의 상부면 및 하부면의 비아 전극부가 평탄화되도록 연마하는 단계;를 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조 방법. And polishing the via electrode portions of the upper and lower surfaces of the ceramic laminate to be flattened.
KR1020070119147A 2007-11-21 2007-11-21 Manufacturing method of non-shirinkage ceramic substrate KR100900636B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070119147A KR100900636B1 (en) 2007-11-21 2007-11-21 Manufacturing method of non-shirinkage ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070119147A KR100900636B1 (en) 2007-11-21 2007-11-21 Manufacturing method of non-shirinkage ceramic substrate

Publications (2)

Publication Number Publication Date
KR20090052569A KR20090052569A (en) 2009-05-26
KR100900636B1 true KR100900636B1 (en) 2009-06-02

Family

ID=40860284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119147A KR100900636B1 (en) 2007-11-21 2007-11-21 Manufacturing method of non-shirinkage ceramic substrate

Country Status (1)

Country Link
KR (1) KR100900636B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198646A (en) 2000-12-26 2002-07-12 Kyocera Corp Method of manufacturing multilayer wiring board
JP2002290043A (en) 2001-03-28 2002-10-04 Kyocera Corp Manufacturing method of ceramic wiring circuit board
JP2004235346A (en) 2003-01-29 2004-08-19 Kyocera Corp Manufacturing method of multilayer wiring board
KR20060092693A (en) * 2005-02-18 2006-08-23 엘지전자 주식회사 Multi layer printed circuit board and structure for mounting bga semiconductor using the same and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198646A (en) 2000-12-26 2002-07-12 Kyocera Corp Method of manufacturing multilayer wiring board
JP2002290043A (en) 2001-03-28 2002-10-04 Kyocera Corp Manufacturing method of ceramic wiring circuit board
JP2004235346A (en) 2003-01-29 2004-08-19 Kyocera Corp Manufacturing method of multilayer wiring board
KR20060092693A (en) * 2005-02-18 2006-08-23 엘지전자 주식회사 Multi layer printed circuit board and structure for mounting bga semiconductor using the same and method thereof

Also Published As

Publication number Publication date
KR20090052569A (en) 2009-05-26

Similar Documents

Publication Publication Date Title
JP3687484B2 (en) Method for manufacturing ceramic substrate and unfired ceramic substrate
JP3511982B2 (en) Method for manufacturing multilayer wiring board
KR100731220B1 (en) Multi-component ltcc substrate with a core of high dielectric constant ceramic material and processes for the development thereof
CN104589738A (en) Multilayer ceramic substrate and method for producing the same
JP5032772B2 (en) Low temperature co-fired ceramic structure and manufacturing method thereof
JP5170684B2 (en) Multilayer ceramic package
KR100896609B1 (en) Manufacturing method of multi-layer ceramic substrate
JP3591437B2 (en) Multilayer ceramic substrate, method of manufacturing the same, and electronic device
KR100900636B1 (en) Manufacturing method of non-shirinkage ceramic substrate
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
JP4061188B2 (en) Composite sheet manufacturing method and laminate manufacturing method
JP4697755B2 (en) Manufacturing method of multilayer ceramic substrate
KR100946017B1 (en) Manufacturing method of ceramic substrate
KR100882100B1 (en) Manufacture method of multi-layer ceramic substrate using transformation restraint sheet
JP4416342B2 (en) Circuit board and manufacturing method thereof
KR100992238B1 (en) Manufacturing method of non-shirinkage ceramic substrate
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
JP2002151855A (en) Method of manufacturing multilayer ceramic board
KR101046142B1 (en) Manufacturing method of non-contraction ceramic substrate
KR100872297B1 (en) Manufacturing method of multi-layer ceramic substrate
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof
JP2004288663A (en) Ceramic wiring board and its manufacturing method
JP2007201272A (en) Manufacturing method of wiring board
JP2004319527A (en) Ceramic wiring board and its manufacturing method
JP2005244099A (en) Method for manufacturing multilayer ceramic substrate and its substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 10