JP2008078454A - Multilayer ceramic substrate and manufacturing method therefor - Google Patents

Multilayer ceramic substrate and manufacturing method therefor Download PDF

Info

Publication number
JP2008078454A
JP2008078454A JP2006257150A JP2006257150A JP2008078454A JP 2008078454 A JP2008078454 A JP 2008078454A JP 2006257150 A JP2006257150 A JP 2006257150A JP 2006257150 A JP2006257150 A JP 2006257150A JP 2008078454 A JP2008078454 A JP 2008078454A
Authority
JP
Japan
Prior art keywords
ceramic
unfired
thermal expansion
expansion coefficient
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006257150A
Other languages
Japanese (ja)
Other versions
JP4788544B2 (en
Inventor
Atsushi Urakawa
淳 浦川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006257150A priority Critical patent/JP4788544B2/en
Publication of JP2008078454A publication Critical patent/JP2008078454A/en
Application granted granted Critical
Publication of JP4788544B2 publication Critical patent/JP4788544B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To further increase the strength of a multilayer ceramic substrate, by increasing the strength of sides of its ceramic laminate, when the multilayer ceramic substrate whose flexural strength is increased by developing compressing stress on superficial ceramic parts in a cooling process, after firing by setting the thermal expansion coefficient of the superficial ceramic parts to be smaller than those of internal layer ceramic parts. <P>SOLUTION: The ceramic layered body 15 has a layered structure which is comprising two superficial ceramic parts 13 and 14, exhibiting a first thermal expansion coefficient and the internal layer ceramic part 12, exhibiting a second thermal expansion coefficient larger than the first thermal expansion coefficient layered in between. In this case, a side ceramic part 26, exhibiting a third thermal expansion coefficient smaller than the second thermal expansion coefficient, is provided along at least a part of a side 21 that extends in the direction of the layer stack and is connected with at least one superficial ceramic part 14. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、多層セラミック基板およびその製造方法に関するもので、特に、表層セラミック部と内層セラミック部との間で熱膨張係数の差を設けて高強度化を図った多層セラミック基板およびその製造方法に関するものである。   The present invention relates to a multilayer ceramic substrate and a method for manufacturing the same, and more particularly, to a multilayer ceramic substrate and a method for manufacturing the same, in which a difference in thermal expansion coefficient is provided between a surface layer ceramic portion and an inner layer ceramic portion to increase strength. Is.

この発明にとって興味ある多層セラミック基板が、たとえば特開平6−29664号公報(特許文献1)に記載されている。特許文献1には、図11に示すように、ガラスと残部が結晶質とからなる低温焼成多層セラミック基板1であって、その最外層2の熱膨張係数を内層3の熱膨張係数より小さくし、かつ表裏の最外層2の厚みの合計を内層3の厚みより小さくしたものが記載されている。このような構成を採用することにより、焼成後の冷却過程において、表裏の最外層2に圧縮応力が生じるため、多層セラミック基板1の抗折強度が向上するとされている。   A multilayer ceramic substrate that is of interest to the present invention is described, for example, in JP-A-6-29664 (Patent Document 1). In Patent Document 1, as shown in FIG. 11, a low-temperature fired multilayer ceramic substrate 1 made of glass and the balance is crystalline, and the thermal expansion coefficient of the outermost layer 2 is made smaller than the thermal expansion coefficient of the inner layer 3. And what made the sum total of the thickness of the outermost layer 2 of the front and back smaller than the thickness of the inner layer 3 is described. By adopting such a configuration, compressive stress is generated in the outermost layer 2 on the front and back sides in the cooling process after firing, so that the bending strength of the multilayer ceramic substrate 1 is improved.

しかしながら、多層セラミック基板1の積層方向に延びる側面4に関しては、特に強度の向上が図られていない。より具体的には、多層セラミック基板1の側面4には、互いに熱膨張係数が異なり、それゆえ、互いに異なる材料からなる最外層2と内層3との界面5が露出しており、この界面5は、クラック等の破壊の起点になりやすい。   However, the strength of the side surface 4 extending in the stacking direction of the multilayer ceramic substrate 1 is not particularly improved. More specifically, the side surface 4 of the multilayer ceramic substrate 1 has a different coefficient of thermal expansion, and therefore, an interface 5 between the outermost layer 2 and the inner layer 3 made of different materials is exposed. Tends to be the starting point of destruction such as cracks.

特に、側面4上において、上記界面5を跨ぐように、側面電極6が形成されている場合、多層セラミック基板1がプリント配線基板等のマザー基板7(想像線で示す。)上に実装された状態において、落下や撓みなどの衝撃、あるいは熱応力に耐えられず、側面電極6が剥離したり、側面電極6近傍から多層セラミック基板1が破壊したりすることがある。
特開平6−29664号公報
In particular, when the side electrode 6 is formed on the side surface 4 so as to straddle the interface 5, the multilayer ceramic substrate 1 is mounted on a mother substrate 7 (shown by imaginary lines) such as a printed wiring board. In this state, the side electrode 6 may be peeled off or the multilayer ceramic substrate 1 may be broken from the vicinity of the side electrode 6 because it cannot withstand an impact such as dropping or bending, or thermal stress.
JP-A-6-29664

そこで、この発明の目的は、上述したような問題を解決し得る多層セラミック基板を提供しようとすることである。   Therefore, an object of the present invention is to provide a multilayer ceramic substrate that can solve the above-described problems.

この発明の他の目的は、上述した多層セラミック基板を製造するための好ましい方法を提供しようとすることである。   Another object of the present invention is to provide a preferred method for producing the multilayer ceramic substrate described above.

この発明は、第1の熱膨張係数を持つ2つの表層セラミック部の間に、第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備える、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ少なくとも一方の表層セラミック部と連接した状態で、第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられていることを特徴としている。   This invention has a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface layer ceramic parts having a first thermal expansion coefficient. Firstly directed to a multilayer ceramic substrate having a ceramic laminate, and in order to solve the above technical problem, at least one surface ceramic portion along at least a part of a side surface extending in the laminating direction of the ceramic laminate A side ceramic portion having a third thermal expansion coefficient smaller than the second thermal expansion coefficient in a state of being connected to each other is provided.

側面セラミック部が有する第3の熱膨張係数は、表層セラミック部が有する第1の熱膨張係数と実質的に同等であることが好ましい。なお、第3の熱膨張係数と第1の熱膨張係数とが同等でない場合には、第3の熱膨張係数は第1の熱膨張係数より大きいことが好ましい。   It is preferable that the third thermal expansion coefficient of the side ceramic part is substantially equal to the first thermal expansion coefficient of the surface ceramic part. In addition, when the third thermal expansion coefficient and the first thermal expansion coefficient are not equivalent, the third thermal expansion coefficient is preferably larger than the first thermal expansion coefficient.

この発明に係る多層セラミック基板において、2つの表層セラミック部のうち、実装に際してマザー基板側に位置する表層セラミック部のみが側面セラミック部と連接していれば十分である。   In the multilayer ceramic substrate according to the present invention, it is sufficient that, of the two surface ceramic portions, only the surface layer ceramic portion located on the mother substrate side in mounting is connected to the side ceramic portion.

この発明に係る多層セラミック基板が、セラミック積層体の側面に沿って形成される側面電極をさらに備える場合、側面電極の周縁部の少なくとも一部に接するように側面セラミック部が設けられていることが好ましい。   When the multilayer ceramic substrate according to the present invention further includes a side electrode formed along the side surface of the ceramic laminate, the side ceramic portion may be provided so as to be in contact with at least a part of the peripheral portion of the side electrode. preferable.

表層セラミック部、内層セラミック部および側面セラミック部は、低温焼結セラミックからなることが好ましい。この場合、この発明に係る多層セラミック基板が、表層セラミック部および/または内層セラミック部に関連して設けられる導体パターンを備えているとき、導体パターンは銀または銅を主成分とすることが好ましい。   It is preferable that the surface layer ceramic portion, the inner layer ceramic portion and the side surface ceramic portion are made of a low temperature sintered ceramic. In this case, when the multilayer ceramic substrate according to the present invention includes a conductor pattern provided in association with the surface layer ceramic portion and / or the inner layer ceramic portion, the conductor pattern preferably contains silver or copper as a main component.

この発明に係る多層セラミック基板は、セラミック積層体の、実装に際してマザー基板側とは反対側の面に搭載される、表面実装型電子部品をさらに備えていてもよい。   The multilayer ceramic substrate according to the present invention may further include a surface-mounted electronic component that is mounted on the surface of the ceramic laminate that is opposite to the mother substrate during mounting.

この発明は、上述したような多層セラミック基板を製造する方法にも向けられる。   The present invention is also directed to a method of manufacturing a multilayer ceramic substrate as described above.

この発明に係る多層セラミック基板の製造方法は、第1の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した構造を有するとともに、焼成されたとき側面セラミック部となる未焼成の側面セラミック部をその一部に有する、複数の未焼成のセラミック積層体の集合体である未焼成の集合基板を作製する工程と、未焼成の集合基板を焼成する工程と、セラミック部が側面に露出するように、集合基板を分割する工程とを備えることを特徴としている。ここで、上記焼成工程と上記分割工程とはいずれが先に実施されてもよい。   According to a first preferred embodiment of the method for producing a multilayer ceramic substrate according to the present invention, an unfired surface ceramic part that becomes a surface ceramic part when fired and an unfired inner layer that becomes an inner ceramic part when fired A non-sintered assembly that is an aggregate of a plurality of unsintered ceramic laminates having a structure in which ceramic parts are laminated and an unsintered side ceramic part that becomes a side ceramic part when fired. The method includes a step of manufacturing a substrate, a step of firing an unfired aggregate substrate, and a step of dividing the aggregate substrate so that the ceramic portion is exposed to the side surface. Here, either the firing step or the dividing step may be performed first.

第2の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、未焼成の表層セラミック部に外方から突起物を押し込むことによって、未焼成の表層セラミック部の一部を内方へ変形させ、未焼成の表層セラミック部の一部をもって、焼成されたとき側面セラミック部となる未焼成の側面セラミック部を形成する工程と、未焼成のセラミック積層体を焼成する工程とを備えることを特徴としている。   In a second preferred embodiment, an unfired surface layer ceramic part that becomes a surface layer ceramic part when fired and an unfired inner layer ceramic part that becomes an inner layer ceramic part when fired are laminated. A step of producing a fired ceramic laminate, and by pressing protrusions from the outside into the unfired surface layer ceramic part, a part of the unfired surface layer ceramic part is deformed inward, and the unfired surface layer ceramic part A step of forming an unfired side surface ceramic portion that becomes a side surface ceramic portion when fired, and a step of firing an unfired ceramic laminate.

第3の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、未焼成のセラミック積層体の側面の少なくとも一部に、焼成されたとき側面セラミック部となる未焼成の側面セラミック部を付与する工程と、未焼成の側面セラミック部が付与された未焼成のセラミック積層体を焼成する工程とを備えることを特徴としている。   In a third preferred embodiment, an unfired surface layer ceramic part that becomes a surface layer ceramic part when fired and an unfired inner layer ceramic part that becomes an inner layer ceramic part when fired are laminated. A step of producing a fired ceramic laminate, a step of imparting an unfired side ceramic portion that becomes a side ceramic portion when fired to at least a part of a side surface of the unfired ceramic laminate, and an unfired side surface And a step of firing the unfired ceramic laminate provided with the ceramic portion.

この発明に係る多層セラミック基板によれば、表層セラミック部が有する第1の熱膨張係数が、内層セラミック部が有する第2の熱膨張係数より小さくされるので、焼成後の冷却過程で表層セラミック部に圧縮応力を発生させることができ、その結果、多層セラミック基板の抗折強度を高めることができるばかりでなく、セラミック積層体の側面にも、少なくとも一方の表層セラミック部と連接した状態で、内層セラミック部が有する第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられているので、側面を起点とするクラック等の破壊を生じさせにくくすることができる。   According to the multilayer ceramic substrate according to the present invention, the first thermal expansion coefficient of the surface ceramic part is made smaller than the second thermal expansion coefficient of the inner ceramic part, so that the surface ceramic part is cooled in the cooling process after firing. In addition to increasing the bending strength of the multilayer ceramic substrate, the inner layer is also connected to at least one surface ceramic portion on the side surface of the ceramic laminate. Since the side ceramic part having the third thermal expansion coefficient smaller than the second thermal expansion coefficient of the ceramic part is provided, it is possible to make it difficult to cause a crack such as a crack starting from the side.

したがって、この発明に係る多層セラミック基板がマザー基板上に実装された状態において、落下や撓みなどの衝撃、あるいは熱応力が加わっても、これらに十分耐え得る強度を多層セラミック基板に対して与えることができる。   Therefore, when the multilayer ceramic substrate according to the present invention is mounted on the mother substrate, even if an impact such as dropping or bending, or thermal stress is applied, the multilayer ceramic substrate has sufficient strength to withstand these. Can do.

上述したように、多層セラミック基板がマザー基板上に実装される場合、側面セラミック部は、マザー基板側に位置する表層セラミック部のみと連接していれば、その効果を十分に発揮することができる。   As described above, when the multilayer ceramic substrate is mounted on the mother substrate, if the side ceramic portion is connected only to the surface ceramic portion located on the mother substrate side, the effect can be sufficiently exerted. .

多層セラミック基板が側面電極を備える場合、側面電極の周縁部の少なくとも一部に接するように側面セラミック部が設けられていると、側面電極の周縁部での強度が向上し、結果として、側面電極の剥離が生じにくくなる。   When the multilayer ceramic substrate includes a side electrode, if the side ceramic part is provided so as to be in contact with at least a part of the peripheral part of the side electrode, the strength at the peripheral part of the side electrode is improved. Is less likely to occur.

表層セラミック部、内層セラミック部および側面セラミック部が、低温焼結セラミックからなるとき、導体パターンの主成分として、銀または銅を用いても、セラミック積層体を焼結させるための焼成と同時焼成が可能であるとともに、導体パターンの電気抵抗を低くすることができ、導体パターンの電気抵抗に起因する損失を低減することができる。   When the surface ceramic part, inner layer ceramic part, and side ceramic part are made of low-temperature sintered ceramic, firing and co-firing to sinter the ceramic laminate are possible even if silver or copper is used as the main component of the conductor pattern. In addition, it is possible to reduce the electrical resistance of the conductor pattern and to reduce the loss due to the electrical resistance of the conductor pattern.

この発明に係る多層セラミック基板の製造方法についての第1の実施態様によれば、複数のセラミック積層体の集合体である集合基板の状態で製造工程を進めることができるので、能率的に多層セラミック基板を製造することができる。   According to the first embodiment of the method for manufacturing a multilayer ceramic substrate according to the present invention, the manufacturing process can be carried out in the state of an aggregate substrate that is an aggregate of a plurality of ceramic laminates. A substrate can be manufactured.

この発明に係る多層セラミック基板の製造方法についての第2の実施態様によれば、未焼成の表層セラミック部の一部を変形させることによって、側面セラミック部が形成されるので、側面セラミック部の形成のための工程を簡易化することができる。また、第2の実施態様によっても、第1の実施態様の場合と同様、複数のセラミック積層体の集合体である集合基板の状態で、多層セラミック基板を製造するための工程を進めることができる。   According to the second embodiment of the method for manufacturing a multilayer ceramic substrate according to the present invention, the side ceramic part is formed by deforming a part of the unfired surface layer ceramic part. Can be simplified. Also, according to the second embodiment, as in the case of the first embodiment, a process for manufacturing a multilayer ceramic substrate can be performed in a state of an aggregate substrate that is an aggregate of a plurality of ceramic laminates. .

この発明に係る多層セラミック基板の製造方法についての第3の実施態様によれば、未焼成のセラミック積層体を得た後、この未焼成のセラミック積層体の側面に未焼成の側面セラミック部を付与するようにしているので、側面セラミック部を備えない多層セラミック基板の製造方法を大幅に変更することなく、側面セラミック部を備える多層セラミック基板を製造することができる。   According to the third embodiment of the method for manufacturing a multilayer ceramic substrate according to the present invention, after obtaining an unfired ceramic laminate, an unfired side ceramic portion is imparted to the side surface of the unfired ceramic laminate. Thus, the multilayer ceramic substrate having the side ceramic portion can be manufactured without significantly changing the method for manufacturing the multilayer ceramic substrate having no side ceramic portion.

図1ないし図3は、この発明の第1の実施形態を説明するためのものである。図1(a)は多層セラミック基板11を示す断面図であり、図1(b)は、図1(a)の線B−Bに沿う断面図である。図2および図3は、図1に示した多層セラミック基板11の製造方法を説明するためのものである。   1 to 3 are for explaining a first embodiment of the present invention. 1A is a cross-sectional view showing the multilayer ceramic substrate 11, and FIG. 1B is a cross-sectional view taken along line BB in FIG. 1A. 2 and 3 are for explaining a method of manufacturing the multilayer ceramic substrate 11 shown in FIG.

図1を参照して、多層セラミック基板11は、内層セラミック部12ならびに内層セラミック部12を積層方向に挟むように位置する2つの表層セラミック部13および14とからなる積層構造を有する、セラミック積層体15を備えている。内層セラミック部12は、少なくとも1つの内層部セラミック層16をもって構成され、表層セラミック部13および14は、それぞれ、少なくとも1つの表層部セラミック層17および18をもって構成されている。   Referring to FIG. 1, a multilayer ceramic substrate 11 has a multilayer structure comprising an inner layer ceramic portion 12 and two surface layer ceramic portions 13 and 14 positioned so as to sandwich the inner layer ceramic portion 12 in the stacking direction. 15 is provided. The inner layer ceramic part 12 is constituted by at least one inner layer part ceramic layer 16, and the surface layer ceramic parts 13 and 14 are constituted by at least one surface layer part ceramic layers 17 and 18, respectively.

多層セラミック基板11は、好ましくは銀または銅を主成分とする導体パターンを備えている。導体パターンは、内層セラミック部12ならびに/または表層セラミック部13および14に関連して設けられるものであり、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのものである。   The multilayer ceramic substrate 11 preferably includes a conductor pattern mainly composed of silver or copper. The conductor pattern is provided in association with the inner layer ceramic portion 12 and / or the surface layer ceramic portions 13 and 14, and forms a passive element such as a capacitor or an inductor, or an electrical connection between the elements. It is for performing a simple connection wiring.

導体パターンとしては、セラミック積層体15の内部に形成されるいくつかの内部導体膜19、第1の表層セラミック部13の外表面上に形成されるいくつかの表面導体膜12、セラミック積層体15の積層方向に延びる側面21に沿って形成されるいくつかの側面電極22、ならびに、導体膜19および20のいずれかと電気的に接続されかつセラミック層16〜18のいずれか特定のものを厚み方向に貫通するように設けられるいくつかのビアホール導体23がある。   As the conductor pattern, some internal conductor films 19 formed inside the ceramic laminate 15, some surface conductor films 12 formed on the outer surface of the first surface ceramic portion 13, and the ceramic laminate 15 A number of side surface electrodes 22 formed along side surfaces 21 extending in the stacking direction, and electrically connected to any one of the conductor films 19 and 20 and any one of the ceramic layers 16 to 18 in the thickness direction There are several via-hole conductors 23 provided so as to pass through.

図1(a)において、多層セラミック基板11を実装するためのマザー基板24が想像線で示されている。上述した側面電極22は、マザー基板24への実装に際して、マザー基板24側の導電ランドとはんだ付けされ、電気的に接続される。   In FIG. 1A, a mother substrate 24 for mounting the multilayer ceramic substrate 11 is indicated by an imaginary line. The side electrode 22 described above is soldered and electrically connected to a conductive land on the mother substrate 24 side when mounted on the mother substrate 24.

セラミック積層体15の、実装に際してマザー基板24側とは反対側の面には、破線で示すように、表面実装型電子部品25が搭載される。表面実装型電子部品25は、特定の表面導体膜20と電気的に接続される。   A surface-mounted electronic component 25 is mounted on the surface of the ceramic laminate 15 opposite to the mother substrate 24 when mounted, as indicated by a broken line. The surface mount electronic component 25 is electrically connected to a specific surface conductor film 20.

セラミック積層体15において、表層セラミック部13および14の熱膨張係数は、内層セラミック部12の熱膨張係数より小さくされる。これにより、セラミック積層体15に対して、高い抗折強度を与えることができる。   In the ceramic laminate 15, the thermal expansion coefficients of the surface ceramic parts 13 and 14 are made smaller than the thermal expansion coefficient of the inner ceramic part 12. Thereby, high bending strength can be given to the ceramic laminate 15.

この発明の特徴的構成として、セラミック積層体15には、その側面21の少なくとも一部に沿った状態で、側面セラミック部26が設けられている。側面セラミック部26は、内層セラミック部12が有する熱膨張係数より小さな熱膨張係数を有している。側面セラミック部26の熱膨張係数は、好ましくは、表層セラミック部13および14の熱膨張係数と実質的に同等とされる。なお、側面セラミック部26の熱膨張係数は、内層セラミック部12の熱膨張係数より小さければ十分であるが、表層セラミック部13および14の熱膨張係数との関係で言えば、両者が異なる場合、表層セラミック部13および14の熱膨張係数より大きい方が好ましい。   As a characteristic configuration of the present invention, the ceramic laminate 15 is provided with a side ceramic portion 26 in a state along at least a part of the side surface 21 thereof. The side ceramic part 26 has a thermal expansion coefficient smaller than that of the inner ceramic part 12. The thermal expansion coefficient of the side ceramic part 26 is preferably substantially equal to the thermal expansion coefficient of the surface ceramic parts 13 and 14. The thermal expansion coefficient of the side ceramic part 26 is sufficient if it is smaller than the thermal expansion coefficient of the inner ceramic part 12, but in terms of the thermal expansion coefficient of the surface ceramic parts 13 and 14, if both are different, It is preferable that the coefficient of thermal expansion of the surface ceramic parts 13 and 14 is larger.

側面セラミック部26は、表層セラミック部13および14の少なくとも一方と連接した状態で設けられるが、側面セラミック部26と連接するのは、この実施形態のように、マザー基板24側に位置する表層セラミック部14であることが好ましい。側面セラミック部26の存在は、セラミック積層体15の側面21での強度を向上させるが、上述のように、マザー基板24側に位置する表層セラミック部14が側面セラミック部26と連接していると、多層セラミック基板11がマザー基板24上に実装された状態で及ぼされやすい衝撃や熱応力による破壊から多層セラミック基板11を効果的に保護することができる。   The side surface ceramic portion 26 is provided in a state of being connected to at least one of the surface layer ceramic portions 13 and 14, but the side surface ceramic portion 26 is connected to the surface layer ceramic located on the mother substrate 24 side as in this embodiment. Part 14 is preferred. The presence of the side ceramic portion 26 improves the strength on the side surface 21 of the ceramic laminate 15, but as described above, when the surface layer ceramic portion 14 located on the mother substrate 24 side is connected to the side ceramic portion 26. In addition, the multilayer ceramic substrate 11 can be effectively protected from the damage caused by the impact or thermal stress that is easily applied when the multilayer ceramic substrate 11 is mounted on the mother substrate 24.

側面セラミック部26は、側面電極22の周縁部の少なくとも一部に接するように設けられることが好ましい。この実施形態では、より好ましく、側面セラミック部26は、側面電極22の周縁部の全体にわたって接するように設けられている。これによって、側面電極22の近傍での強度が向上し、衝撃や熱応力によっても、側面電極22が剥離されにくくすることができる。   The side ceramic part 26 is preferably provided so as to be in contact with at least a part of the peripheral edge part of the side electrode 22. In this embodiment, more preferably, the side ceramic part 26 is provided so as to be in contact with the entire periphery of the side electrode 22. Thereby, the strength in the vicinity of the side electrode 22 is improved, and the side electrode 22 can be made difficult to be peeled off even by an impact or thermal stress.

前述したように、内層セラミック部12の熱膨張係数より、表層セラミック部13および14の熱膨張係数ならびに側面セラミック部26の熱膨張係数が小さくされる。このような熱膨張係数の大小関係を実現するため、一例として、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26の材料が次のように選ばれる。   As described above, the thermal expansion coefficient of the surface ceramic parts 13 and 14 and the thermal expansion coefficient of the side ceramic part 26 are made smaller than the thermal expansion coefficient of the inner ceramic part 12. In order to realize such a relationship in thermal expansion coefficient, as an example, the materials of the inner ceramic part 12, the surface ceramic parts 13 and 14, and the side ceramic part 26 are selected as follows.

内層セラミック部12、表層セラミック部13および14ならび側面セラミック部26は、好ましくは、非ガラス系セラミック材料から構成される。非ガラス系セラミック材料は、たとえばクォーツおよび/またはクリストバライトのようなSiO系結晶相を含んでいる。この場合、このSiO系結晶相の割合を変更することにより、熱膨張係数を調整することができる。より具体的には、SiO系結晶相の割合について、表層セラミック部13および14ならびに側面セラミック部26の方が内層セラミック部12より少なくされることにより、表層セラミック部13および14ならびに側面セラミック部26の熱膨張係数を内層セラミック部12の熱膨張係数より小さくすることができる。 The inner layer ceramic portion 12, the surface layer ceramic portions 13 and 14, and the side surface ceramic portion 26 are preferably made of a non-glass ceramic material. Non-glass based ceramic materials contain SiO 2 based crystalline phases such as quartz and / or cristobalite, for example. In this case, the thermal expansion coefficient can be adjusted by changing the proportion of the SiO 2 crystal phase. More specifically, the surface ceramic portions 13 and 14 and the side surface ceramic portion are reduced by reducing the surface ceramic portions 13 and 14 and the side surface ceramic portion 26 from the inner layer ceramic portion 12 with respect to the proportion of the SiO 2 crystal phase. The thermal expansion coefficient of 26 can be made smaller than the thermal expansion coefficient of the inner layer ceramic portion 12.

表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12とは、SiO系結晶相の割合を除き、互いに実質的に同組成の材料によって形成されていることが好ましい。これによって、表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12との間で良好な接合状態を得ることができ、デラミネーションなどの欠陥が生じにくくなる。 The surface ceramic parts 13 and 14 and the side ceramic part 26 and the inner ceramic part 12 are preferably formed of materials having substantially the same composition except for the proportion of the SiO 2 crystal phase. As a result, a good bonding state can be obtained between the surface ceramic parts 13 and 14 and the side ceramic part 26 and the inner ceramic part 12, and defects such as delamination are less likely to occur.

なお、表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12とは、上述のように、互いに実質的に同組成の材料によって形成されることが好ましいが、ここで、「実質的に同組成」とは、SiO系結晶相のほか、少なくとも1種類(好ましくは2種類以上)の同じ結晶相が析出し得る組成のことを言う。 The surface ceramic parts 13 and 14 and the side ceramic part 26 and the inner ceramic part 12 are preferably formed of materials having substantially the same composition as described above. The “same composition” means a composition in which at least one (preferably two or more) same crystal phase can be precipitated in addition to the SiO 2 crystal phase.

内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26は、より具体的には、BaO−Al−SiO系低温焼結セラミック材料によって形成されていることが好ましい。これによって、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26自体の抗折強度を高めることができるとともに、焼成工程において、たとえば950〜1040℃といった比較的低温での焼結が可能である。そのため、前述した導体膜19および20、側面電極22ならびにビアホール導体23のような導体パターンが銀または銅を主成分とするとき、これら導体パターンの焼成を、セラミック積層体15を得るための焼成と同時に行なうことができる。BaO−Al−SiO系低温焼結セラミック材料は、代表的な非ガラス系材料であるが、このほか、Al−CaO−SiO−MgO−B系低温焼結セラミック材料(非ガラス系)を用いることもできる。 More specifically, the inner layer ceramic part 12, the surface layer ceramic parts 13 and 14, and the side surface ceramic part 26 are preferably formed of a BaO—Al 2 O 3 —SiO 2 based low temperature sintered ceramic material. As a result, the bending strength of the inner layer ceramic portion 12, the surface layer ceramic portions 13 and 14 and the side surface ceramic portion 26 itself can be increased, and sintering at a relatively low temperature such as 950 to 1040 ° C. is possible in the firing process. It is. Therefore, when the conductor patterns such as the conductor films 19 and 20, the side electrode 22 and the via-hole conductor 23 described above are mainly composed of silver or copper, the firing of these conductor patterns is performed to obtain the ceramic laminate 15. Can be done at the same time. The BaO—Al 2 O 3 —SiO 2 -based low-temperature sintered ceramic material is a typical non-glass-based material, but besides this, Al 2 O 3 —CaO—SiO 2 —MgO—B 2 O 3 -based low-temperature sintering is also used. A sintered ceramic material (non-glass) can also be used.

上述したBaO−Al−SiO系低温焼結セラミック材料は、BaをBaOに換算して4.0〜50.0重量%、AlをAlに換算して2.0〜60.0重量%、およびSiをSiOに換算して4.0〜70.0重量%含有することが好ましい。 The BaO—Al 2 O 3 —SiO 2 -based low-temperature sintered ceramic material described above has a Ba of 4.0 to 50.0 wt% when converted to BaO, and an Al of 2.0 to 2.0 when converted to Al 2 O 3. It is preferable to contain 60.0% by weight and 4.0 to 70.0% by weight of Si in terms of SiO 2 .

BaがBaOに換算して4.0重量%未満か、50.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しにくくなり、Qの低下を招くことがある。AlをAlに換算して2.0重量%未満であると、抗折強度の向上に寄与するAl化合物が十分析出せず、抗折強度を十分に高めることができない。他方、AlがAlに換算して60.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しないため、抗折強度の低下を招くことがある。SiがSiOに換算して4.0重量%未満か、70.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しにくくなり、Qの低下を招くことがある。なお、上述した組成系のBaO−Al−SiO系低温焼結セラミック材料は、クォーツ、クリストバライトのSiO系結晶相のほか、サンボルナイト、セルシアンアルミナの結晶相を析出し得る。 When Ba is less than 4.0% by weight or more than 50.0% by weight in terms of BaO, the sinterability is deteriorated and the sintered body becomes difficult to be sufficiently densified, leading to a decrease in Q. . When Al is less than 2.0% by weight in terms of Al 2 O 3 , the Al compound that contributes to the improvement of the bending strength is not sufficiently precipitated, and the bending strength cannot be sufficiently increased. On the other hand, when Al exceeds 60.0% by weight in terms of Al 2 O 3 , the sinterability is deteriorated and the sintered body is not sufficiently densified, so that the bending strength may be lowered. When Si is less than 4.0% by weight or more than 70.0% by weight in terms of SiO 2 , the sinterability deteriorates and the sintered body becomes difficult to be sufficiently densified, leading to a decrease in Q. is there. In addition, the BaO—Al 2 O 3 —SiO 2 low-temperature sintered ceramic material having the composition system described above can precipitate a crystal phase of sambourite or celsian alumina in addition to the SiO 2 crystal phase of quartz or cristobalite.

なお、BaO−Al−SiO系低温焼結セラミック材料には、1〜30重量%の範囲でBが添加されることが好ましい。これによって、焼結性を向上させ、焼結体をより緻密化することができるからである。 Note that the BaO-Al 2 O 3 -SiO 2 based low-temperature co-fired ceramic material, it is preferred that B 2 O 3 in the range of 1 to 30 wt% is added. Thereby, the sinterability can be improved and the sintered body can be further densified.

以上、BaO−Al−SiO系低温焼結セラミック材料(非ガラス系)について説明したが、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26のためのセラミック材料はこれに限定されるものではない。たとえば、ガラス複合系や結晶化ガラス系の低温焼結セラミック材料であっても、SiO系結晶相を有するものであれば、同様に好適に用いることができる。 The BaO—Al 2 O 3 —SiO 2 low temperature sintered ceramic material (non-glass type) has been described above, but the ceramic material for the inner layer ceramic portion 12, the surface layer ceramic portions 13 and 14, and the side surface ceramic portion 26 is this. It is not limited to. For example, even a glass composite type or crystallized glass type low temperature sintered ceramic material can be suitably used as long as it has a SiO 2 type crystal phase.

多層セラミック基板11において、内層セラミック部12の厚みは50〜1500μm、表層セラミック部13および14の各々の厚みは5〜150μmであることが好ましい。その理由は次のとおりである。   In the multilayer ceramic substrate 11, it is preferable that the thickness of the inner layer ceramic portion 12 is 50 to 1500 μm, and the thickness of each of the surface layer ceramic portions 13 and 14 is 5 to 150 μm. The reason is as follows.

表層セラミック部13および14と内層セラミック部12との界面において熱膨張係数の差による応力が働く。より詳細には、表層セラミック部13および14側では圧縮応力が働き、この圧縮応力は、界面からの距離が大きくなるに従い小さくなる。他方、内層セラミック部12側には引っ張り応力が働き、この引っ張り応力は、界面からの距離が大きくなるに従い小さくなる。これは、距離に従い、応力が緩和されることによる。この距離が150μmを超えると、表面には圧縮応力がほぼ作用しなくなり、その効果がほとんど見られなくなるため、表層セラミック部13および14の各々の厚みは150μm以下であることが好ましい。   Stress due to the difference in thermal expansion coefficient acts at the interface between the surface ceramic parts 13 and 14 and the inner ceramic part 12. More specifically, a compressive stress acts on the surface ceramic parts 13 and 14 side, and this compressive stress decreases as the distance from the interface increases. On the other hand, a tensile stress acts on the inner layer ceramic portion 12 side, and this tensile stress decreases as the distance from the interface increases. This is because the stress is relaxed according to the distance. If this distance exceeds 150 μm, compressive stress almost does not act on the surface and the effect is hardly seen. Therefore, the thickness of each of the surface ceramic portions 13 and 14 is preferably 150 μm or less.

他方、表層セラミック部13および14の各々の厚みが5μm未満になると、引っ張り応力が働いているために強度低下した内層セラミック部12が表面から5μm未満の表面近傍領域に存在することになる。このため、表面近傍の内層セラミック部12から破壊が起こりやすくなり、表層セラミック部13および14に圧縮応力を形成することによって強化した効果が見られなくなる。したがって、表層セラミック部13および14の各々の厚みは5μm以上であることが好ましい。   On the other hand, when the thickness of each of the surface layer ceramic portions 13 and 14 is less than 5 μm, the inner layer ceramic portion 12 whose strength is reduced due to the acting tensile stress exists in the region near the surface less than 5 μm from the surface. For this reason, breakage easily occurs from the inner layer ceramic portion 12 near the surface, and the effect strengthened by forming compressive stress in the surface layer ceramic portions 13 and 14 cannot be seen. Therefore, the thickness of each of the surface ceramic portions 13 and 14 is preferably 5 μm or more.

上述のような多層セラミック基板11は、好ましくは、次のようにして製造される。   The multilayer ceramic substrate 11 as described above is preferably manufactured as follows.

多層セラミック基板11を製造するため、図2に示すような複数の未焼成のセラミック積層体31の集合体である未焼成の集合基板32が作製される。未焼成のセラミック積層体31は、焼成されることによって、多層セラミック基板11となるべきものであって、焼成されたとき、それぞれ、多層セラミック基板11における内層セラミック部12となる未焼成の内層セラミック部33、表層セラミック部13および14となる未焼成の表層セラミック部34および35、ならびに側面セラミック部26となる未焼成の側面セラミック部36を備えている。また、未焼成のセラミック積層体31は、内部導体膜19、表面導体膜20、側面電極22およびビアホール導体23の各々の未焼成状態のものを備えている。   In order to manufacture the multilayer ceramic substrate 11, an unfired aggregate substrate 32 that is an aggregate of a plurality of unfired ceramic laminates 31 as shown in FIG. 2 is produced. The unfired ceramic laminate 31 is to be fired to become the multilayer ceramic substrate 11, and when fired, the unfired inner layer ceramic that becomes the inner ceramic portion 12 in the multilayer ceramic substrate 11, respectively. Part 33, unfired surface ceramic parts 34 and 35 to be surface ceramic parts 13 and 14, and unfired side surface ceramic part 36 to be side ceramic part 26. The unfired ceramic laminate 31 includes the unfired ones of the internal conductor film 19, the surface conductor film 20, the side electrode 22, and the via-hole conductor 23.

集合基板32は、ここから複数のセラミック積層体15または未焼成のセラミック積層体31を取り出すため、1点鎖線で示す分割線37に沿って分割される。   The collective substrate 32 is divided along a dividing line 37 indicated by a one-dot chain line in order to take out the plurality of ceramic laminated bodies 15 or the unfired ceramic laminated bodies 31 therefrom.

前述した側面電極22は、集合基板32において形成されたスルーホール導体を分割線37に沿って分割することによって得られるものである。   The side electrode 22 described above is obtained by dividing the through-hole conductor formed in the collective substrate 32 along the dividing line 37.

未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36は、たとえばBaO−Al−SiO系低温焼結セラミック材料のための原料のように、少なくともSiOを含み、かつ、焼成されたとき、SiO系結晶相を生成する材料を含んでいる。そして、焼成後において、前述したように、表層セラミック部13および14ならびに側面セラミック部26におけるSiO系結晶相の割合は、内層セラミック部12におけるSiO系結晶相の割合よりも少なくなるように、未焼成の表層セラミック部34および35、側面セラミック部36ならびに内層セラミック部33の各組成が選ばれる。 The unfired inner layer ceramic portion 33, the unfired surface ceramic portions 34 and 35, and the unfired side surface ceramic portion 36 are, for example, raw materials for a BaO—Al 2 O 3 —SiO 2 based low temperature sintered ceramic material. , At least SiO 2 , and a material that generates a SiO 2 -based crystal phase when fired. After firing, as described above, the ratio of the SiO 2 crystal phase in the surface ceramic parts 13 and 14 and the side ceramic part 26 is made smaller than the ratio of the SiO 2 crystal phase in the inner ceramic part 12. The compositions of the unfired surface ceramic parts 34 and 35, the side ceramic part 36 and the inner ceramic part 33 are selected.

SiO系結晶相の割合についての上述したような特定的な関係が達成されるようにするため、第1の好ましい実施態様では、未焼成の表層セラミック部34および35ならびに側面セラミック部36に含まれるSiOの割合が、未焼成の内層セラミック部33に含まれるSiOの割合よりも少なくされる。第2の好ましい実施態様では、未焼成の表層セラミック部34および35ならびに側面セラミック部36と未焼成の内層セラミック部33とは互いに実質的に同組成の材料によって形成されており、未焼成の表層セラミック部34および35ならびに側面セラミック部36に含まれる無機材料を作製する際に適用される仮焼温度が、未焼成の内層セラミック部33に含まれる無機材料を作製する際に適用される仮焼温度よりも高くされる。 In order to achieve the specific relationship as described above with respect to the proportion of the SiO 2 based crystal phase, the first preferred embodiment includes the unfired surface ceramic parts 34 and 35 and the side ceramic part 36. the ratio of SiO 2 to be is less than the proportion of SiO 2 contained in the inner ceramic part 33 of the unfired. In the second preferred embodiment, the unfired surface ceramic portions 34 and 35 and the side surface ceramic portion 36 and the unfired inner layer ceramic portion 33 are formed of materials having substantially the same composition, and the unfired surface layer. The calcining temperature applied when the inorganic material contained in the ceramic parts 34 and 35 and the side ceramic part 36 is produced is calcined when the inorganic material contained in the unfired inner layer ceramic part 33 is produced. Higher than the temperature.

未焼成の内層セラミック部33は、焼成されたとき内層部セラミック層16となる内層部セラミックグリーンシート38をもって構成され、未焼成の表層セラミック部34および35は、それぞれ、焼成されたとき表層部セラミック層17および18となる表層部セラミックグリーンシート39および40をもって構成されている。なお、未焼成の集合基板32を作製するため、内層部セラミックグリーンシート38ならびに表層部セラミックグリーンシート39および40が用意され、これらが所定の順序で積層され、次いで圧着されるのが通常であるが、セラミックグリーンシート38〜40の各々に対応する生のセラミック層を厚膜印刷により形成することによって、未焼成の集合基板32を作製するようにしてもよい。   The unfired inner layer ceramic portion 33 is configured with an inner layer ceramic green sheet 38 that becomes the inner layer ceramic layer 16 when fired, and the unfired surface layer ceramic portions 34 and 35 are respectively surface layer ceramic when fired. The surface layer ceramic green sheets 39 and 40 to be the layers 17 and 18 are formed. In order to produce the unfired collective substrate 32, the inner layer ceramic green sheet 38 and the surface layer ceramic green sheets 39 and 40 are usually prepared, laminated in a predetermined order, and then pressed. However, the unfired aggregate substrate 32 may be produced by forming a raw ceramic layer corresponding to each of the ceramic green sheets 38 to 40 by thick film printing.

図2に示すように、内層部セラミックグリーンシート38の特定のものに関連して、未焼成の側面セラミック部36が形成されている。図2に示した実施形態では、未焼成の表層セラミック部35に隣接する内層部セラミックグリーンシート38(A)とこれに隣接する内層部セラミックグリーンシート38(B)に関連して、未焼成の側面セラミック部36が形成されている。   As shown in FIG. 2, an unfired side ceramic part 36 is formed in association with a specific one of the inner layer ceramic green sheets 38. In the embodiment shown in FIG. 2, in connection with the inner layer ceramic green sheet 38 (A) adjacent to the unfired surface ceramic portion 35 and the inner layer ceramic green sheet 38 (B) adjacent thereto, the unfired A side ceramic portion 36 is formed.

図3には、内層部セラミックグリーンシート38(A)の積層前の状態が示されている。積層前において、内層部セラミックグリーンシート38(A)には、貫通孔41が設けられ、貫通孔41内に未焼成の側面セラミック部36となるべきセラミックスラリーが充填される。次いで、未焼成の側面セラミック部36に貫通孔42が設けられ、貫通孔42内に側面電極22となるべき導電性ペーストが充填される。内層部セラミックグリーンシート38(A)には、さらに、内部導体膜19およびビアホール導体23となるべき導電性ペーストが付与されている。   FIG. 3 shows a state before the inner layer ceramic green sheet 38 (A) is stacked. Before lamination, the inner layer ceramic green sheet 38 (A) is provided with a through hole 41, and the through hole 41 is filled with a ceramic slurry to be the unfired side ceramic part 36. Next, a through-hole 42 is provided in the unfired side ceramic part 36, and the through-hole 42 is filled with a conductive paste to be the side electrode 22. The inner layer ceramic green sheet 38 (A) is further provided with a conductive paste to be the inner conductor film 19 and the via-hole conductor 23.

他の内層部セラミックグリーンシート38ならびに表層部セラミックグリーンシート39および40においても、上述のことから容易に類推できるように、必要に応じて、所定の形態で未焼成の側面セラミック部36となるべきセラミックスラリー、導体膜19および20、側面電極22ならびにビアホール導体23となるべき導電性ペーストが付与される。   In the other inner layer ceramic green sheets 38 and the surface layer ceramic green sheets 39 and 40 as well, as can be easily inferred from the above, the unfired side ceramic portions 36 should be formed in a predetermined form as necessary. Conductive paste to be ceramic slurry, conductor films 19 and 20, side electrode 22, and via-hole conductor 23 is applied.

次に、未焼成の集合基板32が焼成される。一例として、導体膜19および20、側面電極22ならびにビアホール導体23の導電成分として銅が用いられ、未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36がBaO−Al−SiO系低温焼結セラミック材料のための原料を含む組成である場合には、還元性雰囲気中において、950〜1040℃の温度で焼成される。この焼成の結果、集合基板32が焼結する。 Next, the unfired aggregate substrate 32 is fired. As an example, copper is used as the conductive component of the conductor films 19 and 20, the side electrode 22, and the via-hole conductor 23, and the unfired inner layer ceramic portion 33, the unfired surface layer ceramic portions 34 and 35, and the unfired side surface ceramic portion 36. Is a composition containing a raw material for a BaO—Al 2 O 3 —SiO 2 -based low-temperature sintered ceramic material, it is fired at a temperature of 950 to 1040 ° C. in a reducing atmosphere. As a result of this firing, the aggregate substrate 32 is sintered.

次に、集合基板32が分割線37に沿って分割され、それによって、図1に示したセラミック積層体15が得られる。前述した焼成工程は、この分割工程の後に実施されてもよい。   Next, the collective substrate 32 is divided along the dividing line 37, whereby the ceramic laminate 15 shown in FIG. 1 is obtained. The firing step described above may be performed after this dividing step.

なお、未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36が焼結する温度では実質的に焼結しないAl等の無機材料を含む、拘束用グリーンシートが用意され、未焼成の集合基板32または分割後の未焼成のセラミック積層体31の少なくとも一方の主面上に拘束用グリーンシートを配置した状態で焼成工程を実施してもよい。この場合、拘束用グリーンシートは、焼成工程において実質的に焼結しないので収縮が生じず、未焼成のセラミック積層体31に対して主面方向での収縮を抑制するように作用する。その結果、得られた焼結後のセラミック積層体15の不所望な変形を抑制し、寸法精度を高めることができるとともに、焼成時において、未焼成の表層セラミック部34および35と未焼成の内層セラミック部33との間で剥がれを生じにくくすることができる。 It includes an inorganic material such as Al 2 O 3 that is not substantially sintered at a temperature at which the unfired inner layer ceramic portion 33, the unfired surface ceramic portions 34 and 35, and the unfired side surface ceramic portion 36 are sintered. A restraining green sheet may be prepared, and the firing step may be performed in a state where the restraining green sheet is disposed on at least one main surface of the unfired aggregate substrate 32 or the unfired ceramic laminate 31 after division. . In this case, the constraining green sheet does not substantially sinter in the firing step and thus does not shrink, and acts on the unfired ceramic laminate 31 to suppress shrinkage in the main surface direction. As a result, undesired deformation of the obtained ceramic laminate 15 after sintering can be suppressed and the dimensional accuracy can be improved, and at the time of firing, the unfired surface ceramic portions 34 and 35 and the unfired inner layer It is possible to make it difficult for the ceramic part 33 to peel off.

図4は、この発明の第2の実施形態による多層セラミック基板11aを示す断面図である。図4は、図1(a)に相当する図であり、図4において、図1(a)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 4 is a sectional view showing a multilayer ceramic substrate 11a according to the second embodiment of the present invention. FIG. 4 is a diagram corresponding to FIG. 1A. In FIG. 4, elements corresponding to those shown in FIG. 1A are denoted by the same reference numerals, and redundant description is omitted.

図4に示した多層セラミック基板11aでは、側面セラミック部26がセラミック積層体15の側面21の全域に沿うように設けられていることを特徴としている。したがって、側面セラミック部26は、2つの表層セラミック部13および14の双方と連接した状態となっている。   The multilayer ceramic substrate 11a shown in FIG. 4 is characterized in that the side ceramic part 26 is provided along the entire side surface 21 of the ceramic laminate 15. Therefore, the side ceramic part 26 is in a state of being connected to both the two surface ceramic parts 13 and 14.

このような多層セラミック基板11aによれば、図1に示した多層セラミック基板11に比べて、側面21での強度をより高くすることができる。   According to such a multilayer ceramic substrate 11a, the strength at the side surface 21 can be made higher than that of the multilayer ceramic substrate 11 shown in FIG.

図5および図6は、この発明の第3の実施形態を説明するためのもので、図5は多層セラミック基板11bを示す断面図であり、図6は、図5に示した多層セラミック基板11bの製造方法を説明するための断面図である。図5および図6において、前述した図1ないし図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図5および図6では、図1等に示した内部導体膜19、表面導体膜20およびビアホール導体23ならびに表面実装型電子部品25の図示が省略されている。   FIGS. 5 and 6 are for explaining a third embodiment of the present invention. FIG. 5 is a sectional view showing the multilayer ceramic substrate 11b. FIG. 6 is a diagram showing the multilayer ceramic substrate 11b shown in FIG. It is sectional drawing for demonstrating this manufacturing method. 5 and 6, elements corresponding to the elements shown in FIGS. 1 to 3 described above are denoted by the same reference numerals, and redundant description is omitted. 5 and 6, illustration of the internal conductor film 19, the surface conductor film 20, the via-hole conductor 23, and the surface-mounted electronic component 25 shown in FIG. 1 and the like is omitted.

図5を参照して、多層セラミック基板11bに備えるセラミック積層体15は、その底面端部において変形が生じている。その結果、表層セラミック部14の一部が側面セラミック部26を構成している。そして、この部分に、表層セラミック部14が側面セラミック部26と連接する状態が得られている。また、底面導体膜45が形成されるが、この底面導体膜45の一部が側面電極22を構成している。そして、この側面電極22の周縁部に接するように側面セラミック部26が位置している。   Referring to FIG. 5, the ceramic laminate 15 provided in the multilayer ceramic substrate 11b is deformed at the bottom end portion. As a result, a part of the surface ceramic part 14 constitutes the side ceramic part 26. In this portion, a state in which the surface ceramic portion 14 is connected to the side ceramic portion 26 is obtained. A bottom conductor film 45 is formed, and a part of the bottom conductor film 45 constitutes the side electrode 22. And the side ceramic part 26 is located so that the peripheral part of this side electrode 22 may be touched.

上述のような多層セラミック基板11bは、好ましくは、次のようにして製造される。   The multilayer ceramic substrate 11b as described above is preferably manufactured as follows.

図6(1)に示すような複数のセラミック積層体15のための複数の未焼成のセラミック積層体31の集合体である未焼成の集合基板32が用意される。未焼成のセラミック積層体31は、焼成されたとき内層セラミック部12となる未焼成の内層セラミック部33と、焼成されたとき表層セラミック部13および14となる未焼成の表層セラミック部34および35とを積層した構造を有している。   An unfired aggregate substrate 32 that is an aggregate of a plurality of unfired ceramic laminates 31 for the plurality of ceramic laminates 15 as shown in FIG. The unfired ceramic laminate 31 includes an unfired inner layer ceramic part 33 that becomes the inner layer ceramic part 12 when fired, and unfired surface layer ceramic parts 34 and 35 that become the surface layer ceramic parts 13 and 14 when fired. Has a laminated structure.

集合基板32は、分割線37に沿って分割されることにより、複数のセラミック積層体15または未焼成のセラミック積層体31が取り出される。集合基板32には、各分割線37を跨ぐように、底面導体膜45が導電性ペーストによって形成されている。   The aggregate substrate 32 is divided along the dividing line 37, whereby the plurality of ceramic laminates 15 or the unfired ceramic laminate 31 are taken out. A bottom conductor film 45 is formed of a conductive paste on the aggregate substrate 32 so as to straddle the dividing lines 37.

他方、同じく図6(1)に示すように、分割線37の位置に対応するように位置合わせされた突起物46が形成されたプレス型47が用意される。   On the other hand, as shown in FIG. 6 (1), a press die 47 in which a protrusion 46 aligned so as to correspond to the position of the dividing line 37 is prepared.

次に、矢印48および49で示すように、未焼成の集合基板32とプレス型47とが互いに近づけられる。このとき、突起物46は、未焼成の表層セラミック部35に外方から押し込まれる。その結果、図6(2)に示すように、未焼成の表層セラミック部35の分割線37の位置にある一部が内方へ変形し、未焼成の表層セラミック部35の一部をもって、焼成されたとき側面セラミック部26となる未焼成の側面セラミック部36が形成される。   Next, as shown by arrows 48 and 49, the unfired aggregate substrate 32 and the press die 47 are brought close to each other. At this time, the protrusion 46 is pushed into the unfired surface ceramic part 35 from the outside. As a result, as shown in FIG. 6 (2), a part of the unfired surface ceramic part 35 at the dividing line 37 is deformed inward, and a part of the unfired surface ceramic part 35 is fired. As a result, an unfired side ceramic part 36 which becomes the side ceramic part 26 is formed.

上述の未焼成の表層セラミック部35の変形に伴われて、底面導体膜45も変形し、底面導体膜45の一部によって、側面電極22が形成される。   Along with the deformation of the unfired surface ceramic portion 35, the bottom conductor film 45 is also deformed, and the side electrode 22 is formed by a part of the bottom conductor film 45.

次に、未焼成の集合基板32が焼成される。その結果、集合基板32が焼結する。   Next, the unfired aggregate substrate 32 is fired. As a result, the aggregate substrate 32 is sintered.

次に、集合基板32が分割線37に沿って分割され、それによって、図5に示したセラミック積層体15が得られる。この分割工程において、表層セラミック部14の内方へ変形した部分は、分割を容易にするように作用する。なお、焼成工程は、分割工程の後に実施されてもよい。   Next, the aggregate substrate 32 is divided along the dividing line 37, thereby obtaining the ceramic laminate 15 shown in FIG. 5. In this dividing step, the portion deformed inward of the surface ceramic portion 14 acts to facilitate the division. In addition, a baking process may be implemented after a division | segmentation process.

図7、図8、図9および図10は、この発明の第4、第5、第6および第7の実施形態による多層セラミック基板11c、11d、11eおよび11fをそれぞれ示す断面図である。図7ないし図10において、図1(a)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図7ないし図10においても、図1に示した導体膜19および20ならびにビアホール導体23に相当する要素については図示が省略されている。   7, 8, 9 and 10 are cross-sectional views showing multilayer ceramic substrates 11c, 11d, 11e and 11f according to the fourth, fifth, sixth and seventh embodiments of the present invention, respectively. 7 to 10, elements corresponding to those shown in FIG. 1A are denoted by the same reference numerals, and redundant description is omitted. 7 to 10, elements corresponding to the conductor films 19 and 20 and the via-hole conductor 23 shown in FIG. 1 are not shown.

図7に示した多層セラミック基板11cは、好ましくは、次のようにして製造される。   The multilayer ceramic substrate 11c shown in FIG. 7 is preferably manufactured as follows.

まず、焼成されたとき、表装セラミック部13および14となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部12となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体が作製される。   First, an unsintered structure having a laminated structure in which an unsintered surface ceramic part that becomes the outer ceramic parts 13 and 14 when fired and an unfired inner layer ceramic part that becomes the inner ceramic part 12 when fired are laminated. A ceramic laminate is produced.

次いで、未焼成のセラミック積層体の側面の全域に、焼成されたとき側面セラミック部26となる未焼成の側面セラミック部を付与するため、所定の組成のセラミックスラリーが塗布される。   Next, a ceramic slurry having a predetermined composition is applied to the entire side surface of the unfired ceramic laminate to provide an unfired side ceramic portion that becomes the side ceramic portion 26 when fired.

次に、未焼成の側面セラミック部が付与された未焼成のセラミック積層体が焼成される。そして、側面電極22が、セラミック積層体15の側面から底面へと延びるように、導電性ペーストの塗布および焼き付けによって形成される。   Next, the unfired ceramic laminate provided with the unfired side ceramic portion is fired. Then, the side electrode 22 is formed by applying and baking a conductive paste so as to extend from the side surface to the bottom surface of the ceramic laminate 15.

次に、図8に示した多層セラミック基板11dは、図7に示した多層セラミック基板11cと比較して、側面セラミック部26がセラミック積層体15の側面21の一部に沿って形成されていることを特徴としている。   Next, in the multilayer ceramic substrate 11d shown in FIG. 8, the side surface ceramic portion 26 is formed along a part of the side surface 21 of the ceramic laminate 15 as compared with the multilayer ceramic substrate 11c shown in FIG. It is characterized by that.

次に、図9に示した多層セラミック基板11eは、図7に示した多層セラミック基板11cと比較して、側面電極22に代えて、底面導体膜52が形成されることを特徴としている。多層セラミック基板11eがマザー基板上に実装されるとき、底面導体膜52がマザー基板側の導電ランドと電気的に接続される。   Next, the multilayer ceramic substrate 11e shown in FIG. 9 is characterized in that a bottom surface conductor film 52 is formed instead of the side electrode 22 as compared with the multilayer ceramic substrate 11c shown in FIG. When the multilayer ceramic substrate 11e is mounted on the mother substrate, the bottom conductor film 52 is electrically connected to the conductive land on the mother substrate side.

次に、図10に示した多層セラミック基板11fは、キャビティ55を備えることを特徴としている。キャビティ55は、多層セラミック基板11cが実装されるマザー基板24側に開口を向けている。また、キャビティ55の周囲の土手部56に底面導体膜57が形成され、底面導体膜57がマザー基板24側の導電ランドと電気的に接続される。   Next, the multilayer ceramic substrate 11 f shown in FIG. 10 is characterized by including a cavity 55. The cavity 55 has an opening directed toward the mother substrate 24 on which the multilayer ceramic substrate 11c is mounted. A bottom conductor film 57 is formed on the bank 56 around the cavity 55, and the bottom conductor film 57 is electrically connected to the conductive land on the mother substrate 24 side.

このような多層セラミック基板11fにおいて、側面セラミック部26が、表層セラミック部14と連接した状態で設けられる。図10では、側面セラミック部26が土手部56にのみ設けられたが、さらに上面側の表層セラミック部13に連接するように設けられてもよい。   In such a multilayer ceramic substrate 11 f, the side ceramic part 26 is provided in a state of being connected to the surface ceramic part 14. In FIG. 10, the side ceramic portion 26 is provided only on the bank portion 56, but may be further provided so as to be connected to the surface ceramic portion 13 on the upper surface side.

図10に示した側面セラミック部26は、図2を参照して説明した方法と実質的に同様の方法によって設けられるものであるが、図6を参照して説明した方法と実質的に同様の方法あるいは図7を参照して説明した方法と実質的に同様の方法によって設けられてもよい。   The side ceramic portion 26 shown in FIG. 10 is provided by a method substantially similar to the method described with reference to FIG. 2, but is substantially the same as the method described with reference to FIG. It may be provided by a method or a method substantially similar to the method described with reference to FIG.

この発明の第1の実施形態による多層セラミック基板11を示すもので、(a)は正面方向から示した断面図であり、(b)は(a)の線B−Bに沿う断面図である。1 shows a multilayer ceramic substrate 11 according to a first embodiment of the present invention, in which (a) is a sectional view taken from the front direction, and (b) is a sectional view taken along line BB in (a). . 図1に示した多層セラミック基板11の製造の途中で作製される未焼成の集合基板32を示す断面図である。FIG. 2 is a cross-sectional view showing an unfired collective substrate 32 produced in the middle of manufacturing the multilayer ceramic substrate 11 shown in FIG. 1. 図2に示した内層部セラミックグリーンシート38(A)の積層前の状態を単独で示す断面図である。It is sectional drawing which shows independently the state before lamination | stacking of the inner-layer part ceramic green sheet 38 (A) shown in FIG. この発明の第2の実施形態による多層セラミック基板11aを示す断面図である。It is sectional drawing which shows the multilayer ceramic substrate 11a by 2nd Embodiment of this invention. この発明の第3の実施形態による多層セラミック基板11bを示す断面図である。It is sectional drawing which shows the multilayer ceramic substrate 11b by 3rd Embodiment of this invention. 図5に示した多層セラミック基板11bの製造方法を説明するためのもので、未焼成の集合基板32を示す断面図である。FIG. 6 is a cross-sectional view showing an unfired aggregate substrate 32 for explaining a method of manufacturing the multilayer ceramic substrate 11b shown in FIG. この発明の第4の実施形態による多層セラミック基板11cを示す断面図である。It is sectional drawing which shows the multilayer ceramic substrate 11c by 4th Embodiment of this invention. この発明の第5の実施形態による多層セラミック基板11dを示す断面図である。It is sectional drawing which shows the multilayer ceramic substrate 11d by 5th Embodiment of this invention. この発明の第6の実施形態による多層セラミック基板11eを示す断面図である。It is sectional drawing which shows the multilayer ceramic substrate 11e by 6th Embodiment of this invention. この発明の第7の実施形態による多層セラミック基板11fを示す断面図である。It is sectional drawing which shows the multilayer ceramic substrate 11f by 7th Embodiment of this invention. この発明にとって興味ある従来の多層セラミック基板1を示す断面図である。It is sectional drawing which shows the conventional multilayer ceramic substrate 1 interesting for this invention.

符号の説明Explanation of symbols

11,11a〜11f 多層セラミック基板
12 内層セラミック部
13,14 表層セラミック部
15 セラミック積層体、
21 側面
22 側面電極
24 マザー基板
25 表面実装型電子部品
26 側面セラミック部
31 未焼成のセラミック積層体
32 集合基板
33 未焼成の内層セラミック部
34,35 未焼成の表層セラミック部
36 未焼成の側面セラミック部
37 分割線
46 突起物
11, 11a to 11f Multilayer ceramic substrate 12 Inner layer ceramic part 13, 14 Surface layer ceramic part 15 Ceramic laminate,
DESCRIPTION OF SYMBOLS 21 Side surface 22 Side surface electrode 24 Mother board 25 Surface mount type electronic component 26 Side surface ceramic part 31 Unbaked ceramic laminated body 32 Collective substrate 33 Unfired inner layer ceramic part 34,35 Unfired surface layer ceramic part 36 Unfired side surface ceramic Part 37 Dividing line 46 Projection

Claims (9)

第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ少なくとも一方の前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板。   A ceramic laminated body having a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface ceramic parts having a first thermal expansion coefficient And having a third thermal expansion coefficient smaller than the second thermal expansion coefficient along at least a part of a side surface extending in the stacking direction of the ceramic laminate and connected to at least one of the surface ceramic layers. A multilayer ceramic substrate provided with a side ceramic part. 前記第3の熱膨張係数は、前記第1の熱膨張係数と実質的に同等か、前記第1の熱膨張係数より大きい、請求項1に記載の多層セラミック基板。   2. The multilayer ceramic substrate according to claim 1, wherein the third thermal expansion coefficient is substantially equal to or greater than the first thermal expansion coefficient. 2つの前記表層セラミック部のうち、実装に際してマザー基板側に位置する前記表層セラミック部のみが前記側面セラミック部と連接している、請求項1または2に記載の多層セラミック基板。   3. The multilayer ceramic substrate according to claim 1, wherein, of the two surface layer ceramic portions, only the surface layer ceramic portion located on the mother substrate side in mounting is connected to the side surface ceramic portion. 前記セラミック積層体の側面に沿って形成される側面電極をさらに備え、前記側面電極の周縁部の少なくとも一部に接するように前記側面セラミック部が設けられている、請求項1ないし3のいずれかに記載の多層セラミック基板。   The side ceramic part is further provided with the side electrode formed along the side surface of the said ceramic laminated body, The said side ceramic part is provided so that at least one part of the peripheral part of the said side electrode may be contact | connected. A multilayer ceramic substrate as described in 1. 前記表層セラミック部、前記内層セラミック部および前記側面セラミック部は、低温焼結セラミックからなり、さらに、前記表層セラミック部および/または前記内層セラミック部に関連して設けられかつ銀または銅を主成分とする、導体パターンを備える、請求項1ないし4のいずれかに記載の多層セラミック基板。   The surface layer ceramic part, the inner layer ceramic part, and the side surface ceramic part are made of a low-temperature sintered ceramic, and are provided in association with the surface layer ceramic part and / or the inner layer ceramic part and contain silver or copper as a main component. The multilayer ceramic substrate according to any one of claims 1 to 4, further comprising a conductor pattern. 前記セラミック積層体の、実装に際してマザー基板側とは反対側の面に搭載される、表面実装型電子部品をさらに備える、請求項1ないし5のいずれかに記載の多層セラミック基板。   The multilayer ceramic substrate according to any one of claims 1 to 5, further comprising a surface-mounted electronic component that is mounted on a surface opposite to the mother substrate when the ceramic laminate is mounted. 第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板を製造する方法であって、
焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有するとともに、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部をその一部に有する、複数の未焼成のセラミック積層体の集合体である未焼成の集合基板を作製する工程と、
前記未焼成の集合基板を焼成する工程と、
前記側面セラミック部が側面に露出するように、前記集合基板を分割する工程と
を備える、多層セラミック基板の製造方法。
A ceramic laminated body having a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface ceramic parts having a first thermal expansion coefficient And a side ceramic part having a third thermal expansion coefficient smaller than the second thermal expansion coefficient along at least a part of a side surface extending in the stacking direction of the ceramic laminate and connected to the surface ceramic part A method for producing a multilayer ceramic substrate, comprising:
It has a laminated structure in which an unfired surface layer ceramic part that becomes the surface layer ceramic part when fired and an unfired inner layer ceramic part that becomes the inner layer ceramic part when fired, and the side surface when fired A step of producing an unfired aggregate substrate, which is an aggregate of a plurality of unfired ceramic laminates, having an unfired side ceramic part to be a ceramic part in a part thereof;
Firing the unfired aggregate substrate;
Dividing the aggregate substrate so that the side ceramic portion is exposed on the side surface.
第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板を製造する方法であって、
焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、
前記未焼成の表層セラミック部に外方から突起物を押し込むことによって、前記未焼成の表層セラミック部の一部を内方へ変形させ、前記未焼成の表層セラミック部の一部をもって、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部を形成する工程と、
前記未焼成のセラミック積層体を焼成する工程と
を備える、多層セラミック基板の製造方法。
A ceramic laminated body having a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface ceramic parts having a first thermal expansion coefficient And a side ceramic part having a third thermal expansion coefficient smaller than the second thermal expansion coefficient along at least a part of a side surface extending in the stacking direction of the ceramic laminate and connected to the surface ceramic part A method for producing a multilayer ceramic substrate, comprising:
An unfired ceramic laminate having a laminated structure in which an unfired surface ceramic part that becomes the surface ceramic part when fired and an unfired inner ceramic part that becomes the inner ceramic part when fired are laminated A manufacturing process;
A part of the unfired surface ceramic part was deformed inward by pushing protrusions from outside into the unfired surface layer ceramic part, and was fired with a part of the unfired surface layer ceramic part. Sometimes forming an unfired side ceramic part to be the side ceramic part;
And a step of firing the unfired ceramic laminate.
第1の熱膨張係数を持つ2つの表層セラミック部の間に、前記第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備え、前記セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ前記表層セラミック部と連接した状態で、前記第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられている、多層セラミック基板を製造する方法であって、
焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、
前記未焼成のセラミック積層体の側面の少なくとも一部に、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部を付与する工程と、
前記未焼成の側面セラミック部が付与された前記未焼成のセラミック積層体を焼成する工程と
を備える、多層セラミック基板の製造方法。
A ceramic laminated body having a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface ceramic parts having a first thermal expansion coefficient And a side ceramic part having a third thermal expansion coefficient smaller than the second thermal expansion coefficient along at least a part of a side surface extending in the stacking direction of the ceramic laminate and connected to the surface ceramic part A method for producing a multilayer ceramic substrate, comprising:
An unfired ceramic laminate having a laminated structure in which an unfired surface ceramic part that becomes the surface ceramic part when fired and an unfired inner ceramic part that becomes the inner ceramic part when fired are laminated A manufacturing process;
Providing at least a part of the side surface of the unfired ceramic laminate with an unfired side surface ceramic portion that becomes the side surface ceramic portion when fired;
And a step of firing the unfired ceramic laminate provided with the unfired side ceramic portion.
JP2006257150A 2006-09-22 2006-09-22 Multilayer ceramic substrate and manufacturing method thereof Expired - Fee Related JP4788544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006257150A JP4788544B2 (en) 2006-09-22 2006-09-22 Multilayer ceramic substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006257150A JP4788544B2 (en) 2006-09-22 2006-09-22 Multilayer ceramic substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008078454A true JP2008078454A (en) 2008-04-03
JP4788544B2 JP4788544B2 (en) 2011-10-05

Family

ID=39350198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006257150A Expired - Fee Related JP4788544B2 (en) 2006-09-22 2006-09-22 Multilayer ceramic substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4788544B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238854A (en) * 2010-05-12 2011-11-24 Ngk Spark Plug Co Ltd Method for manufacturing multilayer ceramic wiring board
WO2017096167A1 (en) * 2015-12-02 2017-06-08 Multek Technologies Limited Pcb hybrid redistribution layer
US9736947B1 (en) 2013-12-16 2017-08-15 Multek Technologies, Ltd. Nano-copper via fill for enhanced thermal conductivity of plated through-hole via
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US10645807B1 (en) 2013-08-27 2020-05-05 Flextronics Ap, Llc. Component attach on metal woven mesh
US10772220B2 (en) 2016-02-17 2020-09-08 Multek Technologies Limited Dummy core restrict resin process and structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238854A (en) * 2010-05-12 2011-11-24 Ngk Spark Plug Co Ltd Method for manufacturing multilayer ceramic wiring board
US10645807B1 (en) 2013-08-27 2020-05-05 Flextronics Ap, Llc. Component attach on metal woven mesh
US9736947B1 (en) 2013-12-16 2017-08-15 Multek Technologies, Ltd. Nano-copper via fill for enhanced thermal conductivity of plated through-hole via
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
WO2017096167A1 (en) * 2015-12-02 2017-06-08 Multek Technologies Limited Pcb hybrid redistribution layer
US10009992B2 (en) 2015-12-02 2018-06-26 Multek Technologies Limited PCB hybrid redistribution layer
US10772220B2 (en) 2016-02-17 2020-09-08 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI

Also Published As

Publication number Publication date
JP4788544B2 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4788544B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP4793447B2 (en) Multilayer ceramic substrate, method for manufacturing the same, and electronic component
KR102093157B1 (en) Multi-layer ceramic substrate
JP5182367B2 (en) Multilayer ceramic substrate and manufacturing method thereof
WO2013058351A1 (en) Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate
WO2011148678A1 (en) Lc co-sintered substrate and method for producing same
WO2014156393A1 (en) Insulating ceramic paste, ceramic electronic component and method for producing same
JP2009196885A (en) Low temperature co-fired ceramic substrate having diffusion barrier layer and method of manufacturing the same
JP2006216709A (en) Multilayered wiring board with built-in multilayered electronic component, and multilayered electronic component
JP2004200679A (en) Manufacturing method for multilayer circuit substrate
JP2008159726A (en) Multilayer wiring substrate
JP2004259898A (en) Multilayer circuit board and method of manufacturing the same
JP2012004422A (en) Ceramic multilayer substrate
KR100992273B1 (en) Multilayer ceramic substrate
JP4339139B2 (en) Ceramic wiring board
KR100992238B1 (en) Manufacturing method of non-shirinkage ceramic substrate
JP2004235374A (en) Capacitor-incorporated substrate and chip type capacitor
JP4466863B2 (en) Multilayer ceramic substrate
JP2007201276A (en) Wiring board
JP2006181738A (en) Ceramic laminate
KR101069952B1 (en) Low Temperature Co-fired Ceramic Substrate and manufacturing method thereof
JP5046099B2 (en) Manufacturing method of multilayer ceramic substrate
JP2005191129A (en) Ceramic multilayer composite substrate
JP6336841B2 (en) Wiring board
JP2007095727A (en) Ceramic substrate and electron device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4788544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees