JP2008078454A - Multilayer ceramic substrate and manufacturing method therefor - Google Patents
Multilayer ceramic substrate and manufacturing method therefor Download PDFInfo
- Publication number
- JP2008078454A JP2008078454A JP2006257150A JP2006257150A JP2008078454A JP 2008078454 A JP2008078454 A JP 2008078454A JP 2006257150 A JP2006257150 A JP 2006257150A JP 2006257150 A JP2006257150 A JP 2006257150A JP 2008078454 A JP2008078454 A JP 2008078454A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- unfired
- thermal expansion
- expansion coefficient
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は、多層セラミック基板およびその製造方法に関するもので、特に、表層セラミック部と内層セラミック部との間で熱膨張係数の差を設けて高強度化を図った多層セラミック基板およびその製造方法に関するものである。 The present invention relates to a multilayer ceramic substrate and a method for manufacturing the same, and more particularly, to a multilayer ceramic substrate and a method for manufacturing the same, in which a difference in thermal expansion coefficient is provided between a surface layer ceramic portion and an inner layer ceramic portion to increase strength. Is.
この発明にとって興味ある多層セラミック基板が、たとえば特開平6−29664号公報(特許文献1)に記載されている。特許文献1には、図11に示すように、ガラスと残部が結晶質とからなる低温焼成多層セラミック基板1であって、その最外層2の熱膨張係数を内層3の熱膨張係数より小さくし、かつ表裏の最外層2の厚みの合計を内層3の厚みより小さくしたものが記載されている。このような構成を採用することにより、焼成後の冷却過程において、表裏の最外層2に圧縮応力が生じるため、多層セラミック基板1の抗折強度が向上するとされている。
A multilayer ceramic substrate that is of interest to the present invention is described, for example, in JP-A-6-29664 (Patent Document 1). In
しかしながら、多層セラミック基板1の積層方向に延びる側面4に関しては、特に強度の向上が図られていない。より具体的には、多層セラミック基板1の側面4には、互いに熱膨張係数が異なり、それゆえ、互いに異なる材料からなる最外層2と内層3との界面5が露出しており、この界面5は、クラック等の破壊の起点になりやすい。
However, the strength of the side surface 4 extending in the stacking direction of the multilayer
特に、側面4上において、上記界面5を跨ぐように、側面電極6が形成されている場合、多層セラミック基板1がプリント配線基板等のマザー基板7(想像線で示す。)上に実装された状態において、落下や撓みなどの衝撃、あるいは熱応力に耐えられず、側面電極6が剥離したり、側面電極6近傍から多層セラミック基板1が破壊したりすることがある。
そこで、この発明の目的は、上述したような問題を解決し得る多層セラミック基板を提供しようとすることである。 Therefore, an object of the present invention is to provide a multilayer ceramic substrate that can solve the above-described problems.
この発明の他の目的は、上述した多層セラミック基板を製造するための好ましい方法を提供しようとすることである。 Another object of the present invention is to provide a preferred method for producing the multilayer ceramic substrate described above.
この発明は、第1の熱膨張係数を持つ2つの表層セラミック部の間に、第1の熱膨張係数より大きな第2の熱膨張係数を持つ内層セラミック部を挟んで積層した積層構造を有する、セラミック積層体を備える、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、セラミック積層体の積層方向に延びる側面の少なくとも一部に沿いかつ少なくとも一方の表層セラミック部と連接した状態で、第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられていることを特徴としている。 This invention has a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface layer ceramic parts having a first thermal expansion coefficient. Firstly directed to a multilayer ceramic substrate having a ceramic laminate, and in order to solve the above technical problem, at least one surface ceramic portion along at least a part of a side surface extending in the laminating direction of the ceramic laminate A side ceramic portion having a third thermal expansion coefficient smaller than the second thermal expansion coefficient in a state of being connected to each other is provided.
側面セラミック部が有する第3の熱膨張係数は、表層セラミック部が有する第1の熱膨張係数と実質的に同等であることが好ましい。なお、第3の熱膨張係数と第1の熱膨張係数とが同等でない場合には、第3の熱膨張係数は第1の熱膨張係数より大きいことが好ましい。 It is preferable that the third thermal expansion coefficient of the side ceramic part is substantially equal to the first thermal expansion coefficient of the surface ceramic part. In addition, when the third thermal expansion coefficient and the first thermal expansion coefficient are not equivalent, the third thermal expansion coefficient is preferably larger than the first thermal expansion coefficient.
この発明に係る多層セラミック基板において、2つの表層セラミック部のうち、実装に際してマザー基板側に位置する表層セラミック部のみが側面セラミック部と連接していれば十分である。 In the multilayer ceramic substrate according to the present invention, it is sufficient that, of the two surface ceramic portions, only the surface layer ceramic portion located on the mother substrate side in mounting is connected to the side ceramic portion.
この発明に係る多層セラミック基板が、セラミック積層体の側面に沿って形成される側面電極をさらに備える場合、側面電極の周縁部の少なくとも一部に接するように側面セラミック部が設けられていることが好ましい。 When the multilayer ceramic substrate according to the present invention further includes a side electrode formed along the side surface of the ceramic laminate, the side ceramic portion may be provided so as to be in contact with at least a part of the peripheral portion of the side electrode. preferable.
表層セラミック部、内層セラミック部および側面セラミック部は、低温焼結セラミックからなることが好ましい。この場合、この発明に係る多層セラミック基板が、表層セラミック部および/または内層セラミック部に関連して設けられる導体パターンを備えているとき、導体パターンは銀または銅を主成分とすることが好ましい。 It is preferable that the surface layer ceramic portion, the inner layer ceramic portion and the side surface ceramic portion are made of a low temperature sintered ceramic. In this case, when the multilayer ceramic substrate according to the present invention includes a conductor pattern provided in association with the surface layer ceramic portion and / or the inner layer ceramic portion, the conductor pattern preferably contains silver or copper as a main component.
この発明に係る多層セラミック基板は、セラミック積層体の、実装に際してマザー基板側とは反対側の面に搭載される、表面実装型電子部品をさらに備えていてもよい。 The multilayer ceramic substrate according to the present invention may further include a surface-mounted electronic component that is mounted on the surface of the ceramic laminate that is opposite to the mother substrate during mounting.
この発明は、上述したような多層セラミック基板を製造する方法にも向けられる。 The present invention is also directed to a method of manufacturing a multilayer ceramic substrate as described above.
この発明に係る多層セラミック基板の製造方法は、第1の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した構造を有するとともに、焼成されたとき側面セラミック部となる未焼成の側面セラミック部をその一部に有する、複数の未焼成のセラミック積層体の集合体である未焼成の集合基板を作製する工程と、未焼成の集合基板を焼成する工程と、セラミック部が側面に露出するように、集合基板を分割する工程とを備えることを特徴としている。ここで、上記焼成工程と上記分割工程とはいずれが先に実施されてもよい。 According to a first preferred embodiment of the method for producing a multilayer ceramic substrate according to the present invention, an unfired surface ceramic part that becomes a surface ceramic part when fired and an unfired inner layer that becomes an inner ceramic part when fired A non-sintered assembly that is an aggregate of a plurality of unsintered ceramic laminates having a structure in which ceramic parts are laminated and an unsintered side ceramic part that becomes a side ceramic part when fired. The method includes a step of manufacturing a substrate, a step of firing an unfired aggregate substrate, and a step of dividing the aggregate substrate so that the ceramic portion is exposed to the side surface. Here, either the firing step or the dividing step may be performed first.
第2の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、未焼成の表層セラミック部に外方から突起物を押し込むことによって、未焼成の表層セラミック部の一部を内方へ変形させ、未焼成の表層セラミック部の一部をもって、焼成されたとき側面セラミック部となる未焼成の側面セラミック部を形成する工程と、未焼成のセラミック積層体を焼成する工程とを備えることを特徴としている。 In a second preferred embodiment, an unfired surface layer ceramic part that becomes a surface layer ceramic part when fired and an unfired inner layer ceramic part that becomes an inner layer ceramic part when fired are laminated. A step of producing a fired ceramic laminate, and by pressing protrusions from the outside into the unfired surface layer ceramic part, a part of the unfired surface layer ceramic part is deformed inward, and the unfired surface layer ceramic part A step of forming an unfired side surface ceramic portion that becomes a side surface ceramic portion when fired, and a step of firing an unfired ceramic laminate.
第3の好ましい実施態様では、焼成されたとき表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、未焼成のセラミック積層体の側面の少なくとも一部に、焼成されたとき側面セラミック部となる未焼成の側面セラミック部を付与する工程と、未焼成の側面セラミック部が付与された未焼成のセラミック積層体を焼成する工程とを備えることを特徴としている。 In a third preferred embodiment, an unfired surface layer ceramic part that becomes a surface layer ceramic part when fired and an unfired inner layer ceramic part that becomes an inner layer ceramic part when fired are laminated. A step of producing a fired ceramic laminate, a step of imparting an unfired side ceramic portion that becomes a side ceramic portion when fired to at least a part of a side surface of the unfired ceramic laminate, and an unfired side surface And a step of firing the unfired ceramic laminate provided with the ceramic portion.
この発明に係る多層セラミック基板によれば、表層セラミック部が有する第1の熱膨張係数が、内層セラミック部が有する第2の熱膨張係数より小さくされるので、焼成後の冷却過程で表層セラミック部に圧縮応力を発生させることができ、その結果、多層セラミック基板の抗折強度を高めることができるばかりでなく、セラミック積層体の側面にも、少なくとも一方の表層セラミック部と連接した状態で、内層セラミック部が有する第2の熱膨張係数より小さな第3の熱膨張係数を持つ側面セラミック部が設けられているので、側面を起点とするクラック等の破壊を生じさせにくくすることができる。 According to the multilayer ceramic substrate according to the present invention, the first thermal expansion coefficient of the surface ceramic part is made smaller than the second thermal expansion coefficient of the inner ceramic part, so that the surface ceramic part is cooled in the cooling process after firing. In addition to increasing the bending strength of the multilayer ceramic substrate, the inner layer is also connected to at least one surface ceramic portion on the side surface of the ceramic laminate. Since the side ceramic part having the third thermal expansion coefficient smaller than the second thermal expansion coefficient of the ceramic part is provided, it is possible to make it difficult to cause a crack such as a crack starting from the side.
したがって、この発明に係る多層セラミック基板がマザー基板上に実装された状態において、落下や撓みなどの衝撃、あるいは熱応力が加わっても、これらに十分耐え得る強度を多層セラミック基板に対して与えることができる。 Therefore, when the multilayer ceramic substrate according to the present invention is mounted on the mother substrate, even if an impact such as dropping or bending, or thermal stress is applied, the multilayer ceramic substrate has sufficient strength to withstand these. Can do.
上述したように、多層セラミック基板がマザー基板上に実装される場合、側面セラミック部は、マザー基板側に位置する表層セラミック部のみと連接していれば、その効果を十分に発揮することができる。 As described above, when the multilayer ceramic substrate is mounted on the mother substrate, if the side ceramic portion is connected only to the surface ceramic portion located on the mother substrate side, the effect can be sufficiently exerted. .
多層セラミック基板が側面電極を備える場合、側面電極の周縁部の少なくとも一部に接するように側面セラミック部が設けられていると、側面電極の周縁部での強度が向上し、結果として、側面電極の剥離が生じにくくなる。 When the multilayer ceramic substrate includes a side electrode, if the side ceramic part is provided so as to be in contact with at least a part of the peripheral part of the side electrode, the strength at the peripheral part of the side electrode is improved. Is less likely to occur.
表層セラミック部、内層セラミック部および側面セラミック部が、低温焼結セラミックからなるとき、導体パターンの主成分として、銀または銅を用いても、セラミック積層体を焼結させるための焼成と同時焼成が可能であるとともに、導体パターンの電気抵抗を低くすることができ、導体パターンの電気抵抗に起因する損失を低減することができる。 When the surface ceramic part, inner layer ceramic part, and side ceramic part are made of low-temperature sintered ceramic, firing and co-firing to sinter the ceramic laminate are possible even if silver or copper is used as the main component of the conductor pattern. In addition, it is possible to reduce the electrical resistance of the conductor pattern and to reduce the loss due to the electrical resistance of the conductor pattern.
この発明に係る多層セラミック基板の製造方法についての第1の実施態様によれば、複数のセラミック積層体の集合体である集合基板の状態で製造工程を進めることができるので、能率的に多層セラミック基板を製造することができる。 According to the first embodiment of the method for manufacturing a multilayer ceramic substrate according to the present invention, the manufacturing process can be carried out in the state of an aggregate substrate that is an aggregate of a plurality of ceramic laminates. A substrate can be manufactured.
この発明に係る多層セラミック基板の製造方法についての第2の実施態様によれば、未焼成の表層セラミック部の一部を変形させることによって、側面セラミック部が形成されるので、側面セラミック部の形成のための工程を簡易化することができる。また、第2の実施態様によっても、第1の実施態様の場合と同様、複数のセラミック積層体の集合体である集合基板の状態で、多層セラミック基板を製造するための工程を進めることができる。 According to the second embodiment of the method for manufacturing a multilayer ceramic substrate according to the present invention, the side ceramic part is formed by deforming a part of the unfired surface layer ceramic part. Can be simplified. Also, according to the second embodiment, as in the case of the first embodiment, a process for manufacturing a multilayer ceramic substrate can be performed in a state of an aggregate substrate that is an aggregate of a plurality of ceramic laminates. .
この発明に係る多層セラミック基板の製造方法についての第3の実施態様によれば、未焼成のセラミック積層体を得た後、この未焼成のセラミック積層体の側面に未焼成の側面セラミック部を付与するようにしているので、側面セラミック部を備えない多層セラミック基板の製造方法を大幅に変更することなく、側面セラミック部を備える多層セラミック基板を製造することができる。 According to the third embodiment of the method for manufacturing a multilayer ceramic substrate according to the present invention, after obtaining an unfired ceramic laminate, an unfired side ceramic portion is imparted to the side surface of the unfired ceramic laminate. Thus, the multilayer ceramic substrate having the side ceramic portion can be manufactured without significantly changing the method for manufacturing the multilayer ceramic substrate having no side ceramic portion.
図1ないし図3は、この発明の第1の実施形態を説明するためのものである。図1(a)は多層セラミック基板11を示す断面図であり、図1(b)は、図1(a)の線B−Bに沿う断面図である。図2および図3は、図1に示した多層セラミック基板11の製造方法を説明するためのものである。
1 to 3 are for explaining a first embodiment of the present invention. 1A is a cross-sectional view showing the multilayer
図1を参照して、多層セラミック基板11は、内層セラミック部12ならびに内層セラミック部12を積層方向に挟むように位置する2つの表層セラミック部13および14とからなる積層構造を有する、セラミック積層体15を備えている。内層セラミック部12は、少なくとも1つの内層部セラミック層16をもって構成され、表層セラミック部13および14は、それぞれ、少なくとも1つの表層部セラミック層17および18をもって構成されている。
Referring to FIG. 1, a multilayer
多層セラミック基板11は、好ましくは銀または銅を主成分とする導体パターンを備えている。導体パターンは、内層セラミック部12ならびに/または表層セラミック部13および14に関連して設けられるものであり、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのものである。
The multilayer
導体パターンとしては、セラミック積層体15の内部に形成されるいくつかの内部導体膜19、第1の表層セラミック部13の外表面上に形成されるいくつかの表面導体膜12、セラミック積層体15の積層方向に延びる側面21に沿って形成されるいくつかの側面電極22、ならびに、導体膜19および20のいずれかと電気的に接続されかつセラミック層16〜18のいずれか特定のものを厚み方向に貫通するように設けられるいくつかのビアホール導体23がある。
As the conductor pattern, some
図1(a)において、多層セラミック基板11を実装するためのマザー基板24が想像線で示されている。上述した側面電極22は、マザー基板24への実装に際して、マザー基板24側の導電ランドとはんだ付けされ、電気的に接続される。
In FIG. 1A, a
セラミック積層体15の、実装に際してマザー基板24側とは反対側の面には、破線で示すように、表面実装型電子部品25が搭載される。表面実装型電子部品25は、特定の表面導体膜20と電気的に接続される。
A surface-mounted
セラミック積層体15において、表層セラミック部13および14の熱膨張係数は、内層セラミック部12の熱膨張係数より小さくされる。これにより、セラミック積層体15に対して、高い抗折強度を与えることができる。
In the
この発明の特徴的構成として、セラミック積層体15には、その側面21の少なくとも一部に沿った状態で、側面セラミック部26が設けられている。側面セラミック部26は、内層セラミック部12が有する熱膨張係数より小さな熱膨張係数を有している。側面セラミック部26の熱膨張係数は、好ましくは、表層セラミック部13および14の熱膨張係数と実質的に同等とされる。なお、側面セラミック部26の熱膨張係数は、内層セラミック部12の熱膨張係数より小さければ十分であるが、表層セラミック部13および14の熱膨張係数との関係で言えば、両者が異なる場合、表層セラミック部13および14の熱膨張係数より大きい方が好ましい。
As a characteristic configuration of the present invention, the
側面セラミック部26は、表層セラミック部13および14の少なくとも一方と連接した状態で設けられるが、側面セラミック部26と連接するのは、この実施形態のように、マザー基板24側に位置する表層セラミック部14であることが好ましい。側面セラミック部26の存在は、セラミック積層体15の側面21での強度を向上させるが、上述のように、マザー基板24側に位置する表層セラミック部14が側面セラミック部26と連接していると、多層セラミック基板11がマザー基板24上に実装された状態で及ぼされやすい衝撃や熱応力による破壊から多層セラミック基板11を効果的に保護することができる。
The side surface
側面セラミック部26は、側面電極22の周縁部の少なくとも一部に接するように設けられることが好ましい。この実施形態では、より好ましく、側面セラミック部26は、側面電極22の周縁部の全体にわたって接するように設けられている。これによって、側面電極22の近傍での強度が向上し、衝撃や熱応力によっても、側面電極22が剥離されにくくすることができる。
The side
前述したように、内層セラミック部12の熱膨張係数より、表層セラミック部13および14の熱膨張係数ならびに側面セラミック部26の熱膨張係数が小さくされる。このような熱膨張係数の大小関係を実現するため、一例として、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26の材料が次のように選ばれる。
As described above, the thermal expansion coefficient of the surface
内層セラミック部12、表層セラミック部13および14ならび側面セラミック部26は、好ましくは、非ガラス系セラミック材料から構成される。非ガラス系セラミック材料は、たとえばクォーツおよび/またはクリストバライトのようなSiO2系結晶相を含んでいる。この場合、このSiO2系結晶相の割合を変更することにより、熱膨張係数を調整することができる。より具体的には、SiO2系結晶相の割合について、表層セラミック部13および14ならびに側面セラミック部26の方が内層セラミック部12より少なくされることにより、表層セラミック部13および14ならびに側面セラミック部26の熱膨張係数を内層セラミック部12の熱膨張係数より小さくすることができる。
The inner layer
表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12とは、SiO2系結晶相の割合を除き、互いに実質的に同組成の材料によって形成されていることが好ましい。これによって、表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12との間で良好な接合状態を得ることができ、デラミネーションなどの欠陥が生じにくくなる。
The surface
なお、表層セラミック部13および14ならびに側面セラミック部26と内層セラミック部12とは、上述のように、互いに実質的に同組成の材料によって形成されることが好ましいが、ここで、「実質的に同組成」とは、SiO2系結晶相のほか、少なくとも1種類(好ましくは2種類以上)の同じ結晶相が析出し得る組成のことを言う。
The surface
内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26は、より具体的には、BaO−Al2O3−SiO2系低温焼結セラミック材料によって形成されていることが好ましい。これによって、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26自体の抗折強度を高めることができるとともに、焼成工程において、たとえば950〜1040℃といった比較的低温での焼結が可能である。そのため、前述した導体膜19および20、側面電極22ならびにビアホール導体23のような導体パターンが銀または銅を主成分とするとき、これら導体パターンの焼成を、セラミック積層体15を得るための焼成と同時に行なうことができる。BaO−Al2O3−SiO2系低温焼結セラミック材料は、代表的な非ガラス系材料であるが、このほか、Al2O3−CaO−SiO2−MgO−B2O3系低温焼結セラミック材料(非ガラス系)を用いることもできる。
More specifically, the inner layer
上述したBaO−Al2O3−SiO2系低温焼結セラミック材料は、BaをBaOに換算して4.0〜50.0重量%、AlをAl2O3に換算して2.0〜60.0重量%、およびSiをSiO2に換算して4.0〜70.0重量%含有することが好ましい。 The BaO—Al 2 O 3 —SiO 2 -based low-temperature sintered ceramic material described above has a Ba of 4.0 to 50.0 wt% when converted to BaO, and an Al of 2.0 to 2.0 when converted to Al 2 O 3. It is preferable to contain 60.0% by weight and 4.0 to 70.0% by weight of Si in terms of SiO 2 .
BaがBaOに換算して4.0重量%未満か、50.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しにくくなり、Qの低下を招くことがある。AlをAl2O3に換算して2.0重量%未満であると、抗折強度の向上に寄与するAl化合物が十分析出せず、抗折強度を十分に高めることができない。他方、AlがAl2O3に換算して60.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しないため、抗折強度の低下を招くことがある。SiがSiO2に換算して4.0重量%未満か、70.0重量%を超えると、焼結性が悪化して焼結体が十分に緻密化しにくくなり、Qの低下を招くことがある。なお、上述した組成系のBaO−Al2O3−SiO2系低温焼結セラミック材料は、クォーツ、クリストバライトのSiO2系結晶相のほか、サンボルナイト、セルシアンアルミナの結晶相を析出し得る。 When Ba is less than 4.0% by weight or more than 50.0% by weight in terms of BaO, the sinterability is deteriorated and the sintered body becomes difficult to be sufficiently densified, leading to a decrease in Q. . When Al is less than 2.0% by weight in terms of Al 2 O 3 , the Al compound that contributes to the improvement of the bending strength is not sufficiently precipitated, and the bending strength cannot be sufficiently increased. On the other hand, when Al exceeds 60.0% by weight in terms of Al 2 O 3 , the sinterability is deteriorated and the sintered body is not sufficiently densified, so that the bending strength may be lowered. When Si is less than 4.0% by weight or more than 70.0% by weight in terms of SiO 2 , the sinterability deteriorates and the sintered body becomes difficult to be sufficiently densified, leading to a decrease in Q. is there. In addition, the BaO—Al 2 O 3 —SiO 2 low-temperature sintered ceramic material having the composition system described above can precipitate a crystal phase of sambourite or celsian alumina in addition to the SiO 2 crystal phase of quartz or cristobalite.
なお、BaO−Al2O3−SiO2系低温焼結セラミック材料には、1〜30重量%の範囲でB2O3が添加されることが好ましい。これによって、焼結性を向上させ、焼結体をより緻密化することができるからである。 Note that the BaO-Al 2 O 3 -SiO 2 based low-temperature co-fired ceramic material, it is preferred that B 2 O 3 in the range of 1 to 30 wt% is added. Thereby, the sinterability can be improved and the sintered body can be further densified.
以上、BaO−Al2O3−SiO2系低温焼結セラミック材料(非ガラス系)について説明したが、内層セラミック部12、表層セラミック部13および14ならびに側面セラミック部26のためのセラミック材料はこれに限定されるものではない。たとえば、ガラス複合系や結晶化ガラス系の低温焼結セラミック材料であっても、SiO2系結晶相を有するものであれば、同様に好適に用いることができる。
The BaO—Al 2 O 3 —SiO 2 low temperature sintered ceramic material (non-glass type) has been described above, but the ceramic material for the inner layer
多層セラミック基板11において、内層セラミック部12の厚みは50〜1500μm、表層セラミック部13および14の各々の厚みは5〜150μmであることが好ましい。その理由は次のとおりである。
In the multilayer
表層セラミック部13および14と内層セラミック部12との界面において熱膨張係数の差による応力が働く。より詳細には、表層セラミック部13および14側では圧縮応力が働き、この圧縮応力は、界面からの距離が大きくなるに従い小さくなる。他方、内層セラミック部12側には引っ張り応力が働き、この引っ張り応力は、界面からの距離が大きくなるに従い小さくなる。これは、距離に従い、応力が緩和されることによる。この距離が150μmを超えると、表面には圧縮応力がほぼ作用しなくなり、その効果がほとんど見られなくなるため、表層セラミック部13および14の各々の厚みは150μm以下であることが好ましい。
Stress due to the difference in thermal expansion coefficient acts at the interface between the surface
他方、表層セラミック部13および14の各々の厚みが5μm未満になると、引っ張り応力が働いているために強度低下した内層セラミック部12が表面から5μm未満の表面近傍領域に存在することになる。このため、表面近傍の内層セラミック部12から破壊が起こりやすくなり、表層セラミック部13および14に圧縮応力を形成することによって強化した効果が見られなくなる。したがって、表層セラミック部13および14の各々の厚みは5μm以上であることが好ましい。
On the other hand, when the thickness of each of the surface layer
上述のような多層セラミック基板11は、好ましくは、次のようにして製造される。
The multilayer
多層セラミック基板11を製造するため、図2に示すような複数の未焼成のセラミック積層体31の集合体である未焼成の集合基板32が作製される。未焼成のセラミック積層体31は、焼成されることによって、多層セラミック基板11となるべきものであって、焼成されたとき、それぞれ、多層セラミック基板11における内層セラミック部12となる未焼成の内層セラミック部33、表層セラミック部13および14となる未焼成の表層セラミック部34および35、ならびに側面セラミック部26となる未焼成の側面セラミック部36を備えている。また、未焼成のセラミック積層体31は、内部導体膜19、表面導体膜20、側面電極22およびビアホール導体23の各々の未焼成状態のものを備えている。
In order to manufacture the multilayer
集合基板32は、ここから複数のセラミック積層体15または未焼成のセラミック積層体31を取り出すため、1点鎖線で示す分割線37に沿って分割される。
The
前述した側面電極22は、集合基板32において形成されたスルーホール導体を分割線37に沿って分割することによって得られるものである。
The
未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36は、たとえばBaO−Al2O3−SiO2系低温焼結セラミック材料のための原料のように、少なくともSiO2を含み、かつ、焼成されたとき、SiO2系結晶相を生成する材料を含んでいる。そして、焼成後において、前述したように、表層セラミック部13および14ならびに側面セラミック部26におけるSiO2系結晶相の割合は、内層セラミック部12におけるSiO2系結晶相の割合よりも少なくなるように、未焼成の表層セラミック部34および35、側面セラミック部36ならびに内層セラミック部33の各組成が選ばれる。
The unfired inner layer
SiO2系結晶相の割合についての上述したような特定的な関係が達成されるようにするため、第1の好ましい実施態様では、未焼成の表層セラミック部34および35ならびに側面セラミック部36に含まれるSiO2の割合が、未焼成の内層セラミック部33に含まれるSiO2の割合よりも少なくされる。第2の好ましい実施態様では、未焼成の表層セラミック部34および35ならびに側面セラミック部36と未焼成の内層セラミック部33とは互いに実質的に同組成の材料によって形成されており、未焼成の表層セラミック部34および35ならびに側面セラミック部36に含まれる無機材料を作製する際に適用される仮焼温度が、未焼成の内層セラミック部33に含まれる無機材料を作製する際に適用される仮焼温度よりも高くされる。
In order to achieve the specific relationship as described above with respect to the proportion of the SiO 2 based crystal phase, the first preferred embodiment includes the unfired surface
未焼成の内層セラミック部33は、焼成されたとき内層部セラミック層16となる内層部セラミックグリーンシート38をもって構成され、未焼成の表層セラミック部34および35は、それぞれ、焼成されたとき表層部セラミック層17および18となる表層部セラミックグリーンシート39および40をもって構成されている。なお、未焼成の集合基板32を作製するため、内層部セラミックグリーンシート38ならびに表層部セラミックグリーンシート39および40が用意され、これらが所定の順序で積層され、次いで圧着されるのが通常であるが、セラミックグリーンシート38〜40の各々に対応する生のセラミック層を厚膜印刷により形成することによって、未焼成の集合基板32を作製するようにしてもよい。
The unfired inner layer
図2に示すように、内層部セラミックグリーンシート38の特定のものに関連して、未焼成の側面セラミック部36が形成されている。図2に示した実施形態では、未焼成の表層セラミック部35に隣接する内層部セラミックグリーンシート38(A)とこれに隣接する内層部セラミックグリーンシート38(B)に関連して、未焼成の側面セラミック部36が形成されている。
As shown in FIG. 2, an unfired side
図3には、内層部セラミックグリーンシート38(A)の積層前の状態が示されている。積層前において、内層部セラミックグリーンシート38(A)には、貫通孔41が設けられ、貫通孔41内に未焼成の側面セラミック部36となるべきセラミックスラリーが充填される。次いで、未焼成の側面セラミック部36に貫通孔42が設けられ、貫通孔42内に側面電極22となるべき導電性ペーストが充填される。内層部セラミックグリーンシート38(A)には、さらに、内部導体膜19およびビアホール導体23となるべき導電性ペーストが付与されている。
FIG. 3 shows a state before the inner layer ceramic green sheet 38 (A) is stacked. Before lamination, the inner layer ceramic green sheet 38 (A) is provided with a through
他の内層部セラミックグリーンシート38ならびに表層部セラミックグリーンシート39および40においても、上述のことから容易に類推できるように、必要に応じて、所定の形態で未焼成の側面セラミック部36となるべきセラミックスラリー、導体膜19および20、側面電極22ならびにビアホール導体23となるべき導電性ペーストが付与される。
In the other inner layer ceramic
次に、未焼成の集合基板32が焼成される。一例として、導体膜19および20、側面電極22ならびにビアホール導体23の導電成分として銅が用いられ、未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36がBaO−Al2O3−SiO2系低温焼結セラミック材料のための原料を含む組成である場合には、還元性雰囲気中において、950〜1040℃の温度で焼成される。この焼成の結果、集合基板32が焼結する。
Next, the unfired
次に、集合基板32が分割線37に沿って分割され、それによって、図1に示したセラミック積層体15が得られる。前述した焼成工程は、この分割工程の後に実施されてもよい。
Next, the
なお、未焼成の内層セラミック部33、未焼成の表層セラミック部34および35ならびに未焼成の側面セラミック部36が焼結する温度では実質的に焼結しないAl2O3等の無機材料を含む、拘束用グリーンシートが用意され、未焼成の集合基板32または分割後の未焼成のセラミック積層体31の少なくとも一方の主面上に拘束用グリーンシートを配置した状態で焼成工程を実施してもよい。この場合、拘束用グリーンシートは、焼成工程において実質的に焼結しないので収縮が生じず、未焼成のセラミック積層体31に対して主面方向での収縮を抑制するように作用する。その結果、得られた焼結後のセラミック積層体15の不所望な変形を抑制し、寸法精度を高めることができるとともに、焼成時において、未焼成の表層セラミック部34および35と未焼成の内層セラミック部33との間で剥がれを生じにくくすることができる。
It includes an inorganic material such as Al 2 O 3 that is not substantially sintered at a temperature at which the unfired inner layer
図4は、この発明の第2の実施形態による多層セラミック基板11aを示す断面図である。図4は、図1(a)に相当する図であり、図4において、図1(a)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 4 is a sectional view showing a multilayer
図4に示した多層セラミック基板11aでは、側面セラミック部26がセラミック積層体15の側面21の全域に沿うように設けられていることを特徴としている。したがって、側面セラミック部26は、2つの表層セラミック部13および14の双方と連接した状態となっている。
The multilayer
このような多層セラミック基板11aによれば、図1に示した多層セラミック基板11に比べて、側面21での強度をより高くすることができる。
According to such a multilayer
図5および図6は、この発明の第3の実施形態を説明するためのもので、図5は多層セラミック基板11bを示す断面図であり、図6は、図5に示した多層セラミック基板11bの製造方法を説明するための断面図である。図5および図6において、前述した図1ないし図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図5および図6では、図1等に示した内部導体膜19、表面導体膜20およびビアホール導体23ならびに表面実装型電子部品25の図示が省略されている。
FIGS. 5 and 6 are for explaining a third embodiment of the present invention. FIG. 5 is a sectional view showing the multilayer
図5を参照して、多層セラミック基板11bに備えるセラミック積層体15は、その底面端部において変形が生じている。その結果、表層セラミック部14の一部が側面セラミック部26を構成している。そして、この部分に、表層セラミック部14が側面セラミック部26と連接する状態が得られている。また、底面導体膜45が形成されるが、この底面導体膜45の一部が側面電極22を構成している。そして、この側面電極22の周縁部に接するように側面セラミック部26が位置している。
Referring to FIG. 5, the
上述のような多層セラミック基板11bは、好ましくは、次のようにして製造される。
The multilayer
図6(1)に示すような複数のセラミック積層体15のための複数の未焼成のセラミック積層体31の集合体である未焼成の集合基板32が用意される。未焼成のセラミック積層体31は、焼成されたとき内層セラミック部12となる未焼成の内層セラミック部33と、焼成されたとき表層セラミック部13および14となる未焼成の表層セラミック部34および35とを積層した構造を有している。
An unfired
集合基板32は、分割線37に沿って分割されることにより、複数のセラミック積層体15または未焼成のセラミック積層体31が取り出される。集合基板32には、各分割線37を跨ぐように、底面導体膜45が導電性ペーストによって形成されている。
The
他方、同じく図6(1)に示すように、分割線37の位置に対応するように位置合わせされた突起物46が形成されたプレス型47が用意される。
On the other hand, as shown in FIG. 6 (1), a
次に、矢印48および49で示すように、未焼成の集合基板32とプレス型47とが互いに近づけられる。このとき、突起物46は、未焼成の表層セラミック部35に外方から押し込まれる。その結果、図6(2)に示すように、未焼成の表層セラミック部35の分割線37の位置にある一部が内方へ変形し、未焼成の表層セラミック部35の一部をもって、焼成されたとき側面セラミック部26となる未焼成の側面セラミック部36が形成される。
Next, as shown by
上述の未焼成の表層セラミック部35の変形に伴われて、底面導体膜45も変形し、底面導体膜45の一部によって、側面電極22が形成される。
Along with the deformation of the unfired surface
次に、未焼成の集合基板32が焼成される。その結果、集合基板32が焼結する。
Next, the unfired
次に、集合基板32が分割線37に沿って分割され、それによって、図5に示したセラミック積層体15が得られる。この分割工程において、表層セラミック部14の内方へ変形した部分は、分割を容易にするように作用する。なお、焼成工程は、分割工程の後に実施されてもよい。
Next, the
図7、図8、図9および図10は、この発明の第4、第5、第6および第7の実施形態による多層セラミック基板11c、11d、11eおよび11fをそれぞれ示す断面図である。図7ないし図10において、図1(a)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図7ないし図10においても、図1に示した導体膜19および20ならびにビアホール導体23に相当する要素については図示が省略されている。
7, 8, 9 and 10 are cross-sectional views showing multilayer
図7に示した多層セラミック基板11cは、好ましくは、次のようにして製造される。
The multilayer
まず、焼成されたとき、表装セラミック部13および14となる未焼成の表層セラミック部と、焼成されたとき内層セラミック部12となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体が作製される。
First, an unsintered structure having a laminated structure in which an unsintered surface ceramic part that becomes the outer
次いで、未焼成のセラミック積層体の側面の全域に、焼成されたとき側面セラミック部26となる未焼成の側面セラミック部を付与するため、所定の組成のセラミックスラリーが塗布される。
Next, a ceramic slurry having a predetermined composition is applied to the entire side surface of the unfired ceramic laminate to provide an unfired side ceramic portion that becomes the side
次に、未焼成の側面セラミック部が付与された未焼成のセラミック積層体が焼成される。そして、側面電極22が、セラミック積層体15の側面から底面へと延びるように、導電性ペーストの塗布および焼き付けによって形成される。
Next, the unfired ceramic laminate provided with the unfired side ceramic portion is fired. Then, the
次に、図8に示した多層セラミック基板11dは、図7に示した多層セラミック基板11cと比較して、側面セラミック部26がセラミック積層体15の側面21の一部に沿って形成されていることを特徴としている。
Next, in the multilayer ceramic substrate 11d shown in FIG. 8, the side surface
次に、図9に示した多層セラミック基板11eは、図7に示した多層セラミック基板11cと比較して、側面電極22に代えて、底面導体膜52が形成されることを特徴としている。多層セラミック基板11eがマザー基板上に実装されるとき、底面導体膜52がマザー基板側の導電ランドと電気的に接続される。
Next, the multilayer
次に、図10に示した多層セラミック基板11fは、キャビティ55を備えることを特徴としている。キャビティ55は、多層セラミック基板11cが実装されるマザー基板24側に開口を向けている。また、キャビティ55の周囲の土手部56に底面導体膜57が形成され、底面導体膜57がマザー基板24側の導電ランドと電気的に接続される。
Next, the multilayer
このような多層セラミック基板11fにおいて、側面セラミック部26が、表層セラミック部14と連接した状態で設けられる。図10では、側面セラミック部26が土手部56にのみ設けられたが、さらに上面側の表層セラミック部13に連接するように設けられてもよい。
In such a multilayer
図10に示した側面セラミック部26は、図2を参照して説明した方法と実質的に同様の方法によって設けられるものであるが、図6を参照して説明した方法と実質的に同様の方法あるいは図7を参照して説明した方法と実質的に同様の方法によって設けられてもよい。
The side
11,11a〜11f 多層セラミック基板
12 内層セラミック部
13,14 表層セラミック部
15 セラミック積層体、
21 側面
22 側面電極
24 マザー基板
25 表面実装型電子部品
26 側面セラミック部
31 未焼成のセラミック積層体
32 集合基板
33 未焼成の内層セラミック部
34,35 未焼成の表層セラミック部
36 未焼成の側面セラミック部
37 分割線
46 突起物
11, 11a to 11f Multilayer
DESCRIPTION OF
Claims (9)
焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有するとともに、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部をその一部に有する、複数の未焼成のセラミック積層体の集合体である未焼成の集合基板を作製する工程と、
前記未焼成の集合基板を焼成する工程と、
前記側面セラミック部が側面に露出するように、前記集合基板を分割する工程と
を備える、多層セラミック基板の製造方法。 A ceramic laminated body having a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface ceramic parts having a first thermal expansion coefficient And a side ceramic part having a third thermal expansion coefficient smaller than the second thermal expansion coefficient along at least a part of a side surface extending in the stacking direction of the ceramic laminate and connected to the surface ceramic part A method for producing a multilayer ceramic substrate, comprising:
It has a laminated structure in which an unfired surface layer ceramic part that becomes the surface layer ceramic part when fired and an unfired inner layer ceramic part that becomes the inner layer ceramic part when fired, and the side surface when fired A step of producing an unfired aggregate substrate, which is an aggregate of a plurality of unfired ceramic laminates, having an unfired side ceramic part to be a ceramic part in a part thereof;
Firing the unfired aggregate substrate;
Dividing the aggregate substrate so that the side ceramic portion is exposed on the side surface.
焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、
前記未焼成の表層セラミック部に外方から突起物を押し込むことによって、前記未焼成の表層セラミック部の一部を内方へ変形させ、前記未焼成の表層セラミック部の一部をもって、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部を形成する工程と、
前記未焼成のセラミック積層体を焼成する工程と
を備える、多層セラミック基板の製造方法。 A ceramic laminated body having a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface ceramic parts having a first thermal expansion coefficient And a side ceramic part having a third thermal expansion coefficient smaller than the second thermal expansion coefficient along at least a part of a side surface extending in the stacking direction of the ceramic laminate and connected to the surface ceramic part A method for producing a multilayer ceramic substrate, comprising:
An unfired ceramic laminate having a laminated structure in which an unfired surface ceramic part that becomes the surface ceramic part when fired and an unfired inner ceramic part that becomes the inner ceramic part when fired are laminated A manufacturing process;
A part of the unfired surface ceramic part was deformed inward by pushing protrusions from outside into the unfired surface layer ceramic part, and was fired with a part of the unfired surface layer ceramic part. Sometimes forming an unfired side ceramic part to be the side ceramic part;
And a step of firing the unfired ceramic laminate.
焼成されたとき前記表層セラミック部となる未焼成の表層セラミック部と、焼成されたとき前記内層セラミック部となる未焼成の内層セラミック部とを積層した積層構造を有する、未焼成のセラミック積層体を作製する工程と、
前記未焼成のセラミック積層体の側面の少なくとも一部に、焼成されたとき前記側面セラミック部となる未焼成の側面セラミック部を付与する工程と、
前記未焼成の側面セラミック部が付与された前記未焼成のセラミック積層体を焼成する工程と
を備える、多層セラミック基板の製造方法。 A ceramic laminated body having a laminated structure in which an inner layer ceramic part having a second thermal expansion coefficient larger than the first thermal expansion coefficient is sandwiched between two surface ceramic parts having a first thermal expansion coefficient And a side ceramic part having a third thermal expansion coefficient smaller than the second thermal expansion coefficient along at least a part of a side surface extending in the stacking direction of the ceramic laminate and connected to the surface ceramic part A method for producing a multilayer ceramic substrate, comprising:
An unfired ceramic laminate having a laminated structure in which an unfired surface ceramic part that becomes the surface ceramic part when fired and an unfired inner ceramic part that becomes the inner ceramic part when fired are laminated A manufacturing process;
Providing at least a part of the side surface of the unfired ceramic laminate with an unfired side surface ceramic portion that becomes the side surface ceramic portion when fired;
And a step of firing the unfired ceramic laminate provided with the unfired side ceramic portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257150A JP4788544B2 (en) | 2006-09-22 | 2006-09-22 | Multilayer ceramic substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257150A JP4788544B2 (en) | 2006-09-22 | 2006-09-22 | Multilayer ceramic substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078454A true JP2008078454A (en) | 2008-04-03 |
JP4788544B2 JP4788544B2 (en) | 2011-10-05 |
Family
ID=39350198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006257150A Expired - Fee Related JP4788544B2 (en) | 2006-09-22 | 2006-09-22 | Multilayer ceramic substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4788544B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238854A (en) * | 2010-05-12 | 2011-11-24 | Ngk Spark Plug Co Ltd | Method for manufacturing multilayer ceramic wiring board |
WO2017096167A1 (en) * | 2015-12-02 | 2017-06-08 | Multek Technologies Limited | Pcb hybrid redistribution layer |
US9736947B1 (en) | 2013-12-16 | 2017-08-15 | Multek Technologies, Ltd. | Nano-copper via fill for enhanced thermal conductivity of plated through-hole via |
US9999134B2 (en) | 2016-03-14 | 2018-06-12 | Multek Technologies Limited | Self-decap cavity fabrication process and structure |
US10064292B2 (en) | 2016-03-21 | 2018-08-28 | Multek Technologies Limited | Recessed cavity in printed circuit board protected by LPI |
US10321560B2 (en) | 2015-11-12 | 2019-06-11 | Multek Technologies Limited | Dummy core plus plating resist restrict resin process and structure |
US10645807B1 (en) | 2013-08-27 | 2020-05-05 | Flextronics Ap, Llc. | Component attach on metal woven mesh |
US10772220B2 (en) | 2016-02-17 | 2020-09-08 | Multek Technologies Limited | Dummy core restrict resin process and structure |
-
2006
- 2006-09-22 JP JP2006257150A patent/JP4788544B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238854A (en) * | 2010-05-12 | 2011-11-24 | Ngk Spark Plug Co Ltd | Method for manufacturing multilayer ceramic wiring board |
US10645807B1 (en) | 2013-08-27 | 2020-05-05 | Flextronics Ap, Llc. | Component attach on metal woven mesh |
US9736947B1 (en) | 2013-12-16 | 2017-08-15 | Multek Technologies, Ltd. | Nano-copper via fill for enhanced thermal conductivity of plated through-hole via |
US10321560B2 (en) | 2015-11-12 | 2019-06-11 | Multek Technologies Limited | Dummy core plus plating resist restrict resin process and structure |
WO2017096167A1 (en) * | 2015-12-02 | 2017-06-08 | Multek Technologies Limited | Pcb hybrid redistribution layer |
US10009992B2 (en) | 2015-12-02 | 2018-06-26 | Multek Technologies Limited | PCB hybrid redistribution layer |
US10772220B2 (en) | 2016-02-17 | 2020-09-08 | Multek Technologies Limited | Dummy core restrict resin process and structure |
US9999134B2 (en) | 2016-03-14 | 2018-06-12 | Multek Technologies Limited | Self-decap cavity fabrication process and structure |
US10064292B2 (en) | 2016-03-21 | 2018-08-28 | Multek Technologies Limited | Recessed cavity in printed circuit board protected by LPI |
Also Published As
Publication number | Publication date |
---|---|
JP4788544B2 (en) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP4793447B2 (en) | Multilayer ceramic substrate, method for manufacturing the same, and electronic component | |
KR102093157B1 (en) | Multi-layer ceramic substrate | |
JP5182367B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
WO2013058351A1 (en) | Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate | |
WO2011148678A1 (en) | Lc co-sintered substrate and method for producing same | |
WO2014156393A1 (en) | Insulating ceramic paste, ceramic electronic component and method for producing same | |
JP2009196885A (en) | Low temperature co-fired ceramic substrate having diffusion barrier layer and method of manufacturing the same | |
JP2006216709A (en) | Multilayered wiring board with built-in multilayered electronic component, and multilayered electronic component | |
JP2004200679A (en) | Manufacturing method for multilayer circuit substrate | |
JP2008159726A (en) | Multilayer wiring substrate | |
JP2004259898A (en) | Multilayer circuit board and method of manufacturing the same | |
JP2012004422A (en) | Ceramic multilayer substrate | |
KR100992273B1 (en) | Multilayer ceramic substrate | |
JP4339139B2 (en) | Ceramic wiring board | |
KR100992238B1 (en) | Manufacturing method of non-shirinkage ceramic substrate | |
JP2004235374A (en) | Capacitor-incorporated substrate and chip type capacitor | |
JP4466863B2 (en) | Multilayer ceramic substrate | |
JP2007201276A (en) | Wiring board | |
JP2006181738A (en) | Ceramic laminate | |
KR101069952B1 (en) | Low Temperature Co-fired Ceramic Substrate and manufacturing method thereof | |
JP5046099B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP2005191129A (en) | Ceramic multilayer composite substrate | |
JP6336841B2 (en) | Wiring board | |
JP2007095727A (en) | Ceramic substrate and electron device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4788544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |