KR101933403B1 - Laminated ceramic electronic parts and fabrication method thereof - Google Patents

Laminated ceramic electronic parts and fabrication method thereof Download PDF

Info

Publication number
KR101933403B1
KR101933403B1 KR1020110121628A KR20110121628A KR101933403B1 KR 101933403 B1 KR101933403 B1 KR 101933403B1 KR 1020110121628 A KR1020110121628 A KR 1020110121628A KR 20110121628 A KR20110121628 A KR 20110121628A KR 101933403 B1 KR101933403 B1 KR 101933403B1
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
powder
electrode layers
ceramic powder
Prior art date
Application number
KR1020110121628A
Other languages
Korean (ko)
Other versions
KR20130055941A (en
Inventor
김태혁
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020110121628A priority Critical patent/KR101933403B1/en
Publication of KR20130055941A publication Critical patent/KR20130055941A/en
Application granted granted Critical
Publication of KR101933403B1 publication Critical patent/KR101933403B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

본 발명은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것으로, 본 발명은 세라믹 본체; 및 상기 세라믹 본체 내부에 적층되는 복수의 내부전극층;을 포함하며, 상기 복수의 내부전극층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역의 내부전극층은 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역의 내부전극층은 세라믹 분말을 포함하는 적층 세라믹 전자부품을 제공한다.
본 발명에 따르면 적층 세라믹 전자부품의 크랙 발생을 방지함으로써, 고용량 및 소형화의 구현이 가능하다.The present invention relates to a multilayer ceramic electronic component and a method of manufacturing the same. And a plurality of internal electrode layers laminated inside the ceramic body, wherein when the plurality of internal electrode layers are divided into three regions in the thickness direction of the ceramic body, the internal electrode layers in the central region are formed of metal powder coated with ceramic powder And the internal electrode layers of the upper and lower regions include ceramic powder.
According to the present invention, it is possible to realize high capacity and miniaturization by preventing cracks from occurring in the multilayer ceramic electronic component.

Description

적층 세라믹 전자부품 및 이의 제조방법{Laminated ceramic electronic parts and fabrication method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a laminated ceramic electronic component and a manufacturing method thereof,

본 발명은 크랙 발생을 방지함으로써, 고용량 및 소형화가 가능한 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
The present invention relates to a multilayer ceramic electronic device capable of high capacity and miniaturization by preventing the occurrence of cracks, and a method of manufacturing the same.

최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
2. Description of the Related Art In recent years, with the trend toward miniaturization of electronic products, multilayer ceramic electronic components are also required to be miniaturized and increased in capacity.

이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
Accordingly, various attempts have been made to reduce the thickness and thickness of the dielectric and internal electrodes, and multilayer ceramic electronic components in which the thickness of the dielectric layer is thinned and the number of layers are increased have been produced in recent years.

한편, 적층 세라믹 전자 부품 특히, 적층 세라믹 커패시터는 유전체 층과 내부 전극층이 교대로 적층되어 있는 구조로 세라믹과 금속이 동시에 소성될 경우 두 재료의 수축율 차이로 인해 크랙이 발생할 가능성이 높다.
On the other hand, a multilayer ceramic electronic device, in particular, a multilayer ceramic capacitor, has a structure in which dielectric layers and internal electrode layers are alternately laminated. When ceramics and metal are simultaneously fired, there is a high possibility that cracks are generated due to the difference in shrinkage ratio between the two materials.

이때, 상기 소성 수축을 억제시켜 주기 위하여 내부전극층에는 세라믹 분말을 공재로 첨가하게 된다.
At this time, ceramic powder is added to the internal electrode layer in order to suppress the plastic contraction.

상기 소성 수축을 억제시켜 주기 위하여 내부전극층에 첨가되는 세라믹 분말은 세라믹 분말 자체로 첨가되거나 초고용량 구현을 위해 금속 입경이 작아짐에 따라 세라믹 분말을 금속 표면에 코팅하는 방식으로 첨가될 수도 있다.
The ceramic powder to be added to the internal electrode layer may be added to the internal electrode layer to suppress the plastic shrinkage, or the ceramic powder may be coated on the metal surface as the metal particle size becomes smaller for realizing a very high capacity.

현재 세라믹 분말을 표면에 코팅한 금속 분말을 포함하는 페이스트를 이용하여 적층 세라믹 커패시터를 제작하는 방식은 상기 페이스트가 인쇄된 그린시트를 하부커버층부터 상부커버층까지 모든 층에 적층한 후 소성하여 수행된다.
A method of fabricating a multilayer ceramic capacitor using a paste containing a metal powder coated on the surface of a ceramic powder is performed by laminating the green sheet on which the paste is printed on all the layers from the lower cover layer to the upper cover layer, do.

그러나, 상기 세라믹 분말을 금속 표면에 코팅하는 방식은 소성 단계에서 금속 입자 사이의 공극을 채워주는 공재가 없기 때문에 충진 밀도가 낮아 상부 및 하부 커버층 영역에서 단차 크랙이 발생할 수 있는 문제가 있다.
However, the method of coating the ceramic powder on the metal surface has a problem that step cracks may occur in the upper and lower cover layer regions due to a low filling density because there is no space for filling voids between the metal particles in the firing step.

본 발명은 크랙 발생을 방지함으로써, 고용량 및 소형화가 가능한 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
The present invention relates to a multilayer ceramic electronic device capable of high capacity and miniaturization by preventing the occurrence of cracks, and a method of manufacturing the same.

본 발명의 일 실시형태는 세라믹 본체; 및 상기 세라믹 본체 내부에 적층되는 복수의 내부전극층;을 포함하며, 상기 복수의 내부전극층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역의 내부전극층은 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역의 내부전극층은 세라믹 분말을 포함하는 적층 세라믹 전자부품을 제공한다.
One embodiment of the present invention is a ceramic body comprising: a ceramic body; And a plurality of internal electrode layers laminated inside the ceramic body, wherein when the plurality of internal electrode layers are divided into three regions in the thickness direction of the ceramic body, the internal electrode layers in the central region are formed of metal powder coated with ceramic powder And the internal electrode layers of the upper and lower regions include ceramic powder.

상기 상부 및 하부 영역의 내부전극층은 금속 분말을 더 포함할 수 있으며, 상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말일 수 있다.
The internal electrode layers in the upper and lower regions may further include a metal powder, and the ceramic powder may be a barium titanate (BaTiO 3 ) powder.

상기 상부 및 하부 영역의 내부전극층의 적층수는 각각 5 내지 20층일 수 있다.
The number of laminations of the internal electrode layers in the upper and lower regions may be 5 to 20 layers, respectively.

또한, 상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
The metal may be at least one selected from the group consisting of palladium (Pd), palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).

본 발명의 다른 실시형태는 세라믹 본체; 및 상기 세라믹 본체 내부에 적층되는 복수의 내부전극층;을 포함하며, 상기 복수의 내부전극층은 세라믹 분말이 코팅된 금속 분말을 포함하는 층과 세라믹 분말을 포함하는 층이 교대로 적층된 적층 세라믹 전자부품을 제공한다.
Another embodiment of the present invention is a ceramic body comprising: a ceramic body; And a plurality of internal electrode layers stacked in the ceramic body, wherein the plurality of internal electrode layers are formed of a multilayer ceramic electronic device in which a layer including a metal powder coated with a ceramic powder and a layer including a ceramic powder are alternately stacked .

상기 상부 및 하부 영역의 내부전극층은 금속 분말을 더 포함할 수 있으며, 상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말일 수 있다.
The internal electrode layers in the upper and lower regions may further include a metal powder, and the ceramic powder may be a barium titanate (BaTiO 3 ) powder.

상기 상부 및 하부 영역의 내부전극층의 적층수는 각각 5 내지 20층일 수 있다.
The number of laminations of the internal electrode layers in the upper and lower regions may be 5 to 20 layers, respectively.

또한, 상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
The metal may be at least one selected from the group consisting of palladium (Pd), palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).

본 발명의 다른 실시형태는 세라믹 분말을 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계; 상기 세라믹 그린시트 상에 세라믹 분말이 코팅된 금속 분말을 포함하는 제1 도전성 페이스트 및 세라믹 분말을 포함하는 제2 도전성 페이스트를 이용하여 내부전극 패턴을 형성하는 단계; 및 상기 세라믹 그린시트를 적층하고 소결하여, 복수의 내부전극층을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 그린시트를 적층하는 단계는 상기 복수의 내부전극층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역의 내부전극층이 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역의 내부전극층이 세라믹 분말을 포함하도록 수행되는 적층 세라믹 전자부품의 제조 방법을 제공한다.
Another embodiment of the present invention is a method for manufacturing a ceramic green sheet, comprising: preparing a ceramic green sheet using a slurry including ceramic powder; Forming an internal electrode pattern using a first conductive paste including a metal powder coated with a ceramic powder on the ceramic green sheet and a second conductive paste including a ceramic powder; And laminating and sintering the ceramic green sheets to form a ceramic body including a plurality of internal electrode layers, wherein the step of laminating the ceramic green sheets comprises: stacking the plurality of internal electrode layers in a thickness direction of the ceramic body Wherein the internal electrode layer in the central region includes the metal powder coated with the ceramic powder and the internal electrode layers in the upper and lower regions include the ceramic powder when divided into three regions .

상기 상부 및 하부 영역의 내부전극층은 금속 분말을 더 포함할 수 있으며, 상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말일 수 있다.
The internal electrode layers in the upper and lower regions may further include a metal powder, and the ceramic powder may be a barium titanate (BaTiO 3 ) powder.

상기 상부 및 하부 영역의 내부전극층의 적층수는 각각 5 내지 20층일 수 있다.
The number of laminations of the internal electrode layers in the upper and lower regions may be 5 to 20 layers, respectively.

또한, 상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
The metal may be at least one selected from the group consisting of palladium (Pd), palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).

본 발명의 다른 실시형태는 세라믹 분말을 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계; 상기 세라믹 그린시트 상에 세라믹 분말이 코팅된 금속 분말을 포함하는 제1 도전성 페이스트 및 세라믹 분말을 포함하는 제2 도전성 페이스트를 이용하여 내부전극 패턴을 형성하는 단계; 및 상기 세라믹 그린시트를 적층하고 소결하여, 복수의 내부전극층을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 그린시트를 적층하는 단계는 세라믹 분말이 코팅된 금속 분말을 포함하는 내부전극층과 세라믹 분말을 포함하는 내부전극층이 교대로 적층되도록 수행되는 적층 세라믹 전자부품의 제조 방법을 제공한다.
Another embodiment of the present invention is a method for manufacturing a ceramic green sheet, comprising: preparing a ceramic green sheet using a slurry including ceramic powder; Forming an internal electrode pattern using a first conductive paste including a metal powder coated with a ceramic powder on the ceramic green sheet and a second conductive paste including a ceramic powder; And laminating and sintering the ceramic green sheet to form a ceramic body including a plurality of internal electrode layers, wherein the step of laminating the ceramic green sheet comprises the steps of laminating the internal electrode layers And an internal electrode layer including a ceramic powder are alternately laminated on a ceramic substrate.

상기 상부 및 하부 영역의 내부전극층은 금속 분말을 더 포함할 수 있으며, 상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말일 수 있다.
The internal electrode layers in the upper and lower regions may further include a metal powder, and the ceramic powder may be a barium titanate (BaTiO 3 ) powder.

상기 상부 및 하부 영역의 내부전극층의 적층수는 각각 5 내지 20층일 수 있다.
The number of laminations of the internal electrode layers in the upper and lower regions may be 5 to 20 layers, respectively.

또한, 상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
The metal may be at least one selected from the group consisting of palladium (Pd), palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).

본 발명에 따르면 적층 세라믹 전자부품의 크랙 발생을 방지함으로써, 고용량 및 소형화의 구현이 가능하다.
According to the present invention, it is possible to realize high capacity and miniaturization by preventing cracks from occurring in the multilayer ceramic electronic component.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 4는 본 발명의 다른 실시형태에 따른 적층 세라믹 캐패시터의 제조 공정도이다.1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a cross-sectional view taken along line BB 'of FIG.
3 is a cross-sectional view taken along line BB 'of Fig. 1 according to another embodiment of the present invention.
4 is a manufacturing process diagram of a multilayer ceramic capacitor according to another embodiment of the present invention.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
The embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention.

도 2는 도 1의 B-B' 단면도이다.
2 is a cross-sectional view taken along line BB 'of FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 세라믹 본체(10); 및 상기 세라믹 본체(10) 내부에 적층되는 복수의 내부전극층(21, 22);을 포함하며, 상기 복수의 내부전극층(21, 22)을 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역(a)의 내부전극층(21)은 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역(b, b')의 내부전극층(22)은 세라믹 분말을 포함할 수 있다.
1 and 2, a multilayer ceramic electronic device according to an embodiment of the present invention includes a ceramic body 10; And a plurality of internal electrode layers 21 and 22 laminated in the ceramic body 10. The plurality of internal electrode layers 21 and 22 are divided into three regions in the thickness direction of the ceramic body 10 The inner electrode layer 21 of the central region a includes a metal powder coated with a ceramic powder and the inner electrode layer 22 of the upper and lower regions b and b ' .

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
Hereinafter, a multilayer ceramic electronic device according to an embodiment of the present invention will be described, but a laminated ceramic capacitor will be described, but the present invention is not limited thereto.

상기 세라믹 본체(10)는 특별히 제한되지 않으며, 예를 들어 직육면체 형상을 가질 수 있다.The ceramic body 10 is not particularly limited and may have, for example, a rectangular parallelepiped shape.

한편, 본 실시 형태의 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
In the multilayer ceramic capacitor of the present embodiment, the "longitudinal direction" is defined as a "L" direction, a "width direction" as a "W" direction, and a "thickness direction" as a "T" direction in FIG. Here, the 'thickness direction' can be used in the same concept as the stacking direction of the dielectric layers, that is, the 'lamination direction'.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내부에 적층되는 복수의 내부전극층(21, 22);을 포함할 수 있다.
A multilayer ceramic capacitor according to an embodiment of the present invention includes a ceramic body 10; And a plurality of internal electrode layers (21, 22) laminated inside the ceramic body (10).

상기 복수의 내부전극층(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
The plurality of internal electrode layers 21 and 22 are not particularly limited and may be made of any one of noble metal materials such as palladium (Pd) and palladium-silver (Pd-Ag) alloys and one of nickel (Ni) Or a conductive paste composed of the above materials.

정전 용량 형성을 위해 제1 및 제2 외부전극(31, 32)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 복수의 내부전극층(21, 22)과 전기적으로 연결될 수 있다.
The first and second outer electrodes 31 and 32 may be formed on the outer side of the ceramic body 10 and may be electrically connected to the plurality of inner electrode layers 21 and 22 in order to form a capacitance.

상기 제1 및 제2 외부전극(31, 32)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
The first and second external electrodes 31 and 32 may be formed of a conductive material having the same material as that of the internal electrode, but the present invention is not limited thereto. For example, copper (Cu), silver (Ag) ) Or the like.

상기 제1 및 제2 외부전극(31, 32)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
The first and second external electrodes 31 and 32 may be formed by applying a conductive paste prepared by adding glass frit to the metal powder and then firing the paste.

본 발명의 일 실시형태에 따르면, 상기 복수의 내부전극층(21, 22)을 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역(a)의 내부전극층(21)은 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역(b, b')의 내부전극층(22)은 세라믹 분말을 포함할 수 있다.According to one embodiment of the present invention, when the plurality of internal electrode layers 21 and 22 are divided into three regions in the thickness direction of the ceramic body 10, the internal electrode layers 21 in the central region (a) And the internal electrode layer 22 of the upper and lower regions (b, b ') may comprise ceramic powder.

상기 복수의 내부전극층(21, 22)을 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 나누는 방법은 특별히 제한되지 않으며, 상부 및 하부 영역(b, b')의 내부전극층(22)의 적층수에 따라 결정될 수 있다.
The method of dividing the plurality of internal electrode layers 21 and 22 into three regions in the thickness direction of the ceramic body 10 is not particularly limited and the method of dividing the internal electrode layers 22 of the upper and lower regions b and b ' Can be determined according to the number of layers.

상기 3개 영역 중 중앙부 영역(a)의 내부전극층(21)은 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역(b, b')의 내부전극층(22)은 세라믹 분말을 포함할 수 있다.The internal electrode layer 21 of the central region a of the three regions includes a metal powder coated with a ceramic powder and the internal electrode layer 22 of the upper and lower regions b and b ' .

상술한 바와 같이 상기 세라믹 본체(10) 내부에 적층되는 복수의 내부전극층(21, 22)에 있어서, 상기 중앙부 영역(a)과 상부 및 하부 영역(b, b')의 내부전극층이 서로 다른 형태로 세라믹 분말을 포함함으로써, 소성 후 적층 세라믹 커패시터의 크랙을 방지할 수 있다.
As described above, in the plurality of internal electrode layers 21 and 22 laminated in the ceramic body 10, the central electrode region and the internal electrode layers of the upper and lower regions b and b ' It is possible to prevent cracking of the multilayer ceramic capacitor after firing.

구체적으로, 적층 세라믹 커패시터는 유전체 층과 내부 전극층이 교대로 적층되어 있는 구조로 세라믹과 금속이 동시에 소성될 경우 두 재료의 수축율 차이로 인해 크랙이 발생할 가능성이 높다.Specifically, a multilayer ceramic capacitor has a structure in which a dielectric layer and an internal electrode layer are alternately stacked. When ceramics and metal are simultaneously fired, there is a high possibility that cracks are generated due to a difference in shrinkage ratio between the two materials.

이때, 상기 소성 수축을 억제시켜 주기 위하여 내부전극층에는 세라믹 분말 특히, 티탄산바륨(BaTiO3)을 공재로 첨가할 수 있다.At this time, ceramic powder, specifically, barium titanate (BaTiO 3 ) may be added to the internal electrode layer to suppress the plastic contraction.

한편, 상기 소성 수축을 억제시켜 주기 위하여 내부전극층에 첨가되는 세라믹 분말은 세라믹 분말 자체로 첨가될 수도 있으나, 초고용량 구현을 위해 금속 입경이 작아지는 추세에 따라 세라믹 분말을 금속 표면에 코팅하는 방식으로 첨가될 수도 있다.On the other hand, ceramic powder added to the internal electrode layer to suppress the plastic shrinkage may be added as ceramic powder itself, but ceramic powder may be coated on the metal surface in accordance with the tendency that the metal particle size becomes smaller for ultra-high capacity implementation May be added.

그러나, 상기 세라믹 분말을 금속 표면에 코팅하는 방식은 소성 단계에서 금속 입자 사이의 공극을 채워주는 공재가 없기 때문에 충진 밀도가 낮아 상부 및 하부 커버층 영역에서 단차 크랙이 발생할 수 있는 문제가 있을 수 있다.
However, the method of coating the ceramic powder on the metal surface may have a problem that step cracks may occur in the upper and lower cover layer regions due to the low filling density because there is no space filling the voids between the metal particles in the firing step .

본 발명의 일 실시형태에 따르면, 중앙부 영역(a)의 내부전극층(21)은 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역(b, b')의 내부전극층(22)은 세라믹 분말을 포함함으로써, 상기 단차 크랙이 발생할 수 있는 문제를 해결할 수 있다.According to an embodiment of the present invention, the internal electrode layer 21 of the central region a includes a metal powder coated with a ceramic powder, and the internal electrode layers 22 of the upper and lower regions b and b ' By including the powder, it is possible to solve the problem that the stepped crack can occur.

즉, 상기 상부 및 하부 영역(b, b')의 내부전극층(22)에는 소성 수축을 억제시켜 주기 위하여 세라믹 분말을 분말 형태로 첨가하고, 상기 중앙부 영역(a)의 내부전극층(21)은 세라믹 분말이 코팅된 금속 분말을 포함함으로써, 크랙 발생을 막을 수 있고, 초소형 및 고용량 적층 세라믹 커패시터를 구현할 수 있다.That is, a ceramic powder is added in powder form in the internal electrode layer 22 of the upper and lower regions b and b 'to suppress firing shrinkage, and the internal electrode layer 21 of the central region a is made of ceramics By including the metal powder coated with the powder, cracking can be prevented and a very small and high capacity multilayer ceramic capacitor can be realized.

구체적으로, 상기 상부 및 하부 영역(b, b')의 내부전극층(22)에는 소성 수축을 억제시켜 주기 위하여 세라믹 분말을 분말 형태로 첨가할 경우 금속 분말에 세라믹 분말을 코팅한 형태로 첨가할 경우와는 달리 세라믹 분말이 금속 입자 사이의 공극을 채워주기 때문에 크랙 발생을 막을 수 있다.
Specifically, when ceramic powder is added in powder form to suppress firing shrinkage in the internal electrode layers 22 of the upper and lower regions (b, b '), ceramic powder is coated on the metal powder It is possible to prevent the occurrence of cracks because the ceramic powder fills the voids between the metal particles.

또한, 본 발명의 일 실시형태에 따르면, 상기 상부 및 하부 영역(b, b')의 내부전극층(22)의 적층수는 각각 5 내지 20층일 수 있다.According to an embodiment of the present invention, the number of internal electrode layers 22 in the upper and lower regions b and b 'may be 5 to 20, respectively.

상기 상부 및 하부 영역(b, b')의 내부전극층(22)의 적층수는 동일할 수 있으나, 이에 제한되는 것은 아니다.The number of the internal electrode layers 22 of the upper and lower regions b and b 'may be the same, but is not limited thereto.

세라믹 분말이 분말 형태로 첨가되는 상기 상부 및 하부 영역(b, b')의 내부전극층(22)이 각각 5 내지 20층 적층됨으로써, 상술한 바와 같이 크랙 발생이 집중되는 적층 세라믹 커패시터의 상부 및 하부 영역의 크랙 발생을 막을 수 있다.The internal electrode layers 22 of the upper and lower regions (b, b '), in which the ceramic powder is added in powder form, are each laminated by 5 to 20 layers so that the upper and lower portions of the multilayer ceramic capacitor, It is possible to prevent cracks in the area.

또한, 상기 중앙부 영역(a)의 내부전극층(21)은 세라믹 분말이 코팅된 금속 분말을 포함함으로써, 초소형 및 고용량 적층 세라믹 커패시터를 구현할 수도 있다.
Also, the internal electrode layer 21 of the central region (a) may include metal powder coated with a ceramic powder, thereby realizing a very small and high capacity multilayer ceramic capacitor.

상기 상부 및 하부 영역(b, b')의 내부전극층(22)의 적층수가 5층 미만일 경우에는 세라믹 분말을 포함하는 내부전극층의 적층수가 너무 적어 적층 세라믹 커패시터의 상부 및 하부 영역의 크랙 발생을 막을 수 없다.When the number of stacked layers of the internal electrode layers 22 of the upper and lower regions b and b 'is less than five, the number of stacked internal electrode layers including the ceramic powder is too small to prevent cracks in the upper and lower regions of the multilayer ceramic capacitor. I can not.

한편, 상기 상부 및 하부 영역(b, b')의 내부전극층(22)의 적층수가 20층을 초과하는 하는 경우에는 세라믹 분말을 포함하는 내부전극층의 적층수가 너무 많아 초소형 및 고용량 적층 세라믹 커패시터를 구현할 수 없다.
On the other hand, when the number of layers of the internal electrode layers 22 of the upper and lower regions b and b 'exceeds 20, the number of internal electrode layers including ceramic powder is too large to realize a very small and high capacity multilayer ceramic capacitor I can not.

상기 상부 및 하부 영역(b, b')의 내부전극층(22)은 금속 분말을 더 포함할 수 있으며, 상기 중앙부 영역(a)과 상부 및 하부 영역(b, b')의 내부전극층이 포함하는 세라믹 분말은 티탄산바륨(BaTiO3) 분말일 수 있으나, 이제 제한되는 것은 아니다.
The internal electrode layer 22 of the upper and lower regions b and b 'may further include a metal powder and the internal electrode layers of the central region a and the upper and lower regions b and b' The ceramic powder may be, but is not limited to, barium titanate (BaTiO 3 ) powder.

도 3은 본 발명의 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
3 is a cross-sectional view taken along line BB 'of Fig. 1 according to another embodiment of the present invention.

도 3을 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 세라믹 본체(10); 및 상기 세라믹 본체(10) 내부에 적층되는 복수의 내부전극층(21, 22);을 포함하며, 상기 복수의 내부전극층은 세라믹 분말이 코팅된 금속 분말을 포함하는 층(21)과 세라믹 분말을 포함하는 층(22)이 교대로 적층될 수 있다.
3, a multilayer ceramic electronic device according to another embodiment of the present invention includes a ceramic body 10; And a plurality of internal electrode layers (21, 22) stacked in the ceramic body (10), wherein the plurality of internal electrode layers include a layer (21) comprising a metal powder coated with ceramic powder and a ceramic powder Layer 22 may be alternately stacked.

이하에서는 상기 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품, 특히 적층 세라믹 커패시터에 대하여 설명하되, 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 설명과 동일한 부분은 생략하도록 한다.
Hereinafter, the multilayer ceramic electronic component according to another embodiment of the present invention, particularly the multilayer ceramic capacitor, will be described, but the same portions as the multilayer ceramic electronic component according to the embodiment of the present invention described above will be omitted.

본 발명의 다른 실시형태에 따르면, 상기 복수의 내부전극층은 세라믹 분말이 코팅된 금속 분말을 포함하는 층(21)과 세라믹 분말을 포함하는 층(22)이 교대로 적층될 수 있다.According to another embodiment of the present invention, the plurality of internal electrode layers may be alternately laminated with a layer 21 including a metal powder coated with a ceramic powder and a layer 22 including a ceramic powder.

본 발명의 일 실시형태와는 달리, 세라믹 분말이 코팅된 금속 분말을 포함하는 내부전극층(21)과 세라믹 분말을 분말 형태로 첨가된 내부전극층(22)을 교대로 적층함으로써, 세라믹 분말이 금속 간의 공극을 채워줄 수 있는 내부전극층이 교대로 형성되어, 크랙 발생을 막을 수 있다.The internal electrode layer 21 including the metal powder coated with the ceramic powder and the internal electrode layer 22 added with the ceramic powder in the form of powder are alternately stacked, Internal electrode layers capable of filling voids are alternately formed, thereby preventing the occurrence of cracks.

더 나아가, 상기 적층 세라믹 커패시터의 크랙 발생을 막을 수 있을 뿐만 아니라 세라믹 분말이 코팅된 금속 분말을 포함하는 내부전극층이 교대로 형성되어, 초소형 및 고용량 적층 세라믹 커패시터를 구현할 수 있다.
Furthermore, the internal electrode layers including the metal powder coated with the ceramic powder are alternately formed as well as the cracks of the multilayer ceramic capacitor can be prevented, thereby realizing the ultra-small and high-capacity multilayer ceramic capacitor.

도 4는 본 발명의 다른 실시형태에 따른 적층 세라믹 캐패시터의 제조 공정도이다.
4 is a manufacturing process diagram of a multilayer ceramic capacitor according to another embodiment of the present invention.

도 4를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법은 세라믹 분말을 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계; 상기 세라믹 그린시트 상에 세라믹 분말이 코팅된 금속 분말을 포함하는 제1 도전성 페이스트 및 세라믹 분말을 포함하는 제2 도전성 페이스트를 이용하여 내부전극 패턴을 형성하는 단계; 및 상기 세라믹 그린시트를 적층하고 소결하여, 복수의 내부전극층을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 그린시트를 적층하는 단계는 상기 복수의 내부전극층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역의 내부전극층이 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역의 내부전극층이 세라믹 분말을 포함하도록 수행될 수 있다.
Referring to FIG. 4, a method of manufacturing a multilayer ceramic electronic device according to another embodiment of the present invention includes: preparing a ceramic green sheet using a slurry including ceramic powder; Forming an internal electrode pattern using a first conductive paste including a metal powder coated with a ceramic powder on the ceramic green sheet and a second conductive paste including a ceramic powder; And laminating and sintering the ceramic green sheets to form a ceramic body including a plurality of internal electrode layers, wherein the step of laminating the ceramic green sheets comprises: stacking the plurality of internal electrode layers in a thickness direction of the ceramic body The internal electrode layer in the central region includes the metal powder coated with the ceramic powder and the internal electrode layers in the upper and lower regions include the ceramic powder.

본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법은 세라믹 분말을 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계; 상기 세라믹 그린시트 상에 세라믹 분말이 코팅된 금속 분말을 포함하는 제1 도전성 페이스트 및 세라믹 분말을 포함하는 제2 도전성 페이스트를 이용하여 내부전극 패턴을 형성하는 단계; 및 상기 세라믹 그린시트를 적층하고 소결하여, 복수의 내부전극층을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 그린시트를 적층하는 단계는 세라믹 분말이 코팅된 금속 분말을 포함하는 내부전극층과 세라믹 분말을 포함하는 내부전극층이 교대로 적층되도록 수행될 수 있다.
According to another aspect of the present invention, there is provided a method of manufacturing a multilayer ceramic electronic device, comprising: preparing a ceramic green sheet using a slurry including ceramic powder; Forming an internal electrode pattern using a first conductive paste including a metal powder coated with a ceramic powder on the ceramic green sheet and a second conductive paste including a ceramic powder; And laminating and sintering the ceramic green sheet to form a ceramic body including a plurality of internal electrode layers, wherein the step of laminating the ceramic green sheet comprises the steps of laminating the internal electrode layers And the internal electrode layers including the ceramic powder may be alternately laminated.

상기 적층 세라믹 전자부품의 제조방법은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징을 제외하고는 일반적인 제조방법과 동일하므로, 이하에서는 본 발명의 특징부를 중심으로 설명하도록 한다.
The method of manufacturing the multilayer ceramic electronic component is the same as the general manufacturing method except for the features of the multilayer ceramic electronic component according to the embodiment of the present invention described above. Therefore, the feature of the present invention will be described below.

상기 도전성 페이스트는 특별히 제한되지 않으며, 예를 들어 금속 분말 40 내지 50 중량부를 포함할 수 있으며, 상기 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 및 팔라듐-은(Pd-Ag) 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.The conductive paste is not particularly limited and may include, for example, 40 to 50 parts by weight of a metal powder, and the metal may include at least one of nickel (Ni), copper (Cu), palladium (Pd), and palladium- And alloys thereof.

상기 제1 도전성 페이스트는 세라믹 분말이 코팅된 금속 분말을 포함할 수 있으며, 상기 제2 도전성 페이스트는 상기 금속 분말 외에 세라믹 분말을 더 포함할 수 있다. The first conductive paste may include a metal powder coated with a ceramic powder, and the second conductive paste may further include ceramic powder in addition to the metal powder.

상기 세라믹 그린시트 상에 내부전극 패턴의 형성은 세라믹 분말이 코팅된 금속 분말을 포함하는 제1 도전성 페이스트를 이용하여 내부전극 패턴을 형성한 세라믹 그린시트 및 세라믹 분말을 포함하는 제2 도전성 페이스트를 이용하여 내부전극 패턴을 형성한 세라믹 그린시트를 별개로 제작함으로써 수행될 수 있다.
The internal electrode pattern may be formed on the ceramic green sheet by using a first conductive paste including a metal powder coated with ceramic powder, a ceramic green sheet having an internal electrode pattern formed thereon, and a second conductive paste containing ceramic powder Thereby forming a ceramic green sheet on which an internal electrode pattern is formed.

이하 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 이에 제한되는 것은 아니다.
Hereinafter, the present invention will be described in more detail by way of examples, but the present invention is not limited thereto.

본 실시예에 따른 적층 세라믹 캐패시터는 하기와 같은 단계로 제작되었다.
The multilayer ceramic capacitor according to this embodiment was fabricated by the following steps.

우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
First, a slurry including a powder such as barium titanate (BaTiO 3 ) having an average particle diameter of 0.1 μm was applied on a carrier film and dried to form a plurality of ceramic green sheets (thickness: 1.05 μm and 0.95 μm) Thereby forming a dielectric layer.

다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.Next, an internal electrode conductive paste containing nickel powder having an average nickel particle size of 0.1 to 0.2 μm and 40 to 50 parts by weight was prepared.

상기 내부전극용 도전성 페이스트는 제1 및 제2 도전성 페이스트를 별개로 제작하였으며, 제1 도전성 페이스트는 니켈 분말 표면을 티탄산바륨(BaTiO3) 분말로 코팅하였으며, 제2 도전성 페이스트는 니켈 분말과 별개로 티탄산바륨(BaTiO3) 분말 을 첨가하여 제작하였다.
The first and second conductive pastes were prepared separately from each other. The first conductive paste was prepared by coating the surface of nickel powder with barium titanate (BaTiO 3 ) powder. The second conductive paste was prepared separately from the nickel powder And a barium titanate (BaTiO 3 ) powder.

상기 그린시트 상에 상기 제1 및 제2 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 400 내지 500층 적층하여 적층체를 만들었다. The conductive paste for the first and second internal electrodes was applied on the green sheet by a screen printing method to form internal electrodes, and 400 to 500 layers were laminated to form a laminate.

여기서, 상기 복수의 내부전극층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역의 내부전극층이 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역의 내부전극층이 세라믹 분말을 포함하도록 적층하였으며, 상부 및 하부 영역의 내부전극층은 각각 10층을 적층하였다.
Here, when the plurality of internal electrode layers are divided into three regions in the thickness direction of the ceramic body, the internal electrode layer in the central region includes the metal powder coated with the ceramic powder, and the internal electrode layers in the upper and lower regions form the ceramic powder And 10 layers of the internal electrode layers of the upper and lower regions were stacked, respectively.

이후 압착, 절단하여 1005 규격의 Size의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
Thereafter, chips of size 1005 were produced by compression and cutting, and the chips were fired at a temperature of 1050 to 1200 ° C in a reducing atmosphere of 0.1% or less of H 2 .

다음으로, 외부전극, 도금 등의 공정을 거쳐 적층 세라믹 캐패시터로 제작하였다.
Next, a multilayer ceramic capacitor was manufactured through an external electrode, a plating process, and the like.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

10: 세라믹 본체
21: 세라믹 분말이 코팅된 금속 분말을 포함하는 내부전극층
22: 세라믹 분말을 포함하는 내부전극층
31, 32: 외부 전극 10: Ceramic body
21: internal electrode layer including metal powder coated with ceramic powder
22: internal electrode layer including ceramic powder
31, 32: external electrodes

Claims (18)

세라믹 본체; 및
상기 세라믹 본체 내부에 적층되는 복수의 내부전극층;을 포함하며,
상기 복수의 내부전극층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역의 내부전극층은 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역의 내부전극층은 세라믹 분말을 포함하는 적층 세라믹 전자부품.
A ceramic body; And
And a plurality of internal electrode layers stacked in the ceramic body,
When the plurality of internal electrode layers are divided into three regions in the thickness direction of the ceramic body, the internal electrode layers in the central region include metal powder coated with ceramic powder, and the internal electrode layers in the upper and lower regions include ceramic powder Multilayer Ceramic Electronic Components.
제1항에 있어서,
상기 상부 및 하부 영역의 내부전극층은 금속 분말을 더 포함하는 적층 세라믹 전자부품.
The method according to claim 1,
Wherein the internal electrode layers of the upper and lower regions further comprise metal powder.
제1항에 있어서,
상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말인 적층 세라믹 전자부품.
The method according to claim 1,
Wherein the ceramic powder is a barium titanate (BaTiO 3 ) powder.
제1항에 있어서,
상기 상부 및 하부 영역의 내부전극층의 적층수는 각각 5 내지 20층인 적층 세라믹 전자부품.
The method according to claim 1,
Wherein the number of internal electrode layers in the upper and lower regions is 5 to 20, respectively.
제1항 또는 제2항에 있어서,
상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
3. The method according to claim 1 or 2,
Wherein the metal is at least one selected from the group consisting of palladium (Pd), a palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).
세라믹 본체; 및
상기 세라믹 본체 내부에 적층되는 복수의 내부전극층;을 포함하며,
상기 복수의 내부전극층은 세라믹 분말이 코팅된 금속 분말을 포함하는 층과 세라믹 분말을 포함하는 층이 교대로 적층된 적층 세라믹 전자부품.
A ceramic body; And
And a plurality of internal electrode layers stacked in the ceramic body,
Wherein the plurality of internal electrode layers are alternately laminated with a layer including a metal powder coated with a ceramic powder and a layer including a ceramic powder.
제6항에 있어서,
상기 세라믹 분말을 포함하는 내부전극층은 금속 분말을 더 포함하는 적층 세라믹 전자부품.
The method according to claim 6,
Wherein the internal electrode layer including the ceramic powder further comprises a metal powder.
제6항에 있어서,
상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말인 적층 세라믹 전자부품.
The method according to claim 6,
Wherein the ceramic powder is a barium titanate (BaTiO 3 ) powder.
제6항 또는 제7항에 있어서,
상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
8. The method according to claim 6 or 7,
Wherein the metal is at least one selected from the group consisting of palladium (Pd), a palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).
세라믹 분말을 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계;
상기 세라믹 그린시트 상에 세라믹 분말이 코팅된 금속 분말을 포함하는 제1 도전성 페이스트 및 세라믹 분말을 포함하는 제2 도전성 페이스트를 이용하여 내부전극 패턴을 형성하는 단계; 및
상기 세라믹 그린시트를 적층하고 소결하여, 복수의 내부전극층을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며,
상기 세라믹 그린시트를 적층하는 단계는 상기 복수의 내부전극층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 중앙부 영역의 내부전극층이 세라믹 분말이 코팅된 금속 분말을 포함하며, 상부 및 하부 영역의 내부전극층이 세라믹 분말을 포함하도록 수행되는 적층 세라믹 전자부품의 제조 방법.
Providing a ceramic green sheet using a slurry comprising ceramic powder;
Forming an internal electrode pattern using a first conductive paste including a metal powder coated with a ceramic powder on the ceramic green sheet and a second conductive paste including a ceramic powder; And
Laminating and sintering the ceramic green sheet to form a ceramic body including a plurality of internal electrode layers,
The step of laminating the ceramic green sheet includes a step of forming a plurality of internal electrode layers by dividing the plurality of internal electrode layers into three regions in the thickness direction of the ceramic body, wherein the internal electrode layers in the central region include metal powder coated with ceramic powder, Wherein the internal electrode layers of the ceramic layers are formed so as to include ceramic powders.
제10항에 있어서,
상기 상부 및 하부 영역의 내부전극층은 금속 분말을 더 포함하는 적층 세라믹 전자부품의 제조 방법.
11. The method of claim 10,
Wherein the internal electrode layers of the upper and lower regions further include metal powder.
제10항에 있어서,
상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말인 적층 세라믹 전자부품의 제조 방법.
11. The method of claim 10,
Wherein the ceramic powder is a barium titanate (BaTiO 3 ) powder.
제10항에 있어서,
상기 상부 및 하부 영역의 내부전극층의 적층수는 각각 5 내지 20층인 적층 세라믹 전자부품의 제조 방법.
11. The method of claim 10,
Wherein the number of layers of the internal electrode layers in the upper and lower regions is 5 to 20, respectively.
제10항 또는 제11항에 있어서,
상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품의 제조 방법.
The method according to claim 10 or 11,
Wherein the metal is at least one selected from the group consisting of palladium (Pd), a palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).
세라믹 분말을 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계;
상기 세라믹 그린시트 상에 세라믹 분말이 코팅된 금속 분말을 포함하는 제1 도전성 페이스트 및 세라믹 분말을 포함하는 제2 도전성 페이스트를 이용하여 내부전극 패턴을 형성하는 단계; 및
상기 세라믹 그린시트를 적층하고 소결하여, 복수의 내부전극층을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며,
상기 세라믹 그린시트를 적층하는 단계는 세라믹 분말이 코팅된 금속 분말을 포함하는 내부전극층과 세라믹 분말을 포함하는 내부전극층이 교대로 적층되도록 수행되는 적층 세라믹 전자부품의 제조 방법.
Providing a ceramic green sheet using a slurry comprising ceramic powder;
Forming an internal electrode pattern using a first conductive paste including a metal powder coated with a ceramic powder on the ceramic green sheet and a second conductive paste including a ceramic powder; And
Laminating and sintering the ceramic green sheet to form a ceramic body including a plurality of internal electrode layers,
Wherein the step of laminating the ceramic green sheet is performed such that the internal electrode layer including the metal powder coated with the ceramic powder and the internal electrode layer including the ceramic powder are alternately laminated.
제15항에 있어서,
상기 세라믹 분말을 포함하는 내부전극층은 금속 분말을 더 포함하는 적층 세라믹 전자부품의 제조 방법.
16. The method of claim 15,
Wherein the internal electrode layer including the ceramic powder further comprises a metal powder.
제15항에 있어서,
상기 세라믹 분말은 티탄산바륨(BaTiO3) 분말인 적층 세라믹 전자부품의 제조 방법.
16. The method of claim 15,
Wherein the ceramic powder is a barium titanate (BaTiO 3 ) powder.
제15항 또는 제16항에 있어서,
상기 금속은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품의 제조 방법.17. The method according to claim 15 or 16,
Wherein the metal is at least one selected from the group consisting of palladium (Pd), a palladium-silver (Pd-Ag) alloy, nickel (Ni), and copper (Cu).
KR1020110121628A 2011-11-21 2011-11-21 Laminated ceramic electronic parts and fabrication method thereof KR101933403B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110121628A KR101933403B1 (en) 2011-11-21 2011-11-21 Laminated ceramic electronic parts and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121628A KR101933403B1 (en) 2011-11-21 2011-11-21 Laminated ceramic electronic parts and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20130055941A KR20130055941A (en) 2013-05-29
KR101933403B1 true KR101933403B1 (en) 2018-12-31

Family

ID=48664208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121628A KR101933403B1 (en) 2011-11-21 2011-11-21 Laminated ceramic electronic parts and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101933403B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198250A (en) * 2000-12-26 2002-07-12 Kyocera Corp Laminated electronic component
JP2005209721A (en) * 2004-01-20 2005-08-04 Murata Mfg Co Ltd Laminated ceramic electronic component, and manufacturing method thereof
WO2010029719A1 (en) * 2008-09-10 2010-03-18 株式会社村田製作所 Chargeable powder for forming conductive pattern and multilayer ceramic electronic component using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198250A (en) * 2000-12-26 2002-07-12 Kyocera Corp Laminated electronic component
JP2005209721A (en) * 2004-01-20 2005-08-04 Murata Mfg Co Ltd Laminated ceramic electronic component, and manufacturing method thereof
WO2010029719A1 (en) * 2008-09-10 2010-03-18 株式会社村田製作所 Chargeable powder for forming conductive pattern and multilayer ceramic electronic component using same

Also Published As

Publication number Publication date
KR20130055941A (en) 2013-05-29

Similar Documents

Publication Publication Date Title
JP5825322B2 (en) Multilayer ceramic capacitor, method for manufacturing the same, and mounting substrate for multilayer ceramic capacitor
US9484153B2 (en) Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same
JP2022008697A (en) Multilayer ceramic electronic component and mounting substrate thereof
JP5694249B2 (en) Multilayer ceramic electronic components
JP2012191163A (en) Multilayer ceramic capacitor and manufacturing method for the same
JP2012253337A (en) Multilayer ceramic electronic component
JP2021010000A (en) Multilayer ceramic capacitor and manufacturing method thereof
US11574773B2 (en) Multilayer electronic component
US9779875B2 (en) Multilayer ceramic electronic component
JP2022116342A (en) Multilayer capacitor and method for manufacturing the same
KR20130058430A (en) Laminated ceramic electronic parts
JP2021044533A (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20130065199A (en) Conductive paste for external electrode, multi-layered ceramic electronic parts fabricated by using the same and fabricating method thereof
US9025307B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US8879237B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP7248363B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR100905878B1 (en) Fabrication method of multi-layer ceramic capacitor
KR102097328B1 (en) Multi-layer ceramic electronic part and method for manufacturing the same
KR101434103B1 (en) Multilayered ceramic electronic component and board for mounting the same
US20140285946A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101462753B1 (en) Laminated ceramic electronic parts and fabrication method thereof
JP2022101469A (en) Multilayer electronic component
KR101933403B1 (en) Laminated ceramic electronic parts and fabrication method thereof
US8630082B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101630077B1 (en) Laminated ceramic electronic parts and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right