JP2012114183A - Ceramic multilayer substrate - Google Patents
Ceramic multilayer substrate Download PDFInfo
- Publication number
- JP2012114183A JP2012114183A JP2010260867A JP2010260867A JP2012114183A JP 2012114183 A JP2012114183 A JP 2012114183A JP 2010260867 A JP2010260867 A JP 2010260867A JP 2010260867 A JP2010260867 A JP 2010260867A JP 2012114183 A JP2012114183 A JP 2012114183A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- ceramic
- multilayer substrate
- ceramic multilayer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、セラミック多層基板に関するものである。 The present invention relates to a ceramic multilayer substrate.
セラミック多層基板は、耐熱性・耐湿性に優れ、また、高周波回路において良好な周波数特性を有することから、モバイル機器のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）モジュール、放熱性を利用したパワーＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、発光ダイオード）用の基板や液晶のバックライト向けＬＥＤ用の基板、また、自動車搭載用の電子制御回路用の基板として用いられている。
現在、このセラミック多層基板の平面寸法は、下記特許文献１に示すように、約１００ｍｍ角のセラミック多層基板が用いられていた（例えば、これに類似する技術は下記特許文献１に記載されている）。
Ceramic multilayer substrates are excellent in heat resistance and moisture resistance, and have good frequency characteristics in high frequency circuits. Therefore, RF (Radio Frequency) modules for mobile devices, power LEDs (light emitting diodes) using heat dissipation, light emission It is used as a substrate for a diode), a substrate for an LED for a liquid crystal backlight, and a substrate for an electronic control circuit mounted on an automobile.
Currently, as shown in the following
また、現在のセラミック多層基板の平面方向の反りは、セラミック多層基板一辺が１００ｍｍの正方形のものの場合、３５ｕｍから２００ｕｍ程度（一般には約１００ｕｍ）となっていた（例えば、これに類似する技術は下記特許文献２に記載されている）。 Further, the warpage in the planar direction of the current ceramic multilayer substrate is about 35 μm to 200 μm (generally about 100 μm) when the ceramic multilayer substrate has a square of 100 mm on one side (for example, a similar technique is described below). (It is described in Patent Document 2).
近年の電子機器の高密度化に伴い、このセラミック多層基板のビア（ビア材が充填されたスルーホール）の間隔が２００ｕｍ以下と、ビア間隔の狭ピッチ化が進んでいる。 With the recent increase in the density of electronic devices, the interval between vias (through holes filled with via material) of this ceramic multilayer substrate is 200 μm or less, and the pitch between vias is becoming narrower.
そのビア間隔の狭ピッチ化に伴い、セラミック多層基板の製造工程において、従来のセラミック多層基板の平面方向の反りの形状とは、異なった形状の反りが生じるようになってきた。 Along with the narrowing of the pitch between the vias, in the manufacturing process of the ceramic multilayer substrate, a warp having a shape different from the shape of the conventional warp in the planar direction of the ceramic multilayer substrate has come to occur.
図１は、セラミック多層基板の反りの形状を示す斜視図を示すもので、図１（ａ）は従来の反りの形状（おわん型反り）のセラミック多層基板の反りの形状を示す斜視図、図１（ｂ）は、本願の解決しようとする課題のセラミック多層基板の反りの形状（鞍型反り）を示す斜視図を示すものである。 FIG. 1 is a perspective view showing a warp shape of a ceramic multilayer substrate, and FIG. 1 (a) is a perspective view showing a warp shape of a ceramic multilayer substrate having a conventional warp shape (bowl type warp). 1 (b) is a perspective view showing a warp shape (a saddle warp) of a ceramic multilayer substrate to be solved by the present application.
従来のセラミック多層基板の反りの形状は、図１（ａ）に示すような反り（以下、おわん型反りと記述する）であった。しかし、近年のセラミック多層基板のビア間隔の狭ピッチ化とセラミック多層基板の内部配線部の高密度化に伴い、ラミック多層基板の反りの形状は、図１（ｂ）に示すように、今までにはない、特殊な形状の反り（以下、鞍型反りと記述する）は生じることを見出した。 The warp shape of the conventional ceramic multilayer substrate was a warp as shown in FIG. 1A (hereinafter referred to as a bowl-shaped warp). However, as the via pitch of the ceramic multilayer substrate has been narrowed in recent years and the internal wiring portion of the ceramic multilayer substrate has been increased in density, the warped shape of the multilayer multilayer substrate has so far been changed as shown in FIG. It was found that a special shape warp (hereinafter referred to as saddle warp) occurs.
このようなセラミック多層基板の鞍型反りが生じてしまうと、セラミック多層基板上に、半導体チップ等の電子部品を実装する際、セラミック多層基板自身や、実装しようとする電子部品が破損してしまい、その結果として、セラミック多層基板を用いた電子部品実装工程における歩留まりが低下するという課題を有していた。 When such a vertical warp of the ceramic multilayer substrate occurs, when the electronic component such as a semiconductor chip is mounted on the ceramic multilayer substrate, the ceramic multilayer substrate itself or the electronic component to be mounted is damaged. As a result, there has been a problem that the yield in the electronic component mounting process using the ceramic multilayer substrate is lowered.
そこで、本発明は、セラミック多層基板の鞍型反りの発生を抑制することによって、セラミック多層基板を用いた電子部品実装工程における歩留まりを改善することを目的とするものである。 In view of the above, an object of the present invention is to improve the yield in an electronic component mounting process using a ceramic multilayer substrate by suppressing the occurrence of saddle warp of the ceramic multilayer substrate.
そして、この目的を達成するために本発明は、アルミナ成分とガラス成分を有するグリーンシートを焼成することに形成されたセラミック基板部と、前記セラミック基板部内部に形成された内部配線パターンと、前記セラミック基板部の表面に形成された外部配線パターンと、前記セラミック基板部に形成され、前記内部配線パターン、もしくは前記外部配線パターンに接続され、導電性ペーストが充填されたビアと、前記内部配線パターン、もしくは前記外部配線パターンが形成される配線部と、前記配線部の周辺に配置された非配線部と、を有するセラミック多層基板において、前記非配線部に、前記ビアに充電された前記導電性ペーストと同一の導電性ペーストが充填されたダミービアを設けたこと、を特徴とするセラミック多層基板とし、これにより所期の目的を達成するものである。 In order to achieve this object, the present invention provides a ceramic substrate part formed by firing a green sheet having an alumina component and a glass component, an internal wiring pattern formed inside the ceramic substrate part, An external wiring pattern formed on the surface of the ceramic substrate portion; and the internal wiring pattern formed on the ceramic substrate portion or connected to the external wiring pattern and filled with a conductive paste; and the internal wiring pattern Alternatively, in a ceramic multilayer substrate having a wiring part in which the external wiring pattern is formed and a non-wiring part arranged around the wiring part, the conductive material charged in the vias in the non-wiring part A ceramic multi-layer substrate provided with a dummy via filled with the same conductive paste as the paste And, thereby it is to achieve the intended purpose.
以上のように本発明は、アルミナ成分とガラス成分を有するグリーンシートを焼成することに形成されたセラミック基板部と、前記セラミック基板部内部に形成された内部配線パターンと、前記セラミック基板部の表面に形成された外部配線パターンと、前記セラミック基板部に形成され、前記内部配線パターン、もしくは前記外部配線パターンに接続され、導電性ペーストが充填されたビアと、前記内部配線パターン、もしくは前記外部配線パターンが形成される配線部と、前記配線部の周辺に配置された非配線部と、を有するセラミック多層基板において、前記非配線部に、前記ビアに充電された前記導電性ペーストと同一の導電性ペーストが充填されたダミービアを設けたこと、を特徴とするセラミック多層基板としたものであるので、セラミック多層基板を用いた電子部品実装工程における歩留まりを改善することができる。 As described above, the present invention provides a ceramic substrate portion formed by firing a green sheet having an alumina component and a glass component, an internal wiring pattern formed inside the ceramic substrate portion, and a surface of the ceramic substrate portion. An external wiring pattern formed on the ceramic substrate portion, connected to the internal wiring pattern or the external wiring pattern and filled with a conductive paste, and the internal wiring pattern or the external wiring. In a ceramic multilayer substrate having a wiring part on which a pattern is formed and a non-wiring part arranged around the wiring part, the non-wiring part has the same conductivity as the conductive paste charged in the via. Since it is a ceramic multilayer substrate characterized by providing a dummy via filled with a conductive paste It is possible to improve the yield in the electronic component mounting process using a ceramic multilayer substrate.
すなわち、本発明においては、前記非配線部に、前記ビアに充電された前記導電性ペーストと同一の導電性ペーストが充填されたダミービアを設けたることによって、前記グリーンシートが焼成される際の前記配線部全体の状態変化の影響（言い換えると、前記グリーンシートの前記配線部に対応する部分を形成するガラス成分、ビアに充填された導電性ペースト、それぞれの状態変化による影響）と、前記グリーンシートが焼成される際の前記非配線部全体の状態変化の影響（言い換えると、前記グリーンシートの前記非配線部に対応する部分を形成するガラス成分、ビアに充填された導電性ペースト、それぞれの状態変化による影響）とのギャップを抑えることによって、前記グリーンシートが焼成される際の、前記セラミック基板部全体における状態変化を平均化することができるので、その結果として、セラミック多層基板の鞍型反りの発生を抑制することができる。 That is, in the present invention, the non-wiring portion is provided with a dummy via filled with the same conductive paste as the conductive paste charged in the via, whereby the green sheet is fired. Influence of the state change of the whole wiring part (in other words, the glass component that forms the part corresponding to the wiring part of the green sheet, the conductive paste filled in the via, the influence of each state change), and the green sheet Influence of the state change of the whole non-wiring part when the sinter is fired (in other words, the glass component forming the portion corresponding to the non-wiring part of the green sheet, the conductive paste filled in the via, the respective states (Effect of change) and the entire ceramic substrate portion when the green sheet is fired by suppressing the gap Since the state change can be averaged in, as a result, it is possible to suppress the occurrence of the saddle-type warp of the ceramic multilayer substrate.
すなわち、セラミック多層基板の鞍型反りの発生を抑制することによって、セラミック多層基板を用いた電子部品実装工程における歩留まりを改善することができるのである。 That is, the yield in the electronic component mounting process using the ceramic multilayer substrate can be improved by suppressing the occurrence of saddle warp of the ceramic multilayer substrate.
以下に、本発明の一実施形態を図面とともに詳細に説明する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
（実施の形態１）
［１］セラミック多層基板の構成
まず、はじめに、本発明の実施１におけるセラミック多層基板の構成に関して説明する。図２は、本発明の実施の形態１におけるセラミック多層基板の平面図と断面図を示すものであり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）中の点線Ａ−Ａの断面図である。
(Embodiment 1)
[1] Configuration of Ceramic Multilayer Substrate First, the configuration of the ceramic multilayer substrate in
図２に示すように、セラミック多層基板１は、複数（具体的には本実施形態では後述のように３枚）のセラミック製のグリーンシートを焼成して形成されたセラミック基板部２と、そのセラミック基板部２内部に形成された内部配線パターン３と、そのセラミック基板部２の表面に形成された外部配線パターン４と、そのセラミック基板部２に形成され、内部配線パターン３、もしくは前記外部配線パターン４のどちらかに接続され、導電性ペーストが充填されたビア５と、内部配線パターン３、もしくは外部配線パターン４が形成される配線部６と、その配線部６の周辺に配置された非配線部７と、を有している。
さらに、セラミック多層基板１は、非配線部７にダミービア８を形成している。ここで、ダミービア８に充填されている導体ペーストは、配線部６に形成されているビア５に充填されている導体ペーストと同一のものが用いられている。
As shown in FIG. 2, the
Furthermore, the
また、セラミック基板部２の表裏に形成されている外部配線パターン４は、所望の電子部品（例えばＩＣ＝Ｉｎｔｅｇｒａｔｅｄ Ｃｕｉｒｃｕｉｔ）を実装するための電極や、所望の回路パターンとなっている。
The
本実施形態において、セラミック基板部２は、後述で再度説明するが、何れも、アルミナ粉末を５５［ｗｔ％］、ガラス粉末を４５［ｗｔ％］の割合で配合したガラス・セラミックの固体成分と、有機溶剤等からなる有機バインダーを、固体成分と有機バインダーとの割合が、固体成分８４：有機バインダー１６の重量比の割合で混合された組成物からなる、シート状の形状のグリーンシートと呼ばれるものを、複数枚（少なくとも２枚以上）積層し、加圧し、その後、９００［℃］にて焼成することによって形成する。なお、本実施形態のセラミック基板部２においては、三枚のグリーンシートを積層、焼成したものを用いた。
In the present embodiment, the
また、本実施形態において、セラミック基板部２の内部にあるビア５、および、ダミービア８は、前述の焼成前のグリーンシートに、予め、例えば、ＮＣパンチプレス（Ｎｕｍｅｒｉｃａｌ Ｃｏｎｔｒｏｌパンチプレス）によって孔を形成し、その後、その孔に導電性ペーストを充填し、更に前述のセラミックシートを焼成する際に同時に焼成される事によって形成する。なお、本実施形態において、銀（Ａｇ）粒子とガラス成分を含有する導電性ペーストを用いた。
In the present embodiment, the
また、本実施形態において、セラミック基板部２の内部にある内部配線パターン３は、前述の焼成前のグリーンシートに、予め、スクリーン印刷法を用いて所望のパターンに印刷して形成後、前述のセラミックシートを焼成する際に同時に焼成される事によって形成している。なお、本実施形態においては、銀（Ａｇ）粒子とガラス成分を含有する導電性ペーストを用いた。
In the present embodiment, the
また、本実施形態において、セラミック基板部２の表面（表裏面）の外部配線パターン４は、前述のグリーンシートを焼成後、導電性ペーストをスクリーン印刷法により所望のパターンに印刷して形成後、前述のセラミックシートを焼成する温度より低い温度で、かつ、この導電性ペーストが十分に焼成される温度にて熱処理を行うことによって形成する。 なお、本実施形態においては、ビア５、およびダミービア８と同じく、銀（Ａｇ）粒子とガラス成分を含有する導電性ペーストを用いた。
Further, in the present embodiment, the
以上のように本実施形態のセラミック多層基板１は、アルミナ成分とガラス成分を有するグリーンシートを焼成することに形成されたセラミック基板部２と、セラミック基板部２内部に形成された内部配線パターン３と、セラミック基板部２の表面に形成された外部配線パターン４と、セラミック基板部２に形成され、内部配線パターン３、もしくは前記外部配線パターン４に接続され、導電性ペーストが充填されたビア５と、内部配線パターン３、もしくは外部配線パターン４が形成される配線部６と、配線部６の周辺に配置された非配線部７と、を有するセラミック多層基板１において、非配線部７に、ビア５に充電された導電性ペーストと同一の導電性ペーストが充填されたダミービア８を設けたこと、
を特徴とするセラミック多層基板１としたものであるので、セラミック多層基板１を用いた電子部品実装工程における歩留まりを改善することができる。
As described above, the
Therefore, the yield in the electronic component mounting process using the
すなわち、本発明においては、非配線部７に、ビア５に充電された導電性ペーストと同一の導電性ペーストが充填されたダミービア８を設けたることによって、グリーンシートが焼成される際の配線部６全体の状態変化の影響（言い換えると、グリーンシートの配線部６に対応する部分を形成するガラス成分、及びビア５に充填された導電性ペーストのそれぞれの状態変化による影響）と、グリーンシートが焼成される際の非配線部７全体の状態変化の影響（言い換えると、グリーンシートの非配線部７に対応する部分を形成するガラス成分、及びビアに充填された導電性ペーストのそれぞれの状態変化による影響）とのギャップを抑えることによって、グリーンシートが焼成される際の、セラミック基板部全体１における状態変化を平均化することができるので、その結果として、セラミック多層基板１の鞍型反りの発生を抑制することができる。
That is, in the present invention, by providing the non-wiring portion 7 with the dummy via 8 filled with the same conductive paste as the conductive paste charged in the
すなわち、セラミック多層基板１の鞍型反りの発生を抑制することによって、セラミック多層基板１を用いた電子部品実装工程における歩留まりを改善することができるのである。
That is, the yield in the electronic component mounting process using the
また、図３は、図１中の領域Ｂと領域Ｃを拡大した平面図であり、図３（ａ）は領域Ｂの平面図、図３（ｂ）は領域Ｃの平面図を示すものである。 3 is an enlarged plan view of region B and region C in FIG. 1, FIG. 3 (a) is a plan view of region B, and FIG. 3 (b) is a plan view of region C. is there.
ここで、領域Ｂとは、配線部６からある一定の面積を抜きとった領域を示すものである。また、領域Ｃとは、非配線部７からある一定の面積を抜きとった領域を示すものである。なお、図３（ａ）、図３（ｂ）中の領域Ｂと領域Ｃはセラミック多層基板１の表面において、同一面積になるように記載している。
Here, the region B indicates a region obtained by extracting a certain area from the
また、本実施形態においては、図３（ａ）、図３（ｂ）に示すように、ビア５とダミービア８は、同一直径（すなわち同一面積）の大きさになるように、セラミック多層基板1上の、それぞれ、配線部６、および非配線部７に設けている。
すなわち、図３（ａ）、（ｂ）に示すように、本実施形態においては、非配線部７の面積に対するダミービア８の面積の占める比率は、配線部６の面積に対するビア５の面積の占める比率が同等になるようにしている。
In the present embodiment, as shown in FIGS. 3A and 3B, the via 5 and the dummy via 8 have the same diameter (that is, the same area) so that the
That is, as shown in FIGS. 3A and 3B, in this embodiment, the ratio of the area of the dummy via 8 to the area of the non-wiring portion 7 is the area of the via 5 to the area of the
以上のように、非配線部７の面積に対するダミービア８の面積の占める比率は、配線部６の面積に対するビア５の面積の占める比率が同等になるように、セラミック多層基板１を構成することによって、グリーンシートが焼成される際の配線部６全体の状態変化の影響と、グリーンシートが焼成される際の非配線部７全体の状態変化の影響とのギャップをより安定して抑えることができるので、その結果として、セラミック多層基板１の鞍型反りの発生を。さらに安定して抑制することができる。
As described above, by configuring the
すなわち、セラミック多層基板１の鞍型反りの発生をさらに安定して抑制することによって、セラミック多層基板１を用いた電子部品実装工程における歩留まりを、更に安定して改善することができるのである。
That is, the yield in the electronic component mounting process using the
なお、本実施形態においては、ビア５とダミービア８は、同一直径（すなわち同一面積）の大きさになるように、セラミック多層基板1上の、それぞれ、配線部６、および非配線部７に設けたが、必ずしも。ビア５とダミービア８は、同一直径（すなわち同一面積）の大きさにする必要はなく、非配線部７の面積に対するダミービア８の面積の占める比率は、配線部６の面積に対するビア５の面積の占める比率が同等になるように配置すればよい。
In the present embodiment, the via 5 and the dummy via 8 are provided in the
［２］セラミック多層基板の製造方法
それでは、以下に、本発明の実施の形態１におけるセラミック多層基板の製造方法について説明する。
[2] Method for Manufacturing Ceramic Multilayer Substrate Now, a method for manufacturing a ceramic multilayer substrate in the first embodiment of the present invention will be described below.
図４は、本発明の実施の形態１におけるセラミック多層基板の製造方法のフローチャートを示すものである。 FIG. 4 shows a flowchart of the method for manufacturing the ceramic multilayer substrate in accordance with the first exemplary embodiment of the present invention.
図４は、本実施形態のセラミック多層基板１のプロセスフローを示す図であり、大きく分けて、ステップ１：グリーンシート準備工程と、ステップ２：積層工程と、ステップ３：脱バインダー工程と、ステップ４：焼成工程と、ステップ５：拘束層除去工程と、ステップ６：外部配線パターン形成工程という、６つのステップからなるものである。
FIG. 4 is a diagram showing a process flow of the
［ステップ１：グリーンシート準備工程］
図５は、本発明の実施の形態１におけるグリーンシートの断面図を示すものであり、図５（ａ）はグリーンシート９Ａの断面図、図５（ｂ）はグリーンシート９Ｂの断面図、図５（ｃ）はグリーンシート９Ｃの断面図を示すものである。
[Step 1: Green sheet preparation process]
5 shows a cross-sectional view of the green sheet in
本実施形態においては、純のグリーンシート（アルミナ粉末を５５［ｗｔ％］、ガラス粉末を４５［ｗｔ％］の割合で配合したガラス・セラミックの固体成分と、有機溶剤等からなる有機バインダーを、固体成分と有機バインダーとの割合が、固体成分８４：有機バインダー１６の重量比の割合で混合された組成物をシート状に形成したもの）から、図
５（ａ）〜図５（ｃ）に示すように、グリーンシート９Ａ（図５（ａ））、グリーンシート９Ｂ（図５（ｂ））、グリーンシート９Ｃ（図５（ｃ））を作成する。
In the present embodiment, a pure green sheet (alumina powder 55 [wt%], glass powder mixed at a ratio of 45 [wt%], a glass / ceramic solid component, and an organic binder composed of an organic solvent, The ratio of the solid component and the organic binder is a composition in which the solid component 84 and the organic binder 16 are mixed at a weight ratio to form a sheet), from FIG. 5 (a) to FIG. 5 (c). As shown, a
まず、はじめに、図５（ａ）に示すグリーンシート９Ａに関して説明する。グリーンシート７Ａには、例えば、ＮＣパンチプレスによって孔を形成し、その後、その孔に、銀（Ａｇ）粒子を含有する導電性ペーストを充填することによって、ビア５、ダミービア８を形成する。これにて、グリーンシート９Ａが完成する。
First, the
次に、図５（ｂ）に示すグリーンシート９Ｂに関して説明する。グリーンシート９Ｂは、はじめに、グリーンシート９Ａと同様に、孔を形成し、その後、その孔に、銀（Ａｇ）粒子を含有する導体ペーストを充填することによって、ビア５、ダミービア８を形成する。次に、グリーンシート９Ｂ上面に導電性ペーストを、スクリーン印刷法を用いて所望のパターンに印刷して、内部配線パターン３を形成する。これにて、グリーンシート９Ｂが完成する。
Next, the
次に、図５（ｃ）に示すグリーンシート９Ｃに関して説明する。グリーンシート９Ｃは、グリーンシート９Ａと同様に、まずはじめに孔を形成し、その後、その孔に、銀（Ａｇ）粒子を含有する導体ペーストを充填することによって、ビア５、ダミービア８を形成する。次に、グリーンシート９Ｃ上面に導電性ペーストを、スクリーン印刷法を用いて所望のパターンに印刷して、内部配線パターン３を形成する。これにて、グリーンシート９Ｃが完成する。
以上が、図４中のステップ１のグリーンシート準備工程である。
Next, the
The above is the green sheet preparation process of
［ステップ２：積層工程］
次に、図６、図７、図８を用いてステップ２の積層工程について説明する。図６は、本発明の実施の形態１の積層工程における積層手順を示す断面図である。また、図７は、本発明の実施の形態１の積層工程におけるグリーンシート積層体の断面図を示すものである。また、図８は、本発明の実施の形態１の積層工程における加圧加熱方法を説明する断面図を示すものである。
[Step 2: Lamination process]
Next, the stacking process of
まず、はじめに、図６、図７に示している拘束層１０に関して説明する。
First, the constraining
一般に、アルミナ粉末とガラス粉末を配合したガラス・セラミックの組成物で、シート状の形状のグリーンシートを、高温を印加すると、アルミナ粉末とガラス粉末が焼成することによって、そのグリーンシートの体積（平面方向、および厚さ方向）に収縮する。 Generally, a glass-ceramic composition in which alumina powder and glass powder are blended. When a high temperature is applied to a sheet-like green sheet, the alumina powder and the glass powder are baked, whereby the volume of the green sheet (planar) Direction and thickness direction).
本実施形態においても、次の工程であるステップ３：脱バインダー工程、ステップ４：焼成工程にて、グリーンシート積層体１１（図７中に図示）を、加圧しながら熱を印加するのであるが、その際、それらグリーンシート９Ａ、９Ｂ、９Ｃを挟み込むように、印加する温度では焼成しない成分のセラミックからなる拘束層１０をそれぞれ上下面に配置しておく。
Also in this embodiment, heat is applied to the green sheet laminate 11 (shown in FIG. 7) while applying pressure in the following steps, Step 3: Debinding process and Step 4: Firing process. At that time, constraining
こうすることによって、グリーンシー９Ａ、８９Ｂ、９Ｃは、図６中に示す、Ｘ方向、およびＹ方向（すなわち、グリーンシート積層体１１の平面方向）には収縮せず、Ｚ方向（すなわち、グリーンシート積層体１１の厚さ方向）にのみ収縮する。このＸ方向、Ｙ方向に収縮させないために、この拘束層１０を使用するのである。本実施形態においては、アルミナ粉末をシート状に成形したものを拘束層１０として用いた。
By doing so, the
次に、図６を用いて、グリーンシート９Ａ、９Ｂ、９Ｃを積層し、グリーンシート積層体１１を準備する方法を説明する。
Next, a method for preparing the
まず、拘束層１０上に、グリーンシート９Ｃを積層する。次に、グリーンシート９Ｃ上にグリーンシート９Ｂを積層し、更に、グリーンシート９Ｂ上にグリーンシート９Ａに所望の位置になるように、位置合わせを実施しながら積層する。
First, the
最後に、グリーンシート９Ａ上に、拘束層１０を配置する。
Finally, the constraining
このようにして、図７に示すような、グリーンシート積層体１１が準備されるのである。
Thus, the green sheet laminated
次に、図８に示すように、グリーンシート積層体１１を台座１２上に配置し、その上面から加圧加熱をすることによって、グリーンシート積層体１１中のグリーンシート９Ａ、９Ｂ、９Ｃ同士を仮接着する。
Next, as shown in FIG. 8, the
ここで、図８中のグリーンシート積層体１１は、図７中のグリーンシート積層体１１と同一のものであるが、図８中のグリーンシート積層体１１は簡略化して図示している。
Here, the green sheet laminated
また、本実施形態において、グリーンシート積層体１１を上から加圧した圧力は１５．２［ＭＰａ］とし、加熱温度は８５［℃］を用いた。このようにして、グリーンシート積層体１１中のグリーンシート９Ａ、９Ｂ、９Ｃ同士を仮接着する。
Moreover, in this embodiment, the pressure which pressurized the green sheet laminated
［ステップ３：脱バインダー工程］
次に、ステップ３の脱バインダー工程について説明する。
[Step 3: Debinding process]
Next, the binder removal step in
図９は、本発明の実施の形態１の脱バインダー工程における加熱方法を説明する断面図を示すものである。
FIG. 9 shows a cross-sectional view illustrating a heating method in the debinding step of
この工程では、図９に示すように、（図８と同じように）、グリーンシート積層体１１を台座１３上に配置し、その上面から加熱をすることによって、グリーンシート積層体１１中のグリーンシート９Ａ、９Ｂ、９Ｃ内部の有機バインダーを除去する。
In this step, as shown in FIG. 9 (as in FIG. 8), the
本実施形態において、グリーンシート積層体１１の加熱温度は６５０［℃］にて加熱を行った。このようにして、グリーンシート積層体１１中のグリーンシート９Ａ、９Ｂ、９Ｃ内部の有機バインダーを除去する。
In this embodiment, the heating temperature of the
［ステップ４：焼成工程］
次に、ステップ４の焼成工程について説明する。
[Step 4: Firing step]
Next, the firing process of
図１０は、本発明の実施の形態１の焼成工程における加熱方法を説明する断面図を示すものである。
FIG. 10 shows a cross-sectional view for explaining the heating method in the firing step of
グリーンシート積層体１１を台座１４上に配置し、その上面から加熱をすることによって、グリーンシート積層体１１を焼成する。本実施形態において、グリーンシート積層体１１上の加熱温度は前述のように９００［℃］を用いた。
このようにして、この焼成工程後、図１０に示すように、グリーンシート積層体１１は、その厚さ方向に収縮したものになる。
The green sheet laminated
In this way, after this firing step, as shown in FIG. 10, the
［ステップ５：拘束層除去工程］
次に、ステップ５の拘束層除去工程について説明する。
この工程では、水９６ｇと平均粒径０．１〜１０ｕｍのアルミナ粉末４ｇの割合の混合物を、圧力０．４［ＭＰａ］の圧縮空気にて、グリーンシート積層体８の上下面の拘束層１０上から吹き付ける。
[Step 5: constrained layer removal step]
Next, the constraining layer removing process in
In this step, a mixture of 96 g of water and 4 g of alumina powder having an average particle size of 0.1 to 10 μm is compressed with compressed air having a pressure of 0.4 [MPa] and the constraining
図１１は、本発明の実施の形態１の拘束層除去工程後におけるグリーンシート積層体の断面図を示すものである。こうすることによって、拘束層１０のみ除去することができ、図１１に示すようなものになる。
FIG. 11 shows a cross-sectional view of the green sheet laminate after the constraining layer removing step according to
［ステップ６：外部配線パターン形成工程］
次に、ステップ６の外部電極・回路パターン配線部形成工程について説明する。
[Step 6: External Wiring Pattern Formation Process]
Next, the external electrode / circuit pattern wiring portion forming step of
ステップ６にて焼成されたグリーンシート積層体１１の表裏面（上下面）に、図１に示すような、外部配線パターン４を形成する。
An
本実施形態においては、前述のように、スクリーン印刷法を用いて、導体ペーストを所望のパターンに印刷して形成し、その後、ステップ３の焼成工程で印加した温度より低い温度で、かつ、導体ペーストが十分に焼成される温度にて熱処理を行うことによって形成した。本実施形態においては、この導体ペーストの焼成温度が８５０℃の銀ペースト（Ａｇペースト）を用い、焼成のための熱処理温度は８５０℃を用いた。
In the present embodiment, as described above, the conductor paste is printed and formed in a desired pattern using the screen printing method, and then the temperature is lower than the temperature applied in the firing step of
この工程後のグリーンシート積層体１１は、図１に示すような、本実施形態のセラミック多層基板になる。
The
以上のように、図４に示すステップ１からステップ６を行うことによって、本実施形態のセラミック多層基板を製造することができる。
As described above, the ceramic multilayer substrate of this embodiment can be manufactured by performing
本発明にかかるセラミック多層基板は、セラミック多層基板の反りを低減することができるので、特に、最近普及の進んでいる液晶テレビや携帯電話の液晶画面用のバックライト向けＬＥＤ用の基板として用いられることが大いに期待されるものとなる。 Since the ceramic multilayer substrate according to the present invention can reduce the warpage of the ceramic multilayer substrate, it is particularly used as a substrate for LEDs for backlights for liquid crystal televisions and liquid crystal screens of cellular phones that have recently become widespread. That is a great expectation.
１ セラミック多層基板
２ セラミック基板部
３ 内部配線パターン
４ 外部配線パターン
５ ビア
６ 配線部
７ 非配線部
８ ダミービア
９Ａ、９Ｂ、９Ｃ グリーンシート
１０ 拘束層
１１ グリーンシート積層体
１２、１３、１４ 台座
DESCRIPTION OF
Claims (3)
前記セラミック基板部内部に形成された内部配線パターンと、
前記セラミック基板部の表面に形成された外部配線パターンと、
前記セラミック基板部に形成され、前記内部配線パターン、もしくは前記外部配線パターンに接続され、導電性ペーストが充填されたビアと、
前記内部配線パターン、もしくは前記外部配線パターンが形成される配線部と、
前記配線部の周辺に配置された非配線部と、
を有するセラミック多層基板において、
前記非配線部に、前記ビアに充填された前記導電性ペーストと同一の導電性ペーストが充填されたダミービアを設けたこと、
を特徴とするセラミック多層基板。 A ceramic substrate portion formed by firing a green sheet having an alumina component and a glass component;
An internal wiring pattern formed inside the ceramic substrate portion;
An external wiring pattern formed on the surface of the ceramic substrate part;
A via formed in the ceramic substrate portion, connected to the internal wiring pattern or the external wiring pattern, and filled with a conductive paste;
A wiring portion on which the internal wiring pattern or the external wiring pattern is formed;
A non-wiring portion disposed around the wiring portion;
In a ceramic multilayer substrate having
Provided in the non-wiring portion a dummy via filled with the same conductive paste as the conductive paste filled in the via;
A ceramic multilayer substrate characterized by
を特徴とする請求項１記載のセラミック多層基板。 The ratio of the area of the dummy via to the area of the non-wiring portion is equal to the ratio of the area of the via to the area of the wiring portion;
The ceramic multilayer substrate according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010260867A JP2012114183A (en) | 2010-11-24 | 2010-11-24 | Ceramic multilayer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010260867A JP2012114183A (en) | 2010-11-24 | 2010-11-24 | Ceramic multilayer substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012114183A true JP2012114183A (en) | 2012-06-14 |
Family
ID=46498087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010260867A Pending JP2012114183A (en) | 2010-11-24 | 2010-11-24 | Ceramic multilayer substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012114183A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053575A (en) * | 2012-09-10 | 2014-03-20 | Ngk Insulators Ltd | Circuit board for peripheral circuit of large capacity module, and manufacturing method of circuit board |
| JP2016143725A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
| JP2016143727A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
| JP2019079835A (en) * | 2017-10-20 | 2019-05-23 | 日本特殊陶業株式会社 | Ceramic substrate |
| WO2019111544A1 (en) * | 2017-12-04 | 2019-06-13 | 株式会社村田製作所 | Aggregate substrate manufacturing method and aggregate substrate |
| CN112888161A (en) * | 2020-12-31 | 2021-06-01 | 中国建筑材料科学研究总院有限公司 | Ceramic single module, array type through hole ceramic substrate and manufacturing method and application thereof |
-
2010
- 2010-11-24 JP JP2010260867A patent/JP2012114183A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053575A (en) * | 2012-09-10 | 2014-03-20 | Ngk Insulators Ltd | Circuit board for peripheral circuit of large capacity module, and manufacturing method of circuit board |
| JP2016143725A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
| JP2016143727A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
| JP2019079835A (en) * | 2017-10-20 | 2019-05-23 | 日本特殊陶業株式会社 | Ceramic substrate |
| WO2019111544A1 (en) * | 2017-12-04 | 2019-06-13 | 株式会社村田製作所 | Aggregate substrate manufacturing method and aggregate substrate |
| CN112888161A (en) * | 2020-12-31 | 2021-06-01 | 中国建筑材料科学研究总院有限公司 | Ceramic single module, array type through hole ceramic substrate and manufacturing method and application thereof |
| CN112888161B (en) * | 2020-12-31 | 2023-01-17 | 中国建筑材料科学研究总院有限公司 | Ceramic single module, array type through hole ceramic substrate and manufacturing method and application thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100905423B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| JP2012114183A (en) | Ceramic multilayer substrate | |
| JP4337950B2 (en) | Circuit board manufacturing method | |
| JP4926789B2 (en) | Multilayer wiring board for mounting light emitting device and method for manufacturing the same | |
| CN103874345B (en) | Method for manufacturing multilayer microwave circuit by using ceramic substrate | |
| JPWO2008111408A1 (en) | Multilayer wiring board and manufacturing method thereof | |
| CN105163486A (en) | High-rise thick-copper circuit board and manufacturing process | |
| JP2012009850A (en) | Hybrid substrate and manufacturing method therefor | |
| KR100748238B1 (en) | Non-shrinkage ceramic substrate and method of manufacturing the same | |
| KR100956212B1 (en) | Manufacturing method of multi-layer substrate | |
| KR101108823B1 (en) | Method of manufacturing ceramic substrate | |
| JP2013089702A (en) | Multilayer substrate and manufacturing method of the same | |
| JP2012019152A (en) | Manufacturing method of ceramic multilayer substrate and quartz glass plate for manufacturing method of ceramic multilayer substrate | |
| JP2012186327A (en) | Ceramic substrate and method for manufacturing ceramic substrate | |
| JP4329253B2 (en) | Manufacturing method of ceramic multilayer substrate for flip chip | |
| JP2013165086A (en) | Ceramic multilayer substrate and manufacturing method of the same | |
| JP2012186193A (en) | Ceramic substrate | |
| JP5692469B2 (en) | Electronic component and manufacturing method thereof | |
| JP2012199482A (en) | Manufacturing method of ceramic multilayer substrate | |
| JP2012199481A (en) | Manufacturing method of ceramic multilayer substrate | |
| JP4044552B2 (en) | Manufacturing method of ceramic substrate and electronic component module using ceramic substrate | |
| JP2013038303A (en) | Multilayer substrate and manufacturing method of the same | |
| TWI354531B (en) | ||
| JP2012114132A (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| JP2012204711A (en) | Ceramic multilayer substrate and manufacturing method of the same |