JP2012190829A - Manufacturing method of semiconductor device and semiconductor device - Google Patents

Manufacturing method of semiconductor device and semiconductor device Download PDF

Info

Publication number
JP2012190829A
JP2012190829A JP2011050436A JP2011050436A JP2012190829A JP 2012190829 A JP2012190829 A JP 2012190829A JP 2011050436 A JP2011050436 A JP 2011050436A JP 2011050436 A JP2011050436 A JP 2011050436A JP 2012190829 A JP2012190829 A JP 2012190829A
Authority
JP
Japan
Prior art keywords
layer
silicide
heat treatment
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011050436A
Other languages
Japanese (ja)
Other versions
JP5655642B2 (en
Inventor
Hiroko Kawaguchi
博子 川口
Toru Yoshie
徹 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011050436A priority Critical patent/JP5655642B2/en
Publication of JP2012190829A publication Critical patent/JP2012190829A/en
Application granted granted Critical
Publication of JP5655642B2 publication Critical patent/JP5655642B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low-resistance electrode with high reliability on SiC at a low cost using a Ni silicide.SOLUTION: A Ni layer 12 is formed on an n-type SiC layer 11 (Fig. 1(a)). A Ni silicide layer 13 is formed by performing heat treatment to react Ni of the Ni layer 12 and Si of the n-type SiC layer 11 (Fig. 1(b)). In this state, the heat treatment is performed in an oxidative atmosphere (Fig. 1(d)). In a reduction atmosphere, for example, the heat treatment is performed at 300 to 400°C (Fig. 1(f): reduction processing step). Thereby, an oxide layer 15 is reduced to serve as a reduction layer 16 composed of Ni, etc. This reduction layer 16 can be removed by wet etching (Fig. 1(g): etching step). Then, a Ti/Al layer 30 which serves as a wiring layer is formed on the Ni silicide layer 13 (Fig. 1 (h)).

Description

本発明は、炭化珪素(SiC)を用いた半導体装置の製造方法、特に電極の形成方法に関する。また、この製造方法によって製造された半導体装置に関する。   The present invention relates to a method for manufacturing a semiconductor device using silicon carbide (SiC), and more particularly to a method for forming an electrode. The present invention also relates to a semiconductor device manufactured by this manufacturing method.

炭化珪素(SiC)は、その禁制帯幅がシリコン等と比べて広いため、パワー素子等の材料として極めて有望である。これを用いてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)や、そのショットキー接合が用いられたショットキーダイオード(SBD:Schottky Barrier Diode)等が実現されている。   Silicon carbide (SiC) is very promising as a material for power elements and the like because its forbidden band width is wider than that of silicon or the like. Using this, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a Schottky diode (SBD) using the Schottky junction, and the like are realized.

こうした素子を形成するに際しては、半導体材料であるSiC上に形成された電極を介してSiCに電流を流すことができる。この際の電極としては、SiCとの間の電流−電圧特性(I−V特性)に整流性のあるショットキー電極と、整流性がなくコンタクト抵抗の低いオーミック電極の2種類がある。一般に、これらの電極は金属材料で構成され、n型SiC、p型SiCのそれぞれに対して各種の材料が使用できることが知られている。   In forming such an element, a current can be passed through SiC via an electrode formed on SiC, which is a semiconductor material. In this case, there are two types of electrodes: a Schottky electrode having a current-voltage characteristic (IV characteristic) between SiC and a rectifying property, and an ohmic electrode having no rectifying property and low contact resistance. In general, these electrodes are made of a metal material, and it is known that various materials can be used for each of n-type SiC and p-type SiC.

このうち、n型SiCに対するオーミック電極は、MOSFETやSBD等の電極として広く用いられる。n型SiCに対して良好なオーミック特性をもつ(I−V特性に整流性がなくコンタクト抵抗が低い)電極の材料としては、例えば特許文献1に記載されるように、ニッケル(Ni)が知られている。ただし、良好なオーミック特性をもつのはNiとn型SiCとの間ではなく、正確にはNiとSiの化合物であるNiシリサイド(NiSi)とn型SiCとの間である。Niシリサイドは、SiC表面にNiを形成した後に熱処理を行い、NiとSiCとの間の化学反応によって形成される。この化学反応式は(1)式で表される。 Of these, ohmic electrodes for n-type SiC are widely used as electrodes for MOSFETs, SBDs, and the like. As an electrode material having good ohmic characteristics with respect to n-type SiC (IV characteristics have no rectifying property and low contact resistance), for example, as disclosed in Patent Document 1, nickel (Ni) is known. It has been. However, it is not between Ni and n-type SiC that has good ohmic characteristics, but precisely between Ni silicide (Ni x Si y ), which is a compound of Ni and Si, and n-type SiC. Ni silicide is formed by a chemical reaction between Ni and SiC by performing heat treatment after forming Ni on the SiC surface. This chemical reaction formula is represented by formula (1).

Figure 2012190829
Figure 2012190829

ここで、(x、y)=(1、1)、(x、y)=(1、2)等である。この場合、NiSiが形成されると同時に、SiCからC(炭素)単体が遊離する。このCは、Niシリサイド中を動き、その表面や内部で凝集し、グラファイトとして析出する。一方、Niシリサイドはオーミック電極として機能するものの、実際には配線となる他の金属材料(Au、Al等)をこの上に形成する必要がある。このため、例えばこの上にTi/Al等の配線材料が更に積層される。以上の工程を模式化して示した工程断面図が図5(a)〜(d)である。 Here, (x, y) = (1, 1), (x, y) = (1, 2), etc. In this case, Ni x Si y is formed, and at the same time, C (carbon) simple substance is liberated from SiC. This C moves in Ni silicide, aggregates on the surface and inside thereof, and precipitates as graphite. On the other hand, although Ni silicide functions as an ohmic electrode, in reality, it is necessary to form another metal material (Au, Al, etc.) to be a wiring thereon. For this reason, for example, a wiring material such as Ti / Al is further laminated thereon. 5A to 5D are process cross-sectional views schematically showing the above process.

まず、n型SiC層11の清浄な表面に、Ni層12が蒸着やスパッタリング法によって形成される(図5(a))。その後、この状態で1000℃程度の熱処理を施すことにより、Niシリサイド層13が(1)式の反応によって形成される(図5(b))。なお、この図ではNi層12全体がNiシリサイド層13となっているように記載しているが、実際にはNi層12の最表面付近はシリサイド化されずに純Niの状態となっている場合もある。この場合には、残った純Ni層はウェットエッチング等によって選択的に除去でき、最終的に図5(b)の形態とすることができる。   First, the Ni layer 12 is formed on the clean surface of the n-type SiC layer 11 by vapor deposition or sputtering (FIG. 5A). Thereafter, by performing a heat treatment at about 1000 ° C. in this state, the Ni silicide layer 13 is formed by the reaction of the formula (1) (FIG. 5B). In this figure, it is described that the entire Ni layer 12 is the Ni silicide layer 13, but actually, the vicinity of the outermost surface of the Ni layer 12 is not silicided but is in a pure Ni state. In some cases. In this case, the remaining pure Ni layer can be selectively removed by wet etching or the like, and finally the configuration shown in FIG.

ここで、図5(b)の状態において、(1)式で示されたように、グラファイト14も同時に形成される。このグラファイト14は、Niシリサイド層13の内部や表面に分布する。次に、Ni層12を形成した場合と同様にして、この上に配線材料となるTi/Al層30(下層にチタン(Ti)、上層にアルミニウム(Al)を配した積層構造:配線層)が形成され、最終的な電極構造となる(図5(c))。この際に、Ti/Al層30のTiとNiシリサイド層13との間の密着性は良好であるものの、Tiとグラファイト14との間の密着性は低い。このため、図5(d)に示されるように、その後の工程、あるいはこの半導体素子の動作中において、Ti/Al層30とNiシリサイド層13の間で剥離が発生することがある。   Here, in the state shown in FIG. 5B, as shown by the equation (1), the graphite 14 is also formed at the same time. This graphite 14 is distributed inside and on the surface of the Ni silicide layer 13. Next, in the same way as when the Ni layer 12 is formed, a Ti / Al layer 30 (wiring layer: titanium (Ti) in the lower layer and aluminum (Al) in the upper layer) is formed thereon as a wiring material. As a result, a final electrode structure is obtained (FIG. 5C). At this time, the adhesion between Ti of the Ti / Al layer 30 and the Ni silicide layer 13 is good, but the adhesion between Ti and the graphite 14 is low. For this reason, as shown in FIG. 5D, peeling may occur between the Ti / Al layer 30 and the Ni silicide layer 13 in the subsequent steps or during the operation of the semiconductor element.

こうした剥離を抑制するために、特許文献1では、熱処理後にNiシリサイド層13の表面をプラズマエッチングによって除去することにより、表面のグラファイト14を除去している。また、特許文献2では、(1)非酸化性の熱処理を行うことによってNiシリサイド層13の内部のグラファイト14を表面に移動させ、その後でこれをエッチングで除去すること、(2)酸化性の雰囲気で熱処理を行うことによって、表面に移動したグラファイト14(C)を酸化してCO、COの状態で気体として除去すること、が記載されている。このうち、(2)の方法は、表面のみならずNiシリサイド層13内部のグラファイト14も効率的に除去できるため、極めて有効である。 In order to suppress such peeling, in Patent Document 1, the surface of the Ni silicide layer 13 is removed by plasma etching after the heat treatment, thereby removing the surface graphite 14. In Patent Document 2, (1) non-oxidizing heat treatment is performed to move the graphite 14 inside the Ni silicide layer 13 to the surface, and then this is removed by etching. (2) oxidizing It describes that the graphite 14 (C) moved to the surface is oxidized and removed as a gas in the state of CO and CO 2 by performing heat treatment in an atmosphere. Among these methods, the method (2) is extremely effective because not only the surface but also the graphite 14 inside the Ni silicide layer 13 can be efficiently removed.

こうした製造方法を用いて、SiCに対するオーミック電極を、Ni(Niシリサイド)を用いて得ることができる。   Using such a manufacturing method, an ohmic electrode for SiC can be obtained using Ni (Ni silicide).

特開2003−243323号公報JP 2003-243323 A 特開2007−184571号公報JP 2007-184571 A

特許文献1に記載の方法では、Niシリサイド層13の最表面のグラファイト14を除去することは可能である。しかしながら、Niシリサイド層13内部のグラファイト14を除去することは困難である。この内部のグラファイト14によってNiシリサイド層13の機械的強度は低下するため、やはり電極の信頼性の低下の原因となる。   With the method described in Patent Document 1, it is possible to remove the graphite 14 on the outermost surface of the Ni silicide layer 13. However, it is difficult to remove the graphite 14 inside the Ni silicide layer 13. Since the mechanical strength of the Ni silicide layer 13 is lowered by the graphite 14 inside, it also causes a decrease in the reliability of the electrode.

これに対して、特許文献2に記載の方法では、グラファイト14の除去はNiシリサイド層13の表面、内部両方において有効に行われる。しかしながら、これを酸化して気体化する熱処理において、酸化されるのはグラファイト14だけではなく、同時にNiシリサイド層13も酸化される。このため、Niシリサイド層13の最表面には、Niの酸化物を主成分とし、Si、C等の酸化物も含む酸化層が形成される。この主成分であるNiの酸化物(NiO)は絶縁性であるために、電極抵抗の増大の原因となる。また、グラファイト14と同様に、この酸化層自身がこの上のTi/Al層30等の剥離の原因となることもある。更に、例えばNiOは硫酸等の強酸によってもエッチングすることができず、NiO等を他の材料からの高い選択性をもってエッチングすることは、ウェットエッチング、ドライエッチングのいずれによっても困難である。このため、表面の酸化層を除去するためには、酸化層を除去すべき箇所以外の部分をフォトレジスト等のマスクでカバーした上でエッチング処理を行う等の作業が必要になる。このため、工程が複雑になる。   On the other hand, in the method described in Patent Document 2, the graphite 14 is effectively removed both on the surface and inside of the Ni silicide layer 13. However, in the heat treatment for oxidizing and gasifying this, not only the graphite 14 but also the Ni silicide layer 13 are oxidized at the same time. Therefore, an oxide layer containing Ni oxide as a main component and also containing oxides such as Si and C is formed on the outermost surface of the Ni silicide layer 13. This main component, Ni oxide (NiO), is insulative, which causes an increase in electrode resistance. Further, like the graphite 14, the oxide layer itself may cause peeling of the Ti / Al layer 30 and the like thereon. Furthermore, for example, NiO cannot be etched by a strong acid such as sulfuric acid, and it is difficult to etch NiO or the like with high selectivity from other materials by either wet etching or dry etching. For this reason, in order to remove the oxide layer on the surface, it is necessary to perform an etching process after covering a portion other than the portion where the oxide layer is to be removed with a mask such as a photoresist. This complicates the process.

このように、Niシリサイドを用いてSiC上で信頼性の高い低抵抗の電極を低コストで得ることは困難であった。   Thus, it has been difficult to obtain a highly reliable low-resistance electrode on SiC using Ni silicide at a low cost.

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。   The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置の製造方法は、ニッケル(Ni)シリサイドを用いた電極が炭化珪素(SiC)層に接続された構成を具備する半導体装置の製造方法であって、SiC層の表面にNi層を形成するNi形成工程と、熱処理を施すことにより、前記Ni層と前記SiC層とを反応させることによってNiシリサイド層を形成するシリサイド形成工程と、前記Niシリサイド層の形成後に酸化雰囲気で熱処理を行う酸化雰囲気熱処理工程と、当該酸化雰囲気熱処理工程の後で、還元雰囲気中で前記シリサイド形成工程における熱処理の温度よりも低い温度で熱処理を行う還元処理工程と、Niに対するエッチング処理を行うエッチング工程と、を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記エッチング工程後に、前記Niシリサイド層と接触するように配線層を形成する配線形成工程を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記還元処理工程における熱処理の温度を300〜400℃の範囲とすることを特徴とする。
本発明の半導体装置の製造方法は、前記シリサイド形成工程と前記酸化雰囲気熱処理工程との間に、非酸化雰囲気中で前記シリサイド形成工程における熱処理の温度よりも低い温度で熱処理を行う非酸化雰囲気熱処理工程を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記エッチング工程において、超音波洗浄処理を行うことを特徴とする。
本発明の半導体装置の製造方法は、前記SiC層表面に絶縁層を形成し、当該絶縁層に開口部を形成した後に前記Ni形成工程を行うことを特徴とする。
本発明の半導体装置の製造方法において、前記半導体装置は、前記SiC層に対するショットキー電極が前記SiC層の一方の主面側に形成され、前記SiC層に対するオーミック電極が前記SiC層の他方の主面側に形成されたSBD(Schottky Barrier Diode)であり、前記Ni形成工程におけるNi層は前記他方の主面側に形成され、前記酸化雰囲気熱処理工程と、前記還元処理工程との間に、前記一方の主面側に前記ショットキー電極を形成するショットキー電極形成工程を具備することを特徴とする。
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
In order to solve the above problems, the present invention has the following configurations.
A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a configuration in which an electrode using nickel (Ni) silicide is connected to a silicon carbide (SiC) layer, and a Ni layer is formed on the surface of the SiC layer. Forming a Ni silicide layer by forming a Ni silicide layer by reacting the Ni layer and the SiC layer by performing a heat treatment, and performing a heat treatment in an oxidizing atmosphere after the formation of the Ni silicide layer. An oxidation atmosphere heat treatment step to be performed; a reduction treatment step in which heat treatment is performed at a temperature lower than a temperature of the heat treatment in the silicide formation step in the reduction atmosphere after the oxidation atmosphere heat treatment step; and an etching step to perform an etching treatment on Ni It is characterized by comprising.
The method of manufacturing a semiconductor device according to the present invention includes a wiring formation step of forming a wiring layer in contact with the Ni silicide layer after the etching step.
The method for manufacturing a semiconductor device according to the present invention is characterized in that the temperature of the heat treatment in the reduction treatment step is in the range of 300 to 400 ° C.
The semiconductor device manufacturing method of the present invention is a non-oxidizing atmosphere heat treatment in which a heat treatment is performed between the silicide formation step and the oxidizing atmosphere heat treatment step in a non-oxidizing atmosphere at a temperature lower than the temperature of the heat treatment in the silicide forming step. It comprises the process.
The method for manufacturing a semiconductor device according to the present invention is characterized in that an ultrasonic cleaning process is performed in the etching step.
The method of manufacturing a semiconductor device according to the present invention is characterized in that an insulating layer is formed on the surface of the SiC layer, and the Ni forming step is performed after an opening is formed in the insulating layer.
In the method of manufacturing a semiconductor device according to the present invention, the semiconductor device includes a Schottky electrode for the SiC layer formed on one main surface side of the SiC layer, and an ohmic electrode for the SiC layer is the other main surface of the SiC layer. SBD (Schottky Barrier Diode) formed on the surface side, the Ni layer in the Ni forming step is formed on the other main surface side, and between the heat treatment step in the oxidizing atmosphere and the reduction treatment step, A Schottky electrode forming step of forming the Schottky electrode on one main surface side is provided.
The semiconductor device of the present invention is manufactured by the method for manufacturing a semiconductor device.

本発明は以上のように構成されているので、Niシリサイドを用いてSiC上で信頼性の高い低抵抗の電極を低コストで得ることができる。   Since the present invention is configured as described above, a highly reliable low-resistance electrode on SiC can be obtained at low cost using Ni silicide.

本発明の第1の実施の形態に係る半導体装置の製造方法の工程断面図である。It is process sectional drawing of the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. Niシリサイドを用いた電極とSiCとの間のI−V特性の還元処理温度依存性を示す図である。It is a figure which shows the reduction process temperature dependence of the IV characteristic between the electrode and SiC which used Ni silicide. 本発明の第2の実施の形態に係る半導体装置の製造方法の工程断面図である。It is process sectional drawing of the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る半導体装置の製造方法の工程断面図である。It is process sectional drawing of the manufacturing method of the semiconductor device which concerns on the 3rd Embodiment of this invention. Niシリサイドを電極に用いた従来の半導体装置の製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the conventional semiconductor device which uses Ni silicide for an electrode.

以下、本発明の実施の形態となる半導体装置の製造方法につき説明する。ここで用いられる半導体装置を構成する材料は炭化珪素(SiC)であり、この製造方法は、その表面に電極を形成する方法である。この構造は、SiCが用いられる半導体装置全般、例えばMOSFET、SBD、MESFET等に用いられる。   Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described. The material constituting the semiconductor device used here is silicon carbide (SiC), and this manufacturing method is a method of forming electrodes on the surface thereof. This structure is used for all semiconductor devices using SiC, such as MOSFETs, SBDs, MESFETs, and the like.

(第1の実施の形態)
第1の実施の形態となるこの製造方法は、n型SiCウェハの全面にNiシリサイドを用いたオーミック電極を形成する方法である。図1(a)〜(h)は、この半導体装置の製造方法を示す工程断面図である。ここでは、n型SiC上にNiシリサイドを用いた低抵抗のオーミック電極が形成される。一般に、Niシリサイドに直接ボンディング等を施すことは困難であるため、更にこの上には配線層となる他の電極材料が積層される。以下では、特にこの工程について説明する。
(First embodiment)
This manufacturing method according to the first embodiment is a method of forming an ohmic electrode using Ni silicide on the entire surface of an n-type SiC wafer. 1A to 1H are process cross-sectional views illustrating a method for manufacturing this semiconductor device. Here, a low-resistance ohmic electrode using Ni silicide is formed on n-type SiC. In general, it is difficult to directly bond Ni silicide or the like, and thus another electrode material to be a wiring layer is further laminated thereon. In the following, this step will be particularly described.

まず、n型SiC層11上にNi層12が形成される(図1(a):Ni形成工程)。Ni層12は、蒸着(電子線加熱蒸着)やスパッタリング等、周知の成膜方法によって形成することができる。   First, the Ni layer 12 is formed on the n-type SiC layer 11 (FIG. 1A: Ni forming step). The Ni layer 12 can be formed by a known film formation method such as vapor deposition (electron beam heating vapor deposition) or sputtering.

次に、熱処理を行うことによってNi層12のNiとn型SiC層11のSiとを反応させ、Niシリサイド層13を形成させる(図1(b):シリサイド形成工程)。この熱処理温度は900〜1200℃程度であり、これによって(1)式の反応が生じ、NiSiからなるNiシリサイド層13が形成される。同時にグラファイト14も形成され、Niシリサイド層13の表面あるいは内部に析出する。なお、図1(b)ではNi層12全体がシリサイド化した場合について記載しているが、Ni層12が厚い場合には、最上部付近は未反応のNiが残存する場合もある。この場合においては、未反応のNiをウェットエッチングで除去することにより、図1(b)の形態となる。 Next, Ni of the Ni layer 12 and Si of the n-type SiC layer 11 are reacted by heat treatment to form the Ni silicide layer 13 (FIG. 1B: silicide formation step). This heat treatment temperature is about 900 to 1200 ° C., whereby the reaction of the formula (1) occurs, and the Ni silicide layer 13 made of Ni x Si y is formed. At the same time, graphite 14 is formed and deposited on the surface or inside of the Ni silicide layer 13. FIG. 1B shows the case where the entire Ni layer 12 is silicided. However, when the Ni layer 12 is thick, unreacted Ni may remain in the vicinity of the uppermost portion. In this case, the unreacted Ni is removed by wet etching, whereby the configuration shown in FIG. 1B is obtained.

この状態において、低温での非酸化雰囲気熱処理を行う(図1(c):非酸化雰囲気熱処理工程)。この処理は、特許文献2に記載されたものと同様である。すなわち、特許文献2の段落番号0055に記載されるように、非酸化性ガス雰囲気中、100〜600℃の温度で熱処理を行う。これにより、Niシリサイド層13内部の炭素成分(グラファイト14)は表面に移動する。この工程においては、前記のシリサイド反応を発生させないために、その温度をシリサイド形成工程における熱処理の温度よりも低くする。   In this state, a non-oxidizing atmosphere heat treatment at a low temperature is performed (FIG. 1C: non-oxidizing atmosphere heat treatment step). This process is the same as that described in Patent Document 2. That is, as described in paragraph No. 0055 of Patent Document 2, heat treatment is performed at a temperature of 100 to 600 ° C. in a non-oxidizing gas atmosphere. Thereby, the carbon component (graphite 14) inside the Ni silicide layer 13 moves to the surface. In this step, in order not to cause the silicide reaction, the temperature is set lower than the temperature of the heat treatment in the silicide formation step.

次に、この状態で酸化雰囲気中で熱処理を行う(図1(d):酸化雰囲気熱処理工程)。この処理も、特許文献2に記載されたものと同様である。すなわち、表面の炭素成分(グラファイト14)は、CO、COとなり、気体として除去される。従って、この工程により、炭素成分は除去される。 Next, heat treatment is performed in an oxidizing atmosphere in this state (FIG. 1D: heat treatment step in oxidizing atmosphere). This process is also the same as that described in Patent Document 2. That is, the carbon component (graphite 14) on the surface becomes CO and CO 2 and is removed as a gas. Therefore, the carbon component is removed by this step.

以上の工程については、特許文献2に記載された従来の製造方法と同様である。   About the above process, it is the same as that of the conventional manufacturing method described in patent document 2. FIG.

この状態では、図1(e)に示されるように、グラファイト14の酸化と同時にNiシリサイド層13の表面も酸化し、その最表面には酸化層15が形成される。酸化層15は、NiOを主成分とし、SiO等やC等が含まれる固体である。その主成分となるNiOは絶縁物であるために、Niシリサイド層13を電極として用いる際には、その電極抵抗の増大や剥離の原因となる。NiOは化学反応によって除去することが困難な材料である。特に、この酸化層15を他の材料からの高い選択性をもって化学的に除去することは困難である。 In this state, as shown in FIG. 1E, the surface of the Ni silicide layer 13 is oxidized simultaneously with the oxidation of the graphite 14, and an oxide layer 15 is formed on the outermost surface. The oxide layer 15 is a solid containing NiO as a main component and containing SiO 2 or C. Since NiO as the main component is an insulator, when the Ni silicide layer 13 is used as an electrode, it causes an increase in electrode resistance and peeling. NiO is a material that is difficult to remove by chemical reaction. In particular, it is difficult to chemically remove the oxide layer 15 with high selectivity from other materials.

本発明の実施の形態となる製造方法においては、この状態で、還元雰囲気(例えば0.1〜10%のHが添加されたAr、N雰囲気)中で例えば300〜400℃で熱処理を行う(図1(f):還元処理工程)。これにより、酸化層15は還元され、Ni等で構成された還元層16となる。なお、この熱処理温度が高いと、シリサイド反応が再度生じて再び炭素の析出が発生するため、この熱処理温度は前記のシリサイド形成工程よりも充分低い温度とする。具体例として、この還元処理工程を行わない場合と750℃で行った場合におけるNiシリサイド層13のコンタクト抵抗(I−V特性)を測定した結果を図2に示す。750℃の場合にはコンタクト抵抗が上昇していることが確認できる。一方、この温度が300℃よりも低いと還元の効果が小さくなる。このため、この熱処理温度は300〜400℃の範囲とすることが好ましい。 In the manufacturing method according to the embodiment of the present invention, in this state, heat treatment is performed at, for example, 300 to 400 ° C. in a reducing atmosphere (for example, an Ar, N 2 atmosphere to which 0.1 to 10% of H 2 is added). Perform (FIG. 1 (f): reduction process). As a result, the oxide layer 15 is reduced to become a reduced layer 16 made of Ni or the like. When this heat treatment temperature is high, the silicide reaction occurs again and carbon deposition occurs again. Therefore, this heat treatment temperature is sufficiently lower than the above-described silicide formation step. As a specific example, FIG. 2 shows the results of measuring the contact resistance (IV characteristics) of the Ni silicide layer 13 when this reduction treatment step is not performed and when it is performed at 750 ° C. In the case of 750 ° C., it can be confirmed that the contact resistance is increased. On the other hand, when the temperature is lower than 300 ° C., the reduction effect is reduced. For this reason, it is preferable that this heat processing temperature shall be the range of 300-400 degreeC.

この還元層16は、ウェットエッチングで除去することができる(図1(g):エッチング工程)。この場合には、純Niを他の物質に対して高い選択比でエッチングすることができる、硫酸やSPM(硫酸と過酸化水素水の混合)等を用いることができる。SiOやC等は硫酸によってはエッチングされないが、これらは微粒子状となるため、超音波洗浄等、このウェットエッチング後の洗浄処理によって除去することが可能である。また、この時点で存在した炭素微粒子は酸には溶解しないため、特に超音波洗浄処理は有効である。このウェットエッチングにおいては、Ni、SiC、Niシリサイドの中で、特にNiに対する高い選択性が得られるため、フォトレジスト等によるマスキングは不要である。これにより、酸化層15が表面から除去されたNiシリサイド層13が得られる。 The reduction layer 16 can be removed by wet etching (FIG. 1 (g): etching process). In this case, sulfuric acid, SPM (mixture of sulfuric acid and hydrogen peroxide solution), or the like that can etch pure Ni with a high selectivity relative to other substances can be used. SiO 2 , C, and the like are not etched by sulfuric acid, but they are in the form of fine particles and can be removed by a cleaning process after this wet etching such as ultrasonic cleaning. In addition, since the carbon fine particles present at this time are not dissolved in the acid, the ultrasonic cleaning treatment is particularly effective. In this wet etching, masking with a photoresist or the like is not necessary since high selectivity to Ni is obtained among Ni, SiC, and Ni silicide. Thereby, the Ni silicide layer 13 from which the oxide layer 15 has been removed from the surface is obtained.

なお、この工程においては残存したNiシリサイド層13の最表面が硫酸等によってやはり酸化されることがある。しかしながら、この場合に形成される酸化膜は前記の酸化層15と比べて非常に薄いため、これを除去するために、希フッ酸処理やプラズマ処理等によってこれを容易に除去することができる。   In this step, the remaining outermost surface of the Ni silicide layer 13 may also be oxidized by sulfuric acid or the like. However, since the oxide film formed in this case is very thin as compared with the oxide layer 15, it can be easily removed by dilute hydrofluoric acid treatment, plasma treatment or the like in order to remove it.

その後、Niシリサイド層13の上に配線層となるTi/Al層30を形成する(図1(h):配線形成工程)。この際、グラファイト14は除去されており、Niシリサイド層13とTi/Al層30(特にTi)との間で良好な密着性が得られるため、剥離は発生しにくい。すなわち、信頼性の高い低抵抗の電極が得られる。   Thereafter, a Ti / Al layer 30 to be a wiring layer is formed on the Ni silicide layer 13 (FIG. 1 (h): wiring formation step). At this time, the graphite 14 is removed, and good adhesion is obtained between the Ni silicide layer 13 and the Ti / Al layer 30 (particularly Ti), so that peeling is unlikely to occur. That is, a highly reliable low-resistance electrode can be obtained.

上記の製造方法においては、還元処理工程とエッチング工程を行うことによって、酸化層15を除去している。この工程の際には、酸化層15を例えばドライエッチングで除去する場合のようなフォトレジストマスク等は不要である。このため、その上の剥離が発生せず信頼性の高い低抵抗の電極が用いられた半導体装置を低コストで得ることができる。   In the above manufacturing method, the oxide layer 15 is removed by performing a reduction treatment step and an etching step. In this step, a photoresist mask or the like as in the case where the oxide layer 15 is removed by dry etching, for example, is unnecessary. Therefore, it is possible to obtain a semiconductor device using a highly reliable low-resistance electrode that does not cause peeling on the substrate at low cost.

(第2の実施の形態)
第1の実施の形態においては、SiCウェハの上面全面にNiシリサイド層を用いたオーミック電極を形成する例について記載した。しかしながら、実際には、絶縁層となるSiOを形成し、その開口中で局所的にオーミック接続をとる必要がある場合が多い。この場合には、配線層を別途形成し、この配線層をこの開口中でNiシリサイド層に接触させた構造をとる。配線層は、ウェハ上の他の素子に接続された配線とされたり、ボンディングパッド等となるように、適宜パターニングされる。以下では、その場合の製造方法について記載する。図3(a)〜(g)は、この製造方法を示す工程断面図である。
(Second Embodiment)
In the first embodiment, the example in which the ohmic electrode using the Ni silicide layer is formed on the entire upper surface of the SiC wafer has been described. However, in practice, it is often necessary to form SiO 2 serving as an insulating layer and locally establish ohmic connection in the opening. In this case, a wiring layer is formed separately, and the wiring layer is in contact with the Ni silicide layer in the opening. The wiring layer is appropriately patterned so as to be a wiring connected to other elements on the wafer or to be a bonding pad or the like. Below, it describes about the manufacturing method in that case. 3A to 3G are process cross-sectional views illustrating this manufacturing method.

まず、n型SiC層11の上面にSiO層41を形成し、その中に開口部を設ける(図3(a))。この開口部は、n型SiC層11に対してオーミック接続がなされる領域に対応する。SiO層41はCVD法等によって成膜することができる。その後で、フォトリソグラフィ、エッチング(ウェットエッチング、ドライエッチング)を行うことにより、開口部を形成することができる。 First, the SiO 2 layer 41 is formed on the upper surface of the n-type SiC layer 11, and an opening is provided therein (FIG. 3A). This opening corresponds to a region where ohmic connection is made to n-type SiC layer 11. The SiO 2 layer 41 can be formed by a CVD method or the like. Thereafter, the opening can be formed by performing photolithography and etching (wet etching, dry etching).

次に、この構造の開口部を含む上面全体にNi層12を形成する(図3(b):Ni形成工程)。この点については第1の実施の形態と同様である。Ni層12の厚さは、例えば50〜200nm程度とする。   Next, the Ni layer 12 is formed on the entire upper surface including the opening of this structure (FIG. 3B: Ni forming step). This is the same as in the first embodiment. The thickness of the Ni layer 12 is, for example, about 50 to 200 nm.

次に、熱処理を行い、Niシリサイド層13を形成する(図3(c):シリサイド形成工程)。この工程についても、第1の実施の形態と同様である。ただし、シリサイド反応はNi層12とn型SiC層11とが直接接する箇所でしか起こらないため、図3(c)に示されるように、Niシリサイド層13は開口部にのみ形成される。他の箇所(SiO層41上)のNiは、そのまま未反応で残る。なお、第1の実施の形態と同様に、グラファイト14もNiシリサイド層13が形成された箇所において形成される。 Next, heat treatment is performed to form the Ni silicide layer 13 (FIG. 3C: silicide formation step). This process is also the same as in the first embodiment. However, since the silicidation occurs only at the place where the Ni layer 12 and the n-type SiC layer 11 are in direct contact, the Ni silicide layer 13 is formed only in the opening as shown in FIG. Ni in other places (on the SiO 2 layer 41) remains unreacted as it is. As in the first embodiment, the graphite 14 is also formed at the place where the Ni silicide layer 13 is formed.

次に、この状態で酸化雰囲気中で熱処理を行う(図3(d):酸化雰囲気熱処理工程)。この工程も、第1の実施の形態と同様である。すなわち、これにより、グラファイト14が除去され、かつNiシリサイド層13の表面に酸化層15が形成される。また、SiO層41上のNi層12も酸化され、酸化層15となる。 Next, heat treatment is performed in an oxidizing atmosphere in this state (FIG. 3D: heat treatment step in oxidizing atmosphere). This process is also the same as in the first embodiment. That is, as a result, the graphite 14 is removed and the oxide layer 15 is formed on the surface of the Ni silicide layer 13. Further, the Ni layer 12 on the SiO 2 layer 41 is also oxidized and becomes an oxide layer 15.

次に、還元雰囲気中での熱処理を行う(図3(e):還元処理工程)。この工程も第1の実施の形態と同様である。これにより、Niシリサイド層13とSiO層41上には還元されたNiを主成分とする還元層16が残される。 Next, heat treatment is performed in a reducing atmosphere (FIG. 3 (e): reduction treatment step). This process is also the same as in the first embodiment. As a result, the reduced layer 16 mainly containing reduced Ni remains on the Ni silicide layer 13 and the SiO 2 layer 41.

次に、還元層16を、ウェットエッチングで除去する(図3(f):エッチング工程)。これにより、開口部においてNiシリサイド層13が露出し、かつSiO層41上の還元層16も除去される。なお、酸化雰囲気熱処理工程において、SiO層41上のNi層12全体が酸化されず、例えばその上部のみが酸化された場合においても、還元処理工程と酸化雰囲気熱処理工程を行うことにより、結局SiO層41上のNiが全て除去される。これにより、SiO層41上には導電性のNiは残らないため、この上に配線パターンを形成することが可能となる。 Next, the reducing layer 16 is removed by wet etching (FIG. 3F: etching process). As a result, the Ni silicide layer 13 is exposed in the opening, and the reducing layer 16 on the SiO 2 layer 41 is also removed. In the oxidizing atmosphere heat treatment process, even when the entire Ni layer 12 on the SiO 2 layer 41 is not oxidized, for example, only the upper part thereof is oxidized, by performing the reduction treatment process and the oxidizing atmosphere heat treatment process, the SiO 2 layer 41 is eventually oxidized. All the Ni on the second layer 41 is removed. Thereby, since conductive Ni does not remain on the SiO 2 layer 41, a wiring pattern can be formed thereon.

次に、配線層となるTi/Al層30を、開口部中のNiシリサイド層13に接続されるように形成する(図3(g):配線形成工程)。この際、Ti/Al層30は、SiO層41上の配線となるようなパターンとされる。これは、Ti/Al層30を全面に形成した後にフォトリソグラフィ、エッチングを行うことによって行われる。あるいは、フォトリソグラフィによってフォトレジストマスクを形成した後にTi/Al層30を形成し、リフトオフを行うことによってこのパターニングを行うことができる。 Next, a Ti / Al layer 30 to be a wiring layer is formed so as to be connected to the Ni silicide layer 13 in the opening (FIG. 3G: wiring formation step). At this time, the Ti / Al layer 30 is patterned to be a wiring on the SiO 2 layer 41. This is performed by performing photolithography and etching after the Ti / Al layer 30 is formed on the entire surface. Alternatively, this patterning can be performed by forming a Ti / Al layer 30 after forming a photoresist mask by photolithography and performing lift-off.

上記の製造方法によって、SiCウェハにおいてNiシリサイドを用いて局所的にオーミック接合をとることが可能である。この上に、パターニングされた配線層を絶縁層を介して形成することができる。この場合においても、Niシリサイド層とその上の配線層との間の密着性を高くすることができ、信頼性の高い半導体装置を低コストで得ることができる。   By the above manufacturing method, it is possible to locally form ohmic junction using Ni silicide in the SiC wafer. On this, a patterned wiring layer can be formed via an insulating layer. Also in this case, the adhesion between the Ni silicide layer and the wiring layer thereon can be increased, and a highly reliable semiconductor device can be obtained at low cost.

(第3の実施の形態)
第1、第2の実施の形態においては、n型SiCに対するNiシリサイドを用いたオーミック電極を形成する工程だけについて示されていた。これに対して、以下では、この製造方法を用いたSBD(Schottky Barrier Diode)の製造方法について説明する。このSBDにおいては、SiCウェハの上面(一方の主面)側にショットキー電極が形成され、下面(他方の主面)側に前記のNiシリサイドを用いたオーミック電極が形成される。この製造方法においては、Niシリサイド層表面に形成されたエッチング耐性の高い酸化層を保護膜として積極的に利用することができる。図4(a)〜(i)は、この製造方法を示す工程断面図である。
(Third embodiment)
In the first and second embodiments, only the process of forming an ohmic electrode using Ni silicide for n-type SiC is shown. On the other hand, below, the manufacturing method of SBD (Schottky Barrier Diode) using this manufacturing method is demonstrated. In this SBD, a Schottky electrode is formed on the upper surface (one main surface) side of the SiC wafer, and an ohmic electrode using the Ni silicide is formed on the lower surface (the other main surface) side. In this manufacturing method, an oxide layer having high etching resistance formed on the surface of the Ni silicide layer can be positively used as a protective film. 4A to 4I are process cross-sectional views illustrating this manufacturing method.

まず、n型SiC層11(SiCウェハ)の上面側にSiO層41、下面側にNi層12を形成する(図4(a):Ni形成工程)。SiO層41は、CVD法等によって成膜することができ、Ni層12については前記と同様である。 First, the SiO 2 layer 41 is formed on the upper surface side of the n-type SiC layer 11 (SiC wafer), and the Ni layer 12 is formed on the lower surface side (FIG. 4A: Ni forming step). The SiO 2 layer 41 can be formed by a CVD method or the like, and the Ni layer 12 is the same as described above.

次に、前記のシリサイド形成工程を行う(図4(b))。この際の温度は前記の通り900〜1200℃程度である。ただし、この際には、雰囲気に少量のOを混合させる。これにより、n型SiC層11近傍ではシリサイド反応が進みNiシリサイド層13が形成されると同時に、その表面(図中下側の面)は酸化される。なお、この際に、余剰炭素はCO、COとなって気化する。このため、図1(e)と同様に、下面側においては、Niシリサイド層13の表面に酸化層14が形成される。 Next, the silicide formation step is performed (FIG. 4B). The temperature at this time is about 900 to 1200 ° C. as described above. However, in this case, a small amount of O 2 is mixed in the atmosphere. Thereby, in the vicinity of the n-type SiC layer 11, the silicide reaction proceeds and the Ni silicide layer 13 is formed, and at the same time, the surface (the lower surface in the figure) is oxidized. At this time, surplus carbon is vaporized as CO and CO 2 . Therefore, as in FIG. 1E, the oxide layer 14 is formed on the surface of the Ni silicide layer 13 on the lower surface side.

次に、上面のSiO層41に開口を形成する(図4(c):開口形成工程)。この開口によってSBDのショットキー接合面が規定される。また、この開口以外の箇所においては、ショットキー接合側の電極とn型SiC層11との間での絶縁が図られる。この開口は、フォトレジストをマスクとしたSiOに対するウェットエッチング又はドライエッチングによって行うことができる。 Next, an opening is formed in the upper SiO 2 layer 41 (FIG. 4C: opening forming step). This opening defines the Schottky junction surface of the SBD. In addition, insulation is achieved between the Schottky junction side electrode and the n-type SiC layer 11 at locations other than the opening. This opening can be performed by wet etching or dry etching for SiO 2 using a photoresist as a mask.

次に、ショットキー電極42をこの開口部を含む領域に形成する(図4(d):ショットキー電極形成工程)。ショットキー電極42は、n型SiC層11に対してショットキー接合を形成する、あるいは、この材料のシリサイドがn型SiCに対してショットキー接合を形成する材料が用いられ、例えばTiが用いられる。実際には、オーミック電極と同様に、この上にAl等が積層された積層構造が用いられる。ショットキー電極42のパターニングは、これを上面側全面に形成した後でフォトレジストをマスクとしたエッチングを行う、あるいはリフトオフ法を用いてパターニングすることができる。なお、良好なショットキー特性を得るために、前記のシリサイド形成工程における熱処理よりも低い温度での熱処理を行うこともできる。また、ショットキー電極42に接続された配線層をSiO層41上に形成してもよい。 Next, the Schottky electrode 42 is formed in a region including the opening (FIG. 4D: Schottky electrode forming step). The Schottky electrode 42 uses a material that forms a Schottky junction with the n-type SiC layer 11, or a silicide of this material forms a Schottky junction with the n-type SiC, for example, Ti. . Actually, like the ohmic electrode, a laminated structure in which Al or the like is laminated thereon is used. The Schottky electrode 42 can be patterned by forming it on the entire upper surface side and then performing etching using a photoresist as a mask, or by using a lift-off method. In order to obtain good Schottky characteristics, heat treatment can be performed at a lower temperature than the heat treatment in the silicide formation step. Further, a wiring layer connected to the Schottky electrode 42 may be formed on the SiO 2 layer 41.

ショットキー電極42とn型SiC層11との界面においては、SBDとしての動作が可能なようにショットキー障壁が形成されるが、このショットキー障壁は、この界面の状態、特に界面の反応によって変化する。このショットキー特性が良好に保たれるためには、ショットキー電極42が形成された以降の温度を400℃以下に保つことが必要である。このため、シリサイド化反応に高温を要するシリサイド形成工程はこの前に行うことが必要である。   A Schottky barrier is formed at the interface between the Schottky electrode 42 and the n-type SiC layer 11 so as to be able to operate as an SBD. This Schottky barrier depends on the state of this interface, particularly the reaction at the interface. Change. In order to maintain this Schottky characteristic satisfactorily, it is necessary to keep the temperature after the formation of the Schottky electrode 42 at 400 ° C. or lower. For this reason, it is necessary to perform a silicide formation process that requires a high temperature for the silicidation reaction before this.

上記の工程において、開口形成工程やショットキー電極形成工程においては、複数回のフォトリソグラフィ(フォトレジストパターンの形成)、エッチングが行われる。この際には、SiCウェハの下面側と直接接触してその工程が行われる場合が多い。NiOを主成分とした酸化層14は、化学的に安定な材料であるため、こうした工程の際に、下面側におけるNiシリサイド層13の保護膜となる。すなわち、酸化雰囲気熱処理工程と還元処理工程との間にショットキー電極形成工程を行うことにより、ショットキー電極形成工程の際に酸化層14をそのままの状態で残しておくことができる。この際、オーミック電極の材料となるNiシリサイド層13が機械的、化学的に保護される。   In the above process, photolithography (formation of a photoresist pattern) and etching are performed a plurality of times in the opening forming process and the Schottky electrode forming process. In this case, the process is often performed in direct contact with the lower surface side of the SiC wafer. Since the oxide layer 14 containing NiO as a main component is a chemically stable material, it becomes a protective film for the Ni silicide layer 13 on the lower surface side in such a process. That is, by performing the Schottky electrode formation step between the oxidizing atmosphere heat treatment step and the reduction treatment step, the oxide layer 14 can be left as it is in the Schottky electrode formation step. At this time, the Ni silicide layer 13 serving as a material for the ohmic electrode is mechanically and chemically protected.

次に、この状態で前記の還元処理工程を行う(図4(e))。これにより、下面の酸化層14は、Niを主成分とする還元層15となる。また、この温度は、前記の通り300〜400℃であるため、上面側のショットキー接合に対して悪影響を与えない温度範囲である。   Next, the reduction process is performed in this state (FIG. 4 (e)). As a result, the oxide layer 14 on the lower surface becomes a reduction layer 15 containing Ni as a main component. Moreover, since this temperature is 300-400 degreeC as above-mentioned, it is a temperature range which does not have a bad influence with respect to the Schottky junction of an upper surface side.

次に、この構造における特にショットキー電極42等を保護するために、上面全体にフォトレジスト層50を形成する(図4(f))。   Next, in order to protect especially the Schottky electrode 42 and the like in this structure, a photoresist layer 50 is formed on the entire upper surface (FIG. 4F).

この状態で、希フッ酸等を用いたウェットエッチングを行うことにより、Niを主成分とする還元層15は除去され、下面側にNiシリサイド層13が露出する(図4(g):エッチング工程)。フォトレジスト層50があるために、上面側のSiO2層41、ショットキー電極42等はこの影響を受けない。また、これらはフォトレジスト層50によって機械的にも保護される。この際には、希フッ酸の代わりに、Niをエッチングすることができ、かつフォトレジスト層50が耐性をもつ他のエッチング液を用いることもできる。   In this state, by performing wet etching using dilute hydrofluoric acid or the like, the reducing layer 15 containing Ni as a main component is removed, and the Ni silicide layer 13 is exposed on the lower surface side (FIG. 4G: etching step). ). Since there is the photoresist layer 50, the SiO2 layer 41 on the upper surface side, the Schottky electrode 42, etc. are not affected by this. They are also mechanically protected by the photoresist layer 50. In this case, instead of dilute hydrofluoric acid, Ni can be etched, and another etching solution with which the photoresist layer 50 is resistant can also be used.

次に、露出したNiシリサイド層13の表面に、配線層となるTi/Ni/Au層43を形成する(図4(h):配線形成工程)。   Next, a Ti / Ni / Au layer 43 serving as a wiring layer is formed on the exposed surface of the Ni silicide layer 13 (FIG. 4H: wiring formation step).

次に、ウェット処理、アッシング処理等によってフォトレジスト層50を除去する(図4(i))。これにより、上面側にショットキー接合側、下面側にn型SiC側の電極が取り出された構成のSBDが得られる。このSBDを製造する際には、特に上面側の構造(ショットキー電極42等)を形成する際に、下面側に形成されている酸化層14がNiシリサイド層13の保護膜となる。このため、高い歩留まりで容易にこのSBDを製造することができる。また、Niシリサイド層13とTi/Ni/Au層43との間の密着性を高めることができることについては、第1、第2の実施の形態と同様である。   Next, the photoresist layer 50 is removed by wet processing, ashing processing, or the like (FIG. 4I). As a result, an SBD having a configuration in which the Schottky junction side is taken out on the upper surface side and the n-type SiC side electrode is taken out on the lower surface side is obtained. When manufacturing this SBD, the oxide layer 14 formed on the lower surface side serves as a protective film for the Ni silicide layer 13, particularly when forming the structure on the upper surface side (Schottky electrode 42 and the like). For this reason, this SBD can be manufactured easily with a high yield. Further, the adhesiveness between the Ni silicide layer 13 and the Ti / Ni / Au layer 43 can be improved, as in the first and second embodiments.

なお、第3の実施の形態においても、n型SiC層11の下面にSiO層を形成し、これに開口部を設けて第2の実施の形態と同様の工程を行うことができる。これにより、下面におけるオーミック接合を局所的にとり、これに接続された配線層を形成することも可能であり、この際にも酸化層を保護膜として用いることができる。 Note that also in the third embodiment, an SiO 2 layer is formed on the lower surface of the n-type SiC layer 11 and an opening is provided in the SiO 2 layer, so that the same process as in the second embodiment can be performed. Accordingly, it is possible to locally form an ohmic junction on the lower surface and form a wiring layer connected to the ohmic junction. In this case, an oxide layer can also be used as a protective film.

なお、上記の例では、n型SiCに対してNiシリサイドを用いたオーミック電極を形成する場合について記載したが、n型以外(p型、半絶縁性)のSiCに対してNiシリサイドを用いた電極を形成する場合であっても、上記の製造方法が有効であることは明らかである。すなわち、この構造の電極は、SiCを用いたSBD、MOSFET、MESFET、pn接合ダイオード等、SiCに対して電気的接続をとることが必要な全ての半導体装置に対して有効である。このため、上記の製造方法も、これらの全ての半導体装置を製造する際に有効である。   In the above example, the case where an ohmic electrode using Ni silicide is formed on n-type SiC is described. However, Ni silicide is used on SiC other than n-type (p-type, semi-insulating). Even when an electrode is formed, it is clear that the above manufacturing method is effective. That is, the electrode having this structure is effective for all semiconductor devices that require electrical connection to SiC, such as SBD using SiC, MOSFET, MESFET, and pn junction diode. Therefore, the above manufacturing method is also effective when manufacturing all these semiconductor devices.

11 n型SiC層
12 Ni層
13 Niシリサイド層
14 グラファイト
15 酸化層
16 還元層
30 Ti/Al層(配線層)
41 SiO
42 ショットキー電極
43 Ti/Ni/Au層(配線層)
50 フォトレジスト層
11 n-type SiC layer 12 Ni layer 13 Ni silicide layer 14 Graphite 15 Oxidation layer 16 Reduction layer 30 Ti / Al layer (wiring layer)
41 SiO 2 layer 42 Schottky electrode 43 Ti / Ni / Au layer (wiring layer)
50 photoresist layers

Claims (8)

ニッケル(Ni)シリサイドを用いた電極が炭化珪素(SiC)層に接続された構成を具備する半導体装置の製造方法であって、
SiC層の表面にNi層を形成するNi形成工程と、
熱処理を施すことにより、前記Ni層と前記SiC層とを反応させることによってNiシリサイド層を形成するシリサイド形成工程と、
前記Niシリサイド層の形成後に酸化雰囲気で熱処理を行う酸化雰囲気熱処理工程と、
当該酸化雰囲気熱処理工程の後で、還元雰囲気中で前記シリサイド形成工程における熱処理の温度よりも低い温度で熱処理を行う還元処理工程と、
Niに対するエッチング処理を行うエッチング工程と、
を具備することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device comprising a configuration in which an electrode using nickel (Ni) silicide is connected to a silicon carbide (SiC) layer,
A Ni forming step of forming a Ni layer on the surface of the SiC layer;
A silicide forming step of forming a Ni silicide layer by reacting the Ni layer and the SiC layer by applying a heat treatment;
An oxidizing atmosphere heat treatment step of performing a heat treatment in an oxidizing atmosphere after the formation of the Ni silicide layer;
After the oxidation atmosphere heat treatment step, a reduction treatment step in which heat treatment is performed in a reducing atmosphere at a temperature lower than the temperature of the heat treatment in the silicide formation step;
An etching process for performing an etching process on Ni;
A method for manufacturing a semiconductor device, comprising:
前記エッチング工程後に、
前記Niシリサイド層と接触するように配線層を形成する配線形成工程を具備することを特徴とする請求項1に記載の半導体装置の製造方法。
After the etching process,
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a wiring forming step of forming a wiring layer so as to be in contact with the Ni silicide layer.
前記還元処理工程における熱処理の温度を300〜400℃の範囲とすることを特徴とする請求項1又は2に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the temperature of the heat treatment in the reduction treatment step is in a range of 300 to 400 ° C. 3. 前記シリサイド形成工程と前記酸化雰囲気熱処理工程との間に、
非酸化雰囲気中で前記シリサイド形成工程における熱処理の温度よりも低い温度で熱処理を行う非酸化雰囲気熱処理工程を具備することを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置の製造方法。
Between the silicide formation step and the oxidizing atmosphere heat treatment step,
The non-oxidizing atmosphere heat treatment step of performing heat treatment at a temperature lower than the temperature of the heat treatment in the silicide forming step in a non-oxidizing atmosphere is provided. A method for manufacturing a semiconductor device.
前記エッチング工程において、超音波洗浄処理を行うことを特徴とする請求項1から請求項4までのいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein an ultrasonic cleaning process is performed in the etching step. 前記SiC層表面に絶縁層を形成し、当該絶縁層に開口部を形成した後に前記Ni形成工程を行うことを特徴とする請求項1から請求項5までのいずれか1項に記載の半導体装置の製造方法。   6. The semiconductor device according to claim 1, wherein an insulating layer is formed on the surface of the SiC layer, and the Ni forming step is performed after forming an opening in the insulating layer. 6. Manufacturing method. 前記半導体装置は、前記SiC層に対するショットキー電極が前記SiC層の一方の主面側に形成され、前記SiC層に対するオーミック電極が前記SiC層の他方の主面側に形成されたSBD(Schottky Barrier Diode)であり、
前記Ni形成工程におけるNi層は前記他方の主面側に形成され、
前記酸化雰囲気熱処理工程と、前記還元処理工程との間に、
前記一方の主面側に前記ショットキー電極を形成するショットキー電極形成工程を具備することを特徴とする請求項1から請求項6までのいずれか1項に記載の半導体装置の製造方法。
The semiconductor device includes an SBD (Schottky Barrier) in which a Schottky electrode for the SiC layer is formed on one main surface side of the SiC layer, and an ohmic electrode for the SiC layer is formed on the other main surface side of the SiC layer. Diode),
The Ni layer in the Ni forming step is formed on the other main surface side,
Between the oxidizing atmosphere heat treatment step and the reduction treatment step,
7. The method of manufacturing a semiconductor device according to claim 1, further comprising a Schottky electrode forming step of forming the Schottky electrode on the one main surface side.
請求項1から請求項7までのいずれか1項に記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。   A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1.
JP2011050436A 2011-03-08 2011-03-08 Manufacturing method of semiconductor device Expired - Fee Related JP5655642B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011050436A JP5655642B2 (en) 2011-03-08 2011-03-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050436A JP5655642B2 (en) 2011-03-08 2011-03-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2012190829A true JP2012190829A (en) 2012-10-04
JP5655642B2 JP5655642B2 (en) 2015-01-21

Family

ID=47083722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050436A Expired - Fee Related JP5655642B2 (en) 2011-03-08 2011-03-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5655642B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7354027B2 (en) 2020-03-13 2023-10-02 株式会社東芝 Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243323A (en) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd Semiconductor element and its manufacturing method
JP2007184571A (en) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd Silicon cardide semiconductor device, method of manufacturing same, junction between transition metal silicide and metal film therein, and method of manufacturing junction between transition metal silicide and metal film therein
JP2009010098A (en) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd Semiconductor device and manufacturing method therefor
JP2009177102A (en) * 2008-01-28 2009-08-06 Nissan Motor Co Ltd Method for manufacturing electrode of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243323A (en) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd Semiconductor element and its manufacturing method
JP2007184571A (en) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd Silicon cardide semiconductor device, method of manufacturing same, junction between transition metal silicide and metal film therein, and method of manufacturing junction between transition metal silicide and metal film therein
JP2009010098A (en) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd Semiconductor device and manufacturing method therefor
JP2009177102A (en) * 2008-01-28 2009-08-06 Nissan Motor Co Ltd Method for manufacturing electrode of semiconductor device

Also Published As

Publication number Publication date
JP5655642B2 (en) 2015-01-21

Similar Documents

Publication Publication Date Title
JP5525940B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6580267B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4365894B2 (en) Method for manufacturing silicon carbide semiconductor element
EP2065925B1 (en) Field-effect transistor
JP5449786B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2006024880A (en) Semiconductor device and its manufacturing method
JP5458652B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5171363B2 (en) Manufacturing method of semiconductor device
TW201133573A (en) Method for manufacturing semiconductor device
JP5369581B2 (en) Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device
JP2006210569A (en) Semiconductor device and manufacturing method thereof
JP2013084844A (en) Silicon carbide semiconductor device and manufacturing method thereof
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
CN111029404A (en) P-GaN/AlGaN/GaN enhancement device based on fin-shaped gate structure and manufacturing method thereof
CN114975614A (en) High electron mobility transistor and manufacturing method thereof
JP6014322B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5655642B2 (en) Manufacturing method of semiconductor device
WO2012098636A1 (en) Semiconductor device and manufacturing method thereof
JP2009182217A (en) Semiconductor device and its manufacturing method
JP2006120694A (en) Semiconductor device and its manufacturing method
JP2017130590A (en) Semiconductor device and manufacturing method of the same
JP6540547B2 (en) MPS diode
JP5113375B2 (en) Nitride semiconductor device
JP4415531B2 (en) Semiconductor device and manufacturing method thereof
JP2020107793A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141110

R150 Certificate of patent or registration of utility model

Ref document number: 5655642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees