JP2017130590A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2017130590A JP2017130590A JP2016010219A JP2016010219A JP2017130590A JP 2017130590 A JP2017130590 A JP 2017130590A JP 2016010219 A JP2016010219 A JP 2016010219A JP 2016010219 A JP2016010219 A JP 2016010219A JP 2017130590 A JP2017130590 A JP 2017130590A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- silicide film
- semiconductor device
- contact surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ショットキー接合とシリサイド膜を有する半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device having a Schottky junction and a silicide film, and a manufacturing method thereof.
半導体装置に、半導体層の一部をシリサイド化したシリサイド膜が使用されている。例えば、炭化ケイ素(SiC)を使用した半導体装置の電極として、ニッケル(Ni)系のシリサイド膜が使用されている。Niとシリコン(Si)からなるニッケルシリサイド膜(Niシリサイド膜)は、炭化ケイ素基板(SiC基板)とNi膜を高温の下で直接に反応させる方法で容易に形成でき、且つ、コンタクト抵抗の低い良好なオーミック電極である。NiとSiを反応させてNiシリサイド膜を形成し、且つ、良好なオーミック電極とするためには、925℃以上の加熱処理が必要である。一般的に、オーミック接触を得るために900℃〜1000℃程度の加熱処理が行われる。 A silicide film in which a part of a semiconductor layer is silicided is used in a semiconductor device. For example, a nickel (Ni) -based silicide film is used as an electrode of a semiconductor device using silicon carbide (SiC). A nickel silicide film (Ni silicide film) made of Ni and silicon (Si) can be easily formed by a method in which a silicon carbide substrate (SiC substrate) and a Ni film are directly reacted at a high temperature and has a low contact resistance. It is a good ohmic electrode. In order to form a Ni silicide film by reacting Ni and Si and to obtain a good ohmic electrode, heat treatment at 925 ° C. or higher is required. Generally, a heat treatment at about 900 ° C. to 1000 ° C. is performed to obtain ohmic contact.
一方、ショットキー電極として一般的に使用されるチタンやモリブデンなどの金属は、400℃〜700℃程度の加熱処理によりショットキー接合を形成する。このとき、900℃程度より高い温度で加熱されると、これらの金属と半導体層の反応が進み、目的とするショットキー接合界面を形成する合金状態を得られない。 On the other hand, a metal such as titanium or molybdenum generally used as a Schottky electrode forms a Schottky junction by a heat treatment at about 400 ° C. to 700 ° C. At this time, when heated at a temperature higher than about 900 ° C., the reaction between these metals and the semiconductor layer proceeds, and the desired alloy state forming the Schottky junction interface cannot be obtained.
このため、ショットキー接合を有する半導体装置では、加熱温度の関係からシリサイド膜を形成した後にショットキー接合を形成する必要がある。例えば、半導体装置の裏面にシリサイド膜を電極として形成した後に、ショットキー接合を構成するショットキー電極を形成する(例えば、特許文献1参照。)。 For this reason, in a semiconductor device having a Schottky junction, it is necessary to form a Schottky junction after forming a silicide film because of the heating temperature. For example, after forming a silicide film as an electrode on the back surface of the semiconductor device, a Schottky electrode constituting a Schottky junction is formed (see, for example, Patent Document 1).
ショットキー接合は、金属膜と半導体層との接触界面や、金属膜が半導体層と反応して形成される金属反応層と半導体層との接触界面に形成される。このとき、金属膜が配置される前の半導体層の接触面が、汚れや異物などによって汚染されていないピュアな状態であることが好ましい。これに対し、半導体層の接触面に汚れや異物があると、ショットキー接合の良好な形成が阻害される。例えば、接触界面の異物がリーク電流の発生点となり、ショットキーバリアダイオード(SBD)の逆方向リーク電流が増大する。 The Schottky junction is formed at the contact interface between the metal film and the semiconductor layer, or at the contact interface between the metal reaction layer formed by reacting the metal film with the semiconductor layer and the semiconductor layer. At this time, it is preferable that the contact surface of the semiconductor layer before the metal film is disposed is in a pure state that is not contaminated by dirt or foreign matter. On the other hand, if there is dirt or foreign matter on the contact surface of the semiconductor layer, good formation of the Schottky junction is hindered. For example, a foreign substance at the contact interface becomes a leak current generation point, and the reverse leak current of the Schottky barrier diode (SBD) increases.
したがって、良好なショットキー接合を形成するためには、半導体層の接触面が汚染されていない状態であることが重要である。例えば、接触面をピュアな状態にする洗浄(クリーニング)が、ショットキー接合を形成する工程の直前に前処理として行われる。 Therefore, in order to form a good Schottky junction, it is important that the contact surface of the semiconductor layer is not contaminated. For example, cleaning (cleaning) for bringing the contact surface into a pure state is performed as a pretreatment immediately before the step of forming the Schottky junction.
ところで、前述のようにショットキー接合の形成の前にシリサイド膜を形成する必要のある場合には、ピュアな状態の接触面を得るための前処理がシリサイド膜を形成された状態で行われる。このため、プロセス中にシリサイド膜の上に形成された物質が前処理に使用される薬品に溶解してパーティクルとして離散し、ショットキー接合を形成する前の半導体層の表面に付着して接触面を汚染する可能性がある。 By the way, when the silicide film needs to be formed before the formation of the Schottky junction as described above, the pretreatment for obtaining a pure contact surface is performed in a state where the silicide film is formed. For this reason, the substance formed on the silicide film during the process dissolves in the chemical used in the pretreatment and becomes discrete as particles, and adheres to the surface of the semiconductor layer before forming the Schottky junction and contacts the surface. May contaminate.
上記問題点に鑑み、本発明は、接触面の汚染が抑制され、良好なショットキー接合を有する半導体装置及びその製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device having a good Schottky junction in which contamination of a contact surface is suppressed and a method for manufacturing the same.
本発明の一態様によれば、(ア)互いに対向する第1主面と第2主面を有する半導体基体と、(イ)第1主面の一部に定義された接触面に配置され、半導体基体との間にショットキー接合を形成するショットキー電極と、(ウ)接触面の残余の領域において半導体基体の表面の一部をシリサイド化して形成されたシリサイド膜と、(エ)シリサイド膜を覆って半導体基体の表面に配置された、接触面の洗浄に使用される薬品に対してシリサイド膜よりも化学的に安定な材料からなるカバー膜とを備える半導体装置が提供される。 According to one aspect of the present invention, (a) a semiconductor substrate having a first main surface and a second main surface facing each other, and (a) a contact surface defined as a part of the first main surface, A Schottky electrode for forming a Schottky junction with the semiconductor substrate; (c) a silicide film formed by silicidation of a part of the surface of the semiconductor substrate in the remaining region of the contact surface; and (d) a silicide film. And a cover film made of a material that is chemically more stable than the silicide film with respect to the chemical used for cleaning the contact surface, which is disposed on the surface of the semiconductor substrate.
本発明の他の態様によれば、(ア)ショットキー電極を配置される接触面がその一部に定義された第1主面、及び第1主面に対向する第2主面を有する半導体基体を準備するステップと、(イ)接触面の残余の領域において、半導体基体の表面の一部をシリサイド化してシリサイド膜を形成するステップと、(ウ)シリサイド膜を覆って半導体基体の表面にカバー膜を配置するステップと、(エ)カバー膜を形成した後に、薬品を用いた前処理によって接触面を洗浄するステップと、(オ)前処理の後にショットキー電極を接触面に配置し、半導体基体とショットキー電極との間にショットキー接合を形成するステップとを含み、カバー膜が、前処理に使用される薬品に対してシリサイド膜よりも化学的に安定な材料からなる半導体装置の製造方法が提供される。 According to another aspect of the present invention, (a) a semiconductor having a first main surface in which a contact surface on which a Schottky electrode is disposed is defined as a part thereof, and a second main surface facing the first main surface (B) forming a silicide film by siliciding a part of the surface of the semiconductor substrate in the remaining area of the contact surface; and (c) covering the silicide film on the surface of the semiconductor substrate. A step of disposing a cover film; (d) a step of cleaning the contact surface by chemical pretreatment after forming the cover film; and (e) a Schottky electrode disposed on the contact surface after pretreatment, Forming a Schottky junction between the semiconductor substrate and the Schottky electrode, wherein the cover film is made of a material that is chemically more stable than the silicide film with respect to the chemical used in the pretreatment. Made A method is provided.
本発明によれば、接触面の汚染が抑制され、良好なショットキー接合を有する半導体装置及びその製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the contamination of a contact surface is suppressed and the semiconductor device which has a favorable Schottky junction, and its manufacturing method can be provided.
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the ratio of the thickness of each layer is different from the actual one. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。 Further, the embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention are materials, shapes, structures, arrangements, etc. of components. Is not specified as follows. The embodiment of the present invention can be variously modified within the scope of the claims.
本発明の実施形態に係る半導体装置1は、図1に示すように、互いに対向する第1主面101と第2主面102を有する半導体基体10と、第1主面101の一部に定義された接触面に配置され、半導体基体10との間にショットキー接合を形成するショットキー電極20と、接触面の残余の領域において半導体基体10の表面の一部をシリサイド化して形成されたシリサイド膜30と、シリサイド膜30を覆って半導体基体10の表面に配置されたカバー膜40とを備える。
As shown in FIG. 1, the semiconductor device 1 according to the embodiment of the present invention is defined as a
例えば、第1主面101における接触面の残余の領域、及び、第2主面102の少なくともいずれかにおいて半導体基体10の表面の一部をシリサイド化して、シリサイド膜30が形成される。図1に示した半導体装置1では、第1主面101の接触面の残余の領域に表面シリサイド膜31が形成されている。また、第2主面102に裏面シリサイド膜32が形成されている。表面シリサイド膜31を覆うカバー膜40を表面カバー膜41、裏面シリサイド膜32を覆うカバー膜40を裏面カバー膜42とする。なお、シリサイド膜30は半導体基体10に形成されるシリサイド膜の総称であり、カバー膜40は半導体基体10の表面に配置されるカバー膜の総称である。
For example, the
図1に示した半導体基体10は、高濃度n型の半導体基板11上に低濃度n型の半導体層12を積層した構造である。例えば、半導体基板11がSiC基板であり、半導体層12がエピタキシャル成長層である。図1に示すように、半導体層12が第1主面101を有し、半導体基板11が第2主面102を有する。半導体装置1は、第1主面101に配置されたショットキー電極20と、第2主面102に配置された裏面シリサイド膜32との間で、半導体基体10の厚さ方向に主電流が流れるSBDである。より具体的には、ショットキー電極20上に配置された表面パッド電極50と、裏面シリサイド膜32上に配置された裏面パッド電極60間に電圧が印加され、半導体基体10に主電流が流れる。
The
半導体装置1は、ショットキー電極20が配置された接触面の周囲を囲むように第1主面101で半導体基体10の上部の一部に配置されたガードリング210を更に備える。ガードリング210は、半導体基体10との間にpn接合を形成する。即ち、半導体層12とガードリング210とは互いに異なる導電型であり、例えば半導体層12がn型であり、ガードリング210はp型である。
The semiconductor device 1 further includes a
ガードリング210によって、接触面の端部での電界集中が緩和される。これにより、電界集中に起因する半導体装置1の破壊を防止することができる。ガードリング210の深さや幅は、半導体装置1の構造や要求される耐圧などに応じて適宜設定される。なお、半導体装置1の耐圧が低下するのを抑制するために、図1に示すように、ガードリング210の外側に電界緩和リング(Field Limiting Ring:FLR)220を形成してもよい。
The
表面シリサイド膜31は、ガードリング210と表面パッド電極50との間に配置されている。表面シリサイド膜31によって、ガードリング210と表面パッド電極50との間の電気抵抗を低減することができる。表面シリサイド膜31には、ガードリング210とオーミック接触する材料が選択される。また、第2主面102に形成された裏面シリサイド膜32によって、裏面パッド電極60と半導体基体10との間の電気抵抗を低減することができる。裏面シリサイド膜32には、半導体基板11とオーミック接触する材料が選択される。
The
図2に示すように、接触面110に配置されたショットキー電極20の周囲で、表面シリサイド膜31及び表面カバー膜41のそれぞれの全体がガードリング210の上方に配置されている。つまり、表面シリサイド膜31及び表面カバー膜41は、平面視でガードリング210の内部に配置されている。このため、表面カバー膜41は、ガードリング210の外側で半導体層12と接触していない。表面カバー膜41をガードリング210以外の領域で半導体基体10と接触させないことによって、半導体装置1に不要のショットキー接合が形成されることを防止できる。
As shown in FIG. 2, the entire
SiC基板に半導体層がエピタキシャル成長されたSiC−SBDに使用される代表的なショットキー電極の材料は、チタン(Ti)、モリブデン(Mo)、ニッケル(Ni)などである。これらの金属からなるショットキー電極20を半導体基体10の接触面110に成膜した後に、安定したショットキー接合を得るために400℃〜700℃程度の加熱処理が行われる。この加熱処理によって半導体基体10と金属膜が反応し、ごく薄い金属反応層が形成される。このとき、半導体基体10の接触面がピュアな状態でないと、反応が阻害されて金属反応層が不均一となり、ショットキー接合の形成が不安定になる。
Typical Schottky electrode materials used for SiC-SBD in which a semiconductor layer is epitaxially grown on a SiC substrate are titanium (Ti), molybdenum (Mo), nickel (Ni), and the like. After the
半導体基体10の接触面をピュアな状態にするために、例えば半導体基体10の表面に熱酸化膜を形成する「犠牲酸化」と呼ばれる処理が行われる。犠牲酸化によって形成される熱酸化膜に、接触面に生じている汚染や異物が取り込まれる。このため、熱酸化膜を除去することによって接触面をピュアな状態にできる。更に、金属膜を成膜する直前に、過酸化アンモニウム水や希フッ酸水などの処理溶液に接触面110を曝露するなど、薬品を使用した前処理によって接触面110をよりピュアな状態にできる。
In order to make the contact surface of the
既に述べたように、熱処理の設定温度の関係により、ショットキー接合の形成の前にシリサイド膜30を形成する必要がある。したがって、ピュアな状態の接触面110を得るための前処理は、シリサイド膜30が形成された状態で行われる。このため、前処理で使用される薬品にシリサイド膜30が曝されることになる。Niシリサイド膜などは、これらの前処理に使用される薬品に一定の耐性を有する。しかし、プロセス中にシリサイド膜30上に形成される酸化物などが処理溶液によって部分的に溶解してパーティクルとなり、処理溶液中に離散することがある。これらのパーティクルは、半導体基体10の表面に再付着するなどして、半導体基体10の表面の汚染の原因になる。
As already described, the
前処理の条件などによっては、大量のパーティクルが発生する可能性がある。このため、特にSiCパワーデバイスなどの主電流が半導体基体の厚み方向に流れる縦型構造の半導体装置では、裏面の全面にシリサイド膜が電極として形成されている場合もあるため、前処理に起因するパーティクルの発生の影響が懸念される。 Depending on the preprocessing conditions, a large amount of particles may be generated. For this reason, in particular, in a vertical structure semiconductor device in which a main current flows in the thickness direction of the semiconductor substrate, such as a SiC power device, a silicide film may be formed as an electrode on the entire back surface. There is concern about the effects of particle generation.
しかし、図1に示した半導体装置1では、シリサイド膜30がカバー膜40によって覆われている。このため、ショットキー接合を形成する直前の前処理におけるシリサイド膜30でのパーティクルの発生を抑制することができる。したがって、シリサイド膜30が形成された後にショットキー接合が形成される場合でも、接触面はピュアな状態に保たれる。
However, in the semiconductor device 1 shown in FIG. 1, the
前処理でのパーティクルの発生を抑制するために、カバー膜40の材料には、ショットキー接合を形成する前処理として行われる接触面の洗浄に使用される薬品に対して化学的に安定な材料が選択される。少なくとも、カバー膜40は、前処理に使用される薬品に対してシリサイド膜30よりも化学的に安定な材料からなる。例えばシリサイド膜30がニッケルシリサイド膜などである場合に、カバー膜40に白金(Pt)膜が好適に使用される。
In order to suppress the generation of particles in the pretreatment, the material of the cover film 40 is a material that is chemically stable with respect to chemicals used for cleaning the contact surface as a pretreatment for forming a Schottky junction. Is selected. At least, the cover film 40 is made of a material that is chemically more stable than the
なお、シリサイド膜30から発生するパーティクルによる接触面110の汚染の対策として、前処理の時間を短くしてショットキー接合を形成する方法も考えられる。しかし、前処理の時間を短くすると、洗浄が不十分になり、接触面110に異物が残存するなどの問題がある。
As a countermeasure against contamination of the
図1に示した半導体装置1は、第1主面101に形成された表面シリサイド膜31と第2主面102に形成された裏面シリサイド膜32を有する。しかし、表面シリサイド膜31と裏面シリサイド膜32のいずれかのみが形成された半導体装置であってもよい。
The semiconductor device 1 shown in FIG. 1 has a front
以下に、図面を参照して、本発明の実施形態に係る半導体装置1の製造方法を説明する。なお、以下に述べる半導体装置1の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることはもちろんである。 Below, with reference to drawings, the manufacturing method of the semiconductor device 1 which concerns on embodiment of this invention is demonstrated. In addition, the manufacturing method of the semiconductor device 1 described below is an example, and it is needless to say that it can be realized by various other manufacturing methods including this modification.
まず、半導体基体10を準備する。例えば、図3に示すように、半導体基板11上にn型の半導体層12を形成して半導体基体10を構成する。半導体層12の厚みは、半導体装置1に要求される耐圧などに応じて設定される。例えば、半導体基板11は基板比抵抗が0.02Ω・cm程度のn型基板である。半導体層12は、半導体基板11上にエピタキシャル成長された膜厚が5〜10μm、不純物濃度が5.0×1015〜15.0×1015atoms/cm3程度の半導体層である。
First, the
次いで、接触面110の周囲にp型のガードリング210を形成する。なお、耐圧向上のために、ガードリング210の外側にFLR220を形成してもよい。例えば、ボロン(B)やアルミニウム(Al)などのp型不純物のイオン注入と活性化アニールによって、ガードリング210やFLR220を形成する。
Next, a p-
その後、図4に示すように、半導体基体10の第1主面101及び第2主面102を熱酸化して、熱酸化膜70を形成する。なお、熱酸化膜70を形成する前に、犠牲酸化によって半導体基体10の表面の汚れや異物を除去することが好ましい。犠牲酸化の後に熱酸化膜70を形成することにより、平坦で欠陥準位が少なくきれいな熱酸化膜70が半導体基体10の表面に得られる。これにより、半導体装置1の表面の固定電荷を減らすことができる。このため、例えば半導体装置1において活性領域の周囲の外周領域に耐圧向上のための電界緩和構造を形成している場合などに、耐圧印加時にかかる電界のバランスがより安定なものとなり、目的とする耐圧を得られる。
Thereafter, as shown in FIG. 4, the first
次いで、第1主面101に形成された熱酸化膜70の上に化学的気相成長(CVD)法などによって層間絶縁膜80を形成する。層間絶縁膜80は、例えばシリコン酸化膜、シリコン窒化膜、NSG膜、PSG膜などである。
Next, an
次に、ショットキー電極20が配置される接触面110の残余の領域において、半導体基体10の表面の一部をシリサイド化してシリサイド膜30を形成する。即ち、ガードリング210と表面パッド電極50との電気的接続のために、ガードリング210上に表面シリサイド膜31を形成する。例えば、図5に示すように、フォトリソグラフィ技術とエッチングによって第1主面101上の熱酸化膜70と層間絶縁膜80の一部を除去して、ガードリング210の上面を選択的に露出させる。そして、ガードリング210上に窒化膜(図示略)を成膜してパターニングした後、熱処理によって窒化膜と半導体基体10とを反応させて、図6に示すように表面シリサイド膜31を形成する。
Next, a
更に、図6に示すように、半導体基体10の第2主面102に裏面シリサイド膜32を形成する。具体的には、第2主面102上の熱酸化膜70をエッチングにより除去した後、窒化膜(図示略)を成膜する。そして、熱処理によって窒化膜と半導体基体10とを反応させて、裏面シリサイド膜32を形成する。
Further, as shown in FIG. 6, a
シリサイド膜30の厚みは10nm程度である。なお、表面シリサイド膜31と裏面シリサイド膜32の一方を形成する間、他方をレジスト膜などによって覆って保護してもよい。また、表面シリサイド膜31と裏面シリサイド膜32を形成する熱処理を同時に行ってもよい。
The thickness of the
次いで、図7に示すように、シリサイド膜30を覆うカバー膜40を形成する。カバー膜40には、膜厚が50nm〜100nm程度のPt膜が好適に使用される。例えば、第1主面101側の全面にPt膜を形成した後、フォトリソグラフィ技術とエッチングによって表面シリサイド膜31を覆う部分にのみPt膜を残し、表面カバー膜41を形成する。なお、平面視でガードリング210の内部に配置されるように、表面シリサイド膜31と表面カバー膜41が形成される。また、裏面シリサイド膜32の全面を覆うように、裏面カバー膜42を半導体基体10の第2主面102に形成する。
Next, as shown in FIG. 7, a cover film 40 that covers the
その後、接触面110が露出するように、第1主面101に形成された熱酸化膜70と層間絶縁膜80を選択的に除去する。このとき、図8に示すように、ガードリング210上に配置された表面シリサイド膜31及び表面カバー膜41の上方の熱酸化膜70と層間絶縁膜80も除去する。
Thereafter, the
次いで、例えば過酸化アンモニウム水や希フッ酸水などの薬品を用いた前処理によって接触面110を洗浄して、接触面110をピュアな状態にする。そして、図9に示すように、接触面110上にショットキー電極20を形成する。このとき、必要に応じて熱処理を行い、ショットキー接合の接触界面を安定化させてもよい。例えば、不活性雰囲気ガス中又は還元雰囲気ガス中で400℃〜650℃、5分〜30分の熱処理を行うことにより、半導体基体10とショットキー電極20とを反応させる。ショットキー電極20の厚みは、例えば50nm〜200nm程度である。
Next, the
更に、図10に示すように、ショットキー電極20、及び露出した表面カバー膜41と接続するように、表面パッド電極50を形成する。例えば、接触面110及びガードリング210の周囲を囲む層間絶縁膜80に端部が重なるように、表面パッド電極50をパターニングする。表面パッド電極50には、例えば図10に示すような、第1表面電極51と第2表面電極52が積層された構造などを使用できる。第2表面電極52は、例えばAl膜、AlSi膜、AlCu膜などである。第1表面電極51は、第2表面電極52からのAlの拡散を防止するために配置されている。第1表面電極51には、例えばTi膜、TiN膜、Ni膜、Mo膜などが単層又は複数層あわせて使用される。
Further, as shown in FIG. 10, the
その後、図11に示すように、保護膜90を形成する。保護膜90には、例えばCVD法によって形成される厚み100nm〜2μmの、SiN膜、NSG膜、又はPSG膜とポリイミド膜とを積層した構造などを使用可能である。そして、フォトリソグラフィ技術によってショットキー電極20の上方の保護膜90を開孔し、表面パッド電極50の表面を露出させる。第1主面101に保護膜90を配置することにより、半導体装置1の内部への水分の浸入の防止や、機械的な保護の強化を図れる。
Thereafter, as shown in FIG. 11, a
また、裏面カバー膜42を覆うように、半導体基体10の第2主面102に裏面パッド電極60を形成する。裏面パッド電極60には、裏面カバー膜42と密着する材料を使用することが好ましい。例えば、図12に示すように、Ti膜61、Ni膜62及びAu膜63を積層した構造の裏面パッド電極60を使用する。Ti膜61は、裏面カバー膜42との密着性向上のために配置される。Ni膜62は、ワイヤボンディングなどの実装時における裏面パッド電極60での半田接合用である。Au膜63により、裏面パッド電極60の酸化が防止される。
Further, the back
以上により、図1に示した半導体装置1が完成する。なお、上記では熱酸化膜70を形成した直後に層間絶縁膜80を形成したが、層間絶縁膜80の目的とする構造によっては、表面シリサイド膜31を形成した後に層間絶縁膜80を形成してもよい。
Thus, the semiconductor device 1 shown in FIG. 1 is completed. In the above description, the
Ptは、過酸化アンモニウム水や希フッ酸水、熱濃硫酸などに対する耐性に優れている。したがって、Niシリサイド膜などのシリサイド膜30を被覆するカバー膜40にPt膜を使用することにより、シリサイド膜30を形成した後からショットキー電極20を形成する直前までの薬液処理において、シリサイド膜30がそれぞれの薬液に曝露されることが防止される。このため、シリサイド膜30からのパーティクルの発生を防止することができる。したがって、以上に説明した半導体装置1の製造方法によれば、半導体基体10の接触面110がパーティクルによって汚染されることが防止される。Pt膜以外には、化学的に安定な材料、例えばAu膜などをカバー膜40に使用できる。
Pt has excellent resistance to aqueous ammonium peroxide, dilute hydrofluoric acid, hot concentrated sulfuric acid, and the like. Therefore, by using a Pt film for the cover film 40 that covers the
なお、図9に示すように、ショットキー電極20の外縁部がガードリング210の内側の一部と重なるようにすることが好ましい。ショットキー電極20とガードリング210をオーバーラップさせることにより、接触面110の露出を完全に防止することができる。このため、半導体装置1の製造工程において、ショットキー電極20の形成後はショットキー電極20がマスクとなり、接触面110がエッチングされることなどを防止できる。
As shown in FIG. 9, it is preferable that the outer edge portion of the
上記では、表面シリサイド膜31を覆う表面カバー膜41と、裏面シリサイド膜32を覆う裏面カバー膜42を形成する場合を例示的に説明した。しかし、半導体装置1の構造や製造方法によっては、表面カバー膜41或いは裏面カバー膜42を形成しなくてもよい。例えば、裏面シリサイド膜32を形成せずに、半導体基体10と裏面パッド電極60との間にレーザアニール法によってNi膜を形成する場合などには、裏面カバー膜42を形成する必要はない。
In the above description, the case where the
一方、ガードリング210の上面や第2主面102以外の領域にシリサイド膜30を形成する場合にも、そのシリサイド膜30を覆うカバー膜40を形成する。これにより、良好なショットキー接合を形成することができる。
(その他の実施形態)
上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
On the other hand, when the
(Other embodiments)
As described above, the present invention has been described according to the embodiments. However, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、半導体基体10の材料はSiCに限られない。即ち、半導体基体10の材料がどのようなものであっても、シリサイド膜30を形成する半導体装置において本発明は適用できる。
For example, the material of the
また、上記では半導体装置1がSBDである場合を示したが、SBD以外のショットキー接合を有する半導体装置に本発明は適用可能である。例えば、半導体装置1が、ジャンクションバリアショットキー(JBS)構造のダイオードを有する半導体装置や、SBDにpn接合領域を付加してショットキー接合とpn接合を併設したMPS(Merged PiN Schottoky)構造のダイオードのSBDを有する半導体装置などであってもよい。 Moreover, although the case where the semiconductor device 1 was SBD was shown above, this invention is applicable to the semiconductor device which has Schottky junction other than SBD. For example, the semiconductor device 1 includes a semiconductor having a junction barrier Schottky (JBS) structure diode, or a diode having an MPS (Merged PiN Schottoky) structure in which a pn junction region is added to an SBD and a Schottky junction and a pn junction are provided. A semiconductor device having the SBD may be used.
このように、本発明はここでは記載していない様々な実施形態等を含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
1…半導体装置
10…半導体基体
11…半導体基板
12…半導体層
20…ショットキー電極
30…シリサイド膜
31…表面シリサイド膜
32…裏面シリサイド膜
40…カバー膜
41…表面カバー膜
42…裏面カバー膜
50…表面パッド電極
60…裏面パッド電極
70…熱酸化膜
80…層間絶縁膜
90…保護膜
101…第1主面
102…第2主面
110…接触面
210…ガードリング
DESCRIPTION OF SYMBOLS 1 ...
Claims (6)
前記第1主面の一部に定義された接触面に配置され、前記半導体基体との間にショットキー接合を形成するショットキー電極と、
前記接触面の残余の領域において前記半導体基体の表面の一部をシリサイド化して形成されたシリサイド膜と、
前記シリサイド膜を覆って前記半導体基体の前記表面に配置された、前記接触面の洗浄に使用される薬品に対して前記シリサイド膜よりも化学的に安定な材料からなるカバー膜と
を備えることを特徴とする半導体装置。 A semiconductor substrate having a first main surface and a second main surface facing each other;
A Schottky electrode disposed on a contact surface defined as a part of the first main surface and forming a Schottky junction with the semiconductor substrate;
A silicide film formed by siliciding a part of the surface of the semiconductor substrate in the remaining region of the contact surface;
A cover film made of a material which is disposed on the surface of the semiconductor substrate so as to cover the silicide film and which is chemically more stable than the silicide film with respect to a chemical used for cleaning the contact surface. A featured semiconductor device.
前記第1主面に表面シリサイド膜が前記シリサイド膜として形成され、前記表面シリサイド膜及び前記表面シリサイド膜を覆う前記カバー膜のそれぞれの全体が、前記ガードリングの上方に配置されていることを特徴とする請求項1又は2に記載の半導体装置。 A guard ring that is disposed on a part of the upper portion of the semiconductor substrate so as to surround the contact surface on the first main surface, and that forms a pn junction with the semiconductor substrate;
A surface silicide film is formed as the silicide film on the first main surface, and the entirety of each of the cover film covering the surface silicide film and the surface silicide film is disposed above the guard ring. The semiconductor device according to claim 1 or 2.
前記接触面の残余の領域において、前記半導体基体の表面の一部をシリサイド化してシリサイド膜を形成するステップと、
前記シリサイド膜を覆って前記半導体基体の前記表面にカバー膜を配置するステップと、
前記カバー膜を形成した後に、薬品を用いた前処理によって前記接触面を洗浄するステップと、
前記前処理の後に前記ショットキー電極を前記接触面に配置し、前記半導体基体と前記ショットキー電極との間にショットキー接合を形成するステップと
を含み、
前記カバー膜が、前記前処理に使用される前記薬品に対して前記シリサイド膜よりも化学的に安定な材料からなることを特徴とする半導体装置の製造方法。 Providing a semiconductor substrate having a first main surface in which a contact surface on which a Schottky electrode is disposed is defined as a part thereof, and a second main surface opposite to the first main surface;
Forming a silicide film by siliciding a part of the surface of the semiconductor substrate in the remaining region of the contact surface;
Disposing a cover film on the surface of the semiconductor substrate covering the silicide film;
After forming the cover film, washing the contact surface by a pretreatment using a chemical;
Placing the Schottky electrode on the contact surface after the pretreatment and forming a Schottky junction between the semiconductor substrate and the Schottky electrode; and
The method of manufacturing a semiconductor device, wherein the cover film is made of a material that is chemically more stable than the silicide film with respect to the chemical used in the pretreatment.
前記第1主面に表面シリサイド膜を前記シリサイド膜として形成し、前記表面シリサイド膜及び前記表面シリサイド膜を覆う前記カバー膜のそれぞれの全体を前記ガードリングの上方に配置することを特徴とする請求項4又は5に記載の半導体装置の製造方法。 A step of disposing a guard ring forming a pn junction with the semiconductor substrate at a part of the upper portion of the semiconductor substrate so as to surround the contact surface on the first main surface;
A surface silicide film is formed as the silicide film on the first main surface, and the entire cover film covering the surface silicide film and the surface silicide film is disposed above the guard ring. Item 6. A method for manufacturing a semiconductor device according to Item 4 or 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016010219A JP2017130590A (en) | 2016-01-22 | 2016-01-22 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016010219A JP2017130590A (en) | 2016-01-22 | 2016-01-22 | Semiconductor device and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017130590A true JP2017130590A (en) | 2017-07-27 |
Family
ID=59395813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016010219A Pending JP2017130590A (en) | 2016-01-22 | 2016-01-22 | Semiconductor device and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017130590A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190057633A (en) * | 2017-11-20 | 2019-05-29 | 현대자동차주식회사 | Manufacturing method of power semiconductor device and power semiconductor device |
CN111785694A (en) * | 2019-04-04 | 2020-10-16 | 三垦电气株式会社 | Semiconductor device and electronic apparatus |
CN111785693A (en) * | 2019-04-04 | 2020-10-16 | 三垦电气株式会社 | Semiconductor device and electronic apparatus |
-
2016
- 2016-01-22 JP JP2016010219A patent/JP2017130590A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190057633A (en) * | 2017-11-20 | 2019-05-29 | 현대자동차주식회사 | Manufacturing method of power semiconductor device and power semiconductor device |
KR102452691B1 (en) * | 2017-11-20 | 2022-10-11 | 현대자동차주식회사 | Manufacturing method of power semiconductor device and power semiconductor device |
CN111785694A (en) * | 2019-04-04 | 2020-10-16 | 三垦电气株式会社 | Semiconductor device and electronic apparatus |
CN111785693A (en) * | 2019-04-04 | 2020-10-16 | 三垦电气株式会社 | Semiconductor device and electronic apparatus |
CN111785694B (en) * | 2019-04-04 | 2024-04-26 | 三垦电气株式会社 | Semiconductor device and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5928101B2 (en) | Method for manufacturing SiC semiconductor device | |
JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6477106B2 (en) | Semiconductor device | |
US9768260B2 (en) | Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby | |
JP2013239607A (en) | Semiconductor device | |
JP2017199807A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
JP5542325B2 (en) | Manufacturing method of semiconductor device | |
JP4126359B2 (en) | Silicon carbide Schottky diode and manufacturing method thereof | |
JP2008004739A (en) | Semiconductor device | |
JP2017130590A (en) | Semiconductor device and manufacturing method of the same | |
JP6110029B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006210569A (en) | Semiconductor device and manufacturing method thereof | |
JP2005286197A (en) | Semiconductor device and manufacturing method thereof | |
JP4091931B2 (en) | SiC semiconductor device and method of manufacturing SiC semiconductor device | |
JP2020087954A (en) | Semiconductor device and method of manufacturing the same | |
JP5982109B2 (en) | Silicon carbide semiconductor device | |
JP6648574B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6014322B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2010219130A (en) | Semiconductor device and method of manufacturing the same | |
JP6013817B2 (en) | Junction Barrier Schottky Diode Manufacturing Method | |
US9941124B1 (en) | Semiconductor device | |
JP5060797B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3858693B2 (en) | Manufacturing method of semiconductor device | |
JP5655642B2 (en) | Manufacturing method of semiconductor device | |
JP6256008B2 (en) | Semiconductor device and manufacturing method of semiconductor device |