JP4415531B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4415531B2
JP4415531B2 JP2002262017A JP2002262017A JP4415531B2 JP 4415531 B2 JP4415531 B2 JP 4415531B2 JP 2002262017 A JP2002262017 A JP 2002262017A JP 2002262017 A JP2002262017 A JP 2002262017A JP 4415531 B2 JP4415531 B2 JP 4415531B2
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
semiconductor
surface protective
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002262017A
Other languages
Japanese (ja)
Other versions
JP2004103744A (en
Inventor
恵美子 千野
修 町田
信一 岩上
信男 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2002262017A priority Critical patent/JP4415531B2/en
Publication of JP2004103744A publication Critical patent/JP2004103744A/en
Application granted granted Critical
Publication of JP4415531B2 publication Critical patent/JP4415531B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、GaN系化合物半導体を使用した半導体素子とその製造方法に関する。
【0002】
【従来の技術】
GaN(窒化ガリウム)系化合物半導体は、シリコン半導体に比べて、絶縁耐圧及び電子移動度が高い。このため、GaN系化合物半導体を用いれば、高速、低損失、高絶縁耐圧という特性を有する半導体素子が実現できると期待される。
このため、GaN系化合物半導体の電界効果トランジスタやショットキバリアダイオード等の半導体素子への適用が試みられている。
【0003】
GaN系化合物半導体を使用した電界効果トランジスタは、例えば、特許文献1に開示されている。
【0004】
【特許文献1】
特開2001−320054号公報(段落0006−0017、第1図)
【0005】
【発明が解決しようとする課題】
しかし、実際に、GaN系化合物半導体を電界効果トランジスタに適用すると、大きなリーク電流が発生する。また、ドレイン−ソース間のコンダクタンスがゲート信号の周波数によって変化する現象、いわゆる周波数分散も生じる。
【0006】
GaN系化合物半導体を使用した電界効果トランジスタでは半導体基板上に絶縁膜(パッシベーション膜)が形成される。この絶縁膜の形成によって生じる電子のトラップ(捕獲)効果や半導体基板へのダメージが、GaN系化合物半導体の表面準位を不安定にする。
【0007】
上記したリーク電流や周波数分散の発生は、この表面準位の不安定によって引き起こされると考えられる。
【0008】
以上のようなリーク電流や周波数分散が発生すると、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する電界効果トランジスタを実現することはできない。
【0009】
以上のような問題は、電界効果トランジスタだけでなく、GaN系化合物半導体を使用したショットキバリアダイオード等の他の半導体素子においても生じる。
【0010】
従って、本発明は、GaN系化合物半導体を用いて、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する半導体素子とその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の観点にかかる半導体素子は、窒化ガリウム(GaN)系化合物半導体から形成された半導体基板と、前記半導体基板上の所定領域に形成された複数の電極と、ニッケル酸化膜から形成され、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆することにより該半導体基板の表面準位を安定化させる表面保護膜と、から構成されることを特徴とする。
【0012】
この発明によれば、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する、GaN系化合物半導体を用いた半導体素子を提供することができる。
【0013】
前記表面保護膜は、0.5〜5.0nmの厚さを有してもよい。
【0014】
前記表面保護膜は、2つの電極の間にまたがって形成され、100MΩ/□〜5000MΩ/□のシート抵抗を有してもよい。
【0015】
前記表面保護膜は、2つの電極の間にまたがらないように形成され、10KΩ/□〜5000MΩ/□のシート抵抗を有してもよい。
【0016】
前記半導体基板、前記複数の電極、及び、前記表面保護膜の全体を覆い、活性化した水素を含む絶縁膜をさらに備えてもよい。
【0017】
本発明の第2の観点にかかる半導体素子の製造方法は、窒化ガリウム(GaN)系化合物半導体から形成された半導体基板を有する半導体素子の製造方法であって、前記半導体基板上の所定領域に複数の電極を形成する電極形成工程と、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆するニッケル膜を形成する膜形成工程と、前記ニッケル膜を酸化することにより、前記半導体基板の表面準位を安定化させる表面保護膜を形成する酸化工程と、を備えることを特徴とする。
【0018】
【発明の実施の形態】
次に、本発明の実施の形態にかかるGaN系化合物半導体を使用した半導体素子について図面を参照して説明する。
以下では、GaN系化合物半導体を使用した半導体素子として、電界効果トランジスタを例にとって説明する。
【0019】
上記電界効果トランジスタは、図1に示すように、半導体基板1と、ソース電極2と、ドレイン電極3と、ゲート電極4と、表面保護膜5と、絶縁膜6と、から構成される。
【0020】
半導体基板1は、図1に示すように、シリコン単結晶から形成されたサブストレート11と、サブストレート11上に順次積層されたGaNバッファ層12、アンドープGaN層13、及び、n形GaN層14と、から構成されたGaN系化合物半導体基板である。
【0021】
ソース電極2及びドレイン電極3は、半導体基板1(具体的にはn形GaN層14)上の所定領域にそれぞれ形成され、n形GaN層14に対してオーミック性接触(低抵抗性接触)している。ソース電極2及びドレイン電極3は、半導体基板1上に形成されたTi(チタン)膜と、Ti膜上に形成されたAl(アルミニウム)膜と、から構成され、約300nmの厚さを有する。
【0022】
ゲート電極4は、半導体基板1(具体的にはn形GaN層14)上の、ソース電極2とドレイン電極3との間の所定領域に形成されている。ゲート電極4は、半導体基板1上に形成されたNi(ニッケル)膜又はPt(プラチナ)膜と、Ni膜又はPt膜の上に形成されたAu(金)膜と、から構成され、約300nmの厚さを有する。また、ゲート電極4とn形GaN層14との接触面(界面)には、所定の高さ(バリアハイト)を有するショットキ障壁が生じている。
【0023】
表面保護膜5は、ソース電極2、ドレイン電極3、及び、ゲート電極4の表面上と、ソース電極2、ドレイン電極3、及び、ゲート電極4のそれぞれの間に露出したn形GaN層14の表面上、に形成されている。表面保護膜5は、ニッケル酸化膜であり、0.5〜5.0nmの厚さ、100MΩ/□〜5000MΩ/□のシート抵抗を有する。
【0024】
絶縁膜6は、シリコン酸化膜又はシリコン窒化膜であり、表面保護膜5上に形成されている。絶縁膜6は、電界効果トランジスタの機能を保護するパッシベーション膜であると共に、ソース電極2、ドレイン電極3、及び、ゲート電極4を互いに電気的に絶縁する。
【0025】
なお、図1中では省略されているが、ソース電極2、ドレイン電極3、及び、ゲート電極4が有する配線部分の一部は、その形成領域が互いに重なっている。しかし、これらの間は、絶縁膜6によって互いに電気的に絶縁されている。
【0026】
以上のように、半導体基板1(具体的にはn形GaN層14)の表面を表面保護膜5によって被覆することにより、半導体基板1(即ち、GaN系化合物半導体)の表面準位を安定させることができる。その結果、リーク電流が減少すると共に、ドレイン電極3とゲート電極4との間のコンダクタンスがゲート信号の周波数によって変化する現象、いわゆる周波数分散の発生が抑制される。
【0027】
次に、上記した構成を有する電界効果トランジスタの製造方法について説明する。
初めに、図2(a)に示すように、サブストレート11上に、例えばMOCVD(有機金属気相成長)によって、GaNバッファ層12、アンドープGaN層13、及び、n形GaN層14をこの順で積層形成する。これにより、半導体基板1が形成される。
【0028】
次に、半導体基板1上に、スパッタリング等によって、Ti膜及びAl膜をこの順で形成し、ドライエッチング等によってパターニングする。これにより、図2(b)に示すように、ソース電極2及びドレイン電極3が形成される。
【0029】
続いて、ソース電極2及びドレイン電極3が形成された半導体基板1上に、スパッタリング等によって、Ni膜(又はPt膜)及びAu膜をこの順で形成し、ドライエッチング等によってパターニングする。これにより、図2(b)に示すように、ソース電極2とドレイン電極3との間に露出された半導体基板1上にゲート電極4が形成される。
【0030】
そして、図3(a)に示すように、ソース電極2、ドレイン電極3、及び、ゲート電極4が形成された半導体基板1上の全面に、スパッタリング等によって、ニッケル膜5’を形成する。
【0031】
このとき、ニッケル膜5’が厚すぎると、次の工程でニッケル膜5’を酸化する際、ニッケル膜5’を均一に酸化するのが困難になる。一方、ニッケル膜5’が薄すぎると、半導体基板1上の全面を均一に覆うことができなくなる場合がある。従って、ニッケル膜5’の厚さは、0.5〜5.0nmの範囲内に設定するのが望ましい。
【0032】
ニッケル膜5’を形成した後、熱酸化等によってニッケル膜5’を酸化し、図3(b)に示すように、表面保護膜5を形成する。
この際、ニッケル膜5’の厚さが0.5〜5.0nmと極めて薄いため、ニッケル膜5’をその厚さ方向全体に容易に酸化することができる。また、酸化によってニッケル膜5’の抵抗値が増大する。このとき、ニッケル膜5’の厚さが極めて薄いため、形成された表面保護膜5のシート抵抗は、実質的に絶縁膜と見なせる値(100MΩ/□〜5000MΩ/□)となる。
【0033】
なお、上記の酸化処理によって形成された表面保護膜5は、完全な絶縁膜(NiO)よりも酸素の結合率が小さい酸素プアーな膜である場合が、即ち、完全な絶縁膜でない場合がある。しかし、この場合も、表面保護膜5のシート抵抗が上記範囲内にあれば、デバイスの使用上問題となるレベルのリーク電流が表面保護膜5を介して流れることはない。
【0034】
表面保護膜5を形成した後、図3(c)に示すように、表面保護膜5上に、例えばプラズマCVD(化学気相成長)によって絶縁膜6を形成し、図1に示した電界効果トランジスタが完成する。
【0035】
なお、プラズマCVDによって形成された絶縁膜6には活性化した水素等が含まれており、電子のトラップ効果が発生しやすい。しかし、上記表面保護膜5によって半導体基板1の表面準位が安定化されているので、このトラップ効果に起因するリーク電流の増大は有効に防止される。
【0036】
以上のようにして、リーク電流が十分に抑制され、高速、低損失、及び、高耐圧化が高水準に達成された電界効果トランジスタを実現することができる。
また、上記したように、トラップ効果に起因するリーク電流の増大を表面保護膜5によって防止できるので、絶縁膜6の材質や形成方法等が制約されず、自由度が増すという効果も得られる。
【0037】
なお、ニッケル酸化膜以外の膜(例えば、チタン酸化膜等)を表面保護膜5として用いた場合、ニッケル酸化膜の場合ほどには半導体基板1の表面準位を安定化させることはできないことが確認されている。これは、ニッケルが化学的な特質として触媒(水素還元)機能を有し、これによって熱処理中のGaN系化合物半導体表面からの水素脱離効果が引き起こされるためと考えられる。
【0038】
以上のような触媒機能はニッケル以外にも、例えばプラチナ等でも認められている。しかし、プラチナ等の金属は、ニッケルに比べて酸化しにくく、高抵抗の膜を容易に得ることができない。
【0039】
形成された表面保護膜5の抵抗が低いと、表面保護膜5を介してリーク電流が流れる。また、表面保護膜5が厚さ方向に均一に酸化されていないと、残存した金属膜と半導体基板1との間でショットキ障壁が生じ、安定した電気的特性を得ることができない。
【0040】
以上の理由から、表面準位の安定化効果が良好に発揮され、且つ高いシート抵抗を有する表面保護膜5を容易に形成するためには、ニッケル酸化膜が好適である。
【0041】
また、表面保護膜5は、例えば図4に示すように、半導体基板1とゲート電極4との間に形成してもよい。この場合、ゲート電極4、表面保護膜5、及び、半導体基板1によって形成されたMIS(金属−絶縁膜−半導体)構造を有する絶縁ゲート形電界効果トランジスタが得られる。
【0042】
図4のような構成によっても、表面保護膜5によって半導体基板1の表面準位が安定化するので、リーク電流の抑制と、電界効果トランジスタの高速、低損失及び高耐圧化を高水準で達成することができる。
【0043】
また、例えば図5に示すように、表面保護膜5をゲート電極4の近傍にのみ形成した場合も、上記した半導体基板1の表面準位を安定化させる効果を得ることができる。
【0044】
図5の場合、表面保護膜5が、ソース電極2とゲート電極4との間、及び、ドレイン電極3とゲート電極4との間にまたがっていない、言い換えると、ソース電極2とゲート電極4との間、及び、ドレイン電極3とゲート電極4との間を橋渡ししていないので、表面保護膜5を介してリーク電流が流れることはない。このため、表面保護膜5の抵抗値を上記実施の形態で示した範囲よりも小さく設定することができる。
【0045】
しかし、表面保護膜5の抵抗値が小さすぎると、表面準位を安定させる効果が十分に得られず、半導体基板1とゲート電極4との界面において適切な高さのショットキ障壁を得ることができない。
従って、図5に示す構成においては、表面保護膜5のシート抵抗を10KΩ/□〜5000MΩ/□の範囲内に設定しなければならない。
【0046】
また、半導体基板1を構成するサブストレート11は、サファイア又はシリコンカーバイトなどから形成されてもよい。
【0047】
また、表面保護膜5によって被覆される層は、GaN系化合物半導体層であれば、上記したn形GaN層14でなくてもよい。例えば、AlGaN層などであってもよい。この場合も、表面保護膜5により、上記と同様の効果を得ることができる。
【0048】
また、本発明は、上記した電界効果トランジスタ以外の半導体素子(例えば、GaN系化合物半導体を使用したショットキバリアダイオード等)にも適用することができ、上記と同様の効果を得ることができる。
【0049】
【発明の効果】
以上の説明から明らかなように、本発明によって、GaN系化合物半導体を用いて、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる電界効果トランジスタの構成図である。
【図2】(a)及び(b)は、図1に示した電界効果トランジスタの製造工程の一部を示す図である。
【図3】(a)から(c)は、図1に示した電界効果トランジスタの製造工程の一部を示す図である。
【図4】本発明の実施の形態にかかる電界効果トランジスタの他の構成図である。
【図5】本発明の実施の形態にかかる電界効果トランジスタの他の構成図である。
【符号の説明】
1 半導体基板
2 ソース電極
3 ドレイン電極
4 ゲート電極
5 表面保護膜
6 絶縁膜
11 サブストレート
12 GaNバッファ層
13 アンドープGaN層
14 n形GaN層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device using a GaN-based compound semiconductor and a manufacturing method thereof.
[0002]
[Prior art]
GaN (gallium nitride) -based compound semiconductors have higher withstand voltage and electron mobility than silicon semiconductors. For this reason, if a GaN-based compound semiconductor is used, it is expected that a semiconductor element having characteristics of high speed, low loss, and high withstand voltage can be realized.
For this reason, application to semiconductor elements such as field effect transistors and Schottky barrier diodes of GaN-based compound semiconductors has been attempted.
[0003]
A field effect transistor using a GaN-based compound semiconductor is disclosed in Patent Document 1, for example.
[0004]
[Patent Document 1]
JP 2001-320054 A (paragraphs 0006-0017, FIG. 1)
[0005]
[Problems to be solved by the invention]
However, when a GaN-based compound semiconductor is actually applied to a field effect transistor, a large leakage current is generated. In addition, a phenomenon in which conductance between the drain and the source changes depending on the frequency of the gate signal, that is, so-called frequency dispersion also occurs.
[0006]
In a field effect transistor using a GaN compound semiconductor, an insulating film (passivation film) is formed on a semiconductor substrate. The trapping effect of electrons generated by the formation of the insulating film and damage to the semiconductor substrate destabilize the surface level of the GaN-based compound semiconductor.
[0007]
The occurrence of the above-described leakage current and frequency dispersion is considered to be caused by the instability of the surface state .
[0008]
When the leakage current and frequency dispersion as described above occur, it is impossible to realize a field effect transistor having properties of high speed, low loss, and high withstand voltage and operating stably.
[0009]
The above problems occur not only in field effect transistors but also in other semiconductor elements such as Schottky barrier diodes using GaN-based compound semiconductors.
[0010]
Accordingly, an object of the present invention is to provide a semiconductor device that uses a GaN-based compound semiconductor, has properties of high speed, low loss, and high withstand voltage and operates stably, and a method for manufacturing the same.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor element according to a first aspect of the present invention includes a semiconductor substrate formed of a gallium nitride (GaN) -based compound semiconductor and a plurality of regions formed in a predetermined region on the semiconductor substrate. An electrode and a surface protective film that is formed of a nickel oxide film and that stabilizes the surface level of the semiconductor substrate by covering at least a portion of the semiconductor substrate between the plurality of electrodes. And
[0012]
According to the present invention, it is possible to provide a semiconductor element using a GaN-based compound semiconductor that has the properties of high speed, low loss, and high withstand voltage and operates stably.
[0013]
The surface protective film may have a thickness of 0.5 to 5.0 nm.
[0014]
The surface protective film may be formed between two electrodes, and may have a sheet resistance of 100 MΩ / □ to 5000 MΩ / □.
[0015]
The surface protective film may be formed so as not to straddle between two electrodes, and may have a sheet resistance of 10 KΩ / □ to 5000 MΩ / □.
[0016]
The semiconductor substrate, the plurality of electrodes, and the surface protective film may be covered, and an insulating film containing activated hydrogen may be further provided.
[0017]
A method for manufacturing a semiconductor device according to a second aspect of the present invention is a method for manufacturing a semiconductor device having a semiconductor substrate formed of a gallium nitride (GaN) -based compound semiconductor. an electrode forming step of forming the electrode, a film forming step of forming a nickel film covering at least a portion of said semiconductor substrate between said plurality of electrodes, by oxidizing the nickel film, the surface state of the semiconductor substrate And an oxidation step for forming a surface protective film for stabilizing the position .
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Next, a semiconductor device using a GaN-based compound semiconductor according to an embodiment of the present invention will be described with reference to the drawings.
Hereinafter, a field effect transistor will be described as an example of a semiconductor device using a GaN-based compound semiconductor.
[0019]
As shown in FIG. 1, the field effect transistor includes a semiconductor substrate 1, a source electrode 2, a drain electrode 3, a gate electrode 4, a surface protective film 5, and an insulating film 6.
[0020]
As shown in FIG. 1, the semiconductor substrate 1 includes a substrate 11 formed of a silicon single crystal, a GaN buffer layer 12, an undoped GaN layer 13, and an n-type GaN layer 14 sequentially stacked on the substrate 11. And a GaN-based compound semiconductor substrate.
[0021]
The source electrode 2 and the drain electrode 3 are respectively formed in predetermined regions on the semiconductor substrate 1 (specifically, the n-type GaN layer 14), and make ohmic contact (low resistance contact) with the n-type GaN layer 14. ing. The source electrode 2 and the drain electrode 3 are composed of a Ti (titanium) film formed on the semiconductor substrate 1 and an Al (aluminum) film formed on the Ti film, and have a thickness of about 300 nm.
[0022]
The gate electrode 4 is formed in a predetermined region between the source electrode 2 and the drain electrode 3 on the semiconductor substrate 1 (specifically, the n-type GaN layer 14). The gate electrode 4 includes a Ni (nickel) film or Pt (platinum) film formed on the semiconductor substrate 1 and an Au (gold) film formed on the Ni film or Pt film, and has a thickness of about 300 nm. Having a thickness of Further, a Schottky barrier having a predetermined height (barrier height) is generated at the contact surface (interface) between the gate electrode 4 and the n-type GaN layer 14.
[0023]
The surface protective film 5 is formed on the surface of the source electrode 2, the drain electrode 3, and the gate electrode 4 and the n-type GaN layer 14 exposed between the source electrode 2, the drain electrode 3, and the gate electrode 4. Formed on the surface. The surface protective film 5 is a nickel oxide film, and has a thickness of 0.5 to 5.0 nm and a sheet resistance of 100 MΩ / □ to 5000 MΩ / □.
[0024]
The insulating film 6 is a silicon oxide film or a silicon nitride film, and is formed on the surface protective film 5. The insulating film 6 is a passivation film that protects the function of the field effect transistor, and electrically insulates the source electrode 2, the drain electrode 3, and the gate electrode 4 from each other.
[0025]
Although omitted in FIG. 1, the formation regions of parts of the wiring portions of the source electrode 2, the drain electrode 3, and the gate electrode 4 overlap each other. However, they are electrically insulated from each other by the insulating film 6.
[0026]
As described above, by coating the surface protective film 5 of the surface of the semiconductor substrate 1 (specifically the n-type GaN layer 14 in), the semiconductor substrate 1 (i.e., GaN-based compound semiconductor) to stabilize the surface state of the be able to. As a result, the leakage current is reduced and the phenomenon that the conductance between the drain electrode 3 and the gate electrode 4 changes depending on the frequency of the gate signal, that is, the so-called frequency dispersion is suppressed.
[0027]
Next, a manufacturing method of the field effect transistor having the above configuration will be described.
First, as shown in FIG. 2A, a GaN buffer layer 12, an undoped GaN layer 13, and an n-type GaN layer 14 are formed in this order on a substrate 11 by MOCVD (metal organic chemical vapor deposition), for example. Are stacked. Thereby, the semiconductor substrate 1 is formed.
[0028]
Next, a Ti film and an Al film are formed in this order on the semiconductor substrate 1 by sputtering or the like, and patterned by dry etching or the like. Thereby, the source electrode 2 and the drain electrode 3 are formed as shown in FIG.
[0029]
Subsequently, a Ni film (or Pt film) and an Au film are formed in this order on the semiconductor substrate 1 on which the source electrode 2 and the drain electrode 3 are formed by sputtering or the like, and patterned by dry etching or the like. As a result, a gate electrode 4 is formed on the semiconductor substrate 1 exposed between the source electrode 2 and the drain electrode 3 as shown in FIG.
[0030]
Then, as shown in FIG. 3A, a nickel film 5 ′ is formed by sputtering or the like on the entire surface of the semiconductor substrate 1 on which the source electrode 2, the drain electrode 3, and the gate electrode 4 are formed.
[0031]
At this time, if the nickel film 5 ′ is too thick, it is difficult to uniformly oxidize the nickel film 5 ′ when the nickel film 5 ′ is oxidized in the next step. On the other hand, if the nickel film 5 ′ is too thin, the entire surface of the semiconductor substrate 1 may not be covered uniformly. Therefore, it is desirable to set the thickness of the nickel film 5 ′ within the range of 0.5 to 5.0 nm.
[0032]
After forming the nickel film 5 ′, the nickel film 5 ′ is oxidized by thermal oxidation or the like to form the surface protective film 5 as shown in FIG.
At this time, since the thickness of the nickel film 5 ′ is as extremely thin as 0.5 to 5.0 nm, the nickel film 5 ′ can be easily oxidized in the entire thickness direction. Further, the resistance value of the nickel film 5 ′ increases due to oxidation. At this time, since the thickness of the nickel film 5 ′ is extremely thin, the sheet resistance of the formed surface protection film 5 is a value (100 MΩ / □ to 5000 MΩ / □) that can be substantially regarded as an insulating film.
[0033]
The surface protective film 5 formed by the above-described oxidation treatment may be an oxygen-poor film having a lower oxygen bonding rate than a complete insulating film (NiO), that is, not a complete insulating film. . However, also in this case, if the sheet resistance of the surface protective film 5 is within the above range, a leak current at a level that causes a problem in use of the device does not flow through the surface protective film 5.
[0034]
After forming the surface protective film 5, as shown in FIG. 3C, an insulating film 6 is formed on the surface protective film 5 by, for example, plasma CVD (chemical vapor deposition), and the field effect shown in FIG. A transistor is completed.
[0035]
Note that the insulating film 6 formed by plasma CVD contains activated hydrogen and the like, and an electron trap effect is likely to occur. However, since the surface level of the semiconductor substrate 1 is stabilized by the surface protective film 5, an increase in leakage current due to the trap effect is effectively prevented.
[0036]
As described above, it is possible to realize a field effect transistor in which leakage current is sufficiently suppressed, high speed, low loss, and high breakdown voltage are achieved at a high level.
Further, as described above, since the increase in leakage current due to the trap effect can be prevented by the surface protective film 5, the material and the formation method of the insulating film 6 are not restricted, and the effect of increasing the degree of freedom is also obtained.
[0037]
When a film other than the nickel oxide film (for example, titanium oxide film) is used as the surface protective film 5, the surface level of the semiconductor substrate 1 cannot be stabilized as much as the case of the nickel oxide film. It has been confirmed. This is presumably because nickel has a catalytic (hydrogen reduction) function as a chemical characteristic, and this causes a hydrogen desorption effect from the surface of the GaN-based compound semiconductor during the heat treatment.
[0038]
The catalytic function as described above is recognized not only by nickel but also by platinum, for example. However, metals such as platinum are less susceptible to oxidation than nickel, and a high-resistance film cannot be easily obtained.
[0039]
When the resistance of the formed surface protective film 5 is low, a leak current flows through the surface protective film 5. If the surface protective film 5 is not uniformly oxidized in the thickness direction, a Schottky barrier is generated between the remaining metal film and the semiconductor substrate 1, and stable electrical characteristics cannot be obtained.
[0040]
For the above reasons, a nickel oxide film is suitable for easily forming the surface protective film 5 that exhibits a good effect of stabilizing the surface level and has a high sheet resistance.
[0041]
Further, the surface protective film 5 may be formed between the semiconductor substrate 1 and the gate electrode 4 as shown in FIG. In this case, an insulated gate field effect transistor having a MIS (metal-insulating film-semiconductor) structure formed by the gate electrode 4, the surface protective film 5, and the semiconductor substrate 1 is obtained.
[0042]
Even in the configuration as shown in FIG. 4, the surface level of the semiconductor substrate 1 is stabilized by the surface protective film 5, so that the leakage current can be suppressed and the field effect transistor can be operated at high speed, low loss, and high breakdown voltage at a high level. can do.
[0043]
For example, as shown in FIG. 5, even when the surface protective film 5 is formed only in the vicinity of the gate electrode 4, the effect of stabilizing the surface level of the semiconductor substrate 1 can be obtained.
[0044]
In the case of FIG. 5, the surface protective film 5 does not extend between the source electrode 2 and the gate electrode 4 and between the drain electrode 3 and the gate electrode 4, in other words, the source electrode 2 and the gate electrode 4 And the drain electrode 3 and the gate electrode 4 are not bridged, so that no leak current flows through the surface protective film 5. For this reason, the resistance value of the surface protective film 5 can be set smaller than the range shown in the said embodiment.
[0045]
However, if the resistance value of the surface protective film 5 is too small, the effect of stabilizing the surface state cannot be sufficiently obtained, and a Schottky barrier having an appropriate height can be obtained at the interface between the semiconductor substrate 1 and the gate electrode 4. Can not.
Therefore, in the configuration shown in FIG. 5, the sheet resistance of the surface protective film 5 must be set within the range of 10 KΩ / □ to 5000 MΩ / □.
[0046]
Further, the substrate 11 constituting the semiconductor substrate 1 may be formed of sapphire or silicon carbide.
[0047]
Further, the layer covered with the surface protective film 5 may not be the n-type GaN layer 14 as long as it is a GaN-based compound semiconductor layer. For example, an AlGaN layer may be used. Also in this case, the surface protective film 5 can provide the same effects as described above.
[0048]
The present invention can also be applied to semiconductor elements other than the above-described field effect transistors (for example, a Schottky barrier diode using a GaN-based compound semiconductor), and the same effects as described above can be obtained.
[0049]
【The invention's effect】
As is clear from the above description, according to the present invention, a semiconductor device having the characteristics of high speed, low loss, and high withstand voltage and using the GaN-based compound semiconductor can be provided. .
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a field effect transistor according to an embodiment of the present invention.
FIGS. 2A and 2B are diagrams showing a part of a manufacturing process of the field effect transistor shown in FIG.
FIGS. 3A to 3C are diagrams showing a part of a manufacturing process of the field effect transistor shown in FIG.
FIG. 4 is another configuration diagram of the field effect transistor according to the exemplary embodiment of the present invention.
FIG. 5 is another configuration diagram of the field effect transistor according to the exemplary embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Source electrode 3 Drain electrode 4 Gate electrode 5 Surface protective film 6 Insulating film 11 Substrate 12 GaN buffer layer 13 Undoped GaN layer 14 n-type GaN layer

Claims (6)

窒化ガリウム(GaN)系化合物半導体から形成された半導体基板と、
前記半導体基板上の所定領域に形成された複数の電極と、
ニッケル酸化膜から形成され、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆することにより該半導体基板の表面準位を安定化させる表面保護膜と、
から構成されることを特徴とする半導体素子。
A semiconductor substrate formed from a gallium nitride (GaN) -based compound semiconductor;
A plurality of electrodes formed in a predetermined region on the semiconductor substrate;
A surface protective film that is formed of a nickel oxide film and that stabilizes the surface level of the semiconductor substrate by covering at least a portion of the semiconductor substrate between the plurality of electrodes;
A semiconductor device comprising:
前記表面保護膜は、0.5〜5.0nmの厚さを有する、ことを特徴とする請求項1に記載の半導体素子。  The semiconductor device according to claim 1, wherein the surface protective film has a thickness of 0.5 to 5.0 nm. 前記表面保護膜は、2つの電極の間にまたがって形成され、100MΩ/□〜5000MΩ/□のシート抵抗を有する、ことを特徴とする請求項1又は2に記載の半導体素子。  3. The semiconductor device according to claim 1, wherein the surface protection film is formed between two electrodes and has a sheet resistance of 100 MΩ / □ to 5000 MΩ / □. 前記表面保護膜は、2つの電極の間にまたがらないように形成され、10KΩ/□〜5000MΩ/□のシート抵抗を有する、ことを特徴とする請求項1又は2に記載の半導体素子。  The semiconductor device according to claim 1, wherein the surface protective film is formed so as not to straddle between two electrodes and has a sheet resistance of 10 KΩ / □ to 5000 MΩ / □. 前記半導体基板、前記複数の電極、及び、前記表面保護膜の全体を覆い、活性化した水素を含む絶縁膜をさらに備える、ことを特徴とする請求項1乃至4の何れか1項に記載の半導体素子。  5. The semiconductor device according to claim 1, further comprising an insulating film containing activated hydrogen that covers the semiconductor substrate, the plurality of electrodes, and the entire surface protective film. 6. Semiconductor element. 窒化ガリウム(GaN)系化合物半導体から形成された半導体基板を有する半導体素子の製造方法であって、
前記半導体基板上の所定領域に複数の電極を形成する電極形成工程と、
前記複数の電極間の前記半導体基板の少なくとも一部分を被覆するニッケル膜を形成する膜形成工程と、
前記ニッケル膜を酸化することにより、前記半導体基板の表面準位を安定化させる表面保護膜を形成する酸化工程と、
を備えることを特徴とする半導体素子の製造方法。
A method for manufacturing a semiconductor device having a semiconductor substrate formed from a gallium nitride (GaN) compound semiconductor,
An electrode forming step of forming a plurality of electrodes in a predetermined region on the semiconductor substrate;
Forming a nickel film covering at least a portion of the semiconductor substrate between the plurality of electrodes; and
An oxidation step of forming a surface protective film that stabilizes the surface state of the semiconductor substrate by oxidizing the nickel film;
The manufacturing method of the semiconductor element characterized by the above-mentioned.
JP2002262017A 2002-09-06 2002-09-06 Semiconductor device and manufacturing method thereof Expired - Lifetime JP4415531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002262017A JP4415531B2 (en) 2002-09-06 2002-09-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002262017A JP4415531B2 (en) 2002-09-06 2002-09-06 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004103744A JP2004103744A (en) 2004-04-02
JP4415531B2 true JP4415531B2 (en) 2010-02-17

Family

ID=32262206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002262017A Expired - Lifetime JP4415531B2 (en) 2002-09-06 2002-09-06 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4415531B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
WO2007040160A1 (en) * 2005-09-30 2007-04-12 Nec Corporation Field effect transistor
JP5200936B2 (en) 2006-09-20 2013-06-05 富士通株式会社 Field effect transistor and manufacturing method thereof
JP5401775B2 (en) * 2007-08-31 2014-01-29 富士通株式会社 Compound semiconductor device and manufacturing method thereof
JP5673501B2 (en) * 2011-11-14 2015-02-18 富士通株式会社 Compound semiconductor device
WO2019008658A1 (en) * 2017-07-04 2019-01-10 三菱電機株式会社 Semiconductor device and semiconductor device production method

Also Published As

Publication number Publication date
JP2004103744A (en) 2004-04-02

Similar Documents

Publication Publication Date Title
JP6580267B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4866007B2 (en) Compound semiconductor device
US6593193B2 (en) Semiconductor device and method for fabricating the same
EP2065925B1 (en) Field-effect transistor
TWI546864B (en) Enhancement-mode gan mosfet with low leakage current and improved reliability
JP5983999B2 (en) Manufacturing method of semiconductor device
JP5166576B2 (en) GaN-based semiconductor device manufacturing method
JP2007273545A (en) Semiconductor device and its manufacturing method
JP2006245317A (en) Semiconductor device and its manufacturing method
JP2008034438A (en) Semiconductor device
CN110783191B (en) Method for manufacturing semiconductor device
JP4379305B2 (en) Semiconductor device
JP2017092282A (en) Semiconductor device
US9564503B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4415531B2 (en) Semiconductor device and manufacturing method thereof
JP2012234984A (en) Semiconductor device
WO2014003047A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
JP3984471B2 (en) Semiconductor device and manufacturing method thereof
JP5113375B2 (en) Nitride semiconductor device
JP2008172085A (en) Nitride semiconductor device and method of fabricating the same
US6933181B2 (en) Method for fabricating semiconductor device
JP2004014716A (en) Semiconductor device
JP2010171287A (en) Nitride semiconductor device
WO2023233766A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5620347B2 (en) Compound semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4415531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term