JP2012187918A - 記録装置及び電子機器 - Google Patents
記録装置及び電子機器 Download PDFInfo
- Publication number
- JP2012187918A JP2012187918A JP2012029837A JP2012029837A JP2012187918A JP 2012187918 A JP2012187918 A JP 2012187918A JP 2012029837 A JP2012029837 A JP 2012029837A JP 2012029837 A JP2012029837 A JP 2012029837A JP 2012187918 A JP2012187918 A JP 2012187918A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- recording
- reset
- line
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 45
- 230000005540 biological transmission Effects 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 17
- 239000000872 buffer Substances 0.000 abstract description 13
- 239000000976 ink Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04541—Specific driving circuit
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04548—Details of power line section of control circuit
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/0455—Details of switching sections of circuit, e.g. transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Ink Jet (AREA)
Abstract
【課題】LVDSを用いたシリアルデータ転送において低電圧差動バッファのパワーダウン信号の制御が、その転送に用いられるクロック信号を受信側回路の動作クロックとして使用している場合、パワーダウン信号とリセット信号の制御を正しく行う必要がある。そうでなければ、不安定なクロック信号により装置の動作が不安定になることがある。
【解決手段】低電圧差動バッファのパワーダウン信号の制御を、記録ヘッド側のASICのリセット信号と、通信用の信号の論理条件を考慮して制御を行う。これにより、制御専用の信号や遅延回路等を備えることなく、低電圧差動バッファの出力が安定したタイミングでのクロック信号を記録ヘッドの内部に供給し、ASICのリセット解除を行う事ができる。
【選択図】 図4
【解決手段】低電圧差動バッファのパワーダウン信号の制御を、記録ヘッド側のASICのリセット信号と、通信用の信号の論理条件を考慮して制御を行う。これにより、制御専用の信号や遅延回路等を備えることなく、低電圧差動バッファの出力が安定したタイミングでのクロック信号を記録ヘッドの内部に供給し、ASICのリセット解除を行う事ができる。
【選択図】 図4
Description
本発明は記録装置及び電子機器に関し、特に、LVDS(低電圧差動信号)を用いてデータ信号伝送を行なう記録装置及び電子機器に関するものである。
近年、広く一般的に使用されるようになってきたインクジェット記録装置では、インク滴を吐出するノズルの集積密度をあげながら、1ドットあたりのインク吐出量を小さくすることで、更なる高解像度の画像記録が実現可能となってきた。
また、より高画質な画像を得るために、基本となる4色インク(シアン、マゼンタ、イエロ、ブラック)の他に、これらの濃度を低くした淡インクやレッド、グリーン、ブルー等の特色インクを同時に記録する等の多彩な技術が展開されている。このような高画質化が進むにつれて懸念される記録速度の低下も、記録素子の数を増やすことや駆動周波数の向上、更には、記録ヘッドの往復記録のような技術を導入することにより良好な結果が得られるようになってきている。
このように多数の記録素子を含む記録ヘッドでは、駆動周波数の向上に伴って、単位時間に転送しなければならないデータ量が増加する。そのため、データ信号転送用の信号ラインを追加したり、また、転送速度そのものを高速化する事によって、データ量の増加に対応してきた。更に近年は、シリアライズ技術と低電圧差動伝送を組み合わせる事によって、信号線の増加を抑え、かつ高速なデータ転送方法などが数多く提案されている。
しかしながら、例えば、特許文献1に示されるようなLVDS(低電圧差動信号)を用いたデータ転送技術を採用する記録装置においては、いくつかの課題がある。低電圧差動信号を用いてデータ転送を行うには、ドライバ側、レシーバ側にそれぞれ低電圧差動バッファが必要となる。通常、低電圧差動バッファを有しているICの出荷試験では、低電圧差動バッファからの貫通電流が内部に流れなくするためにパワーダウン端子と言うものが用意されている。
しかしながら、このパワーダウン端子の状態によっては低電圧差動バッファの出力が安定しない場合がある。特に、接続端子数削減のために低電圧差動バッファを用いたシリアル伝送用のシリアルクロックを基本クロックとして動作する回路では、パワーダウン端子と回路のリセット端子との制御が正しく実行されないと、安定したクロック状態でリセット解除が行えない。これは、装置の動作不良を引き起こす原因となる。
パワーダウン信号とリセット信号とを正しく制御する為には、専用の端子や遅延回路を備えたりすることが必要であるが、その備え自体が余分な信号を必要とする。この必要を満たすためには、遅延素子、遅延回路を導入することが必要であるが、これは回路のゲート数が増加してしまう回路規模が大きくなり、そのためのコストが増大するという問題がある。また、記録装置に限らず他の機器においても、同様の問題がある。
本発明は上記従来例に鑑みてなされたもので、簡単な構成で安定して動作する低電圧差動信号を用いて記録ヘッドに信号伝送を行なう記録装置及び電子機器を提供することを目的とする。
上記目的を達成するために本発明の記録装置は次のような構成を有する。
即ち、記録装置であって、通信ライン、リセット信号ライン、差動信号ラインを介して前記記録装置と接続され、記録素子と、前記記録素子の駆動を制御する制御手段と、前記通信ラインを介して受信した信号と前記リセット信号ラインを介して受信した信号とに基づき論理演算する演算手段と、前記差動信号ラインを介して受信した差動クロック信号と前記演算手段の出力とに基づいて、前記制御手段へ転送するクロック信号を供給する生成手段とを有する記録ヘッドと、前記通信ラインを介して前記制御手段へデータを送信する前に、制御信号を第1の、予め定められた期間、出力する第1の送信手段と、前記第1の送信手段によって前記制御信号が出力されてから、第2の、予め定められた期間、経過した後に、前記リセット信号ラインを介して前記制御手段のリセット状態の解除を行うためのリセット信号を送信する第2の送信手段とを有することを特徴とする。
また本発明を他の側面から見れば、電子機器であって、通信ライン、リセット信号ライン、差動信号ラインを介して前記電子機器と接続され、駆動素子と、前記駆動素子の駆動を制御する制御手段と、前記通信ラインを介して受信した信号と前記リセット信号ラインを介して受信した信号とに基づき論理演算する演算手段と、前記差動信号ラインを介して受信した差動クロック信号と前記演算手段の出力とに基づいて、前記制御手段へ転送するクロック信号を供給する生成手段とを有する駆動ユニットと、前記通信ラインを介して前記制御手段へデータを送信する前に、制御信号を第1の、予め定められた期間、出力する第1の送信手段と、前記第1の送信手段によって前記制御信号が出力されてから、第2の、予め定められた期間、経過した後に、前記リセット信号ラインを介して前記制御手段のリセット状態の解除を行うためのリセット信号を送信する第2の送信手段とを有することを特徴とする電子機器を備える。
従って本発明によれば、低電圧差動バッファのパワーダウン信号の制御のために、専用の端子や遅延回路を備える必要がないので、記録ヘッドとの接続端子数の削減とヘッド基板の回路規模を削減することができるという効果がある。
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。なお、以下の実施例で開示する構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。従って、本発明は他の電子機器についても適用される。
なお、この明細書において、「記録」(「プリント」という場合もある)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
さらに、「インク」(「液体」と言う場合もある)とは、上記「記録(プリント)」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理(例えば記録媒体に付与されるインク中の色剤の凝固または不溶化)に供され得る液体を表すものとする。
またさらに、「記録素子」(「ノズル」という場合もある)とは、特にことわらない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
図1は、本発明の代表的な実施例であるインクジェット記録装置(以下、記録装置)の主要な機構構成を示す斜視図である。
図1において、インクを吐出する複数のノズルからなるノズル列を有するインクジェット記録ヘッド(以下、記録ヘッド)1を搭載したキャリッジ2は、記録媒体の搬送方向と直交する走査方向に往復移動して記録媒体に記録を行なう。キャリッジ2はベルト13に固定され、シャフト12に摺動可能に取り付けられる。ベルト13はキャリッジモータ14により移動するので、ベルト13に取り付けられたキャリッジ2もこれに伴って移動する。
記録された記録媒体は排紙ローラ3により装置外へ搬送される。記録ヘッド1のインク吐出面に対向して、記録媒体の記録面の裏面にプラテン4が設けられる。記録時には記録用紙などの記録媒体15は紙押さえローラ5により押さえられ、記録の進行に伴って、搬送モータ8の駆動力が搬送ギア7と搬送モータギア9を介して伝達されたに搬送ローラ6により搬送される。
さらに、搬送ギア7の外周にはエンコーダフィルム10が取り付けられており、搬送モータ8の回転に同期して回転する。そして、エンコーダセンサ11を用いてエンコーダフィルム10に所定間隔で設けられたスリットの検知を行うことにより、エンコーダ信号を発生し、この信号に基いて記録媒体15の搬送位置の検出と記録タイミングの生成を行なう。
図2は図1に示した記録装置の制御構成を示すブロック図である。
図2に示されているように、記録ヘッド1は第1ヘッド基板29と第2ヘッド基板28とを備えている。第1ヘッド基板29にはノズルからインクを吐出して記録を行なうための記録素子を駆動する駆動素子35を備える。なお、記録素子は、例えば、電気熱変換体(ヒータ)である。駆動素子35は、例えば、トランジスタ等のスイッチ素子である。一方、第2ヘッド基板28はヘッド制御信号数の削減を目的として、シリアル信号の受信や記録ヘッド1と記録装置の制御基板17とを接続して通信を行う為の通信回路33を有したASIC(特定用途集積回路)31等を搭載する。
ホスト16から送信された制御コマンドや記録データは、制御基板17に配置されるASIC(特定用途集積回路)18内のインタフェース(I/F)回路22によって受信される。受信された制御コマンドはCPU19によって解析され、この制御コマンドに従って記録装置の制御が行われる。また、CPU19は、ROM20に予め格納されているプログラムや、ホスト16からI/F回路22を介して入力される制御コマンドに従って記録装置全体の制御を行う。なお、ROM20には、CPU19が動作するためのプログラムや記録ヘッド1の制御に必要な各種テーブルなどが格納されている。
また、インタフェース(I/F)回路22によって受信された記録データは、画像処理回路23に送られ、記録方法に応じた様々な画像処理が施され、SRAM26へ一度格納される。SRAM26に格納された記録データは、記録を行う所定のタイミングで読み出され、データ転送回路24(第2の送信手段)によってシリアル信号に変換されて差動送信回路25から低電圧差動信号に変換されて記録ヘッド1へ送信される。通信回路27(第1の送信手段)は記録ヘッドに配置されたASIC31の設定や記録ヘッド1の状態を把握するための通信に用いられる。
さて、記録ヘッド1では、第2ヘッド基板28に配置されるASIC31内の差動信号受信回路32によって、制御基板17側から低電圧差動信号で送信されてくる記録データ信号を受信する。その受信後、元のレベルに戻された記録データ信号はヘッド制御回路34(制御手段)に渡される。ヘッド制御回路34では受信した記録データ信号をデシリアライズした後に、第1ヘッド基板29の駆動回路36へと渡し、駆動素子35を駆動して記録を行う。
また、第2ヘッド基板28のメモリ30には、記録ヘッド1の使用履歴や駆動素子35の特性等の情報が予め保持されている。その保持内容の確認や更新は、通信回路33を用いて記録装置の本体側の制御基板17に配置されたASIC18内の通信回路27と通信を行う事によって実現される。
次に、以上の構成をもつ記録装置と記録ヘッドとの間のLVDS(低電圧差動信号)の送受信に係わる信号伝送制御方法について説明する。
図3は第2ヘッド基板29のASIC31と本体側の制御基板17のASIC18との詳細な構成を示すブロック図である。
図3に示すように、ASIC18とASIC31との間には次の3種類の信号ラインが存在する。即ち、記録データ信号の転送を行うためのデータ転送ライン37と、ASIC31のリセットの制御を行うためのリセット信号ライン38と、ASIC18とASIC31とがレジスタの設定や状態の確認を行うために使用する通信ライン39である。差動クロック信号ライン37aと差動データ信号ライン37bを総称してデータ転送ライン(差動信号ライン)37と表現する。送信用通信ライン39aと受信用通信ライン39bを総称して通信ライン39と表現する。
ASIC18内で生成された記録データ信号は、データ転送回路24においてシリアル信号に変換され、差動送信回路25によって低電圧差動信号に変換されて、データ転送ライン37を通じてASIC31に転送される。その送信信号は、シリアル転送に必要なクロック信号(CLK_N、CLK_P)とデータ信号(DT_N、DT_P)である。クロック信号(CLK_N、CLK_P)は差動クロック信号ライン37aを介して転送される。データ信号(DT_N、DT_P)は、差動データ信号ライン37bを介して転送される。シリアル転送に用いるクロック信号(CLK_N、CLK_P)は、データ信号の転送同期をとるためだけではなく、ASIC31の基本動作クロック(CLK)としても使用される。
この様な構成を取ることで、記録ヘッド側の基板上にクロック信号を生成する発振子や発振器を備える必要がなく、放射ノイズの低減、装置コストのコストダウンにつながる。リセット信号(/RST)については、本体側制御の動作状況に応じて、ASIC18によって制御される。また、ASIC18とASIC31との間では、夫々に搭載されたメモリやASICとの通信用に、別途通信ライン39が備えられる。通信ライン39を用いてASIC18とASIC31とはシリアル通信を行う。従って、図示のように送信用通信ライン39aを介して転送される送信側信号TXと受信用通信ライン39bを介して転送される受信側信号RXの2種類の信号が存在する。
差動信号受信回路32(生成手段)には低電圧差動バッファ32a、32bが設けられている。低電圧差動伝送に使用される低電圧差動バッファには出荷試験等を考慮してパワーダウン信号(PDZ)が入力される。通常使用時には、パワーダウン信号(PDZ)をオフ状態(ハイレベル“1”)にして、外部(ここでは、記録装置の本体側)から送信されてきたデータが正しく内部に伝搬するようにする。一方、ASICの低電圧差動バッファの出荷試験においては、パワーダウン信号(PDZ)をオン状態(ローレベル“0”)にして、内部(ここでは記録ヘッドの差動受信回路)に貫通電流が流れない様にする。
しかしながら、この実施例のように低電圧差動信号のクロック信号を記録ヘッドのASICの内部回路の動作クロック信号としている場合、パワーダウン信号(PDZ)の解除タイミングと、リセットの解除タイミングを同じにすると次のような問題がある。即ち、パワーダウン信号(PDZ)の解除して間もない間はクロック信号が安定して内部(ここでは記録ヘッド)に供給されていない状態である。このため、クロック信号が不安定な状態でリセットが解除されると、動作不良を引き起こす可能性がある。
以上のことを考慮し、この実施例では、演算素子(演算回路(演算手段))32cによってASIC31のリセット信号(/RST)とASIC31とASIC18との通信ライン39の送信側信号TXとのOR演算(論理和)を取る。即ち、論理演算を行う。そして、この論理和出力をパワーダウン信号(PDZ)として用いる。
図4は差動クロック信号ライン37aとリセット信号ライン38と送信用通信ライン39aにより送受される信号と演算素子32cから出力されたパワーダウン信号と差動受信回路32で生成されたクロック信号のタイミングチャートを示す図である。図4において、タイミングT0からタイミングT3までの期間はASIC31がリセット状態である。タイミングT1からタイミングT2までの期間は、クロック信号(CLK)は不安定であることを示す。タイミングT2以降の期間は、クロック信号(CLK)は安定していることを示す。
なお、図4では、リセット信号(/RST)とパワーダウン信号(PDZ)はともにその信号レベルがハイレベル“1”であることが解除状態の場合を示している。しかしながら、リセット信号、パワーダウン信号に適用される論理が違えば、配置されるゲート回路は異なることは言うまでもない。
以上構成を用いることで、図4に示すように、タイミングT1で送信側信号TXをローレベル“0”の状態からハイレベル“1”の状態にすることでパワーダウン信号(PDZ)がオフ(ハイレベル“1”)となる。タイミングT1はパワーダウン信号を解除するタイミングである。そして、タイミングT1からタイミングT4までの期間、送信側信号TXの状態をハイレベル“1”に維持する。そして、タイミングT4以降に、通信の制御を行う。パワーダウン信号がハイレベルになるタイミングで、差動受信回路32は電力の入力を開始する。電力の入力を開始後、所定時間経過した後のタイミングT3でリセット信号(/RST)をローレベル“0”の状態からハイレベル“1”の状態にする。
このようにクロック信号が内部(ここでは記録ヘッド)に安定して入力された後に、リセット信号(/RST)をディスエーブル(ハイレベル“1”)の状態にすることができる。そして、このリセット信号によりASIC31内のリセットを解除する。タイミングT3は、リセット信号をディスエーブルの状態にするタイミングである。このように、パワーダウンを解除した後、一定の時間ウエイトしてからリセットを解除する。データ転送回路24は、クロック信号(CLK)が安定するタイミングT2以降の期間で、このリセットを解除するように制御する。また、通信回路27は、送信側信号TXの制御として、リセット信号をディスエーブルにした後に、通信を開始する。通信を開始する前の信号レベルが固定された送信側信号TXを用いてパワーダウン信号(PDZ)の制御を行う構成により、送信側信号TXの状態によってパワーダウン信号(PDZ)が変化する事はない。従って、適切なタイミングでASIC31をリセットすることができる。これにより、通信ライン39を用いたASIC18とASIC31との通信が可能となる。通信回路33はリセット信号(/RST)の入力に基づきリセットを解除した後、通信可能状態となり、ASIC18の通信回路27との通信を行なう。
このようにこの実施例では、パワーダウン信号の制御を、ASICのリセット信号とこれとは別途備えられている通信ラインの信号との論理条件を考慮して制御を行う。
従って以上説明した実施例に従えば、専用の信号や遅延回路等を用いることなく、低電圧差動バッファの出力が安定したタイミングでのクロック信号の記録ヘッド内部への供給と、ASICのリセット解除を行うことができる。また、リセット解除後は通信ラインの信号を用いた通信も正常に行うことが可能となる。
なお、以上説明した実施例では、シリアルタイプの記録装置について説明したが、フルラインタイプの記録装置にも適用できる。また、記録ヘッドの形態として記録素子としてピエゾ素子を備えた記録ヘッドにも適用できる。
また、以上説明した実施例は、記録装置の本体に設けられたASICと記録ヘッドに設けられたASICとの間の通信について説明したが、他の電子機器にも適用できる。例えば、画像読取装置の本体に設けられたASICと読取ヘッド(駆動ユニット)との間に設けられたASICとの間の通信について適用しても構わない。その読取ヘッドは、光電変換素子、発光素子(LED)等を有しており、読取ヘッドは、光電変換素子の駆動を制御する制御回路あるいは発光素子の駆動を制御する制御回路を備えている。
Claims (7)
- 記録装置であって、
通信ライン、リセット信号ライン、差動信号ラインを介して前記記録装置と接続され、記録素子と、前記記録素子の駆動を制御する制御手段と、前記通信ラインを介して受信した信号と前記リセット信号ラインを介して受信した信号とに基づき論理演算する演算手段と、前記差動信号ラインを介して受信した差動クロック信号と前記演算手段の出力とに基づいて、前記制御手段へ転送するクロック信号を供給する生成手段とを有する記録ヘッドと、
前記通信ラインを介して前記制御手段へデータを送信する前に、制御信号を第1の、予め定められた期間、出力する第1の送信手段と、
前記第1の送信手段によって前記制御信号が出力されてから、第2の、予め定められた期間、経過した後に、前記リセット信号ラインを介して前記制御手段のリセット状態の解除を行うためのリセット信号を送信する第2の送信手段とを有することを特徴とする記録装置。 - 前記クロック信号を前記制御手段の動作クロック信号として用いることを特徴とする請求項1に記載の記録装置。
- 前記第1の送信手段と前記第2の送信手段とは、前記記録装置の制御基板のASICに含まれることを特徴とする請求項1に記載の記録装置。
- 前記記録ヘッドは、
前記記録素子を駆動する駆動素子と前記駆動素子を駆動する駆動手段とを備えた第1ヘッド基板と、
前記制御手段と前記演算手段と前記生成手段とを備えた第2ヘッド基板とを含むことを特徴とする請求項1に記載の記録装置。 - 前記記録素子はヒータを含み、前記駆動素子はスイッチ手段を含むことを特徴とする請求項4に記載の記録装置。
- 電子機器であって、
通信ライン、リセット信号ライン、差動信号ラインを介して前記電子機器と接続され、駆動素子と、前記駆動素子の駆動を制御する制御手段と、前記通信ラインを介して受信した信号と前記リセット信号ラインを介して受信した信号とに基づき論理演算する演算手段と、前記差動信号ラインを介して受信した差動クロック信号と前記演算手段の出力とに基づいて、前記制御手段へ転送するクロック信号を供給する生成手段とを有する駆動ユニットと、
前記通信ラインを介して前記制御手段へデータを送信する前に、制御信号を第1の、予め定められた期間、出力する第1の送信手段と、
前記第1の送信手段によって前記制御信号が出力されてから、第2の、予め定められた期間、経過した後に、前記リセット信号ラインを介して前記制御手段のリセット状態の解除を行うためのリセット信号を送信する第2の送信手段とを有することを特徴とする電子機器。 - 前記駆動素子は、光電変換素子、発光素子を含むことを特徴とする請求項6に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012029837A JP2012187918A (ja) | 2011-02-21 | 2012-02-14 | 記録装置及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011035178 | 2011-02-21 | ||
JP2011035178 | 2011-02-21 | ||
JP2012029837A JP2012187918A (ja) | 2011-02-21 | 2012-02-14 | 記録装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012187918A true JP2012187918A (ja) | 2012-10-04 |
Family
ID=46652487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012029837A Pending JP2012187918A (ja) | 2011-02-21 | 2012-02-14 | 記録装置及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120212780A1 (ja) |
JP (1) | JP2012187918A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107073954B (zh) * | 2014-10-28 | 2020-04-17 | 惠普发展公司,有限责任合伙企业 | 打印头组件及打印的方法 |
JP6851756B2 (ja) * | 2016-09-16 | 2021-03-31 | 東芝テック株式会社 | インクジェットプリンタ、及びインクジェットヘッド |
US11847087B2 (en) * | 2021-09-16 | 2023-12-19 | Qualcomm Incorporated | Systems and methods for chip operation using serial peripheral interface (SPI) with reduced pin options |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7722163B2 (en) * | 2006-10-10 | 2010-05-25 | Silverbrook Research Pty Ltd | Printhead IC with clock recovery circuit |
-
2012
- 2012-02-09 US US13/369,896 patent/US20120212780A1/en not_active Abandoned
- 2012-02-14 JP JP2012029837A patent/JP2012187918A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20120212780A1 (en) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4262070B2 (ja) | 記録ヘッドの素子基体、記録ヘッド及び記録ヘッドの制御方法 | |
US8002370B2 (en) | Serial data transfer method, electric device, and printing apparatus | |
US8864276B2 (en) | Printhead and printing apparatus utilizing data signal transfer error detection | |
JP4799292B2 (ja) | 記録ヘッド、ヘッドカートリッジ及びこれらのいずれかを用いた記録装置 | |
JP2011046160A (ja) | 記録ヘッド、および記録装置 | |
JP5213328B2 (ja) | 記録ヘッド、ヘッドカートリッジ、及び記録装置 | |
JP2012187918A (ja) | 記録装置及び電子機器 | |
JP2010120328A (ja) | 画像形成装置 | |
JP2008100483A (ja) | ヘッド基板、記録ヘッド、及び記録装置 | |
JP5997461B2 (ja) | 記録装置 | |
JP2016087859A (ja) | 液体吐出装置、ヘッドユニット、集積回路、及び、液体吐出装置の制御方法 | |
JP6649694B2 (ja) | 記録装置及び記録制御方法 | |
JP2007030253A (ja) | インクジェット記録装置 | |
JP2000052623A (ja) | 記録装置 | |
JP2021181220A (ja) | 印刷データを送信する方法および印刷装置 | |
JP2002321342A (ja) | プリント装置 | |
JP5906066B2 (ja) | ヘッド基板、そのヘッド基板を用いたインクジェット記録ヘッド、及び、その記録ヘッドを用いた記録装置 | |
JP2013193280A (ja) | 記録装置 | |
JP5707802B2 (ja) | 画像形成装置 | |
JP2014000714A (ja) | 記録ヘッド及びその記録ヘッドを用いて記録を行う記録装置 | |
JP5853474B2 (ja) | インクジェット記録装置 | |
JP2017177767A (ja) | 記録ヘッド、その記録ヘッドを用いた記録装置、及びその制御方法 | |
JP2021020352A (ja) | 記録ヘッド、その記録ヘッドを用いた記録装置、及びその制御方法 | |
JP4865534B2 (ja) | 液体吐出ヘッド用基板および液体吐出ヘッド | |
JP2019171625A (ja) | 記録素子基板、記録装置、及び、記録素子基板の検査方法 |