JP2012186346A

JP2012186346A - 高周波トランジスタ装置

Info

Publication number: JP2012186346A
Application number: JP2011048977A
Authority: JP
Inventors: Hiroyuki Nonomura; 博之野々村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-03-07
Filing date: 2011-03-07
Publication date: 2012-09-27

Abstract

【課題】パッケージコストを抑え、かつ、ワイヤによるインダクタンス成分を小さくする。
【解決手段】高周波トランジスタ装置１００において、入力側伝送線路基板１０２、分配器基板１０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板１０７、出力側伝送線路基板１０８を平坦なベース１０１上に実装し、ベース１０１上に実装された各基板の高さは、高周波トランジスタチップ１０５から入力側伝送線路基板１０２と出力側伝送線路１０８に向かうにしたがって、それぞれ段階的に高く構成され、ベース１０１上に実装された各基板は、隣接する基板間における高さの低い基板側からファーストボンド１２１が行われ、高さの高い基板側にセカンドボンド１２２が行われて電気的に接続される。
【選択図】図１

Description

この発明は、例えばＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）ダイチップのような高周波トランジスタをメタルパッケージに収容した高周波トランジスタ装置に関するものである。

高周波トランジスタ装置は、一般的に、トランジスタの電極からパッケージの入力伝送線路および出力伝送線路にいたるまでの各構成をワイヤやパターンで電気的に接続して構成されている。このような高周波トランジスタ装置において、高周波化を図るためには、ワイヤやパターンのインダクタンス成分は少ない方が望ましい。ワイヤやパターンは、その長さが長いほどインダクタンス成分が大きくなるため、ワイヤを配置するためのワイヤボンド面を揃えることでワイヤの長さを短くする方法がある。その場合、パッケージのベース（基板）に収容する構成毎に基板の厚さが異なるため、特許文献１に開示されているようにベースに掘り込みが設けられたり、ベース上にかさ上げしたりする方法により、パッケージ内の各基板のワイヤボンド面を揃えるよう構成される。このような高周波トランジスタ装置は、例えば図３に示すように、パッケージのベース面側に各構成の基板厚の差異分の掘り込み３０１ａ，３０１ｂを設け、その掘り込み３０１ａに分配器３０３の基板を実装し、掘り込み３０１ｂに結合器３０７の基板を実装する構成が考えられる。さらに、図３の高周波トランジスタ装置において、入力側伝送線路３０２と出力側伝送線路３０８の基板厚さを薄くすることで、入力側伝送線路３０２と分配器基板３０３を接続するワイヤ３０９ａ、出力側伝送線路３０８と結合器３０７を接続するワイヤ３０９ｆを短くする構成が考えられる。

特開平１１−３４５８９４号公報

しかしながら、パッケージのベース３０１に掘り込み３０１ａ，３０１ｂを設ける構成は、高周波トランジスタ装置の種類毎に、パッケージ開発とベースの加工を必要とし、高コストになるという課題があった。
また、入力側伝送線路３０２と出力側伝送線路３０８の基板厚さを薄くする構成は、入力側伝送線路３０２および出力側伝送線路３０８の基板厚さを最適化設計しなければならず、さらに高コストとなるという課題があった。
さらに、パッケージのベースをかさ上げする構成は、熱的に不利となる上、熱伝導性のよいベース材の比率が大きくなるため、さらに高コストとなるという課題があった。

この発明は、上記のような課題を解決するためになされたもので、ワイヤボンディング面が高周波トランジスタチップよりも高い位置にある場合であっても、パッケージコストを抑え、かつ、ワイヤによるインダクタンス成分を小さくすることができる高周波トランジスタ装置を提供することを目的とする。

この発明に係る高周波トランジスタ装置は、入力側伝送線路基板、分配器基板、入力側整合回路基板、高周波トランジスタチップ基板、出力側整合回路基板、結合器基板、出力側伝送線路基板を平坦なベース上に実装し、ベース上に実装された各基板の高さは、高周波トランジスタチップから入力側伝送線路基板と出力側伝送線路に向かうにしたがって、それぞれ段階的に高く構成され、ベース上に実装された各基板は、隣接する基板間における高さの低い基板側からファーストボンドが行われ、高さの高い基板側にセカンドボンドが行われて電気的に接続されるものである。

この発明に係る高周波トランジスタ装置によれば、上記のように高周波トランジスタチップから入力側伝送線路基板と出力側伝送線路に向かうにしたがってそれぞれ段階的に基板高さを高くするよう構成し、ワイヤループを小さくしてワイヤ長を短くすることにより、高周波性能を確保することができる。その結果、各構成の実装面が平坦なベースと、基板厚さが大きいフィードスルー部としての入力側伝送線路基板および出力側伝送線路とを有する汎用パッケージを使用することが可能になり、パッケージコストを抑制し、かつ、ワイヤによるインダクタンス成分を小さくすることができる。

この発明の実施の形態１に係る高周波トランジスタ装置の構成を示す図（ａ），（ｂ）である。この発明の実施の形態２に係る高周波トランジスタ装置の構成を示す図（ａ），（ｂ）である。パッケージのベースに掘り込みを設けた高周波トランジスタ装置の構成を示す図である。

以下、この発明の実施の形態を、図面を参照しながら詳細に説明する。
実施の形態１．
図１（ａ）は、実施の形態１に係る高周波トランジスタ装置１００の平面から見た構成を示し、図１（ｂ）は図１（ａ）のＡ−Ａ´線の断面から見た構成を示している。
高周波トランジスタ装置１００は、ベース１０１、入力側伝送線路基板１０２、分配器基板１０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板１０７、出力側伝送線路基板１０８、ワイヤ１０９ａ〜１０９ｆ、フレーム１１０で構成されており、例えば通信機器の送信用アンプとして用いられるものである。ベース１０１、入力側伝送線路基板１０２、出力側伝送線路基板１０８、およびフレーム１１０はメタルパッケージを構成している。このメタルパッケージ内には、分配器基板１０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板１０７、およびワイヤ１０９ａ〜１０９ｆが収容され、例えばフレーム１１０の内側に窒素充填し、フレーム外周の形状に合わせたキャップ１１０ａをはんだ付け、または接着することで気密封止されている。

ベース１０１は、分配器基板１０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、および結合器基板１０７の各構成の基板を取り付けて実装する平坦な面を有する高周波トランジスタ装置側の基板である。
入力側伝送線路基板１０２は、セラミック基板上に伝送線路１０２ａを配置し、伝送線路１０２ａが図示しない入力用外部端子と電気的に接続しており、外部から入力用外部端子を介して入力した電気信号を分配器基板１０３へ送るよう機能する。
分配器基板１０３は、外部から入力した電気信号の電力を高周波トランジスタチップ基板１０５の各単位セルへ均等に供給するために分配し、分配した電力を入力側整合回路基板１０４を介して高周波トランジスタチップ基板１０５へ出力する。
入力側整合回路基板１０４は、高周波トランジスタチップ基板１０５の入力側のインピーダンス整合を行うよう機能する。
高周波トランジスタチップ基板１０５は、単位セルが並列に複数並べられた高周波半導体素子用チップであり、各単位セルにより分配器基板１０３から入力側整合回路基板１０４を介して入力された電力を増幅するよう機能する。
出力側整合回路基板１０６は、高周波トランジスタチップ基板１０５の出力側のインピーダンス整合を行うよう機能する。
結合器基板１０７は、高周波トランジスタチップ基板１０５の各単位セルからの出力電力を、出力側整合回路基板１０６を介して入力して合成し、電気信号を出力側伝送線路基板１０８へ出力する。
出力側伝送線路基板１０８は、セラミック基板上に伝送線路１０８ａを配置し、伝送線路１０８ａが図示しない出力用外部端子と電気的に接続しており、結合器基板１０７から出力された電気信号を出力用外部端子へ送るよう機能する。

ワイヤ１０９ａ〜１０９ｆは、ベース上の隣接する構成の基板間を電気的に接続するよう機能する。ワイヤ１０９ａが入力側伝送線路基板１０２と分配器基板１０３を接続し、ワイヤ１０９ｂが分配器基板１０３と入力側整合回路基板１０４を接続し、ワイヤ１０９ｃが入力側整合回路基板１０４と高周波トランジスタチップ基板１０５を接続し、ワイヤ１０９ｄが高周波トランジスタチップ基板１０５と出力側整合回路基板１０６を接続し、ワイヤ１０９ｅが出力側整合回路基板１０６と結合器基板１０７を接続し、ワイヤ１０９ｆが結合器基板１０７と出力側伝送線路基板１０８を接続している。
フレーム１１０は、各基板が実装されたベース１０１上を囲むよう配置され、このフレーム１１０の内側に窒素充填し、フレーム外周の形状に合わせたキャップ１１０ａをはんだ付け、または接着することでベース１０１上に実装された各基板を気密封止している。また、フレーム１１０は、入力側伝送線路基板１０２および出力側伝送線路基板１０８をメタルパッケージ内外に貫通させるよう構成されている。フレーム１１０と、入力側伝送線路基板１０２および出力側伝送線路基板１０８との間にはセラミック部１１０ｂが設けられており、セラミック層で伝送線路１０２ａおよび伝送線路１０８ａを挟み込む構造により、伝送線路１０２ａおよび伝送線路１０８ａをフレーム１１０に接触させずに貫通させている。

次に、実施の形態１の高周波トランジスタ装置１００における各構成の配列および実装方法について図１（ｂ）を用いて説明する。高周波トランジスタ装置１００は、図１（ｂ）に示すように、ベース１０１上に入力側伝送線路基板１０２、分配器基板１０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板１０７、出力側伝送線路基板１０８の順で各構成の基板が配置され、ＡｕＳｎはんだでベース１０１にダイボンディングされる。このとき、各構成の高さは、高周波トランジスタチップ基板１０５が最も低く、入力側伝送線路基板１０２、出力側伝送線路基板１０８に向かうにしたがって段階的に高くなるよう製作されている。すなわち、ベース１０１に実装される各構成の厚さは、高周波トランジスタチップ基板１０５から入力側伝送線路基板１０２と出力側伝送線路基板１０８に向かうにしたがってそれぞれ段階的に大きく構成されている。なお、図１（ａ），（ｂ）は説明をわかりやすくするために実際の寸法とは異なっており、例えば、高周波トランジスタチップ基板１０５が厚さ０．１ｍｍ、入力側伝送線路基板１０２と出力側伝送線路基板１０８が厚さ１．０ｍｍの場合、分配器基板１０３が厚さ０．２ｍｍ、結合器基板１０７が厚さ０．３８ｍｍ、入力側整合回路基板１０４と出力側整合回路基板１０６が厚さ０．１５ｍｍで構成されるものである。

このように配列して実装した各構成の隣接する構成の基板間にワイヤ１０９ａ〜１０９ｆをボンディングして各構成を電気的に接続する。このとき、各ワイヤ１０９ａ〜１０９ｆのファーストボンドを隣接する構成のうち基板高さの低い基板側に行い、セカンドボンドを高さの高い基板側に行ってワイヤ１０９ａ〜１０９ｆを形成する。例えば、図１（ｂ）に示すように、入力側伝送線路基板１０２と分配器基板１０３の基板間において、高さの低い分配器基板１０３の基板にファーストボンド１２１を行ってから、高さの高い入力側伝送線路基板１０２の基板にセカンドボンド１２２を行ってワイヤ１０９ａを形成することにより、ワイヤ１０９ａのワイヤループを小さくしている。隣接する構成の基板高さの差異が、各基板のワイヤボンド面を揃えた構成を結ぶワイヤのワイヤループ高さと同程度であれば、上記の方法でワイヤループを小さくすることにより、各基板のワイヤボンド面を揃えた構成と同等のワイヤ長にすることができる。また、この基板高さの差異分だけ、その次に隣接する構成との基板間を接続するワイヤ長を短くすることができる。

なお、出力側整合回路基板１０６と結合器基板１０７を接続するワイヤ１０９ｅのように、隣接する構成の基板の厚さの差異が、各基板のワイヤボンド面を揃えた構成を結ぶワイヤのワイヤループ高さと比べ、十分に大きい基板間のワイヤ長は、各基板のワイヤボンド面を揃えた構成と比べ長くなってしまうが、結合器基板１０７内にワイヤ１０９ｅのワイヤ長を実効的に短くするようにインピーダンス整合を行う整合回路を実装しておくことで対策することが可能である。

以上のように、実施の形態１の高周波トランジスタ装置１００は、入力側伝送線路基板１０２、分配器基板１０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板１０７、出力側伝送線路基板１０８で各基板が実装される平坦なベース１０１と、ベース１０１に実装された各基板の厚さが高周波トランジスタチップ基板１０５から入力側伝送線路基板１０２と出力側伝送線路基板１０８に向かってそれぞれ段階的に大きく構成され、隣接する基板間における高さの低い基板側からファーストボンド１２１を行い、高さの高い基板側にセカンドボンド１２２を行ってワイヤ１０９ａ〜１０９ｆを形成して電気的に接続するよう構成したことにより、パッケージ外部に接続された構成からみた出力特性に大きく関わる結合器基板１０７と出力側伝送線路基板１０８との間のワイヤ１０９ｆの長さを、入力側伝送線路基板１０２や出力側伝送線路基板１０８の基板厚さを薄くした場合と同様に短くすることができる。その結果、各構成の実装面が平坦なベース１０１と、基板高さが高いフィードスルー部としての入力側伝送線路基板１０２および出力側伝送線路基板１０８とを有する汎用パッケージを使用することが可能になるため、パッケージ開発設計・加工コストを抑制することができる効果が得られる。
また、実施の形態１の高周波トランジスタ装置１００は、出力側整合回路基板１０６の基板厚さが大きいため、パターン幅を太く形成することができ、大きなバイアス電流で高出力駆動するデバイスに対応することができる。
なお、結合器基板１０７と出力側伝送線路基板１０８の基板間隔を短くとるよう各構成の基板をレイアウトすることで、ワイヤ長をさらに短くすることもできる。

実施の形態２．
実施の形態１においては、高周波トランジスタ装置１００の高周波トランジスタチップ基板１０５から入力側伝送線路基板１０２の接続にいたるまでの間に２つの構成の基板を経由させ、高周波トランジスタチップ基板１０５から出力側伝送線路基板１０８の接続にいたるまでの間に２つの構成の基板を経由させる構成について説明した。実施の形態２は、構成を追加して基板を増設した構成について説明する。

図２（ａ）は、実施の形態２に係る高周波トランジスタ装置２００の平面から見た構成を示し、図２（ｂ）は図２（ａ）のＢ−Ｂ´線の断面から見た構成を示している。なお、図２において、実施の形態１の構成と同等の構成については同一の符号を付し、その説明を省略する。高周波トランジスタ装置２００は、図２（ａ）に示すように、ベース１０１、入力側伝送線路基板１０２、入力側整合回路基板２１１、分配器基板２０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板２０７、出力側整合回路基板２１２、出力側伝送線路基板１０８、ワイヤ２０９ａ〜２０９ｈ、フレーム１１０で構成されており、例えば通信機器の送信用アンプとして用いられるものである。ベース１０１、入力側伝送線路基板１０２、出力側伝送線路基板１０８、およびフレーム１１０はメタルパッケージを構成している。このメタルパッケージ内には、入力側整合回路基板２１１、分配器基板２０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板２０７、出力側整合回路基板２１２、およびワイヤ２０９ａ〜２０９ｈが収容され、例えばフレーム１１０の内側に窒素充填し、フレーム外周の形状に合わせたキャップ１１０ａをはんだ付け、または接着することで気密封止されている。

図２（ａ），（ｂ）に示す高周波トランジスタ装置２００は、実施の形態１の高周波トランジスタ装置１００のベース１０１に実装する構成のうち、分配器基板１０３に替えて入力側整合回路基板２１１（第２の入力側整合回路基板）と分配器基板２０３を設け、結合器基板１０７に替えて結合器基板２０７、出力側整合回路基板２１２（第２の出力側整合回路）を設けている。すなわち、実施の形態１の高周波トランジスタ装置１００における入力側伝送線路基板１０２と分配器基板１０３の間に入力側整合回路基板２１１を増やして実装し、結合器基板１０７と出力側伝送線路基板１０８の間に出力側整合回路基板２１２を増やして実装した構成である。
ここで、ベース１０１、入力側伝送線路基板１０２、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、出力側伝送線路基板１０８、フレーム１１０は実施の形態１と同等の構成であるため説明を省略する。

入力側整合回路基板２１１は、入力側伝送線路基板１０２と分配器基板２０３の間に配置され、分配器基板２０３の入力側のインピーダンス整合を行うよう機能する。
分配器基板２０３は、外部から入力側伝送線路基板１０２、入力側整合回路基板２１１を介して入力した電気信号の電力を高周波トランジスタチップ基板１０５の各単位セルへ均等に供給するために分配し、分配した電力を入力側整合回路基板１０４を介して高周波トランジスタチップ基板１０５へ出力するよう機能する。

結合器基板２０７は、高周波トランジスタチップ基板１０５の各単位セルからの出力電力を、出力側整合回路基板１０６を介して入力して合成し、電気信号を出力側整合回路基板２１２へ出力する。
出力側整合回路基板２１２は、結合器基板１０７と出力側伝送線路基板１０８の間に配置され、結合器基板１０７の出力側のインピーダンス整合を行うよう機能する。

ここで、分配器基板２０３と結合器基板２０７の基板幅は、入力側整合回路基板２１１と出力側整合回路基板２１２をベース１０１に収容できるように実施の形態１の分配器基板１０３と結合器基板１０７の基板幅よりもそれぞれ小さく構成されている。また、入力側整合回路基板２１１はワイヤ２０９ｇを実効的に短くするようインピーダンス整合を行う整合回路を実装しており、出力側整合回路基板２１２はワイヤ２０９ｈを実効的に短くするようインピーダンス整合を行う整合回路を実装している。

ワイヤ２０９ａ〜２０９ｈは、ベース上の隣接する構成の基板間を電気的に接続するよう機能する。ワイヤ２０９ａが入力側伝送線路基板１０２と入力側整合回路基板２１１を接続し、ワイヤ２０９ｇが入力側整合回路基板２１１と分配器基板２０３を接続し、ワイヤ２０９ｂが分配器基板２０３と入力側整合回路基板１０４を接続し、ワイヤ２０９ｃが入力側整合回路基板１０４と高周波トランジスタチップ基板１０５を接続し、ワイヤ２０９ｄが高周波トランジスタチップ基板１０５と出力側整合回路基板１０６を接続し、ワイヤ２０９ｅが出力側整合回路基板１０６と結合器基板２０７を接続し、ワイヤ２０９ｈが結合器基板２０７と出力側整合回路基板２１２を接続し、ワイヤ２０９ｆが出力側整合回路基板２１２と出力側伝送線路基板１０８を接続している。

次に、実施の形態２の高周波トランジスタ装置２００における各構成の配列および実装方法について図２（ｂ）を用いて説明する。高周波トランジスタ装置２００は、図２（ｂ）に示すように、ベース１０１上にベース１０１、入力側伝送線路基板１０２、入力側整合回路基板２１１、分配器基板２０３、入力側整合回路基板１０４、高周波トランジスタチップ基板１０５、出力側整合回路基板１０６、結合器基板２０７、出力側整合回路基板２１２、出力側伝送線路基板１０８の順で各構成の基板が配置され、それぞれＡｕＳｎはんだでベース１０１にダイボンディングされる。このとき、各構成の高さは、実施の形態１と同様に、高周波トランジスタチップ基板１０５が最も低く、メタルパッケージとして実装された入力側伝送線路基板１０２、出力側伝送線路基板１０８に向かうにしたがって段階的に高くなるよう製作されている。すなわち、ベース１０１に実装される各構成の厚さは、高周波トランジスタチップ基板１０５から入力側伝送線路基板１０２と出力側伝送線路基板１０８に向かうにしたがってそれぞれ段階的に大きく構成されている。なお、図２（ａ），（ｂ）は説明をわかりやすくするために実際の寸法とは異なっており、例えば、高周波トランジスタチップ基板１０５が厚さ０．１ｍｍ、入力側伝送線路基板１０２と出力側伝送線路基板１０８が厚さ１．０ｍｍの場合、入力側整合回路基板２１１は厚さ０．６ｍｍ、出力側整合回路基板２１２は厚さ０．７ｍｍ、分配器基板１０３は厚さ０．２ｍｍ、結合器基板１０７は厚さ０．３８ｍｍ、入力側整合回路基板１０４と出力側整合回路基板１０６は厚さ０．１５ｍｍで構成されるものである。

実施の形態２の高周波トランジスタ装置２００の実装方法は実施の形態１と同等であるため説明を省略する。

以上のように、実施の形態２の高周波トランジスタ装置２００は、入力側伝送線路基板１０２から高周波トランジスタチップ基板１０５までの間および高周波トランジスタチップ基板１０５から出力側伝送線路基板１０８までの間にそれぞれ基板を増やしてベース１０１に実装するよう構成したことにより、入力側伝送線路基板１０２と入力側整合回路基板２１１を接続するワイヤ２０９ａ、出力側整合回路基板２１２と出力側伝送線路基板１０８を接続するワイヤ２０９ｆの長さをさらに短くすることができる。その結果、実施の形態１の高周波トランジスタ装置１００よりも高周波性能を向上することができるという効果が得られる。

なお、入力側伝送線路基板１０２と分配器基板１０３の間、および結合器基板１０７と出力側伝送線路基板１０８の間にそれぞれ２枚以上の基板を追加してもよく、上記と同様の効果が得られる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１００，２００，３００高周波トランジスタ装置、１０１，３０１ベース、１０２，３０２入力側伝送線路基板、１０２ａ，１０８ａ伝送線路、１０３，２０３，３０３分配器基板、１０４入力側整合回路基板（第１の入力側整合回路基板）、１０５高周波トランジスタチップ基板、１０６出力側整合回路基板（第１の出力側整合回路基板）、１０７，２０７，３０７結合器基板、１０８，３０８出力側伝送線路基板、１０９ａ〜１０９ｆ，２０９ａ〜２０９ｈ，３０９ａ，３０９ｆワイヤ、１１０フレーム、１１０ａキャップ、１１０ｂセラミック部、１２１ファーストボンド、１２２セカンドボンド、２１１入力側整合回路基板（第２の入力側整合回路基板）、２１２出力側整合回路基板（第２の出力側整合回路基板）、３０１ａ，３０１ｂ掘り込み。

Claims

入力側伝送線路基板、分配器基板、入力側整合回路基板、高周波トランジスタチップ基板、出力側整合回路基板、結合器、出力側伝送線路基板を平坦なベース上に実装した高周波トランジスタ装置において、
前記ベース上に実装された各基板の高さは、前記高周波トランジスタチップから前記入力側伝送線路と前記出力側伝送線路に向かうにしたがって、それぞれ段階的に高く構成され、
前記ベース上に実装された各基板は、隣接する基板間における高さの低い基板側からファーストボンドが行われ、高さの高い基板側にセカンドボンドが行われて電気的に接続されることを特徴とする高周波トランジスタ装置。
入力側伝送線路から高周波トランジスタチップまでの間および該高周波トランジスタチップから出力側伝送線路までの間にそれぞれ基板を増やしてベース上に実装することを特徴とする請求項１記載の高周波トランジスタ装置。
出力側伝送線路とその直近の基板の間隔を小さくするよう各基板を配置してベース上に実装することを特徴とする請求項１または請求項２記載の高周波トランジスタ装置。