JP2012186269A - Ceramic multilayer substrate - Google Patents

Ceramic multilayer substrate Download PDF

Info

Publication number
JP2012186269A
JP2012186269A JP2011047490A JP2011047490A JP2012186269A JP 2012186269 A JP2012186269 A JP 2012186269A JP 2011047490 A JP2011047490 A JP 2011047490A JP 2011047490 A JP2011047490 A JP 2011047490A JP 2012186269 A JP2012186269 A JP 2012186269A
Authority
JP
Japan
Prior art keywords
ceramic
substrate
surface electrode
bao
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011047490A
Other languages
Japanese (ja)
Other versions
JP5582069B2 (en
Inventor
Toshiro Adachi
登志郎 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011047490A priority Critical patent/JP5582069B2/en
Publication of JP2012186269A publication Critical patent/JP2012186269A/en
Application granted granted Critical
Publication of JP5582069B2 publication Critical patent/JP5582069B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable ceramic multilayer substrate equipped with a surface electrode having high tolerance to a stress receiving from a solder when it is soldered or a stress receiving when it falls.SOLUTION: The ceramic multilayer substrate consists of a ceramic substrate 10 containing BaO, SiO, and AlOas main components, a surface electrode 2 provided on the surface of the ceramic substrate, and a coating ceramic layer 3 coating the peripheral part 2a of the surface electrode, and containing BaO, SiO, AlOas main components where the content of SiOis high but the content of BaO is low when compared with the ceramic composing the ceramic substrate. When compared with the ceramic composing the ceramic substrate, the content of SiOis set higher by 5-15 wt%, and the content of BaO is set lower by 5-15 wt% in the ceramic composing the coating ceramic layer.

Description

本発明はセラミック多層基板に関し、詳しくは、少なくとも一方の主面に表面電極が配設され、かつ、該表面電極の周縁部が被覆セラミック層により被覆された構造を有するセラミック多層基板に関する。   The present invention relates to a ceramic multilayer substrate, and more particularly to a ceramic multilayer substrate having a structure in which a surface electrode is disposed on at least one main surface, and a peripheral portion of the surface electrode is covered with a coating ceramic layer.

従来の回路基板の１つに、内部電極（配線）やビアホールなどの内部導体を備えた基板の表面に配設された表面電極（導体パッド）の周縁部が、オーバーコート層により被覆されて、基板の内部に埋設されるように構成され、かつ、表面電極（導体パッド）の中央領域の露出面と、オーバーコート層の表面が同一平面上にある、すなわち、基板の表面電極（導体パッド）が配設された面が平坦に形成された回路基板が提案されている（特許文献１参照）。   One peripheral circuit board is covered with an overcoat layer on the periphery of a surface electrode (conductor pad) disposed on the surface of the substrate provided with internal conductors such as internal electrodes (wiring) and via holes, It is configured to be embedded inside the substrate, and the exposed surface of the central region of the surface electrode (conductor pad) and the surface of the overcoat layer are on the same plane, that is, the surface electrode (conductor pad) of the substrate There has been proposed a circuit board in which the surface on which the is disposed is formed flat (see Patent Document 1).

そして、特許文献１では、上述のオーバーコート層として、基板を構成する材料と同一材料を用いてよいことが記載されている（特許文献１の段落００２４）。   And in patent document 1, it is described that the same material as the material which comprises a board | substrate may be used as the above-mentioned overcoat layer (paragraph 0024 of patent document 1).

この特許文献１の回路基板においては、上述のように、表面電極（導体パッド）がオーバーコート層により被覆されて、基板の内部に埋設されるように構成されていることから、表面電極（導体パッド）の基板への密着強度を向上させることができるとされている。   In the circuit board of Patent Document 1, as described above, the surface electrode (conductor pad) is covered with the overcoat layer and is embedded in the substrate. It is said that the adhesion strength of the pad) to the substrate can be improved.

しかし、オーバーコート層を、基板を構成する材料（例えばセラミック材料）と同一材料（例えばセラミック材料）を用いて形成した場合、オーバーコート層の、基板への密着強度が向上するという効果は得られるものの、その後のめっき工程でめっき液による浸食が生じることにより、オーバーコート層と表面電極（導体パッド）の密着性を必ずしも十分に確保することができない場合がある。そのため、その後のめっき工程でめっき液による浸食が生じたり、はんだ接合した場合にはんだから受ける応力や、落下時に受ける応力に表面電極が十分に耐えることができなくなったりして、必ずしも十分な信頼性を備えたセラミック多層基板を得ることができないという問題点がある。   However, when the overcoat layer is formed using the same material (for example, a ceramic material) as the material constituting the substrate (for example, a ceramic material), the effect of improving the adhesion strength of the overcoat layer to the substrate can be obtained. However, due to erosion caused by the plating solution in the subsequent plating step, the adhesion between the overcoat layer and the surface electrode (conductor pad) may not always be sufficiently ensured. As a result, erosion due to the plating solution occurs in the subsequent plating process, or the surface electrode cannot sufficiently withstand the stress received from the solder when it is joined by soldering, or the stress that it receives when it is dropped. There is a problem that it is not possible to obtain a ceramic multilayer substrate provided with

特開２００２‐１９８６３７公報JP 2002-198637 A

本発明は、上記課題を解決するものであり、表面電極の周縁部を被覆する被覆セラミック層と表面電極との密着強度が高く、めっき液の浸食を防止することが可能で、はんだ接合した場合にはんだから受ける応力や、落下時に受ける応力への耐性の高い表面電極を備えた、信頼性の高いセラミック多層基板を提供することを目的とする。   The present invention solves the above-mentioned problem, and the adhesion strength between the coated ceramic layer covering the peripheral portion of the surface electrode and the surface electrode is high, and it is possible to prevent erosion of the plating solution, and when soldering is performed. An object of the present invention is to provide a highly reliable ceramic multilayer substrate having a surface electrode that is highly resistant to stress received from solder and stress received during dropping.

上記課題を解決するために、本発明のセラミック多層基板は、
ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミック基板と、
前記セラミック基板の表面に設けられた表面電極と、
前記表面電極の周縁部を覆う被覆セラミック層であって、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とし、かつ、前記セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が高く、ＢａＯの含有率が低いセラミックからなる被覆セラミック層と
を具備することを特徴としている。 In order to solve the above problems, the ceramic multilayer substrate of the present invention comprises:
A ceramic substrate mainly composed of BaO, SiO 2 and Al 2 O 3 ;
A surface electrode provided on the surface of the ceramic substrate;
A coated ceramic layer covering a peripheral portion of the surface electrode, the main component being BaO, SiO 2 , and Al 2 O 3 , and a content ratio of SiO 2 as compared with a ceramic constituting the ceramic substrate And a coated ceramic layer made of a ceramic having a high BaO content.

また、本発明において、前記被覆セラミック層を構成するセラミックは、前記セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が５〜１５ｗｔ％高く、ＢａＯの含有率が５〜１５ｗｔ％低いことが好ましい。 In the present invention, the ceramic constituting the coated ceramic layer has a SiO 2 content of 5 to 15 wt% higher and a BaO content of 5 to 15 wt% lower than the ceramic constituting the ceramic substrate. It is preferable.

本発明のセラミック多層基板は、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミック基板の表面に設けられた表面電極の周縁部を覆う被覆セラミック層として、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とし、かつ、セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が高く、ＢａＯの含有率が低いセラミックからなる被覆セラミック層を備えているので、表面電極の周縁部を被覆する被覆セラミック層の焼結性および被覆セラミック層のセラミック基板への結合力を確保しつつ、被覆セラミック層と表面電極との密着強度を向上させることが可能になる。 Ceramic multilayer substrate of the present invention, BaO, as SiO 2, and the coated ceramic layer covering the periphery of the surface electrode provided on the surface of the ceramic substrate to the Al 2 O 3 as a main component, BaO, SiO 2, and Al Since it has a coated ceramic layer made of a ceramic containing 2 O 3 as a main component and having a high SiO 2 content and a low BaO content as compared with the ceramic constituting the ceramic substrate, It is possible to improve the adhesion strength between the coated ceramic layer and the surface electrode while ensuring the sinterability of the coated ceramic layer covering the peripheral edge and the bonding force of the coated ceramic layer to the ceramic substrate.

その結果、めっき液に対する耐浸食性が良好で、かつ、表面電極を例えば実装基板のランド電極にはんだ接合（はんだ付け実装）した場合にはんだから受ける応力や落下時に受ける衝撃力（応力）などへの耐性に優れた、信頼性の高いセラミック多層基板を提供することが可能になる。   As a result, erosion resistance to the plating solution is good, and when the surface electrode is soldered (soldered mounting) to the land electrode of the mounting board, for example, the stress received from the solder or the impact force (stress) received when falling It is possible to provide a highly reliable ceramic multi-layer substrate that is excellent in resistance to heat.

なお、セラミックペーストを焼結した後にアモルファス相を形成するＳｉＯ2とＢａＯのうち、ＳｉＯ2間の結合力は大きく、ＢａＯ間の結合力は小さい。 Of the SiO 2 and BaO that form an amorphous phase after sintering the ceramic paste, the bonding force between SiO 2 is large and the bonding force between BaO is small.

そのため、被覆セラミック層を構成するセラミックにおけるＳｉＯ2とＢａＯの組成比率を調整することにより、めっき液に対する耐浸食性を高めて、被覆セラミック層の強度の劣化を抑制することが可能になる。その結果、はんだ接合（はんだ付け実装）した場合にはんだから受ける応力や落下時に受ける衝撃力（応力）などへの耐性を高めることができる。 Therefore, by adjusting the composition ratio of SiO 2 and BaO in the ceramic constituting the coated ceramic layer, it becomes possible to enhance the erosion resistance against the plating solution and suppress the deterioration of the strength of the coated ceramic layer. As a result, it is possible to increase the resistance to the stress received from the solder or the impact force (stress) received during the drop when soldering (soldering mounting).

本発明のセラミック多層基板は、このような知見の下、被覆セラミック層を構成するセラミック材料において、結合力の大きいＳｉＯ2の含有率をセラミック基板を構成するセラミックと比較して高くし、結合力の小さいＢａＯの含有率を、セラミック基板を構成するセラミックと比較して低くしたセラミック材料を用いるようにして、めっき液に対する耐浸食性を高めるようにして被覆セラミック層の強度の劣化を抑制するようにしたものである。この結果、はんだ接合（はんだ付け実装）した場合にはんだから受ける応力や落下時に受ける衝撃力（応力）などへの耐性を向上させることが可能になる。 Ceramic multilayer substrate of the present invention, under the above findings, in the ceramic material constituting the coated ceramic layer, a higher high SiO 2 content ratio of binding force as compared to the ceramic constituting the ceramic substrate, bonding force By using a ceramic material having a low BaO content compared to the ceramic constituting the ceramic substrate, the erosion resistance against the plating solution is enhanced to suppress the deterioration of the strength of the coated ceramic layer. It is a thing. As a result, it is possible to improve the resistance to the stress received from the solder or the impact force (stress) received at the time of dropping when soldering (soldering mounting).

なお、本発明のセラミック多層基板を構成する被覆セラミック層は、例えば、セラミックペーストを塗布して焼き付ける方法などにより形成する方法が例示されるが、本発明において、被覆セラミック層を形成するための具体的な方法に特別の制約はない。   The coated ceramic layer constituting the ceramic multilayer substrate of the present invention includes, for example, a method of forming by coating and baking a ceramic paste. In the present invention, a specific method for forming the coated ceramic layer is exemplified. There are no special restrictions on the general method.

また、本発明において、セラミック基板を構成する、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミックは、低温焼成セラミック材料であり、このＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミック基板は、例えば、炭酸バリウムなどのバリウム化合物、シリカ（ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末などの原料粉末にバインダーなどを配合してシート状に成形したセラミックグリーンシートを積層、圧着することにより積層体を形成し、これを焼成する方法などにより製造することができる。 In the present invention, the ceramic mainly composed of BaO, SiO 2 , and Al 2 O 3 constituting the ceramic substrate is a low-temperature fired ceramic material, and the BaO, SiO 2 , and Al 2 O 3 are mainly used. The ceramic substrate used as a component is, for example, a ceramic green sheet formed into a sheet by blending a raw material powder such as barium compound such as barium carbonate, silica (SiO 2 ) powder, alumina (Al 2 O 3 ) powder, etc. Can be manufactured by, for example, a method of forming a laminated body by laminating and pressure-bonding and then firing the laminated body.

また、セラミック基板を構成するＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミック材料は、焼成工程で一部がガラス成分となり、１０００℃以下で焼結させることが可能な、非ガラス系の低温焼成セラミック材料であることから、セラミック基板の構成材料として用いた場合、予めガラス成分を添加したセラミック材料を用いることなく、低温焼成を可能ならしめることができる点において有意義である。 In addition, the ceramic material mainly composed of BaO, SiO 2 , and Al 2 O 3 constituting the ceramic substrate is a non-glass that can be sintered at a temperature of 1000 ° C. or less, part of which becomes a glass component in the firing process. Since it is a low-temperature fired ceramic material, it is significant in that it can be fired at a low temperature without using a ceramic material to which a glass component has been added in advance when used as a constituent material of a ceramic substrate.

また、被覆セラミック層用のセラミックも、ＳｉＯ2の含有率とＢａＯの含有率が上記セラミック基板を構成するセラミックとは異なるものの、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とする非ガラス系の低温焼成セラミック材料であり、かかるセラミック材料を用いることにより、予めガラス成分を添加したセラミック材料を用いることなく、低温焼成を可能ならしめることができて有意義である。 The ceramic for the coated ceramic layer is also a non-glass mainly composed of BaO, SiO 2 , and Al 2 O 3 , although the content of SiO 2 and the content of BaO are different from those of the ceramic substrate. This is a low-temperature fired ceramic material, and by using such a ceramic material, low-temperature firing can be achieved without using a ceramic material to which a glass component has been added in advance.

したがって、本発明によれば、セラミック基板および被覆セラミック層の構成材料として、予めガラス成分を添加したセラミック材料を用いることを必要とせず、低い温度で焼成を行うことが可能で、生産性に優れ、かつ、めっき液に対する耐浸食性を高めることができ、はんだ接合（はんだ付け実装）した場合のはんだから受ける応力や落下時に受ける衝撃力（応力）などへの耐性の高い、信頼性に優れたセラミック多層基板を提供することができる。
なお、本発明において、被覆セラミック層の厚みに特別の制約はないが、通常は２〜２０μｍ程度とすることが望ましい。２μｍ未満であるとめっきに液よる浸食が進行することがあり、被覆セラミック層の強度が低下する可能性がある。また、２０μｍを超えると、１回の印刷により形成することが困難になり、基板がうねることがある。 Therefore, according to the present invention, it is not necessary to use a ceramic material to which a glass component has been added in advance as a constituent material of the ceramic substrate and the coated ceramic layer, and it is possible to perform firing at a low temperature and excellent productivity. In addition, it can enhance the erosion resistance to the plating solution, has high resistance to the stress received from solder when soldered (soldered mounting), and the impact force (stress) received when dropped, and has excellent reliability. A ceramic multilayer substrate can be provided.
In the present invention, the thickness of the coated ceramic layer is not particularly limited, but is usually preferably about 2 to 20 μm. When the thickness is less than 2 μm, erosion due to the liquid may proceed, and the strength of the coated ceramic layer may be reduced. On the other hand, if it exceeds 20 μm, it becomes difficult to form by one printing, and the substrate may be undulated.

また、本発明において、被覆セラミック層を構成するセラミックとして、セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が５〜１５ｗｔ％高く、ＢａＯの含有率が５〜１５ｗｔ％低いセラミックを用いることにより、 セラミック基板を構成するセラミックとの共焼結性を含む焼結性を確保し、かつ、セラミック基板の特性に影響を与えることなく、めっき液による浸食性への耐性を高めて被覆セラミック層の強度の劣化を抑制することができる。その結果、はんだ接合した場合におけるはんだから受ける応力や、落下時に受ける応力への耐性を向上させることが可能になり、本発明をより実効あらしめることができる。 Further, in the present invention, as the ceramic constituting the coated ceramic layer, as compared to the ceramic constituting the ceramic substrate, the content of SiO 2 is 5 to 15 wt% higher, BaO content of from a 5 to 15 wt% low ceramic By using this, it is possible to ensure sinterability including co-sinterability with the ceramic that constitutes the ceramic substrate, and to increase the resistance to erosion by the plating solution without affecting the characteristics of the ceramic substrate. Degradation of the strength of the ceramic layer can be suppressed. As a result, it is possible to improve the resistance to the stress received from the solder in the case of solder joining and the stress received at the time of dropping, and the present invention can be made more effective.

なお、本発明においては、被覆セラミック層を構成するセラミックのＳｉＯ2の含有率とセラミック基板を構成するセラミックのＳｉＯ2の含有率の差の絶対値と、被覆セラミック層を構成するセラミックのＢａＯの含有率とセラミック基板を構成するセラミックのＢａＯの含有率の差の絶対値を同じにした場合、より確実に効果を奏するが、ＳｉＯ2の含有率の差の絶対値と、ＢａＯの含有率の差の絶対値が一致しなくても、被覆セラミック層を構成するセラミックは、セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が５〜１５ｗｔ％高く、ＢａＯの含有率が５〜１５ｗｔ％低いという要件を満たせば、本発明の基本的な効果を得ることができる。 In the present invention, the absolute value of the difference between the SiO 2 content of the ceramic constituting the coated ceramic layer and the SiO 2 content of the ceramic constituting the ceramic substrate, and the BaO of the ceramic constituting the coated ceramic layer are determined. When the absolute value of the difference between the content rate and the BaO content rate of the ceramic constituting the ceramic substrate is made the same, the effect is more sure, but the absolute value of the difference between the SiO 2 content rate and the BaO content rate Even if the absolute values of the differences do not match, the ceramic constituting the coated ceramic layer has a SiO 2 content of 5 to 15 wt% higher than the ceramic constituting the ceramic substrate, and a BaO content of 5 to 5%. If the requirement of 15 wt% is satisfied, the basic effect of the present invention can be obtained.

本発明の一実施例（実施例１）にかかるセラミック多層基板の構成を示す正面断面図である。It is front sectional drawing which shows the structure of the ceramic multilayer substrate concerning one Example (Example 1) of this invention. 本発明の実施例１にかかるセラミック多層基板の製造方法を説明する図であって、(ａ)は表面電極パターンの周縁部をセラミックペーストに覆った状態を示す平面図、(ｂ)は表面電極パターンの周縁部をセラミックペーストに覆った状態を示す正面断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the manufacturing method of the ceramic multilayer substrate concerning Example 1 of this invention, (a) is a top view which shows the state which covered the peripheral part of the surface electrode pattern with the ceramic paste, (b) is a surface electrode It is front sectional drawing which shows the state which covered the peripheral part of the pattern with the ceramic paste. 本発明の実施例１にかかるセラミック多層基板の製造工程において、表面電極パターンの周縁部をセラミックペースト層に埋め込んだ状態を示す図である。In the manufacturing process of the ceramic multilayer substrate concerning Example 1 of this invention, it is a figure which shows the state which embedded the peripheral part of the surface electrode pattern in the ceramic paste layer. (ａ)〜(ｃ)は本発明を実施するのに用いることが可能なセラミックグリーンシートの作製方法を示す図である。(a)-(c) is a figure which shows the preparation methods of the ceramic green sheet which can be used for implementing this invention. 本発明の他の実施例にかかるセラミック多層基板の構成を示す正面断面図である。It is front sectional drawing which shows the structure of the ceramic multilayer substrate concerning the other Example of this invention.

以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。   Examples of the present invention will be described below to describe the features of the present invention in more detail.

[実施例にかかるセラミック多層基板の構成]
図１は、本発明の実施例にかかるセラミック多層基板２０の構成を示す断面図である。 [Configuration of Ceramic Multilayer Substrate According to Example]
FIG. 1 is a cross-sectional view showing a configuration of a ceramic multilayer substrate 20 according to an embodiment of the present invention.

このセラミック多層基板２０を構成するセラミック基板１０は、内部に配線やビアホールなどの内部導体１を備えている。そして、セラミック基板１０の表面（上下両主面）には表面電極２が配設されているとともに、表面電極２の周縁部２ａは、被覆セラミック層３により覆われている。すなわち、セラミック基板１０の表面は、上述の表面電極２の露出部（中央部）２ｂを除いて、被覆セラミック層３により被覆されている。   A ceramic substrate 10 constituting the ceramic multilayer substrate 20 includes an internal conductor 1 such as a wiring or a via hole. And the surface electrode 2 is arrange | positioned on the surface (upper and lower main surfaces) of the ceramic substrate 10, and the peripheral part 2a of the surface electrode 2 is covered with the coating ceramic layer 3. FIG. That is, the surface of the ceramic substrate 10 is covered with the covering ceramic layer 3 except for the exposed portion (center portion) 2b of the surface electrode 2 described above.

さらに、表面電極２の露出部２ｂの表面には、Ｎｉめっき膜、およびＮｉめっき膜を覆うＡｕめっき膜が形成されている。なお、図１においては、Ｎｉめっき膜およびＡｕめっき膜の図示を省略している。   Furthermore, a Ni plating film and an Au plating film that covers the Ni plating film are formed on the surface of the exposed portion 2 b of the surface electrode 2. In FIG. 1, illustration of the Ni plating film and the Au plating film is omitted.

また、表面電極２の周縁部２ａは、被覆セラミック層３により埋設されて、表面電極２の露出部２ｂと、被覆セラミック層３の表面とは同一平面に位置しており、セラミック多層基板２０の両主面はいずれも平坦となっている。   Further, the peripheral edge portion 2 a of the surface electrode 2 is embedded by the coated ceramic layer 3, and the exposed portion 2 b of the surface electrode 2 and the surface of the coated ceramic layer 3 are located on the same plane, and the ceramic multilayer substrate 20 Both main surfaces are flat.

この実施例のセラミック多層基板２０においては、上述のセラミック基板１０を構成するセラミック材料として、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミック材料が用いられており、被覆セラミック層３についても、セラミック材料として、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とする材料が用いられている。
ただし、被覆セラミック層３を構成するセラミック材料としては、セラミック基板１０を構成するセラミックと比較して、ＳｉＯ2の含有率が高く、ＢａＯの含有率が低いセラミック材料が用いられている。
なお、セラミック基板１０を構成するセラミック用の原料としては、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3の割合が、ＢａＯ：３０〜４０ｗｔ％、ＳｉＯ2：５０〜６０ｗｔ％、Ａｌ2Ｏ3：１０〜２０ｗｔ％のものを用いることが好ましい。 In the ceramic multilayer substrate 20 of this embodiment, a ceramic material mainly composed of BaO, SiO 2 , and Al 2 O 3 is used as the ceramic material constituting the ceramic substrate 10 described above, and the coated ceramic layer 3 As for ceramics, a material mainly composed of BaO, SiO 2 and Al 2 O 3 is used as the ceramic material.
However, as the ceramic material constituting the coated ceramic layer 3, a ceramic material having a higher SiO 2 content and a lower BaO content compared to the ceramic constituting the ceramic substrate 10 is used.
As the raw material for the ceramic constituting the ceramic substrate 10, BaO, the proportion of SiO 2, and Al 2 O 3 is, BaO: 30~40wt%, SiO 2 : 50~60wt%, Al 2 O 3: 10 It is preferable to use a ˜20 wt% material.

上述のように構成されたこの実施例のセラミック多層基板２０においては、被覆セラミック層３を構成するセラミック材料として、セラミック基板１０を構成するセラミックと比較して、ＳｉＯ2の含有率が高く、ＢａＯの含有率が低いセラミック材料が用いられているので、被覆セラミック層３は、めっき液に対する耐浸食性が高くなり、強度の劣化も生じにくくなる。
その結果、表面電極を例えば実装基板のランド電極にはんだ接合（はんだ付け実装）した場合にはんだから受ける応力や落下時に受ける衝撃力（応力）などへの耐性が向上する。したがって、本発明によれば、信頼性の高いセラミック多層基板を提供することが可能になる。 In the ceramic multilayer substrate 20 of this embodiment configured as described above, the ceramic material constituting the coated ceramic layer 3 has a higher SiO 2 content than the ceramic constituting the ceramic substrate 10, and BaO. Since the ceramic material with a low content of is used, the coated ceramic layer 3 has high erosion resistance to the plating solution and is less likely to deteriorate in strength.
As a result, when the surface electrode is solder-bonded (soldered and mounted) to, for example, a land electrode of the mounting substrate, resistance to stress received from the solder or impact force (stress) received when dropped is improved. Therefore, according to the present invention, it is possible to provide a highly reliable ceramic multilayer substrate.

なお、この実施例のセラミック多層基板２０は、その上下両主面に表面電極２を備えているが、例えば、一方主面側の表面電極２が実装基板のランド電極（図示せず）と接続するようにセラミック多層基板２０を実装する場合、他方主面側の表面電極２には、表面実装部品を搭載することができる。なお、他方主面側の表面電極２に、表面実装部品を搭載しない場合には、他方主面側の表面電極は設けなくてもよい。   The ceramic multilayer substrate 20 of this embodiment includes the surface electrodes 2 on both upper and lower main surfaces. For example, the surface electrode 2 on one main surface side is connected to a land electrode (not shown) on the mounting substrate. When the ceramic multilayer substrate 20 is mounted as described above, a surface-mounted component can be mounted on the surface electrode 2 on the other main surface side. When no surface-mounted component is mounted on the surface electrode 2 on the other main surface side, the surface electrode on the other main surface side may not be provided.

[セラミック多層基板の製造]
次に、上述のセラミック多層基板の製造方法について説明する。
(１)まず、ＰＥＴフィルムなどからなるキャリアフィルム上に、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミックスラリーをコーティングし、乾燥することにより、厚みが１０〜２００μｍ程度のセラミックグリーンシートを作製する。 [Manufacture of ceramic multilayer substrates]
Next, a method for manufacturing the above-described ceramic multilayer substrate will be described.
(1) First, a ceramic film mainly composed of BaO, SiO 2 , and Al 2 O 3 is coated on a carrier film made of PET film or the like, and dried to make a ceramic green having a thickness of about 10 to 200 μm. A sheet is produced.

(２)次に、セラミックグリーンシートに貫通孔（ビアホール）を形成する。貫通孔の形成には、金型で打ち抜く方法やレーザー加工による方法など、公知の種々の方法を適用することが可能である。   (2) Next, a through hole (via hole) is formed in the ceramic green sheet. For the formation of the through hole, various known methods such as a method of punching with a mold and a method by laser processing can be applied.

(３)ＡｇまたはＣｕを主成分とする金属粉、樹脂、および有機溶剤を混錬した電極ペーストを上記のビアホール内に充填した後、乾燥する。金属粉としてはＡｇ＋Ｐｄ、Ａｇ＋Ｐｔ等も用いることができる。また、セラミック多層基板の焼成温度以下（１０００℃以下）で焼結する金属であれば他のものを用いることも可能である。   (3) The via paste is filled with an electrode paste kneaded with metal powder, resin, and organic solvent mainly composed of Ag or Cu, and then dried. Ag + Pd, Ag + Pt, etc. can also be used as the metal powder. Further, other metals can be used as long as they are sintered at a temperature lower than the firing temperature of the ceramic multilayer substrate (1000 ° C. or lower).

(４)その後、セラミックグリーンシート上に、スクリーン印刷などの方法で、上述の電極ペーストを所望のパターンに印刷して、乾燥することにより電極パターンを形成する。
このとき、内部電極となる電極パターンを形成すべきセラミックグリーンシートには、所定の形状の内部電極パターンを形成し、表面電極となる電極パターンを形成すべきセラミックグリーンシートには、所定の形状の表面電極パターンを形成する。 (4) Thereafter, the electrode paste is printed in a desired pattern on the ceramic green sheet by a method such as screen printing, and dried to form an electrode pattern.
At this time, an internal electrode pattern having a predetermined shape is formed on the ceramic green sheet on which the electrode pattern serving as the internal electrode is to be formed, and a predetermined shape is formed on the ceramic green sheet on which the electrode pattern serving as the surface electrode is to be formed. A surface electrode pattern is formed.

(５)それから、図２に示すように、焼成後に表面電極２となる表面電極パターン１２を形成したセラミックグリーンシート１１の、表面電極パターン１２の露出部１２ｂ以外の領域、すなわち、表面電極パターン１２の周縁部１２ａ、および、その周囲のセラミックグリーンシート１１の表面に、スクリーン印刷などの方法でセラミックペーストを印刷することによりセラミックペースト層（被覆セラミック層３となる層）１３を形成する。セラミックペースト層は、例えば、焼成後の被覆セラミック層３の厚みが２〜２０μｍとなるような厚みで形成する。   (5) Then, as shown in FIG. 2, a region other than the exposed portion 12 b of the surface electrode pattern 12 of the ceramic green sheet 11 on which the surface electrode pattern 12 that becomes the surface electrode 2 after firing is formed, that is, the surface electrode pattern 12. A ceramic paste layer (a layer that becomes the coated ceramic layer 3) 13 is formed by printing the ceramic paste on the peripheral edge portion 12a and the surface of the surrounding ceramic green sheet 11 by a method such as screen printing. For example, the ceramic paste layer is formed with a thickness such that the thickness of the fired coated ceramic layer 3 is 2 to 20 μm.

ここで、被覆セラミック層３を形成するためのセラミックペーストとして、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とし、焼成後に形成される被覆セラミック層３を構成するセラミック中のＳｉＯ2の含有率がセラミック基板１０用のセラミックグリーンシート１１が焼成されることにより形成されるセラミック基板１０を構成するセラミック中のＳｉＯ2の含有率よりも高く、ＢａＯの含有率が、上記セラミック基板１０を構成するセラミック中のＢａＯの含有率よりも低くなるような組成を有するセラミック原料をバインダーなどと混練してなるセラミックペーストを用いる。
特に好ましくは、被覆セラミック層３を構成するセラミック中のＳｉＯ2の含有率が、上記セラミック基板１０を構成するセラミック中のＳｉＯ2の含有率よりも５〜１５ｗｔ％高く、ＢａＯの含有率が上記セラミック基板１０を構成するセラミック中のＢａＯの含有率よりも５〜１５ｗｔ％低くなるようなセラミック原料をバインダーなどと混練してなるセラミックペーストを用いる。 Here, the ceramic paste for forming the coated ceramic layer 3 contains BaO, SiO 2 , and Al 2 O 3 as main components, and the inclusion of SiO 2 in the ceramic constituting the coated ceramic layer 3 formed after firing. The ceramic green sheet 11 for the ceramic substrate 10 has a rate higher than the content of SiO 2 in the ceramic constituting the ceramic substrate 10 and the BaO content constitutes the ceramic substrate 10. A ceramic paste obtained by kneading a ceramic material having a composition lower than the content of BaO in the ceramic to be mixed with a binder or the like is used.
Particularly preferably, the content of SiO 2 in the ceramic constituting the covering ceramic layer 3, 5 to 15 wt% higher than the SiO 2 content in the ceramic constituting the ceramic substrate 10, BaO content of from above A ceramic paste formed by kneading a ceramic raw material that is 5 to 15 wt% lower than the content of BaO in the ceramic constituting the ceramic substrate 10 with a binder or the like is used.

(６)次に、上述のようにして作製した内部電極パターンを備えたセラミックグリーンシートと表面電極パターンを備えたセラミックグリーンシートを、所定の態様で積み重ねて、例えば、圧力１００〜１５００ｋｇ／ｃｍ2、温度４０〜１００℃の条件で圧着することにより、積層体を形成する。 (6) Next, the ceramic green sheet provided with the internal electrode pattern and the ceramic green sheet provided with the surface electrode pattern produced as described above are stacked in a predetermined manner, for example, a pressure of 100 to 1500 kg / cm 2. The laminate is formed by pressure bonding under conditions of a temperature of 40 to 100 ° C.

このとき、圧着されることにより、図３に示すように、表面電極パターン１２の周縁部１２ａは、被覆セラミック層３となるセラミックペースト層１３に埋め込まれるとともに、表面電極パターン１２の露出部１２ｂとセラミックペースト層１３の表面とは面一となり、表面電極パターン１２が配設された面は平坦となる。
これにより、上下両主面が平坦な積層体（焼成前のセラミック多層基板）が形成される。 At this time, as shown in FIG. 3, the peripheral edge portion 12 a of the surface electrode pattern 12 is embedded in the ceramic paste layer 13 that becomes the coated ceramic layer 3 and is exposed to the exposed portion 12 b of the surface electrode pattern 12. The surface of the ceramic paste layer 13 is flush with the surface, and the surface on which the surface electrode pattern 12 is disposed is flat.
As a result, a laminate (ceramic multilayer substrate before firing) in which the upper and lower main surfaces are flat is formed.

表面電極パターンと、表面電極パターンの周縁部を覆うように配設された被覆セラミック層（セラミックペースト層）を備えたセラミックグリーンシートは、例えば、図４(ａ)〜(ｃ)に示す方法によって形成することも可能である。   A ceramic green sheet provided with a surface electrode pattern and a coated ceramic layer (ceramic paste layer) disposed so as to cover the peripheral portion of the surface electrode pattern is obtained, for example, by the method shown in FIGS. It is also possible to form.

すなわち、この方法では、まず、図４(ａ)に示すように、支持フィルム３１上に、貫通孔３３ａを備えた被覆セラミック層となるセラミックペースト層１３を形成する。   That is, in this method, first, as shown in FIG. 4A, the ceramic paste layer 13 serving as a covering ceramic layer having the through holes 33 a is formed on the support film 31.

それから、図４(ｂ)に示すように、貫通孔３３ａとその周囲に表面電極形成用の電極ペーストを塗布して表面電極パターン１２を形成する。   Then, as shown in FIG. 4B, a surface electrode pattern 12 is formed by applying an electrode paste for forming a surface electrode around the through-hole 33a and its periphery.

次に、図４(ｃ)に示すように、表面電極パターン１２が形成されたセラミックペースト層１３および表面電極パターン１２を覆うように、全面にセラミックペーストを塗布してセラミックグリーンシート（セラミックペースト層）１１を形成する。   Next, as shown in FIG. 4 (c), the ceramic paste is applied to the entire surface so as to cover the ceramic paste layer 13 and the surface electrode pattern 12 on which the surface electrode pattern 12 is formed. ) 11 is formed.

これにより、図４(ｃ)に示すように、表面電極パターン１２と、表面電極パターン１２の周縁部１２ａを覆い、中央の露出部１２ｂのみを露出させるセラミックペースト層１３を備えたセラミックグリーンシート１１が得られる。なお、図４(ｃ)では、セラミックグリーンシート１１は、支持フィルム３１に支持された状態にある。   Thereby, as shown in FIG.4 (c), the ceramic green sheet 11 provided with the ceramic paste layer 13 which covers the surface electrode pattern 12 and the peripheral part 12a of the surface electrode pattern 12, and exposes only the center exposed part 12b is exposed. Is obtained. In FIG. 4C, the ceramic green sheet 11 is supported by the support film 31.

さらに、支持フィルム３１上に、貫通孔３３ａを備えた被覆セラミック層となるセラミックペースト層１３を形成する代わりに、所定の形状および寸法を有する開口を備えた、セラミックグリーンシートを敷く方法を採用することも可能である。   Furthermore, instead of forming the ceramic paste layer 13 to be a coated ceramic layer having the through holes 33a on the support film 31, a method of laying a ceramic green sheet having an opening having a predetermined shape and size is adopted. It is also possible.

また、表面電極パターン１２が形成されたセラミックペースト層１３および表面電極パターン１２を覆うように、全面にセラミックペーストを塗布してセラミックグリーンシート１１を形成する代わりに、予めシート状に成形されたセラミックグリーンシートを積層するようにしてもよい。   In addition, instead of forming the ceramic green sheet 11 by applying the ceramic paste over the entire surface so as to cover the ceramic paste layer 13 and the surface electrode pattern 12 on which the surface electrode pattern 12 is formed, the ceramic previously formed into a sheet shape You may make it laminate | stack a green sheet.

このようにして作製されるセラミックグリーンシート１１を用いた場合にも、図１に示すような構造を有するセラミック多層基板を効率よく製造することができる。   Even when the ceramic green sheet 11 manufactured as described above is used, a ceramic multilayer substrate having a structure as shown in FIG. 1 can be efficiently manufactured.

(７)それから、上記電極ペーストに用いた金属粉がＡｇ系（貴金属系）であれば空気中、８５０℃前後の条件で、電極ペーストに用いた金属粉がＣｕ系（卑金属系）であればＮ2中、９５０℃前後の条件で焼成する。
なお、焼成工程は、積層体の両主面あるいは一方主面に、積層体の焼成温度では実質的に焼結しない難焼結性材料を主成分とする収縮抑制層を配置して焼成を行う、いわゆる拘束焼成の方法を適用して実施することも可能である。 (7) Then, if the metal powder used for the electrode paste is an Ag-based (noble metal-based), and in the air at around 850 ° C., the metal powder used for the electrode paste is a Cu-based (base metal-based). Baking is performed in N 2 at about 950 ° C.
In the firing step, the shrinkage suppression layer mainly composed of a hardly sinterable material that does not substantially sinter at the firing temperature of the laminate is disposed on both principal surfaces or one principal surface of the laminate. It is also possible to carry out by applying a so-called restraint firing method.

(８)次に、上記(７)の焼成工程を経て形成された表面電極の露出部２に、無電解Ｎｉめっきと、無電解Ａｕめっきとを順に実施して、表面電極の露出部を覆うＮｉめっき膜と、該Ｎｉめっき膜を覆うＡｕめっき膜を形成する。   (8) Next, electroless Ni plating and electroless Au plating are sequentially performed on the exposed portion 2 of the surface electrode formed through the firing step (7) to cover the exposed portion of the surface electrode. An Ni plating film and an Au plating film covering the Ni plating film are formed.

これにより、図１にその構成を示すような、表面電極２の周縁部２ａが被覆セラミック層３により被覆され、かつ、表面電極２の露出部２ｂと被覆セラミック層３の表面とが面一で、表面電極３が配設された面全体が平坦な構造を有するセラミック多層基板２０が得られる。
なお、得られたセラミック多層基板２０の一方主面側の表面電極２上に、表面実装部品を実装することも可能である。 Thereby, as shown in FIG. 1, the peripheral edge 2a of the surface electrode 2 is covered with the coated ceramic layer 3, and the exposed portion 2b of the surface electrode 2 and the surface of the coated ceramic layer 3 are flush with each other. Thus, the ceramic multilayer substrate 20 having a flat structure on the entire surface on which the surface electrode 3 is disposed is obtained.
It is also possible to mount a surface mount component on the surface electrode 2 on the one main surface side of the obtained ceramic multilayer substrate 20.

[特性の評価]
セラミック基板を構成するセラミックと、被覆セラミック層を構成するセラミックにおけるＳｉＯ2含有率とＢａＯ含有率の関係と、得られるセラミック多層基板の信頼性の関係とを調べるため、被覆セラミック層を構成するセラミック中のＳｉＯ2の含有率が、セラミック基板を構成するセラミックと比較して、２〜１５ｗｔ％の範囲で高く、また、ＢａＯの含有率が、セラミック基板を構成するセラミックと比較して、２〜１５ｗｔ％の範囲で低い被覆セラミック層を備えたセラミック多層基板、すなわち、表１の試料番号１〜４のセラミック多層基板（図１に示す構造を有するセラミック多層基板 ）を作製した。なお、セラミック基板は、原料として、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を、ＢａＯ：３３ｗｔ％、ＳｉＯ2：５３ｗｔ％、Ａｌ2Ｏ3：１４ｗｔ％の割合で含むものを用いて作製した。
また、比較例として、被覆セラミック層を構成するセラミックと、セラミック基板を構成するセラミックにおけるＳｉＯ2およびＢａＯの含有率が同一である、表１の試料番号５のセラミック多層基板を作製した。 [Characteristic evaluation]
In order to investigate the ceramic constituting the ceramic substrate, the relationship between the SiO 2 content and the BaO content in the ceramic constituting the coated ceramic layer, and the reliability relationship of the obtained ceramic multilayer substrate, the ceramic constituting the coated ceramic layer The content of SiO 2 in the glass is high in the range of 2 to 15 wt% as compared with the ceramic constituting the ceramic substrate, and the content of BaO is 2 to 2 compared with the ceramic constituting the ceramic substrate. A ceramic multilayer substrate having a low coated ceramic layer in the range of 15 wt%, that is, a ceramic multilayer substrate of Sample Nos. 1 to 4 in Table 1 (ceramic multilayer substrate having the structure shown in FIG. 1) was produced. The ceramic substrate was prepared using, as raw materials, BaO, SiO 2 , and Al 2 O 3 in a ratio of BaO: 33 wt%, SiO 2 : 53 wt%, and Al 2 O 3 : 14 wt%.
As a comparative example, a ceramic multilayer substrate of Sample No. 5 in Table 1 in which the ceramics constituting the coated ceramic layer and the ceramics constituting the ceramic substrate had the same content of SiO 2 and BaO was prepared.

そして、得られたセラミック多層基板を、１つの実装基板上に、リフローはんだ付けにより１２個ずつ実装し、同じ方法でさらに４つの実装基板上にセラミック多層基板を１２個ずつ実装した。すなわち、表１の試料番号１〜５の各セラミック多層基板のそれぞれを６０個、５つの実装基板に実装して、落下試験用の実装基板を作製した。   Then, 12 ceramic multilayer substrates obtained were mounted on one mounting substrate by reflow soldering, and 12 ceramic multilayer substrates were further mounted on four mounting substrates by the same method. That is, 60 ceramic multilayer substrates of sample numbers 1 to 5 in Table 1 were each mounted on five mounting substrates to produce mounting substrates for drop tests.

そして、セラミック多層基板が実装された実装基板を、１．５ｍ、１．８ｍ、２．０ｍの高さから落下させる落下試験を実施した。
そして、落下時に、実装基板から、セラミック多層基板が１つでも外れたものを不良と判定し、その個数をカウントした。
表１に、落下試験の結果を併せて示す。 And the drop test which drops the mounting board | substrate with which the ceramic multilayer substrate was mounted from the height of 1.5m, 1.8m, and 2.0m was implemented.
Then, at the time of dropping, even one ceramic multilayer substrate that was detached from the mounting substrate was determined to be defective, and the number was counted.
Table 1 also shows the results of the drop test.

Figure 2012186269
Figure 2012186269

なお、表１の「被覆セラミック層中ＳｉＯ2含有率−セラミック基板中ＳｉＯ2含有率」は、被覆セラミック層を構成するセラミック中のＳｉＯ2の含有率（ｗｔ％）の値から、セラミック基板を構成するセラミック中のＳｉＯ2含有率（ｗｔ％）の値を差し引いた値である。 Incidentally, in Table 1, "coated ceramic layer SiO 2 content - the ceramic substrate SiO 2 content" from the value of SiO 2 content in the ceramic constituting the covering ceramic layer (wt%), a ceramic substrate This is a value obtained by subtracting the value of the SiO 2 content (wt%) in the ceramic to be formed.

また、表１の「被覆セラミック層中ＢａＯ含有率−セラミック基板中ＢａＯ含有率」は、被覆セラミック層を構成するセラミック中のＢａＯの含有率（ｗｔ％）の値から、セラミック基板を構成するセラミック中のＢａＯの含有率（ｗｔ％）の値を差し引いた値である。
また、表１の落下試験不良発生数は、試料番号１〜５の各試料６０個当たりに発生した、不良個数を示している。 In Table 1, “BaO content in the coated ceramic layer−BaO content in the ceramic substrate” is the value of the BaO content (wt%) in the ceramic constituting the coated ceramic layer. It is a value obtained by subtracting the value of the content (wt%) of BaO in the inside.
Moreover, the drop test defect occurrence number of Table 1 has shown the defect number which generate | occur | produced per 60 samples of each sample number 1-5.

表１より、被覆セラミック層を構成するセラミックと、セラミック基板を構成するセラミックとにおいて、ＳｉＯ2およびＢａＯの含有率が同一である、試料番号５のセラミック多層基板の場合、落下試験における不良の発生率が高いことが確認された。 From Table 1, in the case of the ceramic multilayer substrate of sample number 5 in which the ceramics constituting the coated ceramic layer and the ceramics constituting the ceramic substrate have the same SiO 2 and BaO content, occurrence of defects in the drop test The rate was confirmed to be high.

これに対し、被覆セラミック層を構成するセラミックとして、セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が２〜１５ｗｔ％の範囲で高く、ＢａＯの含有率が２〜１５ｗｔ％の範囲で低い、本発明の実施例にかかる試料番号１〜４のセラミック多層基板の場合、落下試験における不良の発生率が低下することが確認された。また、上述の範囲においては、ＳｉＯ2の含有率が高くなり、ＢａＯの含有率が低くなるほど、落下試験における不良の発生率が低くなることが確認された。
また、被覆セラミック層を構成するセラミックとして、セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が５〜１５ｗｔ％の範囲で高く、ＢａＯの含有率が５〜１５ｗｔ％の範囲で低い、試料番号２〜４のセラミック多層基板の場合、落下試験における不良の発生率がより確実に低下することが確認された。 On the other hand, as the ceramic constituting the coated ceramic layer, the SiO 2 content is higher in the range of 2 to 15 wt% and the BaO content is in the range of 2 to 15 wt% compared to the ceramic constituting the ceramic substrate. In the case of the ceramic multilayer substrates of Sample Nos. 1 to 4 according to the examples of the present invention, it was confirmed that the incidence of defects in the drop test was lowered. Moreover, in the above-mentioned range, it was confirmed that the incidence rate of defects in the drop test decreases as the SiO 2 content increases and the BaO content decreases.
Further, as the ceramic constituting the coated ceramic layer, as compared to the ceramic constituting the ceramic substrate, high range content of SiO 2 is 5 to 15 wt%, BaO of low content in the range of 5 to 15 wt% In the case of the ceramic multilayer substrates of Sample Nos. 2 to 4, it was confirmed that the incidence of defects in the drop test was more reliably reduced.

また、表１には示していないが、被覆セラミック層を構成するセラミックのＳｉＯ2の含有率がセラミック基板を構成するセラミックのそれよりも１５ｗｔ％以上高くなると、被覆セラミック層がガラスリッチになり、表面電極に均一にめっき膜が形成されなくなる傾向が認められた。 Although not shown in Table 1, when the SiO 2 content of the ceramic constituting the coated ceramic layer is 15 wt% or more higher than that of the ceramic constituting the ceramic substrate, the coated ceramic layer becomes glass-rich, There was a tendency that the plating film was not uniformly formed on the surface electrode.

また、被覆セラミック層を構成するセラミックのＢａＯの含有率がセラミック基板を構成するセラミックのそれよりも１５ｗｔ％以上低くなると、被覆セラミック層が焼結しにくくなる傾向があることが確認された。   Further, it was confirmed that when the content of BaO in the ceramic constituting the coated ceramic layer is 15 wt% or more lower than that of the ceramic constituting the ceramic substrate, the coated ceramic layer tends to be difficult to sinter.

以上の結果から、本発明においては、被覆セラミック層を構成するセラミックが、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とし、かつ、セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が高く、ＢａＯの含有率が低いセラミックであることが望ましく、さらには、被覆セラミック層を構成するセラミックが、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とし、かつ、セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が５〜１５ｗｔ％高く、ＢａＯの含有率が５〜１５ｗｔ％低いセラミックを用いることが望ましい。 These results, in the present invention, the ceramic constituting the covering ceramic layer, BaO, and SiO 2, and Al 2 O 3 as a main component, and, as compared to the ceramic constituting the ceramic substrate, the SiO 2 A ceramic having a high content and a low content of BaO is desirable. Furthermore, the ceramic constituting the coated ceramic layer is mainly composed of BaO, SiO 2 , and Al 2 O 3 , and a ceramic substrate is used. It is desirable to use a ceramic having a SiO 2 content of 5 to 15 wt% higher and a BaO content of 5 to 15 wt% lower than the constituent ceramic.

なお、上記実施例では、表面電極２の周縁部２ａが被覆セラミック層３により被覆され、かつ、表面電極２の露出部２ｂと被覆セラミック層３の表面とが面一で、表面電極３が配設された面全体が平坦な構造を有するセラミック多層基板２０を例にとって説明したが、図５に示すような構造を有するセラミック多層基板２０ａとすることも可能である。   In the above embodiment, the peripheral edge 2a of the surface electrode 2 is covered with the coated ceramic layer 3, the exposed portion 2b of the surface electrode 2 and the surface of the coated ceramic layer 3 are flush, and the surface electrode 3 is arranged. The ceramic multilayer substrate 20 having a flat structure on the entire provided surface has been described as an example, but a ceramic multilayer substrate 20a having a structure as shown in FIG. 5 may be used.

すなわち、図５のセラミック多層基板２０ａは、セラミック基板１０の表面に表面電極２が形成されているとともに、表面電極２の周縁部２ａを覆うように、被覆セラミック層３が表面電極２の周縁部２ａからその周囲のセラミック基板１０の表面にわたって形成され、表面電極２はその厚み分だけセラミック基板１０の表面から突出し、さらに、被覆セラミック層３の表面電極２の周縁部２ａを覆う部分は、表面電極２の厚みと被覆セラミック層３の厚みの合計分だけセラミック基板１０の表面から突出した構造を有している。   That is, in the ceramic multilayer substrate 20a of FIG. 5, the surface electrode 2 is formed on the surface of the ceramic substrate 10, and the coated ceramic layer 3 is disposed at the peripheral portion of the surface electrode 2 so as to cover the peripheral portion 2a of the surface electrode 2. The surface electrode 2 protrudes from the surface of the ceramic substrate 10 by the thickness thereof, and the portion covering the peripheral edge 2a of the surface electrode 2 of the coated ceramic layer 3 is formed on the surface. It has a structure protruding from the surface of the ceramic substrate 10 by the sum of the thickness of the electrode 2 and the thickness of the coated ceramic layer 3.

なお、このセラミック多層基板２０ａは、例えば、表面電極２を形成するための電極ペーストを塗布し、さらに、被覆セラミック層３を形成するためのセラミックペーストを塗布した後、電極ペーストおよびセラミックペーストが塗布された領域を含む領域を圧着する工程を経ない方法でセラミック多層基板を製造した場合に得られる構成のものである。   The ceramic multilayer substrate 20a is applied with, for example, an electrode paste for forming the surface electrode 2, and after applying a ceramic paste for forming the coated ceramic layer 3, the electrode paste and the ceramic paste are applied. The structure obtained when the ceramic multilayer substrate is manufactured by a method that does not go through the step of pressure-bonding the region including the formed region.

本発明はさらにその他の点においても上記実施例に限定されるものではなく、表面電極の構成材料、具体的な形状、配設個数や配設態様、被覆セラミック層の厚みや配設態様、被覆セラミック層を構成するセラミックの具体的な組成、セラミック基板を構成するセラミック層の積層数や内部導体の配設態様、セラミック基板を構成するセラミックの具体的な組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。   The present invention is not limited to the above-described embodiments in other respects as well, and the constituent material of the surface electrode, the specific shape, the number and arrangement of the arrangement, the thickness and arrangement of the coated ceramic layer, the coating Regarding the specific composition of the ceramic constituting the ceramic layer, the number of laminated ceramic layers constituting the ceramic substrate, the arrangement of internal conductors, the specific composition of the ceramic constituting the ceramic substrate, etc., within the scope of the invention, Various applications and modifications can be added.

１ 内部導体
２ 表面電極
２ａ 表面電極の周縁部
２ｂ 表面電極の中央部（露出部）
３ 被覆セラミック層
１０ セラミック基板
１１ セラミックグリーンシート
１２ 表面電極パターン
１２ａ 表面電極パターンの周縁部
１２ｂ 表面電極パターンの露出部
１３ セラミックペースト層
２０ セラミック多層基板
２０ａ 他の実施例にかかるセラミック多層基板
３１ 支持フィルム
３３ａ 貫通孔 DESCRIPTION OF SYMBOLS 1 Inner conductor 2 Surface electrode 2a The peripheral part of a surface electrode 2b The center part (exposed part) of a surface electrode
DESCRIPTION OF SYMBOLS 3 Covering ceramic layer 10 Ceramic substrate 11 Ceramic green sheet 12 Surface electrode pattern 12a Peripheral part of surface electrode pattern 12b Exposed part of surface electrode pattern 13 Ceramic paste layer 20 Ceramic multilayer substrate 20a Ceramic multilayer substrate according to another embodiment 31 Support film 33a Through hole

Claims (2)

ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とするセラミック基板と、
前記セラミック基板の表面に設けられた表面電極と、
前記表面電極の周縁部を覆う被覆セラミック層であって、ＢａＯ、ＳｉＯ2、およびＡｌ2Ｏ3を主成分とし、かつ、前記セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が高く、ＢａＯの含有率が低いセラミックからなる被覆セラミック層と
を具備することを特徴とするセラミック多層基板。 A ceramic substrate mainly composed of BaO, SiO 2 and Al 2 O 3 ;
A surface electrode provided on the surface of the ceramic substrate;
A coated ceramic layer covering a peripheral portion of the surface electrode, the main component being BaO, SiO 2 , and Al 2 O 3 , and a content ratio of SiO 2 as compared with a ceramic constituting the ceramic substrate A ceramic multilayer substrate comprising: a coated ceramic layer made of a ceramic having a high BaO content. 前記被覆セラミック層を構成するセラミックは、前記セラミック基板を構成するセラミックと比較して、ＳｉＯ2の含有率が５〜１５ｗｔ％高く、ＢａＯの含有率が５〜１５ｗｔ％低いことを特徴とする請求項１記載のセラミック多層基板。 Claims ceramic constituting the coated ceramic layer, as compared with the ceramic constituting the ceramic substrate, the content of SiO 2 is 5 to 15 wt% high, the BaO content ratio is equal to or 5 to 15 wt% low Item 2. The ceramic multilayer substrate according to Item 1.
JP2011047490A 2011-03-04 2011-03-04 Ceramic multilayer substrate Active JP5582069B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011047490A JP5582069B2 (en) 2011-03-04 2011-03-04 Ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011047490A JP5582069B2 (en) 2011-03-04 2011-03-04 Ceramic multilayer substrate

Publications (2)

Publication Number Publication Date
JP2012186269A true JP2012186269A (en) 2012-09-27
JP5582069B2 JP5582069B2 (en) 2014-09-03

Family

ID=47016086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011047490A Active JP5582069B2 (en) 2011-03-04 2011-03-04 Ceramic multilayer substrate

Country Status (1)

Country Link
JP (1) JP5582069B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192547A (en) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing same
WO2017217174A1 (en) * 2016-06-15 2017-12-21 株式会社村田製作所 Ceramic electronic component
JPWO2017199712A1 (en) * 2016-05-16 2019-02-14 株式会社村田製作所 Ceramic electronic components
CN112277493A (en) * 2020-10-28 2021-01-29 中科传感技术(青岛)研究院 Transfer printing method for bottom electrode of multilayer piezoelectric ceramic piece

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101200A (en) * 2001-09-27 2003-04-04 Kyocera Corp Glass ceramic circuit board
WO2007063692A1 (en) * 2005-11-30 2007-06-07 Murata Manufacturing Co., Ltd. Ceramic substrate, electronic device, and process for producing ceramic substrate
JP2008277628A (en) * 2007-05-01 2008-11-13 Murata Mfg Co Ltd Method of manufacturing ceramic substrate, ceramic substrate, and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101200A (en) * 2001-09-27 2003-04-04 Kyocera Corp Glass ceramic circuit board
WO2007063692A1 (en) * 2005-11-30 2007-06-07 Murata Manufacturing Co., Ltd. Ceramic substrate, electronic device, and process for producing ceramic substrate
JP2008277628A (en) * 2007-05-01 2008-11-13 Murata Mfg Co Ltd Method of manufacturing ceramic substrate, ceramic substrate, and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192547A (en) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing same
JPWO2017199712A1 (en) * 2016-05-16 2019-02-14 株式会社村田製作所 Ceramic electronic components
US10729009B2 (en) 2016-05-16 2020-07-28 Murata Manufacturing Co., Ltd. Ceramic electronic component
US11641712B2 (en) 2016-05-16 2023-05-02 Murata Manufacturing Co., Ltd. Ceramic electronic component
US11647581B2 (en) 2016-05-16 2023-05-09 Murata Manufacturing Co., Ltd. Ceramic electronic component
WO2017217174A1 (en) * 2016-06-15 2017-12-21 株式会社村田製作所 Ceramic electronic component
CN112277493A (en) * 2020-10-28 2021-01-29 中科传感技术(青岛)研究院 Transfer printing method for bottom electrode of multilayer piezoelectric ceramic piece

Also Published As

Publication number Publication date
JP5582069B2 (en) 2014-09-03

Similar Documents

Publication Publication Date Title
JP2015037183A (en) Multilayer ceramic electronic component for incorporating board and printed circuit board incorporating multilayer ceramic electronic component
US9370111B2 (en) Ceramic multilayer substrate and method for producing the same
JP5582069B2 (en) Ceramic multilayer substrate
KR100922079B1 (en) Multilayer ceramic substrate
JP7031678B2 (en) Ceramic substrate manufacturing method, ceramic substrate, and module
WO2014054671A1 (en) Conductive paste, and ceramic substrate produced using same
WO2018030192A1 (en) Ceramic electronic component
JP4544896B2 (en) Electronic components
JP2005501795A (en) Method for manufacturing ceramic substrate and ceramic substrate
JP2004179628A (en) Wiring board and its manufacturing method
KR100800509B1 (en) Conductive paste and multi-layer ceramic substrate
JP4900226B2 (en) Multilayer ceramic substrate, manufacturing method thereof, and electronic component
JP4528502B2 (en) Wiring board
JP6309251B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
US20090230596A1 (en) Method of manufacturing multi-layered ceramic substrate
JP5265256B2 (en) Ceramic wiring board
JP2001291959A (en) Manufacturing method for multilayer ceramic substrate and copper conductive paste
JP2007184314A (en) Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate
JP2002084051A (en) Metallized copper composition, low-temperature sintered ceramic wiring board, and method of manufacturing the same
JP6016510B2 (en) Wiring board and method of manufacturing wiring board
JP2012164784A (en) Multilayer ceramic electronic component
JP2008112786A (en) Multilayer ceramic substrate, and manufacturing method thereof
JP6773114B2 (en) Ceramic electronic components
JP2010153554A (en) Ceramic substrate, and method of manufacturing the same
JP5598606B2 (en) Manufacturing method of multilayer ceramic substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5582069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150