JP2012182361A - 電子部品、及びその製造方法 - Google Patents

電子部品、及びその製造方法 Download PDF

Info

Publication number
JP2012182361A
JP2012182361A JP2011045072A JP2011045072A JP2012182361A JP 2012182361 A JP2012182361 A JP 2012182361A JP 2011045072 A JP2011045072 A JP 2011045072A JP 2011045072 A JP2011045072 A JP 2011045072A JP 2012182361 A JP2012182361 A JP 2012182361A
Authority
JP
Japan
Prior art keywords
wiring board
main surface
layer
electronic component
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011045072A
Other languages
English (en)
Other versions
JP5793889B2 (ja
Inventor
Ryohei Kasai
諒平 葛西
Osamu Shimada
修 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011045072A priority Critical patent/JP5793889B2/ja
Publication of JP2012182361A publication Critical patent/JP2012182361A/ja
Application granted granted Critical
Publication of JP5793889B2 publication Critical patent/JP5793889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

【課題】機能部を有する機能性素子が配線基板上に搭載されるとともに、少なくとも配線基板と機能性素子との接合部を保護するための封止層が設けられている電子部品において、封止層の機能部への侵入を防止し、当該機能部が動作できるような空間を、電子部品のサイズを大型化させることなく、また工程数を増大させることなく形成する。
【解決方法】配線基板の導電層における非接続領域を保護するための保護層を、前記配線基板の主面上において、前記配線基板上に搭載した機能性素子と相対向する位置であって、その機能部と相対向する位置を除く領域にまで延在させ、封止層を配線基板と機能性素子との接合部から前記機能性素子の前記機能部にまで延在させることなく、前記配線基板の前記主面と前記機能部との間に空隙を形成するようにして、電子部品を構成する。
【選択図】図1

Description

本発明は、機能部を有する機能性素子が配線基板上に搭載されるとともに、少なくとも配線基板と機能性素子との接合部を保護するための封止層が設けられている電子部品、及びその製造方法に関する。
インクジェットプリンターのヘッド、加速度センサー、圧力センサー、ジャイロスコープ、及び弾性表面波フィルタ装置などのいわゆるMEMS(Micro Electro Mechanical Systems)と呼ばれる機能性素子は、これらを電気的に制御すべく、所定の配線や導電性パッドなどの導電層が形成されてなる配線基板上に、導電性バンプを介し、導電層と電気的に接続するようにしてフリップチップ接続し、上記機能性素子と配線基板とが一体となった電子部品の形態として構成される。
この際、上記電子部品には、主としてフリップチップ接合部を保護し、さらには機能性素子の機能部を保護するために、例えば熱硬化性の樹脂からなる封止層が形成される。しかしながら、封止層が機能性素子の機能部にまで達すると、当該機能部が動作するために必要な空間を確保することができなくなってしまう。このような観点から、封止層が機能性素子の機能部にまで到達することなく、当該機能部が動作するために必要な空間を確保すべく種々の試みがなされている。
例えば、特許文献1では、基板上に機能部が基板の主面と相対向するようにして、弾性表面波フィルタ装置をフリップチップボンディングによって搭載するに際し、基板と弾性表面波フィルタ装置とを電気的及び機械的に接続する導電性バンプの外方においてダム材を設け、このダム材によって封止層が弾性表面波フィルタ装置の機能部にまで達するのを防止し、当該機能部が駆動するために必要な空間を確保するようにしている。
しかしながら、この方法では、ダム材を形成するという工程が付加されるために電子部品を完成させるために必要な工程数が増大し、歩留まり低下の原因となっていた。さらに、ダム材のような付加的な部材を別途設けるため、電子部品のサイズが大型化してしまい、用途が限られてしまうという問題があった。
特開2003−142523号
本発明は、機能部を有する機能性素子が配線基板上に搭載されるとともに、少なくとも配線基板と機能性素子との接合部を保護するための封止層が設けられている電子部品において、封止層の機能部への侵入を防止し、当該機能部が動作できるような空間を、電子部品のサイズを大型化させることなく、また工程数を増大させることなく形成することを目的とする。
上記目的を達成すべく、本発明は、
少なくとも主面上に導電層が形成されてなる配線基板と、
前記配線基板の前記導電層における非接続領域を保護するための保護層と、
機能部が前記配線基板の前記主面と相対向し、前記配線基板の前記主面上において、前記機能部の外方に設けられた導電性部材を介し、前記配線基板の前記導電層の接続領域と電気的に接続されるようにして搭載された機能性素子と、
少なくとも前記配線基板と前記機能性素子との接合部を保護するための封止層とを具え、
前記保護層を、前記配線基板の前記主面上において、前記機能性素子と相対向する位置であって、前記機能部と相対向する位置を除く領域にまで延在させ、前記配線基板の前記主面と前記機能部との間に空隙を形成するようにしたことを特徴とする、電子部品に関する。
また、本発明は、
少なくとも主面上に導電層が形成されてなる配線基板と、前記配線基板の前記導電層における非接続領域を保護するための保護層と、機能部が前記配線基板の前記主面と相対向し、前記配線基板の前記主面上において、前記機能部の外方に設けられた導電性部材を介し、前記配線基板の前記導電層の接続領域と電気的に接続されるようにして搭載された機能性素子と、少なくとも前記配線基板と前記機能性素子との接合部を保護するための封止層とを具えた電子部品の製造方法であって、
前記封止層による封止工程前に、前記保護層を、前記配線基板の前記主面上において、前記機能性素子と相対向する位置であって、前記機能部と相対向する位置を除く領域にまで延在させるようにして形成する保護層形成工程を設けることを特徴とする、電子部品の製造方法に関する。
本発明によれば、少なくとも主面上に導電層が形成されてなる配線基板と、前記配線基板の前記導電層における非接続領域を保護するための保護層と、機能部が前記配線基板の前記主面と相対向し、前記配線基板の前記主面上において、前記機能部の外方に設けられた導電性部材を介し、前記配線基板の前記導電層の接続領域と電気的に接続されるようにして搭載された機能性素子と、少なくとも前記配線基板と前記機能性素子との接合部を保護するための封止層とを具えた電子部品において、封止層を形成する封止工程前に、上記保護層を形成する際に、その保護層を、上述のように導電層の非接続領域のみでなく、配線基板の主面上において、機能性素子と相対向する位置であって、その機能部と相対向する位置を除く領域にまで延在させるようにして形成するようにしている。
一般に、配線基板の主面は、上記導電層を形成する際に、当該導電性との密着性を向上させるために粗化処理を施す。したがって、配線基板の表面粗さは比較的大きく、配線基板の主面の濡れ性は低い状態になっている。一方、保護層は、上述のような粗化処理がなされることはないので、表面粗さは比較的小さく、その表面の濡れ性は高い状態になっている。
また、封止層は一般に樹脂から構成されているので、濡れ性の高い保護層の表面には比較的短時間で樹脂が広がって封止層を形成するのに対し、濡れ性の低い配線基板の表面には樹脂が広がりにくく、封止層を形成するのに長時間を要する。
したがって、本発明者らは、このような配線基板の主面及び保護層の表面の濡れ性に基づく上述の特性に着目し、封止層を形成すべき配線基板と機能性素子との接合部には保護層を積極的に形成し、その高い濡れ性に基づいて封止層を構成する樹脂の当該接合部への流入を促進し、目的とする封止層を積極的に形成する一方、封止層を形成すべきでない、配線基板の主面と機能性素子の機能部との対向部には保護層を形成しないことにより、上記樹脂の、前記対向部への流入を抑制し、当該対向部における封止層の形成を抑制するようにしている。
この結果、配線基板の主面と機能性素子の機能部との間に空隙を形成することができるようになり、封止層による当該機能部の動作の不良を抑制することができるようになる。
なお、本発明においては、ダム材等の付加的な部材を別途設ける必要がないので、ダム材を形成するという工程が付加されることによる、電子部品完成のために必要な工程数の増大を抑制することができ、歩留まり低下を抑制することができる。さらに、電子部品のサイズが大型化してしまい、用途が限られてしまうという問題も回避することができる。
本発明の一態様において、上述した封止工程前であって、上記保護層の形成前又は後において、配線基板の主面上の、空隙に位置する部分に撥水層を形成することができる。この場合、たとえ封止層を構成する樹脂が、配線基板と機能性素子の機能部との対向部に流入してきた場合においても、当該対向部には撥水層が存在するので前記樹脂は撥水層によってはじかれて当該層上に残存することができない。
したがって、配線基板の主面と機能性素子の機能部との間に空隙をより確実に形成することができるようになり、封止層による当該機能部の動作の不良をより確実に抑制することができるようになる。
以上、本発明によれば、機能部を有する機能性素子が配線基板上に搭載されるとともに、少なくとも配線基板と機能性素子との接合部を保護するための封止層が設けられている電子部品において、封止層の機能部への侵入を防止し、当該機能部が動作できるような空間を、電子部品のサイズを大型化させることなく、また工程数を増大させることなく形成することができる。
第1の実施形態における電子部品の概略構成を示す断面図である。 図1に示す電子部品の機能性素子を拡大して示す斜視図である。 図2に示す機能性素子の動作状態を説明するための図である。 同じく、図2に示す機能性素子の動作状態を説明するための図である。 第1の実施形態の電子部品の製造方法を概略的に説明するための断面図である。 同じく、本実施形態の電子部品の製造方法を概略的に説明するための断面図である。 第2の実施形態における電子部品の概略構成を示す断面図である。
以下、本発明の具体的特徴について、発明を実施するための形態に基づいて説明する。
(第1の実施形態)
図1は、本実施形態における電子部品の概略構成を示す断面図であり、図2は、図1に示す電子部品の機能性素子を拡大して示す斜視図であり、図3及び図4は、図2に示す機能性素子の動作状態を説明するための図である。また、図5及び図6は、本実施形態の電子部品の製造方法を概略的に説明するための断面図である。
なお、本実施形態では、機能性素子として加速度センサーの場合について説明している。
図1に示すように、本実施形態の電子部品10は、配線基板11と、配線基板11の主面11A上に形成された保護層12とを有している。この保護層12は、主として、配線基板11の主面11A上に形成された、図示しない導電層の非接続領域を保護するためのものである。
また、配線基板11上には、機能部13Aの外方に設けられた導電性バンプ15を介して、配線基板11の主面11A上に形成された金属パッド(導電層)と電気的及び機械的に接続されるようにして加速度センサー(機能性素子)13が搭載されている。なお、加速度センサー13は、その機能部13Aと配線基板11の主面11Aとが互いに対向するようにして搭載されている。導電性バンプ15は、例えば金バンプやはんだなどから構成することができる。
さらに、配線基板11と加速度センサー13との接合部、すなわち導電性バンプ15の周囲には、当該接合部を保護するための封止層14が形成されている。
本実施形態においては、図1から明らかなように、保護層12を、上述のように導電層の非接続領域のみでなく、配線基板11の主面11A上において、加速度センサー13と相対向する位置であって、その機能部13Aと相対向する位置を除く領域にまで延在させるようにして形成するようにしている。
一般に、配線基板11の主面11Aは、上記導電層を形成する際に、当該導電性との密着性を向上させるために粗化処理を施す。したがって、配線基板11の表面粗さは比較的大きく、配線基板11の主面11Aの濡れ性は低い状態になっている。一方、保護層12は、上述のような粗化処理がなされることはないので、表面粗さは比較的小さく、その表面の濡れ性は高い状態になっている。
また、封止層14は一般に樹脂から構成されているので、濡れ性の高い保護層12の表面には比較的短時間で樹脂が広がって封止層14を形成するのに対し、濡れ性の低い配線基板11の主面11Aには樹脂が広がりにくく、封止層14を形成するのに長時間を要する。
したがって、本実施形態では、このような配線基板の主面及び保護層の表面の濡れ性に起因した上述の特性に基づいて、封止層14を形成すべき配線基板11と加速度センサー13との接合部、すなわち導電性バンプ15の周囲には保護層12を延在させることによって積極的に形成し、その高い濡れ性に基づいて封止層14を構成する樹脂の当該接合部への流入を促進し、目的とする封止層14を積極的に形成している。
一方、封止層14を形成すべきでない、配線基板11の主面11Aと加速度センサー13の機能部13Aとの対向部には保護層12を形成しないことにより、上記樹脂の、前記対向部への流入を抑制し、当該対向部における封止層14の形成を抑制するようにしている。
この結果、配線基板11の主面11Aと加速度センサー13の機能部13Aとの間に空隙Sを形成することができるようになり、封止層14による機能部13Aの動作の不良を抑制することができるようになる。
なお、本実施形態においては、ダム材等の付加的な部材を別途設ける必要がないので、ダム材を形成するという工程が付加されることによる、電子部品完成のために必要な工程数の増大を抑制することができ、歩留まり低下を抑制することができる。さらに、電子部品のサイズが大型化してしまい、用途が限られてしまうという問題も回避することができる。
保護層12を構成する材料は、上述した目的を達成することができれば特に限定されないが、上述したように、保護層12は、一次的には配線基板11の主面11A上に形成された導電層を保護するためのものであるので、このような導電層の保護材として汎用されるソルダーレジストとすることが好ましい。
ソルダーレジストとしては、例えば、NQD−ノボラックレジスト(ナフトキノンジアジド−ノボラックレジスト)、一体型NQD−ノボラックレジスト、疎水性一体型NQD−ノボラックレジスト、及びポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等の他、現在市販されているものから適宜選択して用いることができる。
また、保護層12は、上述したソルダーレジストに限定されるものではなく、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂及びエポキシ樹脂などの熱硬化性樹脂から構成してもよい。
但し、上述のようにソルダーレジストを用いた場合は、例えばフォトリソグラフィの技術によって保護層12を形成することができるため、微細なパターニングを行うことができ、これによって電子部品の小型化及び微細化の要求を満足することができない。一方、熱硬化性樹脂を用いた場合は、メタルマスク等を介してパターニングを行うため、さほど微細なパターニングを行うことができず、電子部品の小型化及び微細化の要求を満足することができない。
また、ソルダーレジストを用いた場合は、保護層12の形成に対して、配線基板11に対するほぼ確立した作製手法を用いることができるため、保護層12の形成を正確かつ容易に行うことができ、上述したような、封止層14を形成すべき配線基板11と加速度センサー13との接合部、すなわち導電性バンプ15の周囲において保護層12を正確かつ容易に延在させて形成することができる。
なお、保護層12の厚さは、例えば10μm〜20μmの範囲とすることができる。10μm未満であると、保護層として機能しないばかりでなく、膜として充分な厚さでないので、均一な層を形成せず、表面粗さが高くなっている場合があるからである。また、20μmを超えても、最早保護層としての機能の向上を図ることはできず、さらに層の均一性向上をも図ることができない。
配線基板11は必要に応じて任意の構成とすることができ、半導体あるいはガラス基板上に上述した導電層のみを形成したような構成とすることもできるし、樹脂基板上に上述した導電層を形成することに加えて、樹脂基板内部に少なくとも1つの導電層を形成してなる多層配線基板とすることもできる。
次に、図2〜図4を参照して、本実施形態における機能性素子である加速度センサー13について簡単に説明する。
図2に示すように、加速度センサー13は、枠部131と、この枠部131の各辺の略中央部から対向する辺の略中央部にまで延在し、互いに直交する2本の梁からなる梁部132とを有している。また、梁部132の、2本の梁が交わる部分には平面部133が形成され、この平面部133には、この平面部133が略中心に位置するようにして4つの錘134−1〜134−4が取り付けられている。加速度センサー13においては、枠部131、梁部132、平面部133及び錘134−1〜134−4が機能部13Aを構成する。
なお、加速度センサー13、すなわち枠部131、梁部132、平面部133及び錘134−1〜134−4は、シリコンなどの半導体から構成されている。また、梁部132上には図示しないピエゾ素子が設けられている。
加速度センサー13に対して加速度が負荷されていない場合は、図3に示すように、錘134−1〜134−4のいずれもが振動しないので、梁部132において歪は生じない。一方、加速度センサー13に対して加速度が負荷されると、図4に示すように、錘134−1〜134−4が振動するようになるので、梁部132において歪が生じ、この歪を図示しないピエゾ素子が電気信号に変換して外部回路等に送信し、送信された電気信号を解析することによって加速度を検知できるようになる。
なお、錘134−1〜134−4の振動は平面内に限定されるものではなく、紙面に垂直な方向へも生じるので、これに起因して生じる梁部132の歪も平面内に限定されるものではなく、前記同様に紙面に垂直な方向へも生じるものである。
次に、図5及び図6を参照して、本実施形態の電子部品10の製造方法について概略的に説明する。
最初に、図5に示すように、配線基板11の主面11A上に、図示しない導電層の非接続領域を保護するとともに、配線基板11の主面11A上において、加速度センサー13と相対向する位置であって、その機能部13Aと相対向する位置を除く領域にまで延在させるようにして保護層12を形成する。なお、保護層12には、導電性バンプ15を配置するための開口部12Aを形成する。
次いで、図6に示すように、加速度センサー13を、導電性バンプ15を介して配線基板11に対して加熱下押圧し、配線基板11の図示しない導電層(金属パッド)に対して電気的及び機械的に接続する。
その後、樹脂を保護層12上であって導電性バンプ15の近傍に塗布し、封止層14を形成する。なお、上述したように、濡れ性の高い保護層12の表面には比較的短時間で樹脂が広がって封止層14を形成するのに対し、濡れ性の低い配線基板11の主面11Aには樹脂が広がりにくく、封止層14を形成するのに長時間を要する。したがって、塗布後比較的早い時間内に樹脂を硬化させることによって、図1に示すような、配線基板11の主面11Aと加速度センサー13の機能部13Aとの間に空隙Sが形成されてなる電子部品10を得ることができる。
(第2の実施形態)
図7は、本実施形態における電子部品の概略構成を示す断面図である。なお、図1等に示す電子部品と同一あるいは類似の構成要素に関しては、同一の参照数字を用いている。なお、本実施形態においても、機能性素子が加速度センサーの場合について説明する。
図7に示すように、本実施形態の電子部品20は、配線基板11と、配線基板11の主面11A上に形成された保護層12とを有している。第1の実施形態同様、保護層12は、主として、配線基板11の主面11A上に形成された、図示しない導電層の非接続領域を保護するためのものである。
また、配線基板11上には、機能部13Aの外方に設けられた導電性バンプ15を介して、配線基板11の主面11A上に形成された金属パッド(導電層)と電気的及び機械的に接続されるようにして加速度センサー(機能性素子)13が搭載されている。なお、加速度センサー13は、その機能部13Aと配線基板11の主面11Aとが互いに対向するようにして搭載されている。導電性バンプ15は、例えば金バンプやはんだなどから構成することができる。
さらに、配線基板11と加速度センサー13との接合部、すなわち導電性バンプ15の周囲には、当該接合部を保護するための封止層14が形成されている。
本実施形態においても、図7から明らかなように、保護層12を、上述のように導電層の非接続領域のみでなく、配線基板11の主面11A上において、加速度センサー13と相対向する位置であって、その機能部13Aと相対向する位置を除く領域にまで延在させるようにして形成するようにしている。
したがって、本実施形態でも、封止層14を配線基板11と加速度センサー13との接合部、すなわち導電性バンプ15の周囲に積極的に形成することができ、封止層14を形成すべきでない、配線基板11の主面11Aと加速度センサー13の機能部13Aとの対向部には封止層14の形成を抑制するようにしている。
この結果、配線基板11の主面11Aと加速度センサー13の機能部13Aとの間に空隙Sを形成することができるようになり、封止層14による機能部13Aの動作の不良を抑制することができるようになる。
また、図7に示すように、配線基板11の主面11A上の、加速度センサー13と対向する領域、すなわち空隙S内において撥水層22を形成するようにしている。したがって、たとえ封止層14を構成する樹脂が、配線基板11と加速度センサー13の機能部13Aとの対向部に流入してきた場合においても、当該対向部には撥水層22が存在するので流入してきた樹脂は撥水層22によってはじかれて当該層上に残存することができない。
したがって、配線基板11の主面11Aと加速度センサー13の機能部13Aとの間に空隙Sをより確実に形成することができるようになり、封止層14による当該機能部の動作の不良をより確実に抑制することができるようになる。
なお、撥水層22は、例えばフッ素系コーティング剤及びシリコーン系コーティング剤から構成することができる。これらの材料は、撥水剤として長期に亘って実用され、高い実績を有するとともに、入手が容易であることから、高い撥水性を有する撥水層22を安価に形成することができる。形成方法は、コーティング剤の粘度等に応じて、フォトリソグラフィやメタルマスクを用いた印刷法あるいはスプレー法などを用いることができる。
また、撥水層22の厚さは、例えば5μm〜20μmとすることができる。5μm未満では撥水性を充分に発現できない場合があり、20μmを超えても最早撥水性の向上には寄与せず、材料損失のみが増大する場合がある。
なお、本実施形態においても、ダム材等の付加的な部材を別途設ける必要がないので、ダム材を形成するという工程が付加されることによる、電子部品完成のために必要な工程数の増大を抑制することができ、歩留まり低下を抑制することができる。さらに、電子部品のサイズが大型化してしまい、用途が限られてしまうという問題も回避することができる。
なお、保護層12を構成する材料、及びその他の特徴は、第1の実施形態と同じであるので、説明を省略する。
また、撥水層22の形成は、第1の実施形態と同様に、封止層14の形成前に行う。但し、図5に示すように、保護層12を形成した後に形成してもよいし、保護層12を形成する前に形成し、その後保護層12を形成するようにしてもよい。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、上記具体例では、機能性素子として加速度センサーの場合について説明したが、配線基板の主面と機能性素子の機能部との間に空隙を形成することができ、封止層による機能部の動作の不良を抑制することができれば、機能性素子はどのような種類のものであってもよい。例えば、インクジェットプリンターのヘッド、加速度センサー、圧力センサー、ジャイロスコープ、及び弾性表面波フィルタ装置などのいわゆるMEMSとすることもできる。
10、20 電子部品
11 配線基板
12 保護層
13 加速度センサー(機能性素子)
14 封止層
15 導電性バンプ
22 撥水層

Claims (6)

  1. 少なくとも主面上に導電層が形成されてなる配線基板と、
    前記配線基板の前記導電層における非接続領域を保護するための保護層と、
    機能部が前記配線基板の前記主面と相対向し、前記配線基板の前記主面上において、前記機能部の外方に設けられた導電性部材を介し、前記配線基板の前記導電層の接続領域と電気的に接続されるようにして搭載された機能性素子と、
    少なくとも前記配線基板と前記機能性素子との接合部を保護するための封止層とを具え、
    前記保護層を、前記配線基板の前記主面上において、前記機能性素子と相対向する位置であって、前記機能部と相対向する位置を除く領域にまで延在させ、前記配線基板の前記主面と前記機能部との間に空隙を形成するようにしたことを特徴とする、電子部品。
  2. 前記保護層はソルダーレジストであることを特徴とする、請求項1に記載の電子部品。
  3. 前記配線基板の前記主面上の、前記空隙に位置する部分に形成された撥水層を具えることを特徴とする、請求項1又は2に記載の電子部品。
  4. 前記撥水層はフッ素系コーティング剤及びシリコーン系コーティング剤の少なくとも一方からなることを特徴とする、請求項3に記載の電子部品。
  5. 少なくとも主面上に導電層が形成されてなる配線基板と、前記配線基板の前記導電層における非接続領域を保護するための保護層と、機能部が前記配線基板の前記主面と相対向し、前記配線基板の前記主面上において、前記機能部の外方に設けられた導電性部材を介し、前記配線基板の前記導電層の接続領域と電気的に接続されるようにして搭載された機能性素子と、少なくとも前記配線基板と前記機能性素子との接合部を保護するための封止層とを具えた電子部品の製造方法であって、
    前記封止層による封止工程前に、前記保護層を、前記配線基板の前記主面上において、前記機能性素子と相対向する位置であって、前記機能部と相対向する位置を除く領域にまで延在させるようにして形成する保護層形成工程を設けることを特徴とする、電子部品の製造方法。
  6. 前記封止工程前であって、前記保護層形成工程の前又は後において、前記配線基板の前記主面上の、前記空隙に位置する部分に撥水層を形成する撥水層形成工程を設けることを特徴とする、請求項5に記載の電子部品の製造方法。
JP2011045072A 2011-03-02 2011-03-02 電子部品、及びその製造方法 Active JP5793889B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045072A JP5793889B2 (ja) 2011-03-02 2011-03-02 電子部品、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045072A JP5793889B2 (ja) 2011-03-02 2011-03-02 電子部品、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012182361A true JP2012182361A (ja) 2012-09-20
JP5793889B2 JP5793889B2 (ja) 2015-10-14

Family

ID=47013300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045072A Active JP5793889B2 (ja) 2011-03-02 2011-03-02 電子部品、及びその製造方法

Country Status (1)

Country Link
JP (1) JP5793889B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178163A1 (ja) * 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器
JP2016181627A (ja) * 2015-03-24 2016-10-13 アルプス電気株式会社 電子部品および電子部品の製造方法
JP2017044492A (ja) * 2015-08-24 2017-03-02 京セラ株式会社 センサおよび接合構造体
CN108988818A (zh) * 2017-05-30 2018-12-11 三星电机株式会社 声波谐振器及用于制造声波谐振器的方法
CN108988812A (zh) * 2017-05-30 2018-12-11 三星电机株式会社 声波谐振器及用于制造声波谐振器的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064821A (ja) * 2003-08-11 2005-03-10 Sony Chem Corp 表面弾性波素子の実装構造
JP2007104458A (ja) * 2005-10-06 2007-04-19 Ube Ind Ltd 薄膜圧電共振子デバイスおよびその製造方法
JP2008041857A (ja) * 2006-08-04 2008-02-21 Dainippon Printing Co Ltd 配線基板、デバイス装置及びその製造方法
JP2008226876A (ja) * 2007-03-08 2008-09-25 Olympus Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064821A (ja) * 2003-08-11 2005-03-10 Sony Chem Corp 表面弾性波素子の実装構造
JP2007104458A (ja) * 2005-10-06 2007-04-19 Ube Ind Ltd 薄膜圧電共振子デバイスおよびその製造方法
JP2008041857A (ja) * 2006-08-04 2008-02-21 Dainippon Printing Co Ltd 配線基板、デバイス装置及びその製造方法
JP2008226876A (ja) * 2007-03-08 2008-09-25 Olympus Corp 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178163A1 (ja) * 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器
CN105247331A (zh) * 2013-05-01 2016-01-13 索尼公司 传感器装置和电子设备
JPWO2014178163A1 (ja) * 2013-05-01 2017-02-23 ソニー株式会社 センサデバイス及び電子機器
US9666787B2 (en) 2013-05-01 2017-05-30 Sony Corporation Sensor device and electronic apparatus
JP2016181627A (ja) * 2015-03-24 2016-10-13 アルプス電気株式会社 電子部品および電子部品の製造方法
JP2017044492A (ja) * 2015-08-24 2017-03-02 京セラ株式会社 センサおよび接合構造体
CN108988818A (zh) * 2017-05-30 2018-12-11 三星电机株式会社 声波谐振器及用于制造声波谐振器的方法
CN108988812A (zh) * 2017-05-30 2018-12-11 三星电机株式会社 声波谐振器及用于制造声波谐振器的方法
CN108988812B (zh) * 2017-05-30 2022-06-07 三星电机株式会社 声波谐振器及用于制造声波谐振器的方法
CN108988818B (zh) * 2017-05-30 2022-06-07 三星电机株式会社 声波谐振器及用于制造声波谐振器的方法
US11418168B2 (en) 2017-05-30 2022-08-16 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method for manufacturing the same

Also Published As

Publication number Publication date
JP5793889B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
JP5675653B2 (ja) センサモジュールとその製造方法
JP5793889B2 (ja) 電子部品、及びその製造方法
US9666787B2 (en) Sensor device and electronic apparatus
JP2013243340A (ja) 電子部品、実装部材、電子機器およびこれらの製造方法
JP6683255B2 (ja) 弾性波装置及び電子部品
JP2019165209A (ja) 電子デバイス
US7845229B2 (en) Acceleration sensor
JP2008226876A (ja) 半導体装置
WO2010113384A1 (ja) 半導体装置とその製造方法
US8166815B2 (en) Angular velocity sensor element
JP5472557B1 (ja) 複合電子部品及びそれを備える電子装置
JP2006237406A (ja) 樹脂封止型電子部品装置
JP2012182274A (ja) モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器
JP5793890B2 (ja) 電子部品、及びその製造方法
CN110902642A (zh) Mems封装件及制造其的方法
JP3693057B2 (ja) 半導体装置の製造方法
US20200072607A1 (en) Sensor device and electronic apparatus
JP6355013B2 (ja) 中空部を有する実装構造体およびその製造方法
JP2013012720A (ja) 電子装置
JP2006237324A (ja) 半導体装置及びその製造方法
US20220240383A1 (en) Three-dimensional circuits with flexible interconnects
JP2010186770A (ja) センサ装置
JP2010232582A (ja) 撮像素子パッケージ及び撮像装置
JP2012182683A (ja) 半導体装置及びその製造方法
CN117242567A (zh) 气密封装元件以及元件模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150727

R150 Certificate of patent or registration of utility model

Ref document number: 5793889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150