JP2012181225A - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2012181225A JP2012181225A JP2011042008A JP2011042008A JP2012181225A JP 2012181225 A JP2012181225 A JP 2012181225A JP 2011042008 A JP2011042008 A JP 2011042008A JP 2011042008 A JP2011042008 A JP 2011042008A JP 2012181225 A JP2012181225 A JP 2012181225A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- electrode
- liquid crystal
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示領域の縁端部付近でのドメインとともに、シミの発生を抑える。
【解決手段】表示領域および当該表示領域を囲む遮光領域のそれぞれに対応して、互いが隣り合うように複数の画素が設けられる。表示領域の表示画素１１０ａに対応して画素電極１１８ａが設けられ、遮光領域のダミー画素１１０ｂに対応して画素電極１１８ｂが設けられる。第１周辺電極５１は、画素電極１１８を囲むように設けられ、第２周辺電極５２は、第１周辺電極５１を囲むように設けられる。画素電極１１８ａに対し、表示画像に応じた電圧を印加し、画素電極１１８ｂのうち、画素電極１１８ａに隣り合うものには、当該画素電極１１８ａと同じ電圧を印加し、第１周辺電極５１に対し、ノーマリーブラックモードにおいて白色電圧を印加し、第２周辺電極に対しコモン電極と同じ電圧を印加する。
【選択図】図４
【解決手段】表示領域および当該表示領域を囲む遮光領域のそれぞれに対応して、互いが隣り合うように複数の画素が設けられる。表示領域の表示画素１１０ａに対応して画素電極１１８ａが設けられ、遮光領域のダミー画素１１０ｂに対応して画素電極１１８ｂが設けられる。第１周辺電極５１は、画素電極１１８を囲むように設けられ、第２周辺電極５２は、第１周辺電極５１を囲むように設けられる。画素電極１１８ａに対し、表示画像に応じた電圧を印加し、画素電極１１８ｂのうち、画素電極１１８ａに隣り合うものには、当該画素電極１１８ａと同じ電圧を印加し、第１周辺電極５１に対し、ノーマリーブラックモードにおいて白色電圧を印加し、第２周辺電極に対しコモン電極と同じ電圧を印加する。
【選択図】図４
Description
本発明は、表示領域の縁端部で発生しやすい表示品位の低下を抑える技術に関する。
電気光学装置、例えば液晶パネルは、一対の素子基板と対向基板とが一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が挟持された構成となっている。素子基板において、対向基板に対向する面には画素電極が画素毎にマトリクス状に配列する一方、対向基板において、素子基板に対向する面には、コモン電極が、すべての画素電極に対向するように設けられている。
このように画素がマトリクス状に配列する液晶パネルでは、表示に寄与する画素が配列する表示領域の光学特性を均一化するために、当該表示領域を囲む周辺領域に、表示に寄与しないダミー画素を設けて、表示領域の縁端部において段差などの物理的な条件が急激に変化しないようにする技術が提案されている（特許文献１参照）。
一方、液晶に含まれるイオン性の不純物が表示品位を低下させる点が指摘されている（特許文献２参照）。
このように画素がマトリクス状に配列する液晶パネルでは、表示に寄与する画素が配列する表示領域の光学特性を均一化するために、当該表示領域を囲む周辺領域に、表示に寄与しないダミー画素を設けて、表示領域の縁端部において段差などの物理的な条件が急激に変化しないようにする技術が提案されている（特許文献１参照）。
一方、液晶に含まれるイオン性の不純物が表示品位を低下させる点が指摘されている（特許文献２参照）。
しかしながら、上記技術においても、表示領域の縁端部付近、すなわち表示領域の内側と外側との境界で光が漏れてくるような現象が依然として発生する、という問題のほかに、イオン性の不純物に起因するとみられる表示品位の低下が目立ち始めた。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部付近での光漏れや、不純物に起因する表示品位の低下を抑えることが可能な技術を提供することにある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部付近での光漏れや、不純物に起因する表示品位の低下を抑えることが可能な技術を提供することにある。
上記目的を達成するために、本発明に係る電気光学装置にあっては、素子基板と、前記素子基板に対向して配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持される液晶と、前記表示領域および当該表示領域を囲む遮光領域のそれぞれに対応し、互いが隣り合うように設けられた複数の画素と、駆動回路と、を備え、前記素子基板は、表示領域の画素に対応して設けられる第１画素電極と、前記遮光領域の画素に対応して設けられる第２画素電極と、前記第２画素電極を囲む第１電極と、前記第１電極を囲む第２電極と、を有し、前記対向基板は、所定の電圧が印加されるコモン電極を有し、前記駆動回路は、前記第１画素電極に対し、表示画像に応じた電圧を印加し、前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、当該第１画素電極と同じ電圧を印加し、前記第１電極に対し、白色電圧および黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加し、前記第２電極に対し、所定範囲の電圧を印加することを特徴とする。
本発明によれば、表示領域の縁端部付近での光漏れや、不純物に起因する表示品位の低下を抑えることが可能になる。
本発明によれば、表示領域の縁端部付近での光漏れや、不純物に起因する表示品位の低下を抑えることが可能になる。
本発明において、前記駆動回路は、前記第２画素電極のうち、前記第１画素電極に隣り合わない画素電極に対し、前記白色電圧および前記黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加する構成が好ましい。この構成によれば、実効値が高い方の電圧の印加によって、不純物を周辺領域の外側に向けて移動させることができる。
前記白色電圧および黒色電圧は、相対透過率が１０％以下および９０％以上となるような電圧であることが好ましい。
ここで、第１周辺電極には、実効値が高い方の電圧を、ＴＦＴのようなスイッチング素子を介して印加する必要がないので、プッシュダウンを考慮しなくて良い。このため、前記駆動回路は、前記第１電極に印加する電圧を、前記所定の電圧を基準に振幅させる構成が好ましい。
同様に、第２電極でも、実効値が低い方の電圧を、スイッチング素子を介して印加する必要がないので、プッシュダウンを考慮しなくて良い。このため、前記駆動回路は、前記コモン電極に印加される電圧を前記第２電極に印加する構成にすれば、電圧を新規に生成する必要がなくなる。なお、第２電極は、平面視したときに枠状であって、当該枠の幅は、前記画素の１乃至５個分であれば十分である。
一方、前記液晶は、ノーマリーブラックモードである構成が好ましい。ノーマリーブラックモードであれば、黒色近傍電圧として、コモン電極に印加される所定の電圧、または、それに近い電圧を用いることができる。
前記白色電圧および黒色電圧は、相対透過率が１０％以下および９０％以上となるような電圧であることが好ましい。
ここで、第１周辺電極には、実効値が高い方の電圧を、ＴＦＴのようなスイッチング素子を介して印加する必要がないので、プッシュダウンを考慮しなくて良い。このため、前記駆動回路は、前記第１電極に印加する電圧を、前記所定の電圧を基準に振幅させる構成が好ましい。
同様に、第２電極でも、実効値が低い方の電圧を、スイッチング素子を介して印加する必要がないので、プッシュダウンを考慮しなくて良い。このため、前記駆動回路は、前記コモン電極に印加される電圧を前記第２電極に印加する構成にすれば、電圧を新規に生成する必要がなくなる。なお、第２電極は、平面視したときに枠状であって、当該枠の幅は、前記画素の１乃至５個分であれば十分である。
一方、前記液晶は、ノーマリーブラックモードである構成が好ましい。ノーマリーブラックモードであれば、黒色近傍電圧として、コモン電極に印加される所定の電圧、または、それに近い電圧を用いることができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
以下、本発明の実施形態について図面を参照して説明する。
この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
図１は、実施形態に係る電気光学装置の全体的な構成を示すブロック図である。
この図に示されるように、電気光学装置１は、制御回路２、メモリー３、Ｄ／Ａ変換回路４および液晶パネル１００を含んだ構成となっている。
このうち、液晶パネル１００には、４８０行プラス６行の計４８６行の走査線１１２が図において行（Ｘ）方向に沿って設けられる一方、６４０列プラス６列の計６４６列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素１１０は、４８６行の走査線１１２と６４６列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦４８６行×横６４６列でマトリクス状に配列することになる。
この図に示されるように、電気光学装置１は、制御回路２、メモリー３、Ｄ／Ａ変換回路４および液晶パネル１００を含んだ構成となっている。
このうち、液晶パネル１００には、４８０行プラス６行の計４８６行の走査線１１２が図において行（Ｘ）方向に沿って設けられる一方、６４０列プラス６列の計６４６列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素１１０は、４８６行の走査線１１２と６４６列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦４８６行×横６４６列でマトリクス状に配列することになる。
画素１１０のマトリクス配列の詳細については後述するが、外側３周分の画素１１０は、表示に寄与しないダミー画素である。ただし、ダミー画素は、表示に寄与する表示画素と比較して、電気的な構成についてみれば特別な相違はない。表示画素およびダミー画素については、特に必要がない限り、区別しないことにする。
また、本実施形態にあっては、走査線１１２および画素１１０の行を区別するために、図１において上から順に、ａ行、ｂ行、ｃ行、１行、２行、…、４８０行、ｄ行、ｅ行、ｆ行と呼ぶことにし、同様にデータ線１１４および画素１１０の列を区別するために、図１において左から順に、ａ列、ｂ列、ｃ列、１列、２列、…、６４０列、ｄ列、ｅ列、ｆ列と呼ぶことにする。
また、本実施形態にあっては、走査線１１２および画素１１０の行を区別するために、図１において上から順に、ａ行、ｂ行、ｃ行、１行、２行、…、４８０行、ｄ行、ｅ行、ｆ行と呼ぶことにし、同様にデータ線１１４および画素１１０の列を区別するために、図１において左から順に、ａ列、ｂ列、ｃ列、１列、２列、…、６４０列、ｄ列、ｅ列、ｆ列と呼ぶことにする。
液晶パネル１００には、マトリクス状に画素１１０が配列する領域の周辺を囲むように枠状の第１周辺電極５１（本発明の「第１電極」に対応する）が設けられる。さらに、この第１周辺電極５１を囲むように枠状の第２周辺電極５２（本発明の「第２電極」に対応する）が設けられている。
液晶パネル１００は、画素１１０が配列する領域の周辺に走査線駆動回路１３０、データ線駆動回路１４０および周辺電極駆動回路１５０が形成された周辺回路内蔵型となっている。このうち、走査線駆動回路１３０は、制御回路２から供給される制御信号にしたがって走査信号Ｇa、Ｇb、Ｇc、Ｇ1、Ｇ2、…、Ｇ480、Ｇd、Ｇe、Ｇfを、それぞれの行に対応して出力するものである。詳細には、走査線駆動回路１３０は、走査線１１２を順番に選択するとともに、選択した走査線への走査信号をＨレベル（ＶH）の選択電圧とし、それ以外の走査線への走査信号をＬレベル（ＶL）の非選択電圧とする。
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、データ線１１４毎に対応したＴＦＴ（Thin Film Transistor：薄膜トランジスター）１４４とを含む。
このうち、サンプリング信号出力回路１４２は、制御回路２の制御にしたがってサンプリング信号Ｓa、Ｓb、Ｓc、Ｓ1、Ｓ2、…、Ｓ640、Ｓd、Ｓe、Ｓfを、それぞれの列に対応して出力するものである。詳細には、サンプリング信号出力回路１４２は、走査線１１２が選択される期間にわたって順次排他的にＨレベルとなるサンプリング信号Ｓa、Ｓb、Ｓc、Ｓ1、Ｓ2、…、Ｓ640、Ｓd、Ｓe、Ｓfを出力する。
各列に設けられるＴＦＴ１４４は、そのソース電極が信号線１４６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。
このうち、サンプリング信号出力回路１４２は、制御回路２の制御にしたがってサンプリング信号Ｓa、Ｓb、Ｓc、Ｓ1、Ｓ2、…、Ｓ640、Ｓd、Ｓe、Ｓfを、それぞれの列に対応して出力するものである。詳細には、サンプリング信号出力回路１４２は、走査線１１２が選択される期間にわたって順次排他的にＨレベルとなるサンプリング信号Ｓa、Ｓb、Ｓc、Ｓ1、Ｓ2、…、Ｓ640、Ｓd、Ｓe、Ｓfを出力する。
各列に設けられるＴＦＴ１４４は、そのソース電極が信号線１４６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。
周辺電極駆動回路１５０は、制御回路２の制御にしたがって第１周辺電極５１に白レベルの信号Ｖwtを供給し、第２周辺電極５２には、黒レベルの信号Ｖbkを供給する。
なお、ここでは、周辺電極駆動回路１５０について、液晶パネル１００の側に内蔵する構成にしたが、第１周辺電極５１および第２周辺電極５２を駆動する際の負荷が大きいと考えられるので、液晶パネル１００の外部に設ける構成としても良い。
なお、ここでは、周辺電極駆動回路１５０について、液晶パネル１００の側に内蔵する構成にしたが、第１周辺電極５１および第２周辺電極５２を駆動する際の負荷が大きいと考えられるので、液晶パネル１００の外部に設ける構成としても良い。
電気光学装置１には、映像データＤaが、図示省略した上位装置から垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｃlkに同期して供給される。この映像データＤaは、例えば８ビットのデジタルデータであり、表示画素の濃淡（階調値）を最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
メモリー３は、格納および読出が並列的に実行可能なデュアルポート型のＤＲＡＭ（Dynamic Random Access Memory）であり、縦４８６行×横６４６列で配列する画素１１０に対応した記憶領域を有する。メモリー３において、表示画素に対応する記憶領域には、制御回路２による指示にしたがって、それぞれ表示画素に対応した映像データＤaが格納される。一方、メモリー３において、ダミー画素に対応する記憶領域には、詳細には後述するが、次のようなデータが格納される。すなわち、ダミー画素のうち、表示画素に隣り合うダミー画素に対応する記憶領域には、当該表示画素に格納された階調値がコピーされ、それ以外のダミー画素に対応する記憶領域には、階調値「２５５」がプリセットされている。
なお、映像データＤaが格納されてから、所定の期間（１フレーム以内の期間）経過した後、液晶パネル１００における書込走査に応じて映像データＤbとして読み出される構成となっている。
メモリー３は、格納および読出が並列的に実行可能なデュアルポート型のＤＲＡＭ（Dynamic Random Access Memory）であり、縦４８６行×横６４６列で配列する画素１１０に対応した記憶領域を有する。メモリー３において、表示画素に対応する記憶領域には、制御回路２による指示にしたがって、それぞれ表示画素に対応した映像データＤaが格納される。一方、メモリー３において、ダミー画素に対応する記憶領域には、詳細には後述するが、次のようなデータが格納される。すなわち、ダミー画素のうち、表示画素に隣り合うダミー画素に対応する記憶領域には、当該表示画素に格納された階調値がコピーされ、それ以外のダミー画素に対応する記憶領域には、階調値「２５５」がプリセットされている。
なお、映像データＤaが格納されてから、所定の期間（１フレーム以内の期間）経過した後、液晶パネル１００における書込走査に応じて映像データＤbとして読み出される構成となっている。
Ｄ／Ａ変換回路４は、読み出された映像データＤbを、極性指示信号Ｐolによって指定された極性のデータ信号Ｖidに変換するものである。詳細には、Ｄ／Ａ変換回路４は、正極性が指示されていれば電圧Ｖcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Ｖcを基準として低位側電圧に変換し、データ信号Ｖidとして信号線１４６に出力する。
なお、電圧Ｖcは、データ信号の振幅中心電位であり、画素１１０への書込極性の基準であって、電源電圧ＶH、ＶLのほぼ中間電圧である（後述する図８、図９参照）。換言すれば、本実施形態では、データ信号の極性については、電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。また、後述する液晶素子の保持電圧については、画素電極とコモン電極との電位差を意味する。他の電圧については、特に示さない限り、電圧ＶL（＝Ｇnd）を基準とする。
データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。
なお、電圧Ｖcは、データ信号の振幅中心電位であり、画素１１０への書込極性の基準であって、電源電圧ＶH、ＶLのほぼ中間電圧である（後述する図８、図９参照）。換言すれば、本実施形態では、データ信号の極性については、電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。また、後述する液晶素子の保持電圧については、画素電極とコモン電極との電位差を意味する。他の電圧については、特に示さない限り、電圧ＶL（＝Ｇnd）を基準とする。
データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。
図２（ａ）は、液晶パネル１００の構造を示す斜視図であり、図２（ｂ）は、図２（ａ）におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８や、第１周辺電極５１、第２周辺電極５２などが形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保ちつつ互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に例えばＶＡ（Vertical Alignment）型の液晶１０５を挟持した構造になっている。
これらの図に示されるように、液晶パネル１００は、画素電極１１８や、第１周辺電極５１、第２周辺電極５２などが形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保ちつつ互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に例えばＶＡ（Vertical Alignment）型の液晶１０５を挟持した構造になっている。
素子基板１０１および対向基板１０２には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板１０１にあっては、図２（ａ）においてＹ方向のサイズが対向基板１０２よりも長いが、奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域においてＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、各種信号などが供給される。
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８、第１周辺電極５１、第２周辺電極５２が、例えばＩＴＯ（Indium Tin Oxide）などの透明性を有する導電性金属から形成されている。このうち、画素電極１１８は矩形状に、第１周辺電極５１および第２周辺電極５２は上述したように枠状に、それぞれパターニングされている。
なお、走査線駆動回路１３０およびデータ線駆動回路１４０は、図１においては、それぞれ第１周辺電極５１および第２周辺電極５２の外側に配置するように図示したが、これは、電気的な構成を説明するための措置である。実際には、走査線駆動回路１３０およびデータ線駆動回路１４０については、素子基板１０１を断面視したときに、第１周辺電極５１および第２周辺電極５２の下層側（対向基板１０２とは反対側）に形成される。
一方、対向基板１０２において、素子基板１０１と対向する面に設けられたコモン電極１０８は、ＩＴＯなどの透明性を有するベタ状の導電性金属である。
なお、走査線駆動回路１３０およびデータ線駆動回路１４０は、図１においては、それぞれ第１周辺電極５１および第２周辺電極５２の外側に配置するように図示したが、これは、電気的な構成を説明するための措置である。実際には、走査線駆動回路１３０およびデータ線駆動回路１４０については、素子基板１０１を断面視したときに、第１周辺電極５１および第２周辺電極５２の下層側（対向基板１０２とは反対側）に形成される。
一方、対向基板１０２において、素子基板１０１と対向する面に設けられたコモン電極１０８は、ＩＴＯなどの透明性を有するベタ状の導電性金属である。
対向基板１０２には、詳細については後述するようにブラックマトリクス９４が設けられる。また、シール材９０は、対向基板１０２の内縁に沿って額縁状に形成されるが、液晶１０５を注入するために、その一部が開口している。このため、液晶１０５の注入後に、その開口部分が封止材９２によって封止されている。
なお、素子基板１０１の対向面および対向基板１０２の対向面には、配向膜がそれぞれ設けられるが、図２（ｂ）では省略している。
なお、素子基板１０１の対向面および対向基板１０２の対向面には、配向膜がそれぞれ設けられるが、図２（ｂ）では省略している。
図３（ａ）は、画素１１０の等価回路を示す図である。この図に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶素子１２０と補助容量１２５とを含む。各画素１１０については、上述したように表示に寄与するものであるか否かに拘わらず、電気的にみれば、互いに同一構成である。
ある行と、ある列とに着目したときに、当該着目行および当該着目列に対応する画素１１０については、ＴＦＴ１１６のゲート電極が着目行の走査線１１２に接続される一方、そのソース電極が着目列のデータ線１１４に接続され、そのドレイン電極が画素電極１１８と補助容量１２５の一端をなす電極６２に接続されている。
コモン電極１０８は、すべての画素１１０にわたって共通であり、本実施形態では電圧ＬＣcomに保たれている。
ある行と、ある列とに着目したときに、当該着目行および当該着目列に対応する画素１１０については、ＴＦＴ１１６のゲート電極が着目行の走査線１１２に接続される一方、そのソース電極が着目列のデータ線１１４に接続され、そのドレイン電極が画素電極１１８と補助容量１２５の一端をなす電極６２に接続されている。
コモン電極１０８は、すべての画素１１０にわたって共通であり、本実施形態では電圧ＬＣcomに保たれている。
上述したように、液晶パネル１００は、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した構造である。このため、液晶素子１２０は、素子基板１０１の対向面に形成された画素電極１１８と対向基板１０２の対向面に形成されたコモン電極１０８とで誘電体たる液晶１０５を挟持した構成になる。本実施形態では、液晶１０５がＶＡ型としている関係上、電圧無印加状態で黒色となるノーマリーブラックモードに設定される。
また、補助容量１２５の他端は容量電極１１５であり、電圧ＬＣcomが印加された容量配線７２に各画素１１０にわたって共通接続されている。このため、補助容量１２５は、画素１１０毎に液晶素子１２０に対して並列に接続されている。
また、補助容量１２５の他端は容量電極１１５であり、電圧ＬＣcomが印加された容量配線７２に各画素１１０にわたって共通接続されている。このため、補助容量１２５は、画素１１０毎に液晶素子１２０に対して並列に接続されている。
一方、第１周辺電極５１および第２周辺電極５２の各々についても、それぞれコモン電極１０８とで液晶１０５を挟持した構成になる。このため、図３（ｂ）に示されるように、第１周辺電極５１とコモン電極１０８とで液晶１０５を挟持したことによって、液晶素子１２１が構成され、第２周辺電極５２とコモン電極１０８とで液晶１０５を挟持したことによって、液晶素子１２２が構成される。
図４は、本実施形態における画素等の配列を説明するための平面図である。この図において四角枠で簡易的に示されているものが画素であり、上述したように縦４８６行×横６８６列でマトリクス状に配列している。
このうち、ａ〜ｆ行を除いた１〜４８０行と、ａ〜ｆ列を除いた１〜６４０列との交差に対応するものが、表示に寄与する表示画素１１０ａである。一方、ａ〜ｆ行と、ａ〜ｆ列との交差に対応するものが、表示に寄与しないダミー画素１１０ｂである。
なお、画素を区別するときに、表示画素１１０ａの画素電極（第１画素電極）については符号を１１８ａと表記し、ダミー画素１１０ｂの画素電極（第２画素電極）については符号を１１８ｂと表記することにする。
また、図において、枠状の仮想線２００は、表示画素１１０ａが配列する表示領域と、ダミー画素１１０ｂなどが配列する周辺領域（後述するブラックマトリクス９４により遮光されており、本発明の「遮光領域」に対応する）とを便宜的に区画するためのものである。
このうち、ａ〜ｆ行を除いた１〜４８０行と、ａ〜ｆ列を除いた１〜６４０列との交差に対応するものが、表示に寄与する表示画素１１０ａである。一方、ａ〜ｆ行と、ａ〜ｆ列との交差に対応するものが、表示に寄与しないダミー画素１１０ｂである。
なお、画素を区別するときに、表示画素１１０ａの画素電極（第１画素電極）については符号を１１８ａと表記し、ダミー画素１１０ｂの画素電極（第２画素電極）については符号を１１８ｂと表記することにする。
また、図において、枠状の仮想線２００は、表示画素１１０ａが配列する表示領域と、ダミー画素１１０ｂなどが配列する周辺領域（後述するブラックマトリクス９４により遮光されており、本発明の「遮光領域」に対応する）とを便宜的に区画するためのものである。
図５は、基板面を平面視したときに、対向基板１０２においてブラックマトリクス（遮光部）９４が形成される領域を示す図である。
この図に示されるようにブラックマトリクス９４は、仮想線２００の内側の表示領域にあっては、画素同士の隙間を遮光するように格子状に設けられる。一方、ブラックマトリクス９４は、仮想線２００の外側の周辺領域にあっては全面にわたって設けられる。
この図に示されるようにブラックマトリクス９４は、仮想線２００の内側の表示領域にあっては、画素同士の隙間を遮光するように格子状に設けられる。一方、ブラックマトリクス９４は、仮想線２００の外側の周辺領域にあっては全面にわたって設けられる。
図４および図５については、画素の位置関係を説明するために簡易的に示している。液晶パネル１００を平面視したときに、各領域については、図６に示されるとおりである。なお、図６は、各領域を説明するために、対向基板１０２の側からみたときの素子基板１０１を示す平面図であるが、図２（ａ）で示したシール材９０の開口部分および封止材９２については簡略化のために省略している。
図６において、Ａは、表示画素１１０ａが配列する表示領域である。Ｂは、周辺領域のうち、ダミー画素１１０ｂが配列する領域である。周辺領域のうち、Ｃは、第１周辺電極５１が形成される領域であり、Ｄは、第２周辺電極５２が形成される領域である。
図６において、Ａは、表示画素１１０ａが配列する表示領域である。Ｂは、周辺領域のうち、ダミー画素１１０ｂが配列する領域である。周辺領域のうち、Ｃは、第１周辺電極５１が形成される領域であり、Ｄは、第２周辺電極５２が形成される領域である。
領域Ｄの外側においては、四角枠状にシール材９０が形成される。シール材９０の四隅に位置する導通点９１は、複数の端子１０７の少なくとも１つに、図示省略した配線を介して接続されている。この導通点９１には、銀ペーストなどの導電材が充填されて、対向基板１０２に設けられたコモン電極１０８との導通が図られている。
また、図６では省略しているが、走査線駆動回路１３０およびデータ線駆動回路１４０は、領域Ｃおよび領域Ｄにおいて、第１周辺電極５１および第２周辺電極５２の下層側に形成されている。これによって、走査線駆動回路１３０およびデータ線駆動回路１４０は、ＩＴＯ膜によって覆われることになるので、スイッチング動作の影響が容量カップリングによって表示領域Ａ側に伝播しないようなっている。
なお、実際には、ブラックマトリクス９４が形成されているので、対向基板１０２の側からみても、領域Ｂ、Ｃ、Ｄを区別することはできない。
また、図６では省略しているが、走査線駆動回路１３０およびデータ線駆動回路１４０は、領域Ｃおよび領域Ｄにおいて、第１周辺電極５１および第２周辺電極５２の下層側に形成されている。これによって、走査線駆動回路１３０およびデータ線駆動回路１４０は、ＩＴＯ膜によって覆われることになるので、スイッチング動作の影響が容量カップリングによって表示領域Ａ側に伝播しないようなっている。
なお、実際には、ブラックマトリクス９４が形成されているので、対向基板１０２の側からみても、領域Ｂ、Ｃ、Ｄを区別することはできない。
このような構成において、走査線駆動回路１３０が、ある走査線１１２への走査信号をＨレベルにすると、当該走査線１１２にゲート電極が接続されたＴＦＴ１１６がオン状態になって、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１４０が、階調値に応じた電圧のデータ信号をデータ線１１４に供給すると、当該データ信号は、オン状態になったＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフ状態になるが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
走査線駆動回路１３０は、ａ、ｂ、ｃ、１、２、…、４８０、ｄ、ｅ、ｆ行の順番で走査線１１２を選択する一方、データ線駆動回路１４０が、選択された走査線１１２に位置する１行分の画素１１０に、階調値に応じた電圧のデータ信号を、データ線１１４を介して供給する、という動作が１フレーム（１垂直走査期間）毎に繰り返される。
これによって、すべての液晶素子１２０には、表示に必要な電圧が保持される。液晶素子１２０では、画素電極１１８およびコモン電極１０８で保持された電圧、すなわち、両電極で生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。
走査線駆動回路１３０は、ａ、ｂ、ｃ、１、２、…、４８０、ｄ、ｅ、ｆ行の順番で走査線１１２を選択する一方、データ線駆動回路１４０が、選択された走査線１１２に位置する１行分の画素１１０に、階調値に応じた電圧のデータ信号を、データ線１１４を介して供給する、という動作が１フレーム（１垂直走査期間）毎に繰り返される。
これによって、すべての液晶素子１２０には、表示に必要な電圧が保持される。液晶素子１２０では、画素電極１１８およびコモン電極１０８で保持された電圧、すなわち、両電極で生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。
図２（ｂ）において対向基板１０２の側から入射した光は、コモン電極１０８、液晶１０５、画素電極１１８という経路を辿って、素子基板１０１の側に出射する。このときに液晶素子１２０に入射する光量に対して出射する光量の比率、すなわち透過率は、液晶素子１２０に印加・保持された電圧が高くなるにつれて、大きくなる。このように液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、実際には、表示領域において１〜４８０行と１〜４８０列との交差に対応する液晶素子１２０が、表示する画像の最小単位である画素として機能することになる。
次に、本実施形態の目的・効果を説明するために、前段階として、ダミー画素１１０ｂをどのように駆動すべきか、また、そのような駆動において、なぜ第１周辺電極５１および第２周辺電極５２を設けたのか、という点を説明する。
まず、ダミー画素１１０ｂをどのように駆動すべきかについて検討する。
ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、ダミー画素１１０ｂの液晶素子において透過率が変化しても表示領域Ａに表示される画像に何ら影響を与えないはずである。しかし、実際には基板法線方向に対し斜め方向から入射した光がダミー画素１１０ｂの液晶素子１２０を透過し、表示画像に少なからず影響を与える。このため、斜め方向の光が観察側で視認されるのを防止するためには、すべてのダミー画素１１０ｂを透過率最小の黒色にさせる構成が考えられる。
ただし、この構成では、例えば白画素と黒画素とが隣り合うときなどのように、画素電極同士の電位差が大きくなるとき、当該画素電極同士において、基板面に対し平行方向の横電界が発生する。液晶１０５は、基板面に対して垂直方向の縦電界のみで駆動されるべきであるが、横電界が加わってしまうと、液晶の配向が乱れ（ドメインが発生し）、表示上の不具合となって現れる。近年のように小型化、高精細化が進んで画素電極同士の隙間も狭くなると、横電界の影響は、より顕著に発生する。このように、ダミー画素１１０ｂをすべて黒色にさせる構成では、表示領域の縁端部（外周縁）に位置する表示画素１１０ａが表示画像の関係で例えば白色になったとき、画素電極同士の電位差が大きくなるので、表示画像の縁端部に表示上の不具合が現れ、斜め光による影響以上に、表示品位を低下させてしまう。
まず、ダミー画素１１０ｂをどのように駆動すべきかについて検討する。
ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、ダミー画素１１０ｂの液晶素子において透過率が変化しても表示領域Ａに表示される画像に何ら影響を与えないはずである。しかし、実際には基板法線方向に対し斜め方向から入射した光がダミー画素１１０ｂの液晶素子１２０を透過し、表示画像に少なからず影響を与える。このため、斜め方向の光が観察側で視認されるのを防止するためには、すべてのダミー画素１１０ｂを透過率最小の黒色にさせる構成が考えられる。
ただし、この構成では、例えば白画素と黒画素とが隣り合うときなどのように、画素電極同士の電位差が大きくなるとき、当該画素電極同士において、基板面に対し平行方向の横電界が発生する。液晶１０５は、基板面に対して垂直方向の縦電界のみで駆動されるべきであるが、横電界が加わってしまうと、液晶の配向が乱れ（ドメインが発生し）、表示上の不具合となって現れる。近年のように小型化、高精細化が進んで画素電極同士の隙間も狭くなると、横電界の影響は、より顕著に発生する。このように、ダミー画素１１０ｂをすべて黒色にさせる構成では、表示領域の縁端部（外周縁）に位置する表示画素１１０ａが表示画像の関係で例えば白色になったとき、画素電極同士の電位差が大きくなるので、表示画像の縁端部に表示上の不具合が現れ、斜め光による影響以上に、表示品位を低下させてしまう。
一方、すべてのダミー画素１１０ｂを白色にさせる構成では、表示領域の縁端部に位置する表示画素１１０ａが表示画像の関係で黒色になったときに、黒画素と白画素とが隣り合うことに変わりはないので、表示上の不具合が同様に現れるだけでなく、そもそも斜め方向からの入射光を阻止することができない。
そこで、ダミー画素１１０ｂのすべてを、黒色と白色との中間的な灰色にさせる構成が提案された。この構成では、表示領域の縁端部に位置する表示画素１１０ａが白色になっても黒色になっても、横電界の影響を小さくできるとともに、斜め方向からの入射光がダミー画素１１０ｂの液晶素子１２０を透過して視認されてしまうのを、ある程度まで阻止することができるためである。
ここで、ノーマリーブラックモードにおいて、液晶素子１２０の印加電圧と透過率との関係は、図１１に示されるＶ（電圧）−Ｔ（透過率）特性で表される。このとき、液晶素子１２０に保持される電圧実効値が、Ｖ−Ｔ特性において傾き最大のＰ点のＶgrとなるような電圧を、ダミー画素１１０ｂの画素電極１１８に印加すれば良いことになる。なお、図１１では、最低透過率を０％に、最高透過率を１００％に、それぞれ正規化している。
そこで、ダミー画素１１０ｂのすべてを、黒色と白色との中間的な灰色にさせる構成が提案された。この構成では、表示領域の縁端部に位置する表示画素１１０ａが白色になっても黒色になっても、横電界の影響を小さくできるとともに、斜め方向からの入射光がダミー画素１１０ｂの液晶素子１２０を透過して視認されてしまうのを、ある程度まで阻止することができるためである。
ここで、ノーマリーブラックモードにおいて、液晶素子１２０の印加電圧と透過率との関係は、図１１に示されるＶ（電圧）−Ｔ（透過率）特性で表される。このとき、液晶素子１２０に保持される電圧実効値が、Ｖ−Ｔ特性において傾き最大のＰ点のＶgrとなるような電圧を、ダミー画素１１０ｂの画素電極１１８に印加すれば良いことになる。なお、図１１では、最低透過率を０％に、最高透過率を１００％に、それぞれ正規化している。
しかしながら、ダミー画素１１０ｂのすべてを灰色にさせる構成においては、ドメインとは別の原因による表示の不具合が発生した。詳細には、図１２（ａ）に示されるように、ダミー画素１１０ｂのすべてを灰色にさせるとともに、表示領域において、矩形状の白領域と矩形状の黒領域とを縦および横方向のそれぞれにわたって交互に配置させた画像を表示させようとしたときに、図１２（ｂ）に示されるように、当該白領域のうち、一部の白領域の左下隅部分が、本来の白色とは異なる暗い色で染まっているかのような表示の不具合が発生した。
なお、この表示の不具合については、ドメインに起因するものと区別するために、便宜的に「シミ」と呼ぶことにする。また、ダミー画素１１０ｂは、ブラックマトリクス９４で遮光されているために実際には視認されることはないが、図１２（ａ）および図１２（ｂ）では説明便宜のために、ブラックマトリクス９４を除外したときの表示状態を示している。
なお、この表示の不具合については、ドメインに起因するものと区別するために、便宜的に「シミ」と呼ぶことにする。また、ダミー画素１１０ｂは、ブラックマトリクス９４で遮光されているために実際には視認されることはないが、図１２（ａ）および図１２（ｂ）では説明便宜のために、ブラックマトリクス９４を除外したときの表示状態を示している。
さて、シミは、図１２（ｂ）に示されるように、交互に配置する白領域のすべてにおいて発生しているわけではない。そこで、シミが発生する条件を特定するために、白領域に対して、シミの発生部分に近い３つの領域、すなわち左隣に位置する領域、左下に位置する領域、および、下隣に位置する領域について、それぞれ濃度の異なるパターンを表示させて、当該白領域にシミが発生するか否かついて調べた。結果は、図１３（ａ）から図１３（ｄ）までに示されるとおりである。
すなわち、白領域の左下隅部分にシミが発生するのは、次の３パターンである。詳細には、当該白領域に対して、図１３（ａ）に示されるように、左隣領域、左下領域および下隣領域を灰色とした場合、図１３（ｂ）に示されるように、左隣領域および左下領域を灰色とし、下隣領域を黒色とした場合、並びに、図１３（ｃ）に示されるように、左隣領域を黒色とし、左下領域および下隣領域を灰色とした場合、である。これらの３パターンにおいて灰色を黒色に置き換えても、同様にシミが発生する。
これに対し、図１３（ｄ）に示されるように、白領域に対して左隣領域および下隣領域を黒色としても、左下領域が白色であれば、シミが発生しない。
すなわち、白領域の左下隅部分にシミが発生するのは、次の３パターンである。詳細には、当該白領域に対して、図１３（ａ）に示されるように、左隣領域、左下領域および下隣領域を灰色とした場合、図１３（ｂ）に示されるように、左隣領域および左下領域を灰色とし、下隣領域を黒色とした場合、並びに、図１３（ｃ）に示されるように、左隣領域を黒色とし、左下領域および下隣領域を灰色とした場合、である。これらの３パターンにおいて灰色を黒色に置き換えても、同様にシミが発生する。
これに対し、図１３（ｄ）に示されるように、白領域に対して左隣領域および下隣領域を黒色としても、左下領域が白色であれば、シミが発生しない。
ここで、白領域においてシミの発生する左下隅部分は、素子基板１０１における液晶の配向方向に一致する。
一方、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した液晶パネル１００においては、液晶１０５を封入する際に混入した不純物や、液晶１０５を取り囲んでいるシール材９０から溶出したイオン性の不純物が、その後の駆動によって表示領域に凝集することが知られている（上述した特開平４−８６８１２号公報）。
そこで次に、シミの発生原因について、図１４および図１５を参照して、液晶の動きと不純物の移動とに関連付けて考察してみる。
一方、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した液晶パネル１００においては、液晶１０５を封入する際に混入した不純物や、液晶１０５を取り囲んでいるシール材９０から溶出したイオン性の不純物が、その後の駆動によって表示領域に凝集することが知られている（上述した特開平４−８６８１２号公報）。
そこで次に、シミの発生原因について、図１４および図１５を参照して、液晶の動きと不純物の移動とに関連付けて考察してみる。
図１４（ａ）は、画素１１０の配列を素子基板１０１側から平面視した図であり、図１５は、図１４におけるＱａ−Ｑｂ線で破断した断面図であって、白表示の画素に対し配向方向に黒表示の画素が配列したときを示す図である。
本実施形態において液晶パネル１００は、液晶１０５としてＶＡ型を用いてノーマリーブラックモードに設定しているので、黒表示の画素１１０では、画素電極１１８とコモン電極１０８との間で生じる電界の大きさがゼロに近くなる。このため、図１５に示されるように、黒表示の画素では、液晶分子１０５ａの長軸が基板面に対してほぼ垂直方向に配向する。このとき、液晶分子１０５ａには、素子基板１０１側の配向膜９７および対向基板１０２側に設けられた配向膜９８により、基板面の法線を基準にして若干の傾斜角（プレティルト）が与えられている。
なお、配向膜９７、９８によってプレティルトを与えている理由は次の通りである。すなわち、電界がゼロに近い状態から電界が強くなる方向に変化するとき、プレティルトを与えていないと、液晶分子１０５ａが一斉に傾斜しにくくなるが、プレティルトを与えていると、液晶分子１０５ａがプレティルトした状態から基板面の平行方向にむかって一斉に傾斜しやすくなるので、良好な光学応答が期待できるからである。
また、このような配向膜９７、９８は、例えばシリコン酸化物などの無機物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させることで形成可能である。なお、本説明において、液晶の配向方向とは、電界が強くなったときに液晶分子が傾斜する方向を、基板面に投影した状態で示している。
本実施形態において液晶パネル１００は、液晶１０５としてＶＡ型を用いてノーマリーブラックモードに設定しているので、黒表示の画素１１０では、画素電極１１８とコモン電極１０８との間で生じる電界の大きさがゼロに近くなる。このため、図１５に示されるように、黒表示の画素では、液晶分子１０５ａの長軸が基板面に対してほぼ垂直方向に配向する。このとき、液晶分子１０５ａには、素子基板１０１側の配向膜９７および対向基板１０２側に設けられた配向膜９８により、基板面の法線を基準にして若干の傾斜角（プレティルト）が与えられている。
なお、配向膜９７、９８によってプレティルトを与えている理由は次の通りである。すなわち、電界がゼロに近い状態から電界が強くなる方向に変化するとき、プレティルトを与えていないと、液晶分子１０５ａが一斉に傾斜しにくくなるが、プレティルトを与えていると、液晶分子１０５ａがプレティルトした状態から基板面の平行方向にむかって一斉に傾斜しやすくなるので、良好な光学応答が期待できるからである。
また、このような配向膜９７、９８は、例えばシリコン酸化物などの無機物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させることで形成可能である。なお、本説明において、液晶の配向方向とは、電界が強くなったときに液晶分子が傾斜する方向を、基板面に投影した状態で示している。
一方、画素電極１１８とコモン電極１０８との間で生じる電界が強くなるにつれて、液晶分子１０５ａの長軸は、プレティルトした状態から基板面に平行な方向に向かって徐々に傾斜する。そして、白表示の画素１１０では、電界が最大になるので、図１５において実線で示されるように、液晶分子１０５ａの長軸は、基板面の法線に対して最も傾斜した状態になる。
ところで、画素電極１１８への電圧は選択期間に印加され、液晶素子１２０においては、画素電極１１８とコモン電極１０８との間の電位差に応じた電界が生じるが、その後の非選択期間では、ＴＦＴ１１６のオフリークなどによって当該電界は徐々に弱くなる。このため、液晶素子１２０において画素電極１１８とコモン電極１０８との間に生じる電界は、選択期間で大きく変化し、非選択期間で徐々に低下する、という動作の繰り返しになる。
このため、液晶分子１０５ａは、選択期間の電圧印加によって実線で示されるように傾斜するが、非選択期間におけるリークなどによって、破線で示されるように、基板面の垂直方向に戻るように動く。このとき、液晶分子１０５ａが選択期間の電圧印加によって傾斜する速度は、図において回転する矢印の大きさで示されるように、非選択期間における戻りの速度よりも大きい。このため、液晶分子１０５ａは、選択期間の電圧印加によって基板面の平行方向に向かって速い速度で傾斜し、その後、基板面の垂直方向に向かって遅い速度で戻るような揺動を繰り返す、と考えられる。
なお、実際には、電界の強弱に応じて液晶分子が瞬時に応答する訳ではなく、ある程度の時間差をもって揺動していると思われる。
このため、液晶分子１０５ａは、選択期間の電圧印加によって実線で示されるように傾斜するが、非選択期間におけるリークなどによって、破線で示されるように、基板面の垂直方向に戻るように動く。このとき、液晶分子１０５ａが選択期間の電圧印加によって傾斜する速度は、図において回転する矢印の大きさで示されるように、非選択期間における戻りの速度よりも大きい。このため、液晶分子１０５ａは、選択期間の電圧印加によって基板面の平行方向に向かって速い速度で傾斜し、その後、基板面の垂直方向に向かって遅い速度で戻るような揺動を繰り返す、と考えられる。
なお、実際には、電界の強弱に応じて液晶分子が瞬時に応答する訳ではなく、ある程度の時間差をもって揺動していると思われる。
さて、白画素において、配向膜９７、９８（基板同士）の中間に存在する液晶分子は、その重心を中心に揺動するので、不純物を横方向に移動させる力は、図において左方向と右方向とが互いに相殺し合う。このため、不純物を移動させる力は発生しない。
これに対し、配向膜９７、９８との界面付近に存在する液晶分子は、その一端が配向膜のアンカリングによって固定された状態になるので、傾斜に際し、その他端が大きく振られる。このため、観察側の素子基板１０１付近では、ＱａからＱｂに向かう方向、すなわち配向方向に向かう流動が生じて、不純物を図において左方向に移動させる。
なお、対向基板側では逆に、ＱｂからＱａに向かう方向になるので、パネル全体としてみれば、不純物を移動させる力は、相殺し合ってゼロである。
これに対し、配向膜９７、９８との界面付近に存在する液晶分子は、その一端が配向膜のアンカリングによって固定された状態になるので、傾斜に際し、その他端が大きく振られる。このため、観察側の素子基板１０１付近では、ＱａからＱｂに向かう方向、すなわち配向方向に向かう流動が生じて、不純物を図において左方向に移動させる。
なお、対向基板側では逆に、ＱｂからＱａに向かう方向になるので、パネル全体としてみれば、不純物を移動させる力は、相殺し合ってゼロである。
一方、黒画素では、選択期間の電圧印加による電界の大きさはゼロに近いので、液晶分子１０５ａは、基板面の垂直方向に対してプレティルトした状態になり、非選択期間におけるオフリークが生じていても、ほとんど戻らない。このため、黒画素では、図１５に示されるように、液晶分子１０５ａは、ほぼ直立状態を保ったまま、ほとんど揺動しない。
したがって、白画素によって移動させられた不純物は、黒画素によって、その移動が阻止される形となる。ここで、図１４（ｂ）に示されるように、白画素に対して、配向方向の下流側三箇所、すなわち左隣、左下および下隣の画素が黒画素であると、白画素によって移動させられた不純物は、黒画素による液晶分子の直立により行き場を失って、白画素、特に左下隅部分に滞留する。この滞留した不純物が、白画素における透過率を低下させて、シミとして視認される、と考えられる。
図１３（ａ）、図１３（ｂ）および図１３（ｃ）に示されるように、白画素に対して、配向方向の下流側三箇所が黒画素ではなく、灰画素であっても、当該白画素においてシミが発生する。このため、灰画素においても、液晶分子の揺動が小さく、白画素によって移動させられた不純物を阻止する働きを持つ、と考えられる。
したがって、白画素によって移動させられた不純物は、黒画素によって、その移動が阻止される形となる。ここで、図１４（ｂ）に示されるように、白画素に対して、配向方向の下流側三箇所、すなわち左隣、左下および下隣の画素が黒画素であると、白画素によって移動させられた不純物は、黒画素による液晶分子の直立により行き場を失って、白画素、特に左下隅部分に滞留する。この滞留した不純物が、白画素における透過率を低下させて、シミとして視認される、と考えられる。
図１３（ａ）、図１３（ｂ）および図１３（ｃ）に示されるように、白画素に対して、配向方向の下流側三箇所が黒画素ではなく、灰画素であっても、当該白画素においてシミが発生する。このため、灰画素においても、液晶分子の揺動が小さく、白画素によって移動させられた不純物を阻止する働きを持つ、と考えられる。
一方、図１３（ｄ）に示されるように、白領域に対して配向方向の下流側の三箇所のうち、左隣および下隣が黒領域であっても、左下が白領域であれば、シミが発生しない。これは、図１４（ｃ）に示されるように、上流側の白画素によって移動させられた不純物が、下流側の左下の画素に流れて滞留しにくいため、と考えられる。
また、コモン電極１０８に印加する電圧ＬＣcomは、表示画素１１０ａにおけるＴＦＴ１１６のプッシュダウンや光リークを考慮して、液晶１０５に直流成分が印加されないように、交流駆動の振幅中心である電圧Ｖcに対して若干低位となるように設定されている（図９参照）。換言すれば、電圧ＬＣcomは、表示領域Ａを基準にして最適化されている。
一方、ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、ＴＦＴ１１６の光リークの程度が、表示領域Ａとは異なる。このため、表示領域Ａを基準にして最適化された電圧ＬＣcomは、領域Ｂのダミー画素１１０ｂを駆動する際に、液晶１０５に直流成分が印加される要因になっている。このため、イオン性の不純物による影響は、領域Ｂ付近で問題になりやすい。
一方、ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、ＴＦＴ１１６の光リークの程度が、表示領域Ａとは異なる。このため、表示領域Ａを基準にして最適化された電圧ＬＣcomは、領域Ｂのダミー画素１１０ｂを駆動する際に、液晶１０５に直流成分が印加される要因になっている。このため、イオン性の不純物による影響は、領域Ｂ付近で問題になりやすい。
さて、シミが、白画素によって移動させられた不純物が配向方向の下流側三箇所の黒画素または灰画素で堰き止められて滞留することによって発生するのであれば、シミを防ぐためには、ダミー画素１１０ｂのすべてを、不純物を逃がすことができる白画素とすれば良いことになる。ただし、ダミー画素１１０ｂのすべてを白画素とするのは、上述したように横電界によるドメインを発生させてしまうことになる。
なお、ダミー画素１１０ｂのすべてを灰画素としても、二つの表示画素１１０ａと、これらの二つの表示画素１１０ａに対して縦または横方向で隣り合う二つのダミー画素１１０ｂとの２×２画素が、図１３（ａ）、図１３（ｂ）または図１３（ｃ）に示したパターンになったときに、シミが発生してしまう。
そもそも、ダミー画素１１０ｂを、白や灰などの特定の状態に固定してしまうと、表示領域Ａの縁端部（仮想線２００付近）でのドメインを抑えることができない。
なお、ダミー画素１１０ｂのすべてを灰画素としても、二つの表示画素１１０ａと、これらの二つの表示画素１１０ａに対して縦または横方向で隣り合う二つのダミー画素１１０ｂとの２×２画素が、図１３（ａ）、図１３（ｂ）または図１３（ｃ）に示したパターンになったときに、シミが発生してしまう。
そもそも、ダミー画素１１０ｂを、白や灰などの特定の状態に固定してしまうと、表示領域Ａの縁端部（仮想線２００付近）でのドメインを抑えることができない。
そこでまず、本実施形態では、表示領域Ａの縁端部でのドメインを抑えるために、表示画素１１０ａと隣り合うダミー画素１１０ｂの画素電極１１８ｂに対し、当該表示画素１１０ａの画素電極１１８ａに印加される電圧と、同じ電圧を印加させる構成とした。これにより、仮想線２００を挟んで位置する表示画素１１０ａとダミー画素１１０ｂとで、横電界を生じさせないことができる。なお、ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、隣り合う表示画素１１０ａの画素電極１１８ａと同じ電圧が印加されたとしても、その状態が直接視認されることはない。
また、表示画素１１０ａと隣り合うダミー画素１１０ｂの画素電極１１８ｂに対し、当該表示画素１１０ａの画素電極１１８ａに印加される電圧を印加させると、図１３（ａ）、図１３（ｂ）または図１３（ｃ）に示したパターンになるのも回避される。このため、仮想線に隣り合う表示画素１１０ａに不純物が滞留することもない。
また、表示画素１１０ａと隣り合うダミー画素１１０ｂの画素電極１１８ｂに対し、当該表示画素１１０ａの画素電極１１８ａに印加される電圧を印加させると、図１３（ａ）、図１３（ｂ）または図１３（ｃ）に示したパターンになるのも回避される。このため、仮想線に隣り合う表示画素１１０ａに不純物が滞留することもない。
この構成だけであると、表示領域Ａの縁端部におけるドメインの発生を抑えることができ、なおかつ、仮想線２００に隣り合う表示画素１１０ａについてシミの発生を抑えることができるかもしれないが、他の表示画素１１０ａについてのシミの発生を抑えることができないと考えられる。
すなわち、仮想線２００に隣り合う表示画素１１０ａにおいて不純物が滞留しない、ということは、逆にいえば、液晶パネル１００において液晶１０５が挟持された全域にわたって不純物が拡散し続けていることでもあるからである。したがって、表示領域Ａにおいて、図１３（ａ）、図１３（ｂ）または図１３（ｃ）に示したパターンになったときに、その白領域でシミが発生してしまうことになる。
結局、表示領域Ａにおいてシミの発生パターンになっても、シミが発生しないようにするためには、不純物を表示領域Ａの外側に移動させるとともに、移動した不純物が再び表示領域Ａに戻らなくするための措置が必要になる。
すなわち、仮想線２００に隣り合う表示画素１１０ａにおいて不純物が滞留しない、ということは、逆にいえば、液晶パネル１００において液晶１０５が挟持された全域にわたって不純物が拡散し続けていることでもあるからである。したがって、表示領域Ａにおいて、図１３（ａ）、図１３（ｂ）または図１３（ｃ）に示したパターンになったときに、その白領域でシミが発生してしまうことになる。
結局、表示領域Ａにおいてシミの発生パターンになっても、シミが発生しないようにするためには、不純物を表示領域Ａの外側に移動させるとともに、移動した不純物が再び表示領域Ａに戻らなくするための措置が必要になる。
そこでまず、本実施形態では、ダミー画素１１０ｂのうち、表示画素１１０ａと隣り合わないものについては、白画素に駆動する構成にした。これにより、白画素で駆動されたダミー画素１１０ｂは、不純物を配向方向の下流側に、すなわち表示領域Ａの外側に移動させる機能を持つことになる。
ただし、表示画素１１０ａを囲むようにダミー画素１１０ｂを設けた主目的は、上述したように、表示領域の光学特性を均一化するためである。このため、ダミー画素１１０ｂに、不純物を移動させるという機能を持たせることを、今まで想定されていなかった。そもそもダミー画素１１０ｂについては、帰線期間で定められる個数以上を配置できない。
したがって、ダミー画素１１０ｂだけでは、十分な量の不純物を表示領域Ａの外側に移動させることができないと考えられる。
したがって、ダミー画素１１０ｂだけでは、十分な量の不純物を表示領域Ａの外側に移動させることができないと考えられる。
そこで次に、本実施形態では、液晶パネル１００には、マトリクス状にダミー画素１１０ｂが配列する領域の周辺を囲むように第１周辺電極５１を設けるとともに、その第１周辺電極５１によって構成される液晶素子１２１を、白色で駆動することにした。これによって、ダミー画素１１０ｂだけでは不足気味と考えられる不純物の移動機能を補うことが可能になる。
なお、第１周辺電極５１の役割は、このように不純物の移動機能を補うためであるから、第１周辺電極５１を平面視したときの幅Ｗ１（図４参照）については、広くとることが好ましい。ただし、第１周辺電極５１の幅Ｗ１を広くとると、その分、いわゆる額縁のサイズ、換言すれば液晶パネル１００にとって表示に寄与しないデッドスペースの面積が増えることになる。このため、不純物の移動か、額縁を狭くするかを比較考量することによって幅Ｗ１が決定されることになる。
なお、第１周辺電極５１の役割は、このように不純物の移動機能を補うためであるから、第１周辺電極５１を平面視したときの幅Ｗ１（図４参照）については、広くとることが好ましい。ただし、第１周辺電極５１の幅Ｗ１を広くとると、その分、いわゆる額縁のサイズ、換言すれば液晶パネル１００にとって表示に寄与しないデッドスペースの面積が増えることになる。このため、不純物の移動か、額縁を狭くするかを比較考量することによって幅Ｗ１が決定されることになる。
さらに、本実施形態では、第１周辺電極５１を囲むように第２周辺電極５２を設けるとともに、その第２周辺電極５２によって構成される液晶素子１２２を、黒色で駆動することにした。
このように駆動したとき、図１０に示されるように、枠状の第１周辺電極５１のうち、左下隅部分では、第２周辺電極５２との関係でシミの発生パターンと等価になるので、表示画像とは無関係に不純物が滞留する。不純物が第１周辺電極５１の左下隅部分で滞留する、ということは、移動してきた不純物が表示領域Ａに戻らない、ということを意味する。なお、第１周辺電極５１の左下部分に不純物が滞留しても、ブラックマトリクス９４によって遮光されているので、シミとして視認されるわけではない。
このような駆動が、ある程度の時間にわたって継続したとき、表示領域Ａに内在していた不純物は、第１周辺電極５１の左下隅部分に徐々に追いやられて戻らないことになる。このため、表示領域Ａにおいてシミの発生パターンになっても、滞留する不純物が存在しなくなっているので（または減少しているので）、シミの発生を抑えることができる。
このように駆動したとき、図１０に示されるように、枠状の第１周辺電極５１のうち、左下隅部分では、第２周辺電極５２との関係でシミの発生パターンと等価になるので、表示画像とは無関係に不純物が滞留する。不純物が第１周辺電極５１の左下隅部分で滞留する、ということは、移動してきた不純物が表示領域Ａに戻らない、ということを意味する。なお、第１周辺電極５１の左下部分に不純物が滞留しても、ブラックマトリクス９４によって遮光されているので、シミとして視認されるわけではない。
このような駆動が、ある程度の時間にわたって継続したとき、表示領域Ａに内在していた不純物は、第１周辺電極５１の左下隅部分に徐々に追いやられて戻らないことになる。このため、表示領域Ａにおいてシミの発生パターンになっても、滞留する不純物が存在しなくなっているので（または減少しているので）、シミの発生を抑えることができる。
第２周辺電極５２の役割は、第１周辺電極５１のように不純物を移動させるためではなく、単に不純物の移動を阻止する堰になることにある。このため、第２周辺電極５２を平面視したときの幅Ｗ２（図４参照）は、画素サイズで換算したときに、１〜５画素分程度、実測で１０〜５０μｍもあれば十分である。
本実施形態において、表示画素１１０ａおよびダミー画素１１０ｂについては、メモリー３の記憶領域に格納された階調値に応じた状態になる。
このため、表示画素１１０ａと隣り合うダミー画素１１０ｂに対し、当該表示画素１１０ａと同じ電圧のデータ信号を供給するためには、図７に示されるように、当該表示画素１１０ａに対応する記憶領域に格納した階調値を、当該ダミー画素１１０ｂに対応する記憶領域に複写すれば良いことになる。
また、ダミー画素１１０ｂのうち、表示画素１１０ａと隣り合わないものについては、記憶領域に白に相当する階調値「２５５」をそれぞれプリセットすれば良いことになる。
なお、図７は、ダミー画素１１０ｂの配列を示すと同時に、メモリー３にプリセットされる階調値を示すほか、第１周辺電極５１に白電圧が印加され、第２周辺電極５２に黒電圧が印加されることも確認的に示している。
このため、表示画素１１０ａと隣り合うダミー画素１１０ｂに対し、当該表示画素１１０ａと同じ電圧のデータ信号を供給するためには、図７に示されるように、当該表示画素１１０ａに対応する記憶領域に格納した階調値を、当該ダミー画素１１０ｂに対応する記憶領域に複写すれば良いことになる。
また、ダミー画素１１０ｂのうち、表示画素１１０ａと隣り合わないものについては、記憶領域に白に相当する階調値「２５５」をそれぞれプリセットすれば良いことになる。
なお、図７は、ダミー画素１１０ｂの配列を示すと同時に、メモリー３にプリセットされる階調値を示すほか、第１周辺電極５１に白電圧が印加され、第２周辺電極５２に黒電圧が印加されることも確認的に示している。
次に、上述した電気光学装置１の動作について説明する。まず、メモリー３への格納動作について説明する。
映像データＤaは、垂直走査信号Ｖsおよび水平走査信号Ｈsに同期して上位装置から供給される。詳細には、１行１列〜１行６４０列、２行１列〜２行６４０列、３行１列〜３行６４０列、…、４８０行１列〜４８０行６４０列という順番で、ドットクロック信号Ｃlkにしたがって画素毎に供給される。
メモリー３は、図７に示したように縦４８６行×横６４６列で配列する画素１１０に対応した記憶領域を有する。制御回路２は、上位装置から供給された映像データＤaを、メモリー３の記憶領域のうち、表示画素１１０ａに対応する領域に順番に格納させる。
映像データＤaは、垂直走査信号Ｖsおよび水平走査信号Ｈsに同期して上位装置から供給される。詳細には、１行１列〜１行６４０列、２行１列〜２行６４０列、３行１列〜３行６４０列、…、４８０行１列〜４８０行６４０列という順番で、ドットクロック信号Ｃlkにしたがって画素毎に供給される。
メモリー３は、図７に示したように縦４８６行×横６４６列で配列する画素１１０に対応した記憶領域を有する。制御回路２は、上位装置から供給された映像データＤaを、メモリー３の記憶領域のうち、表示画素１１０ａに対応する領域に順番に格納させる。
制御回路２は、あるフレームの映像データＤaを１行１列から４８０行６４０列までの画素に対応してメモリー３に格納すると、次のフレームの映像データＤaが供給されるまでの帰線期間において次のようなコピー処理を実行する。詳細には、制御回路２は、図７に示されるように、仮想線２００に隣り合う、すなわち、表示領域において最外周の表示画素１１０ａに対応する記憶領域から階調値を読み出し、当該表示画素１１０ａに隣り合うダミー画素１１０ｂの記憶領域に複写する。これにより、例えば１行４列の表示画素１１０ａに対応する階調値は、図において上側で隣り合うｂ行４列のダミー画素１１０ｂの記憶領域にコピーされる。
なお、最外周の表示画素１１０ａのうち、四隅に位置する画素は、３つのダミー画素１１０ｂに隣り合うとも言える。このため、本実施形態では、例えば１行６４０列の表示画素に対応する階調値は、図において上側で隣り合うｃ行６４０列、右側で隣り合う１行ｄ列、および 斜め右上のｃ行ｄ列のダミー画素に対応する記憶領域にもそれぞれコピーされる。
このようなコピー処理によって、最外周の表示画素に対応する階調値は、当該表示画素に隣り合うダミー画素の記憶領域に複写されることになる。
なお、最外周の表示画素１１０ａのうち、四隅に位置する画素は、３つのダミー画素１１０ｂに隣り合うとも言える。このため、本実施形態では、例えば１行６４０列の表示画素に対応する階調値は、図において上側で隣り合うｃ行６４０列、右側で隣り合う１行ｄ列、および 斜め右上のｃ行ｄ列のダミー画素に対応する記憶領域にもそれぞれコピーされる。
このようなコピー処理によって、最外周の表示画素に対応する階調値は、当該表示画素に隣り合うダミー画素の記憶領域に複写されることになる。
コピー処理後、次フレームの映像データＤaが上位装置から供給開始されるまでに、制御回路２は、メモリー３から映像データＤbの順次読み出しを開始させる。なお、映像データＤaの格納先は、表示画素１１０ａに対応する記憶領域のみであったが、映像データＤbの読出元は、表示画素１１０ａに対応する記憶領域のみならず、ダミー画素１１０ｂに対応する記憶領域も含まれる。
このため、映像データＤbは、ａ、ｂ、ｃ、１、２、…、４８０、ｄ、ｅ、ｆ行目という順番で読み出される。さらに各行については、ａ、ｂ、ｃ、１、２、…、６４０、ｄ、ｅ、ｆ列目という順番で画素毎に読み出される。
なお、映像データＤaの供給によって規定されるフレーム（供給系）と、映像データＤbの読出によって規定されるフレーム（パネル系）とは、同一ではなく、映像データＤaの供給を規定するフレームに対して、映像データＤbの読出を規定するフレームが遅延した関係になる。ただし、期間長そのものは、いずれも１６．７ミリ秒で共通である（垂直走査周波数が６０Ｈｚの場合）。
このため、映像データＤbは、ａ、ｂ、ｃ、１、２、…、４８０、ｄ、ｅ、ｆ行目という順番で読み出される。さらに各行については、ａ、ｂ、ｃ、１、２、…、６４０、ｄ、ｅ、ｆ列目という順番で画素毎に読み出される。
なお、映像データＤaの供給によって規定されるフレーム（供給系）と、映像データＤbの読出によって規定されるフレーム（パネル系）とは、同一ではなく、映像データＤaの供給を規定するフレームに対して、映像データＤbの読出を規定するフレームが遅延した関係になる。ただし、期間長そのものは、いずれも１６．７ミリ秒で共通である（垂直走査周波数が６０Ｈｚの場合）。
制御回路２は、読み出している映像データＤbの行に対応する走査線１１２を選択するように、走査線駆動回路１３０を指示する。
図８は、走査線駆動回路１３０によって出力される走査信号Ｇa、Ｇb、Ｇc、Ｇ1、Ｇ2、…、Ｇ480、Ｇd、Ｇe、Ｇfの波形等を示す図であり、水平走査期間（Ｈ）ずつ順次遅延して排他的にＨレベルになる。
図において、走査信号のＨレベルは電圧ＶHであり、Ｌレベルが電圧ＶLである。本実施形態において、Ｌレベルに相当する電圧ＶLは、上述したように実際には接地電位Ｇndであって電圧ゼロである。
なお、行を特定しない場合の走査信号を、一般化して説明するために、Ｇiと表記する場合がある。また、本実施形態では面反転方式としているので、極性指示信号Ｐolの論理レベルは１フレーム毎に反転している。ここで、極性指示信号ＰolがＨレベルであって正極性書込が指定されている期間を、便宜的にｎフレームと呼び、極性指示信号ＰolがＬレベルであって負極性書込が指定されている期間を、便宜的に（ｎ＋１）フレームと呼ぶことにする。
図において、走査信号のＨレベルは電圧ＶHであり、Ｌレベルが電圧ＶLである。本実施形態において、Ｌレベルに相当する電圧ＶLは、上述したように実際には接地電位Ｇndであって電圧ゼロである。
なお、行を特定しない場合の走査信号を、一般化して説明するために、Ｇiと表記する場合がある。また、本実施形態では面反転方式としているので、極性指示信号Ｐolの論理レベルは１フレーム毎に反転している。ここで、極性指示信号ＰolがＨレベルであって正極性書込が指定されている期間を、便宜的にｎフレームと呼び、極性指示信号ＰolがＬレベルであって負極性書込が指定されている期間を、便宜的に（ｎ＋１）フレームと呼ぶことにする。
図８には、第１周辺電極５１に供給される信号Ｖwtの波形、および、第２周辺電極５２に供給される信号Ｖbkの波形についても示されている。
画素１１０において、信号線１４６に供給されたデータ信号Ｖidは、ＴＦＴ１４４、１１６を順に介して画素電極１１８に印加される構成となっている。ｎチャネル型のＴＦＴ１４４、１１６ではオンからオフに切り換わったときにプッシュダウンが発生するので、このプッシュダウンによる影響が相殺されるように、液晶素子１２０を交流駆動する際の振幅中心電圧Ｖcは、コモン電極１０８の電圧ＬＣcomに対して高位側に設定される。
これに対して、第１周辺電極５１には、ＴＦＴを介することなく、直接、信号Ｖwkが供給される。このため、第１周辺電極５１を含む液晶素子１２１を白色に交流駆動する際に、プッシュダウンを考慮する必要がないので、信号Ｖwkの振幅中心は、コモン電極１０８に印加される電圧ＬＣcomに設定されている。このため、信号Ｖwtにおける正極性の電圧は、データ信号Ｖidにおいて正極性の白レベルの電圧Ｖwt(+)よりも低位になり、同様に、信号Ｖwtにおける負極性の電圧は、データ信号Ｖidにおいて負極性の白レベルの電圧Ｖwt(+)よりも低位になっている。
画素１１０において、信号線１４６に供給されたデータ信号Ｖidは、ＴＦＴ１４４、１１６を順に介して画素電極１１８に印加される構成となっている。ｎチャネル型のＴＦＴ１４４、１１６ではオンからオフに切り換わったときにプッシュダウンが発生するので、このプッシュダウンによる影響が相殺されるように、液晶素子１２０を交流駆動する際の振幅中心電圧Ｖcは、コモン電極１０８の電圧ＬＣcomに対して高位側に設定される。
これに対して、第１周辺電極５１には、ＴＦＴを介することなく、直接、信号Ｖwkが供給される。このため、第１周辺電極５１を含む液晶素子１２１を白色に交流駆動する際に、プッシュダウンを考慮する必要がないので、信号Ｖwkの振幅中心は、コモン電極１０８に印加される電圧ＬＣcomに設定されている。このため、信号Ｖwtにおける正極性の電圧は、データ信号Ｖidにおいて正極性の白レベルの電圧Ｖwt(+)よりも低位になり、同様に、信号Ｖwtにおける負極性の電圧は、データ信号Ｖidにおいて負極性の白レベルの電圧Ｖwt(+)よりも低位になっている。
同様に、第２周辺電極５２には、ＴＦＴを介することなく、直接、信号Ｖbkが供給される。このため、第２周辺電極５２を含む液晶素子１２２を黒色で交流駆動する際にも、プッシュダウンを考慮する必要がない。したがって、信号Ｖbkの電圧については、コモン電極１０８に印加される電圧ＬＣcomと同じに設定すれば、液晶素子１２２を電圧実効値ゼロで駆動することができる。
一方、制御回路２は、読み出している映像データＤbの列に対応するサンプリング信号を出力するように、サンプリング信号出力回路１４２に指示する。
図９は、サンプリング信号出力回路１４２によって出力されるサンプリング信号Ｓa、Ｓb、Ｓc、Ｓ1、Ｓ2、…、Ｓ640、Ｓd、Ｓe、Ｓfの波形、および、データ信号Ｖidの波形を示す図である。
この図に示されるように、各列に対応するサンプリング信号は、ある走査信号Ｇiが、Ｈレベルとなる水平走査期間（Ｈ）にわたって、１画素分の映像データＤbが読み出される期間毎に順次遅延して排他的にＨレベルになる。
この図に示されるように、各列に対応するサンプリング信号は、ある走査信号Ｇiが、Ｈレベルとなる水平走査期間（Ｈ）にわたって、１画素分の映像データＤbが読み出される期間毎に順次遅延して排他的にＨレベルになる。
さて、メモリー３からは、パネル系のフレームの初めにおいて、ａ行目に位置する１行分の映像データＤbが、ａ、ｂ、ｃ、１、２、…、６４０、ｄ、ｅ、ｆ列という順番で読み出される。ここで、ａ行目は、すべてダミー画素１１０ｂであり、表示画素１１０ａに隣り合うものを含んでいない。このため、メモリー３から読み出される映像データＤbは、各列すべて階調値「２５５」の白レベルである。当該フレームが、極性指定信号Ｐolによって正極性が指定されたｎフレームであった場合、映像データＤbは、Ｄ／Ａ変換回路４によって、図９（ａ）に示されるように、白レベルの電圧Ｖw(+)のデータ信号Ｖidに変換されて、信号線１４６に出力される。
ａ行ａ列の映像データＤbがメモリー３から読み出されると、当該映像データＤbはデータ信号Ｖidに変換されて、信号線１４６に出力される。このとき、サンプリング信号出力回路１４２は、サンプリング信号ＳaをＨレベルにして、ａ列に対応するＴＦＴ１４４をオンさせる。これにより、信号線１４６に供給されたａ行ａ列のデータ信号Ｖidは、ａ列のデータ線１１４にサンプリングされる。
以降同様にして、ａ行目であって、ｂ、ｃ、１、２、…、６４０、ｄ、ｅ、ｆ列の映像データＤbが、メモリー３から読み出されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号Ｓb、Ｓc、Ｓ1、Ｓ2、…、Ｓ640、Ｓd、Ｓe、Ｓfの順にＨレベルにする。これによって、各列のＴＦＴ１４４が順にオンして、ａ行ｂ列、ａ行ｃ列、ａ行１列、ａ行２列、…、ａ行６４０列、ａ行ｄ列、ａ行ｅ列、ａ行ｆ列の画素に対応するデータ信号Ｖidがｂ、ｃ、１、２、…、６４０、ｄ、ｅ、ｆ列目のデータ線１１４に、それぞれサンプリングされる。
一方、メモリー３から、ａ行目に位置する１行分の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧaをＨレベルにさせて、ａ行目に対応するＴＦＴ１１６をオンさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ａ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ａ行目のダミー画素１１０ｂは、メモリー３に図７に示されるようにプリセットされた階調値「２５５」に応じて、白状態になる。ただし、ａ行目は、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
以降同様にして、ａ行目であって、ｂ、ｃ、１、２、…、６４０、ｄ、ｅ、ｆ列の映像データＤbが、メモリー３から読み出されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号Ｓb、Ｓc、Ｓ1、Ｓ2、…、Ｓ640、Ｓd、Ｓe、Ｓfの順にＨレベルにする。これによって、各列のＴＦＴ１４４が順にオンして、ａ行ｂ列、ａ行ｃ列、ａ行１列、ａ行２列、…、ａ行６４０列、ａ行ｄ列、ａ行ｅ列、ａ行ｆ列の画素に対応するデータ信号Ｖidがｂ、ｃ、１、２、…、６４０、ｄ、ｅ、ｆ列目のデータ線１１４に、それぞれサンプリングされる。
一方、メモリー３から、ａ行目に位置する１行分の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧaをＨレベルにさせて、ａ行目に対応するＴＦＴ１１６をオンさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ａ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ａ行目のダミー画素１１０ｂは、メモリー３に図７に示されるようにプリセットされた階調値「２５５」に応じて、白状態になる。ただし、ａ行目は、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
次に、ｂ行目に位置する１行分の映像データＤbが、メモリー３から同様な列の順番で読み出され、データ信号Ｖidに変換されて、対応する列のデータ線１１４に、それぞれサンプリングされる。
メモリー３から、ｂ行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧbをＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ｂ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ｂ行目のダミー画素１１０ｂは、ａ行目と同様に、メモリー３にプリセットされた階調値「２５５」に応じて白状態になるが、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
メモリー３から、ｂ行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧbをＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ｂ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ｂ行目のダミー画素１１０ｂは、ａ行目と同様に、メモリー３にプリセットされた階調値「２５５」に応じて白状態になるが、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
続いて、ｃ行目に位置する１行分の映像データＤbが、メモリー３から同様な列の順番で読み出され、データ信号Ｖidに変換されて、対応する列のデータ線１１４に、それぞれサンプリングされる。
ｃ行目は、すべてダミー画素１１０ｂであり、このうち、ａ、ｂ、ｅおよびｆ列については、表示画素１１０ａに隣り合っていないので、これらの画素に対応するデータ信号Ｖidについては、白レベルに相当する電圧Ｖw(+)になる。
一方、ｃ行目のうち、ｃ列、１〜６４０列、ｄ列については、表示画素１１０ａに隣り合っている。このため、ｃ行目の１〜６４０列の画素に対応するデータ信号Ｖidについては、それぞれ下側で隣り合う１行１列〜１行６４０列の画素電極１１８ａの各々に対して印加される予定の電圧になる。なお、ｃ行目の選択は、下側で隣り合う１行目の選択よりも時間的に先のタイミングで実行されるので、ここでは「印加される予定」と表現している。また、ｃ行ｃ列の画素に対応するデータ信号Ｖidについては、斜め右下側の１行１列の画素電極１１８ａに対して印加される予定の電圧になり、ｃ行ｄ列の画素に対応するデータ信号Ｖidについては、斜め左下側の１行６４０列の画素電極１１８ａに対して印加される予定の電圧になる。
これにより、ｃ行目のうちａ、ｂ、ｅおよびｆ列のダミー画素１１０ｂについては白状態になる。一方、ｃ行１〜ｃ行６４０列のダミー画素１１０ｂについては、１行１列〜１行６４０列の表示画素１１０ａに予定されている状態と同じ状態になる。なお、ｃ行ｃ列のダミー画素１１０ｂについては、１行１列の表示画素１１０ａに予定されている状態と同じ状態になり、ｃ行ｄ列のダミー画素１１０ｂについては、１行６４０列の表示画素１１０ａに予定されている状態と同じ状態になる。
なお、ｃ行目も、ａ、ｂ行目と同様にブラックマトリクス９４によって遮光されているので、直接視認されることはない。
ｃ行目は、すべてダミー画素１１０ｂであり、このうち、ａ、ｂ、ｅおよびｆ列については、表示画素１１０ａに隣り合っていないので、これらの画素に対応するデータ信号Ｖidについては、白レベルに相当する電圧Ｖw(+)になる。
一方、ｃ行目のうち、ｃ列、１〜６４０列、ｄ列については、表示画素１１０ａに隣り合っている。このため、ｃ行目の１〜６４０列の画素に対応するデータ信号Ｖidについては、それぞれ下側で隣り合う１行１列〜１行６４０列の画素電極１１８ａの各々に対して印加される予定の電圧になる。なお、ｃ行目の選択は、下側で隣り合う１行目の選択よりも時間的に先のタイミングで実行されるので、ここでは「印加される予定」と表現している。また、ｃ行ｃ列の画素に対応するデータ信号Ｖidについては、斜め右下側の１行１列の画素電極１１８ａに対して印加される予定の電圧になり、ｃ行ｄ列の画素に対応するデータ信号Ｖidについては、斜め左下側の１行６４０列の画素電極１１８ａに対して印加される予定の電圧になる。
これにより、ｃ行目のうちａ、ｂ、ｅおよびｆ列のダミー画素１１０ｂについては白状態になる。一方、ｃ行１〜ｃ行６４０列のダミー画素１１０ｂについては、１行１列〜１行６４０列の表示画素１１０ａに予定されている状態と同じ状態になる。なお、ｃ行ｃ列のダミー画素１１０ｂについては、１行１列の表示画素１１０ａに予定されている状態と同じ状態になり、ｃ行ｄ列のダミー画素１１０ｂについては、１行６４０列の表示画素１１０ａに予定されている状態と同じ状態になる。
なお、ｃ行目も、ａ、ｂ行目と同様にブラックマトリクス９４によって遮光されているので、直接視認されることはない。
次に、１行目に位置する１行分の映像データＤbが、メモリー３から同様な列の順番で読み出され、データ信号Ｖidに変換されて、対応する列のデータ線１１４に、それぞれサンプリングされる。
ここで、１行目のうち、ａ、ｂ、ｃ、ｄ、ｅおよびｆ列がダミー画素１１０ｂであり、それ以外の１〜６４０列が表示画素１１０ａである。
１行目のダミー画素１１０ｂのうち、ａ、ｂ、ｅおよびｆ列については、表示画素１１０ａに隣り合っていないので、これらの画素に対応するデータ信号Ｖidについては、白レベルに相当する電圧Ｖw(+)になる。一方、ｃ、ｄ列については、表示画素１１０ａに隣り合っている。このため、１行ｃ列の画素に対応するデータ信号Ｖidについては、右隣の１行１列の画素電極１１８ａに対して印加される予定の電圧になり、１行ｄ列の画素に対応するデータ信号Ｖidについては、左隣の１行６４０列の画素電極１１８ａに印加された電圧と同じ電圧になる。
なお、１行１〜１行６４０列の表示画素１１０ａに対応するデータ信号Ｖidについては、映像データＤbで規定される。
これにより、１行目のうちａ、ｂ、ｅおよびｆ列のダミー画素１１０ｂについては白状態になる。また、１行ｃ列のダミー画素１１０ｂについては、１行１列の表示画素１１０ａに予定されている状態と同じ状態になり、１行ｄ列のダミー画素１１０ｂについては、１行６４０列の表示画素１１０ａに予定されている状態と同じ状態になる。
そして、１行１列〜１行６４０列の表示画素１１０ａについては、映像データＤbで規定された状態になって、観察側に視認される。なお、１行目のうち、ａ、ｂ、ｃ、ｄ、ｅおよびｆ列は、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
ここで、１行目のうち、ａ、ｂ、ｃ、ｄ、ｅおよびｆ列がダミー画素１１０ｂであり、それ以外の１〜６４０列が表示画素１１０ａである。
１行目のダミー画素１１０ｂのうち、ａ、ｂ、ｅおよびｆ列については、表示画素１１０ａに隣り合っていないので、これらの画素に対応するデータ信号Ｖidについては、白レベルに相当する電圧Ｖw(+)になる。一方、ｃ、ｄ列については、表示画素１１０ａに隣り合っている。このため、１行ｃ列の画素に対応するデータ信号Ｖidについては、右隣の１行１列の画素電極１１８ａに対して印加される予定の電圧になり、１行ｄ列の画素に対応するデータ信号Ｖidについては、左隣の１行６４０列の画素電極１１８ａに印加された電圧と同じ電圧になる。
なお、１行１〜１行６４０列の表示画素１１０ａに対応するデータ信号Ｖidについては、映像データＤbで規定される。
これにより、１行目のうちａ、ｂ、ｅおよびｆ列のダミー画素１１０ｂについては白状態になる。また、１行ｃ列のダミー画素１１０ｂについては、１行１列の表示画素１１０ａに予定されている状態と同じ状態になり、１行ｄ列のダミー画素１１０ｂについては、１行６４０列の表示画素１１０ａに予定されている状態と同じ状態になる。
そして、１行１列〜１行６４０列の表示画素１１０ａについては、映像データＤbで規定された状態になって、観察側に視認される。なお、１行目のうち、ａ、ｂ、ｃ、ｄ、ｅおよびｆ列は、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
以降、２行目から４８０行目まで同様な動作が繰り返される。
ここで、１行目から４８０行目までを一般化して説明すると、走査信号ＧiがＨレベルとなる期間に、データ信号Ｖidは、例えば図９（ｂ）に示されるような波形になる。
すなわち、ｉ行ａ列およびｉ行ｂ列に対応したデータ信号Ｖidは、白レベルの電圧Ｖw(+)になり、ｉ行ｃ列に対応したデータ信号Ｖidは、左隣に位置するｉ行１列の電圧と同じになる。また、ｉ行１列〜ｉ行６４０列までに対応するデータ信号Ｖidは、映像データＤaで指定された階調値に応じた電圧、すなわち正極性が指定されたｎフレームでは黒レベルの電圧Ｖb(+)から白レベルの電圧Ｖw(+)までの範囲であって、指定される階調値が高く（明るく）なるにつれて、電圧Ｖcよりも高位側の電圧になる。ｉ行ｄ列に対応したデータ信号Ｖidは、右隣に位置するｉ行６４０列の電圧と同じになり、ｉ行ｅ列およびｉ行ｆ列に対応したデータ信号Ｖidは、白レベルの電圧Ｖw(+)になる。
これによって、ｉ行ａ列およびｉ行ｂ列のダミー画素１１０ｂは白状態になり、ｉ行１列からｉ行６４０列までの表示画素１１０ａは、それぞれ映像データＤaで指定された階調値に対応した透過率になる。また、ｉ行ｃ列のダミー画素１１０ｂは、右側で隣り合うｉ行１列の表示画素１１０ａと同状態になり、ｉ行ｄ列のダミー画素１１０ｂは、左側で隣り合うｉ行６４０列の表示画素１１０ａと同状態になる。
ここで、１行目から４８０行目までを一般化して説明すると、走査信号ＧiがＨレベルとなる期間に、データ信号Ｖidは、例えば図９（ｂ）に示されるような波形になる。
すなわち、ｉ行ａ列およびｉ行ｂ列に対応したデータ信号Ｖidは、白レベルの電圧Ｖw(+)になり、ｉ行ｃ列に対応したデータ信号Ｖidは、左隣に位置するｉ行１列の電圧と同じになる。また、ｉ行１列〜ｉ行６４０列までに対応するデータ信号Ｖidは、映像データＤaで指定された階調値に応じた電圧、すなわち正極性が指定されたｎフレームでは黒レベルの電圧Ｖb(+)から白レベルの電圧Ｖw(+)までの範囲であって、指定される階調値が高く（明るく）なるにつれて、電圧Ｖcよりも高位側の電圧になる。ｉ行ｄ列に対応したデータ信号Ｖidは、右隣に位置するｉ行６４０列の電圧と同じになり、ｉ行ｅ列およびｉ行ｆ列に対応したデータ信号Ｖidは、白レベルの電圧Ｖw(+)になる。
これによって、ｉ行ａ列およびｉ行ｂ列のダミー画素１１０ｂは白状態になり、ｉ行１列からｉ行６４０列までの表示画素１１０ａは、それぞれ映像データＤaで指定された階調値に対応した透過率になる。また、ｉ行ｃ列のダミー画素１１０ｂは、右側で隣り合うｉ行１列の表示画素１１０ａと同状態になり、ｉ行ｄ列のダミー画素１１０ｂは、左側で隣り合うｉ行６４０列の表示画素１１０ａと同状態になる。
続いて、ｄ行目に位置する１行分の映像データＤbが、メモリー３から同様な列の順番で読み出され、データ信号Ｖidに変換されて、対応する列のデータ線１１４に、それぞれサンプリングされる。
ｄ行目は、すべてダミー画素１１０ｂであり、このうち、ａ、ｂ、ｅおよびｆ列については、表示画素１１０ａに隣り合っていないので、これらの画素に対応するデータ信号Ｖidについては、白レベルに相当する電圧Ｖw(+)になる。
一方、ｄ行目のうち、ｃ列、１〜６４０列、ｄ列については、表示画素１１０ａに隣り合っている。このため、ｄ行目の１〜６４０列の画素に対応するデータ信号Ｖidについては、それぞれ上側で隣り合う４８０行１列〜４８０行６４０列の画素電極１１８の各々に対してすでに印加された電圧と同じ電圧になる。なお、ｄ行目の選択は、上側で隣り合う４８０行目の選択よりも時間的に後のタイミングで実行されるので、ここでは「印加された電圧」と過去形で表現している。また、ｄ行ｃ列の画素に対応するデータ信号Ｖidについては、斜め右上側の４８０行１列の画素電極１１８ａに印加された電圧と同じ電圧になり、ｄ行ｄ列の画素に対応するデータ信号Ｖidについては、斜め左上側の１行６４０列の画素電極１１８ａに印加された電圧と同じ電圧になる。
これにより、ｄ行目のうちａ、ｂ、ｅおよびｆ列のダミー画素１１０ｂについては白状態になる。一方、ｄ行１〜ｄ行６４０列のダミー画素１１０ｂについては、４８０行１列〜４８０行６４０列の表示画素１１０ａと同じ状態になる。なお、ｄ行ｃ列のダミー画素１１０ｂについては、４８０行１列の表示画素１１０ａと同じ状態になり、ｄ行ｄ列のダミー画素１１０ｂについては、４８０行６４０列の表示画素１１０ａと同じ状態になる。なお、ｄ行目も、ａ、ｂ、ｃ行目と同様にブラックマトリクス９４によって遮光されているので、直接視認されることはない。
ｄ行目は、すべてダミー画素１１０ｂであり、このうち、ａ、ｂ、ｅおよびｆ列については、表示画素１１０ａに隣り合っていないので、これらの画素に対応するデータ信号Ｖidについては、白レベルに相当する電圧Ｖw(+)になる。
一方、ｄ行目のうち、ｃ列、１〜６４０列、ｄ列については、表示画素１１０ａに隣り合っている。このため、ｄ行目の１〜６４０列の画素に対応するデータ信号Ｖidについては、それぞれ上側で隣り合う４８０行１列〜４８０行６４０列の画素電極１１８の各々に対してすでに印加された電圧と同じ電圧になる。なお、ｄ行目の選択は、上側で隣り合う４８０行目の選択よりも時間的に後のタイミングで実行されるので、ここでは「印加された電圧」と過去形で表現している。また、ｄ行ｃ列の画素に対応するデータ信号Ｖidについては、斜め右上側の４８０行１列の画素電極１１８ａに印加された電圧と同じ電圧になり、ｄ行ｄ列の画素に対応するデータ信号Ｖidについては、斜め左上側の１行６４０列の画素電極１１８ａに印加された電圧と同じ電圧になる。
これにより、ｄ行目のうちａ、ｂ、ｅおよびｆ列のダミー画素１１０ｂについては白状態になる。一方、ｄ行１〜ｄ行６４０列のダミー画素１１０ｂについては、４８０行１列〜４８０行６４０列の表示画素１１０ａと同じ状態になる。なお、ｄ行ｃ列のダミー画素１１０ｂについては、４８０行１列の表示画素１１０ａと同じ状態になり、ｄ行ｄ列のダミー画素１１０ｂについては、４８０行６４０列の表示画素１１０ａと同じ状態になる。なお、ｄ行目も、ａ、ｂ、ｃ行目と同様にブラックマトリクス９４によって遮光されているので、直接視認されることはない。
そして、ｅ行目の映像データＤbが、メモリー３から同様な列の順番で読み出され、データ信号Ｖidに変換されて、データ線１１４にそれぞれサンプリングされ、対応する画素電極１１８ｂに印加される。
同様に、ｆ行目の映像データＤbが、メモリー３から読み出され、データ信号Ｖidに変換されて、データ線１１４にそれぞれサンプリングされて、対応する画素電極１１８ｂに印加される。
ｅ、ｆ行目は、いずれも、すべてダミー画素１１０ｂであり、表示画素１１０ａに隣り合うものを含んでいないので、映像データＤbを変換したデータ信号Ｖidは、図９（ａ）に示されるように、各画素にわたって白レベルの電圧Ｖw(+)になる。
これにより、ｅ、ｆ行目のダミー画素１１０ｂは、いずれも白状態になるが、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
同様に、ｆ行目の映像データＤbが、メモリー３から読み出され、データ信号Ｖidに変換されて、データ線１１４にそれぞれサンプリングされて、対応する画素電極１１８ｂに印加される。
ｅ、ｆ行目は、いずれも、すべてダミー画素１１０ｂであり、表示画素１１０ａに隣り合うものを含んでいないので、映像データＤbを変換したデータ信号Ｖidは、図９（ａ）に示されるように、各画素にわたって白レベルの電圧Ｖw(+)になる。
これにより、ｅ、ｆ行目のダミー画素１１０ｂは、いずれも白状態になるが、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
次の（ｎ＋１）フレームでは、極性指定信号ＰolがＬレベルになって書込極性が負極性に指定される以外、同様な動作となる。なお、（ｎ＋１）フレームにおいてデータ信号Ｖidは、図９（ｃ）または（ｄ）に示されるように、黒レベルの電圧Ｖb(-)から白レベルの電圧Ｖw(-)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも低位側の電圧になる。ここで、図９（ｃ）は、図９（ａ）の波形を、電圧Ｖcを基準にして反転した関係にあり、また、図９（ｄ）は、図９（ｂ）の波形を、電圧Ｖcを基準にして反転した関係にある。
本実施形態において、制御回路２、メモリー３、Ｄ／Ａ変換回路４、走査線駆動回路１３０、データ線駆動回路１４０および周辺電極駆動回路１５０が、全体として、画素電極１１８ａ、１１８ｂ、第１周辺電極５１、第２周辺電極５２に所定の電圧を印加する駆動回路として機能することになる。
本実施形態によれば、表示画素１１０ａと隣り合うダミー画素１１０ｂの画素電極１１８ｂについては、当該表示画素１１０ａの画素電極１１８ａに印加される電圧と同じ電圧を印加させる構成としたので、表示領域Ａの縁端部でのドメインを抑えることができるとともに、縁端部でのシミが抑えられる。さらに、十分な量の不純物を表示領域Ａの外側に移動させるとともに、第１周辺電極５１近傍に滞留させて、表示領域Ａに戻らないようにしているので、表示領域Ａにおいて不純物に起因してシミが発生するのを抑えることができるのである。
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
例えば、実施形態において表示画素１１０ａに隣り合わないダミー画素１１０ｂの画素電極１１８ｂや、第１周辺電極５１に印加する電圧を、白レベルに相当する電圧として液晶素子１２０、１２１を駆動し、第２周辺電極５２に印加する電圧を、黒レベルに相当する電圧として、液晶素子１２２を駆動したが、本発明は、これに限られない。
すなわち、これらの液晶素子１２０、１２１に求められる機能は、配向膜近傍で不純物を移動させることにあり、また、液晶素子１２２に求められる機能は、移動したきた不純物が表示領域Ａの側に戻らないように滞留させる際の堰になることである。
したがって、このような機能が確保されれば、必ずしも透過率最大または透過率最小とさせる必要はない。
例えば、実施形態において表示画素１１０ａに隣り合わないダミー画素１１０ｂの画素電極１１８ｂや、第１周辺電極５１に印加する電圧を、白レベルに相当する電圧として液晶素子１２０、１２１を駆動し、第２周辺電極５２に印加する電圧を、黒レベルに相当する電圧として、液晶素子１２２を駆動したが、本発明は、これに限られない。
すなわち、これらの液晶素子１２０、１２１に求められる機能は、配向膜近傍で不純物を移動させることにあり、また、液晶素子１２２に求められる機能は、移動したきた不純物が表示領域Ａの側に戻らないように滞留させる際の堰になることである。
したがって、このような機能が確保されれば、必ずしも透過率最大または透過率最小とさせる必要はない。
そこでまず、ダミー画素１１０ｂにおいて不純物を移動させる機能について検討すると、ノーマリーブラックモードであれば、図１１に示されるように、相対透過率で換算したときに、９０％以上となるような電圧範囲Ｌ１で液晶素子１２０、１２１を交流駆動すれば、不純物を移動させるような流動を発生させることが期待できる。ここで、相対透過率が９０％であるときに液晶素子１２０に保持される電圧実効値をＶth1とする。このとき、ダミー画素１１０ｂに不純物を移動させる機能を持たせるには、液晶素子１２０、１２１に保持される電圧実効値がＶth1以上となるような電圧（白色電圧）を、ダミー画素１１０ｂの画素電極１１８ｂ、第１周辺電極５１に、正極性および負極性でそれぞれ印加すれば良いことになる。
ノーマリーホワイトモードであれば、電圧が高くなるつれて透過率が減少するので、相対透過率で換算したときに、１０％以下となるような電圧範囲で液晶素子１２０、１２１を交流駆動すれば、不純物を移動させるような流動を発生させることが期待できる。
いずれにしてもモードに依存しないで考えたとき、白色電圧または黒色電圧のうち、液晶素子１２０、１２１に保持される電圧実効値でみて高い方の電圧を、画素電極１１８ｂ、第１周辺電極５１に印加すれば良い。
ノーマリーホワイトモードであれば、電圧が高くなるつれて透過率が減少するので、相対透過率で換算したときに、１０％以下となるような電圧範囲で液晶素子１２０、１２１を交流駆動すれば、不純物を移動させるような流動を発生させることが期待できる。
いずれにしてもモードに依存しないで考えたとき、白色電圧または黒色電圧のうち、液晶素子１２０、１２１に保持される電圧実効値でみて高い方の電圧を、画素電極１１８ｂ、第１周辺電極５１に印加すれば良い。
次に、液晶素子１２２に対し、移動してきた不純物を阻止する堰とさせる機能について検討する。すでに、図１３（ａ）、図１３（ｂ）および図１３（ｃ）での考察から、ノーマリーブラックモードであれば、灰色の画素でも不純物の移動が阻止されることが判明している。一方、相対透過率で換算したときに、９０％以上となるような電圧範囲Ｌ１で液晶素子１２２を交流駆動すると、不純物を移動させてしまう。
このため、第２周辺電極５２には、相対透過率で換算したときに、図１１において、０％以上であって９０％を下回る範囲Ｌ２（所定の範囲）の電圧を印加すれば足りる。なお、液晶素子１２２を交流駆動する際に、その振幅中心は電圧ＬＣcomになるので、電圧実効値をゼロ以外で駆動するときには、別途の電圧を２つ生成する必要がある。また、不純物を堰き止める機能は、液晶素子１２２の電圧実効値がゼロのときに最も発揮される。したがって、第２周辺電極５２に印加する電圧として望ましいのは、実施形態のようにコモン電極１０８に印加される電圧ＬＣcomということになる。
このため、第２周辺電極５２には、相対透過率で換算したときに、図１１において、０％以上であって９０％を下回る範囲Ｌ２（所定の範囲）の電圧を印加すれば足りる。なお、液晶素子１２２を交流駆動する際に、その振幅中心は電圧ＬＣcomになるので、電圧実効値をゼロ以外で駆動するときには、別途の電圧を２つ生成する必要がある。また、不純物を堰き止める機能は、液晶素子１２２の電圧実効値がゼロのときに最も発揮される。したがって、第２周辺電極５２に印加する電圧として望ましいのは、実施形態のようにコモン電極１０８に印加される電圧ＬＣcomということになる。
また、液晶素子１２０、１２１、１２２は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０、１２１、１２２は、ノーマリーブラックモードに限られず、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしても良い。
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の一例として、プロジェクターを例にとって説明する。図１６は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の一例として、プロジェクターを例にとって説明する。図１６は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応するデータ信号に応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
なお、電子機器としては、図１６を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。
１…電気光学装置、２…制御回路、３…メモリー、９４…ブラックマトリクス、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１０ａ…表示画素、１１０ｂ…ダミー画素、１１６…ＴＦＴ、１１８、１１８ａ、１１８ｂ…画素電極、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２００…仮想線、２００ａ…表示領域、２００ｂ…周辺領域、２１００…プロジェクター
Claims (9)
- 素子基板と、
前記素子基板に対向して配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
表示領域および当該表示領域を囲む遮光領域のそれぞれに対応し、互いが隣り合うように設けられた複数の画素と、
駆動回路と、
を備え、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記遮光領域の画素に対応して設けられる第２画素電極と、
前記第２画素電極を囲む第１電極と、
前記第１電極を囲む第２電極と、
を有し、
前記対向基板は、
所定の電圧が印加されるコモン電極を有し、
前記駆動回路は、
前記第１画素電極に対し、表示画像に応じた電圧を印加し、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、当該第１画素電極と同じ電圧を印加し、
前記第１電極に対し、白色電圧および黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加し、
前記第２電極に対し、所定範囲の電圧を印加する
ことを特徴とする電気光学装置。 - 前記駆動回路は、
前記第２画素電極のうち、前記第１画素電極に隣り合わない画素電極に対し、前記白色電圧および前記黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加する
ことを特徴とする請求項１に記載の電気光学装置。 - 前記白色電圧および黒色電圧は、相対透過率が１０％以下および９０％以上となるような電圧であること
ことを特徴とする請求項１または２に記載の電気光学装置。 - 前記駆動回路は、
前記第１電極に印加する電圧を、前記所定の電圧を基準に振幅させる
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。 - 前記第２電極は、平面視したときに枠状であって、当該枠の幅が前記画素の１乃至５個分である
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。 - 前記駆動回路は、
前記コモン電極に印加される電圧を前記第２電極に印加する
ことを特徴とする請求項５に記載の電気光学装置。 - 前記液晶は、ノーマリーブラックモードである
ことを特徴とする請求項１乃至６のいずれかに記載の電気光学装置。 - 素子基板と、
前記素子基板に対向して配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
表示領域および当該表示領域を囲む遮光領域のそれぞれに対応し、互いが隣り合うように設けられた複数の画素と、
を備え、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記遮光領域の画素に対応して設けられる第２画素電極と、
前記第２画素電極を囲む第１電極と、
前記第１電極を囲む第２電極と、
を有し、
前記対向基板は、
所定の電圧が印加されるコモン電極を有する
電気光学装置の駆動方法であって、
前記第１画素電極に対し、表示画像に応じた電圧を印加し、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、当該第１画素電極と同じ電圧を印加し、
第１電極に対し、白色電圧および黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加し、
第２電極に対し、所定範囲の電圧を印加する
ことを特徴とする電気光学装置の駆動制御方法。 - 請求項１乃至７のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011042008A JP2012181225A (ja) | 2011-02-28 | 2011-02-28 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011042008A JP2012181225A (ja) | 2011-02-28 | 2011-02-28 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012181225A true JP2012181225A (ja) | 2012-09-20 |
Family
ID=47012500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011042008A Withdrawn JP2012181225A (ja) | 2011-02-28 | 2011-02-28 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012181225A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103091916A (zh) * | 2012-09-21 | 2013-05-08 | 友达光电股份有限公司 | 液晶显示装置 |
| CN104658469A (zh) * | 2013-11-21 | 2015-05-27 | 奇景光电股份有限公司 | 有机发光显示装置及其驱动方法 |
| WO2016190233A1 (ja) * | 2015-05-28 | 2016-12-01 | シャープ株式会社 | 表示装置の駆動方法及び表示装置の製造方法 |
| CN108281476A (zh) * | 2018-03-30 | 2018-07-13 | 京东方科技集团股份有限公司 | 像素界定层和显示面板及其制作方法、显示装置 |
| CN111679477A (zh) * | 2013-03-25 | 2020-09-18 | 株式会社日本显示器 | 显示装置 |
-
2011
- 2011-02-28 JP JP2011042008A patent/JP2012181225A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103091916A (zh) * | 2012-09-21 | 2013-05-08 | 友达光电股份有限公司 | 液晶显示装置 |
| CN103091916B (zh) * | 2012-09-21 | 2015-12-23 | 友达光电股份有限公司 | 液晶显示装置 |
| CN111679477A (zh) * | 2013-03-25 | 2020-09-18 | 株式会社日本显示器 | 显示装置 |
| CN111679477B (zh) * | 2013-03-25 | 2023-08-08 | 株式会社日本显示器 | 显示装置 |
| CN104658469A (zh) * | 2013-11-21 | 2015-05-27 | 奇景光电股份有限公司 | 有机发光显示装置及其驱动方法 |
| CN104658469B (zh) * | 2013-11-21 | 2017-09-22 | 奇景光电股份有限公司 | 有机发光显示装置及其驱动方法 |
| WO2016190233A1 (ja) * | 2015-05-28 | 2016-12-01 | シャープ株式会社 | 表示装置の駆動方法及び表示装置の製造方法 |
| CN108281476A (zh) * | 2018-03-30 | 2018-07-13 | 京东方科技集团股份有限公司 | 像素界定层和显示面板及其制作方法、显示装置 |
| CN108281476B (zh) * | 2018-03-30 | 2024-05-28 | 京东方科技集团股份有限公司 | 像素界定层和显示面板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5707973B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
| JP2009104053A (ja) | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 | |
| JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
| US20060152464A1 (en) | Drive circuit of electro-optical device, driving method of electro-optical device, and electro-optical device having the same | |
| JP2015087688A (ja) | 液晶表示装置、液晶表示装置の駆動方法および電子機器 | |
| JP2012173489A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2012181225A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| KR100695058B1 (ko) | 전기 광학 장치의 구동 회로 및 구동 방법, 전기 광학 장치그리고 전자 기기 | |
| JP2007025632A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2012132975A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| TWI301255B (en) | Image signal correcting circuit, image processing method, electro-optical device and electronic apparatus | |
| KR100658418B1 (ko) | 전기광학장치 및 전자기기 | |
| JP3800912B2 (ja) | 電気光学装置および電子機器 | |
| KR20100091126A (ko) | 구동 회로 및 구동 방법과 전기 광학 장치 및 전자 기기 | |
| JP5938850B2 (ja) | 反射型液晶表示装置の駆動方法、反射型液晶表示装置および電子機器 | |
| JP2002149133A (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP4093270B2 (ja) | 電気光学装置および電子機器 | |
| JP2012198378A (ja) | 電気光学装置および電子機器 | |
| JP2012123303A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP6578686B2 (ja) | 映像処理回路、電子機器及び映像処理方法 | |
| JP6176348B2 (ja) | 液晶表示装置の駆動方法、液晶表示装置および電子機器 | |
| JP7416539B2 (ja) | 制御回路、表示装置、電子機器、投射型表示装置および制御方法 | |
| JP4501637B2 (ja) | 電気光学装置、その駆動回路、駆動方法および電子機器 | |
| JP4572748B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2006099034A (ja) | 電気光学装置の調整方法および調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |