JP2012164847A - 蒸着法における成膜条件の評価方法、および蒸着装置 - Google Patents
蒸着法における成膜条件の評価方法、および蒸着装置 Download PDFInfo
- Publication number
- JP2012164847A JP2012164847A JP2011024695A JP2011024695A JP2012164847A JP 2012164847 A JP2012164847 A JP 2012164847A JP 2011024695 A JP2011024695 A JP 2011024695A JP 2011024695 A JP2011024695 A JP 2011024695A JP 2012164847 A JP2012164847 A JP 2012164847A
- Authority
- JP
- Japan
- Prior art keywords
- vapor deposition
- shutter
- deposition source
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】蒸着法における効率的な成膜条件の評価方法と、そのための蒸着装置とを提供する。
【解決手段】真空容器50内に収められた基板200の主面の第1の領域を蒸着源60へ露出しかつ第2の領域を遮蔽するように第1のシャッター10Aを配置しながら、第1の成膜条件によって第1の領域の上に第1の薄膜が成膜される。次に、基板200の主面の第2の領域の少なくとも一部を蒸着源60へ露出しかつ第1の領域の少なくとも一部を遮蔽するように第2のシャッター10Bを配置しながら、第2の成膜条件によって第2の領域の上に第2の薄膜が成膜される。第1および第2の薄膜の特性が評価される。
【選択図】図1
【解決手段】真空容器50内に収められた基板200の主面の第1の領域を蒸着源60へ露出しかつ第2の領域を遮蔽するように第1のシャッター10Aを配置しながら、第1の成膜条件によって第1の領域の上に第1の薄膜が成膜される。次に、基板200の主面の第2の領域の少なくとも一部を蒸着源60へ露出しかつ第1の領域の少なくとも一部を遮蔽するように第2のシャッター10Bを配置しながら、第2の成膜条件によって第2の領域の上に第2の薄膜が成膜される。第1および第2の薄膜の特性が評価される。
【選択図】図1
Description
本発明は、蒸着法における成膜条件の評価方法、および蒸着装置に関する。
たとえば特開2004−99405号公報によれば、真空蒸着法、特に分子線エピタキシー(Molecular Beam Epitaxy(MBE))法を用いた結晶成長方法が開示されている。この公報によれば、成長条件は装置によって異なるので、条件出しを行なうことが必要である、と記載されている。
上記のように、MBE法においては装置ごとに条件出しが必須であるが、装置の状態は常に同じではなく、定期的に、あるいは保守を行なった後に、再度条件出しが必要である。また成長させる薄膜の材料や、成長が行なわれる基板が変更された場合も、再度条件出しが必要である。よってMBE法を工業的に用いるためには、成膜条件の評価をしばしば行なう必要がある。しかしながら一般にMBE法は高い真空度と高い温度とを必要とすることから、1回の成膜に比較的長い時間を要する。このため、多くの成膜条件を評価するのには時間を要する。
本発明はこの問題点に鑑みてなされたものであり、その目的は、蒸着法における効率的な成膜条件の評価方法と、そのための蒸着装置とを提供することである。
本発明の、蒸着法における成膜条件の評価方法は、次の工程を有する。真空容器内に基板が収められる。真空容器内に収められた基板の主面の第1の領域を蒸着源へ露出しかつ主面の第2の領域を蒸着源から遮蔽するように第1のシャッターを配置しながら、蒸着源を用いた第1の成膜条件による蒸着法によって第1の領域の上に第1の薄膜が成膜される。第1の薄膜を成膜する工程の後、真空容器内に収められた基板の主面の第2の領域の少なくとも一部を蒸着源へ露出しかつ主面の第1の領域の少なくとも一部を蒸着源から遮蔽するように第2のシャッターを配置しながら、蒸着源を用いた第2の成膜条件による蒸着法によって第2の領域の上に第2の薄膜が成膜される。第1および第2の薄膜の特性が評価される。この評価方法によれば、互いに異なる成膜条件で成膜された第1および第2の薄膜を1つの基板上に成膜することができるので、複数の成膜条件を効率的に評価することができる。
好ましくは、第1の薄膜を成膜する工程から第2の薄膜を成膜する工程までの間、基板が真空容器内に配置されている。これにより、両工程の間で基板の搬出入に起因した蒸着装置の状態の乱れが生じることがないので、蒸着装置を第2の成膜条件に設定するのに要する時間が短くなる。よって第2の薄膜の成膜をより早く開始することができる。これにより、複数の成膜条件をより効率的に評価することができる。
第2の薄膜を成膜する工程の後、第1の薄膜の少なくとも一部と、第2の薄膜の少なくとも一部との各々の上に、第3の薄膜が成膜されてもよい。この場合に好ましくは、第1および第2の薄膜の特性を評価する工程は、第3の薄膜のうち第1の薄膜上に位置する部分の物性を測定する工程と、第3の薄膜のうち第2の薄膜上に位置する部分の物性を測定する工程とを含む。これにより、第3の薄膜の物性を測定することによって間接的に第1および第2の薄膜の特性を評価することができる。また第3の薄膜の成膜を1回行なうだけで、第3の薄膜を第1および第2の薄膜の両方の上に形成することができるので、複数の成膜条件を効率的に評価することができる。
本発明の蒸着装置は、蒸着源を用いた蒸着法によって基板の主面上に薄膜を成膜するためのものであって、真空容器と、基板保持部と、蒸着源と、第1および第2のシャッターとを有する。基板保持部は、真空容器内に設けられており、基板を保持するためのものである。蒸着源は、真空容器内の上記主面に対向する位置に設けられている。第1および第2のシャッターは、各々が基板保持部および蒸着源の間に挿入可能なものである。第1のシャッターは第1のシャッターが基板保持部および蒸着源の間に挿入された場合に主面の第1の領域を蒸着源へ露出しかつ主面の第2の領域を蒸着源から遮蔽するように構成されている。第2のシャッターは第2のシャッターが基板保持部および蒸着源の間に挿入された場合に主面の第2の領域の少なくとも一部を蒸着源へ露出しかつ主面の第1の領域の少なくとも一部を蒸着源から遮蔽するように構成されている。この蒸着装置により、上述した成膜条件の評価方法に用いる第1および第2の薄膜を形成することができる。
好ましくは、基板保持部は、基板の主面を自転軸周りに自転させることができるように構成されている。第1のシャッターは第1の点に対して点対称な第1の開口部を有する。第2のシャッターは第2の点に対して点対称な第2の開口部を有する。第1および第2のシャッターのそれぞれは、第1および第2の点が自転軸を通るように基板保持部および蒸着源の間に位置することができるように構成されている。基板を自転させることによって、より面内分布が均一な蒸着を行なうことができる。
本発明によれば、上述したように、複数の成膜条件を効率的に評価することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また断面図だけでなく一部の平面図においても、図を見やすくするためにハッチングが付されている部分がある。
(実施の形態1)
図1を参照して、本実施の形態のMBE装置100(蒸着装置)は、蒸着源60を用いた蒸着法によって基板200の主面(図中の下面)上に薄膜を成膜するためのものである。MBE装置100は、チャンバー50(真空容器)と、サセプタ21(基板保持部)と、蒸着源60と、シャッター10A(第1のシャッター)と、シャッター10B(第2のシャッター)と、シャッター10Cと、シャッター34と、シャッター44と、シャフト12A〜12C、22、33、および43と、接続部材11A〜11Cと、アクチュエータ13、32、および42と、回転モータ23と、ヒータ24と、配線25と、電源26と、真空ポンプ51とを有する。
図1を参照して、本実施の形態のMBE装置100(蒸着装置)は、蒸着源60を用いた蒸着法によって基板200の主面(図中の下面)上に薄膜を成膜するためのものである。MBE装置100は、チャンバー50(真空容器)と、サセプタ21(基板保持部)と、蒸着源60と、シャッター10A(第1のシャッター)と、シャッター10B(第2のシャッター)と、シャッター10Cと、シャッター34と、シャッター44と、シャフト12A〜12C、22、33、および43と、接続部材11A〜11Cと、アクチュエータ13、32、および42と、回転モータ23と、ヒータ24と、配線25と、電源26と、真空ポンプ51とを有する。
サセプタ21は、チャンバー50内に設けられており、基板200を保持するためのものである。またサセプタ21はシャフト22を介して回転モータ23に接続されている。これによりサセプタ21は、シャフト22に沿う自転軸周りに基板200の主面を自転させることができるように構成されている。またサセプタ21にはヒータ24が取り付けられている。ヒータ24は配線25を介して電源26から電力の供給を受けることによって発熱するものであり、これによりサセプタ21を加熱することができる。
蒸着源60は、チャンバー50内の、基板200の主面に対向する位置に設けられている。蒸着源60は、原料セル31および窒素プラズマ発生部41を含む。原料セル31は、蒸着材料としてのGaを収め、かつこれが蒸発するように加熱することができるものである。窒素プラズマ発生部41は、窒素プラズマを発生するものである。
真空ポンプ51は、MBEに必要な超高真空状態にまでチャンバー50を真空引きすることができるものである。
シャッター34および44のそれぞれは、原料セル31および窒素プラズマ発生部41から発生する分子線を必要に応じて遮断するためのものである。この目的でシャッター34および44のそれぞれはシャフト33および43を介してアクチュエータ32および42に接続されている。
シャッター10A〜10Cは、そのいずれか1つを選択的にサセプタ21および蒸着源60の間に挿入可能なものである。この挿入動作を行なうために、シャッター10A〜10Cのそれぞれは、接続部材11A〜11Cおよびシャフト12A〜12Cを介してアクチュエータ13に接続されている。挿入されたシャッター10A〜10Cと基板200の主面との距離は、挿入されたシャッター10A〜10Cと蒸着源60との距離に比して小さい。
図2(A)〜図2(C)のそれぞれは、シャッター10A〜10Bがサセプタ21および蒸着源60の間に挿入された場合に対応しており、図1の下方からサセプタ21の主面の近傍を見た視野で示されている。
シャッター10Aはシャッター10Aがサセプタ21および蒸着源60の間に挿入された場合に、基板200の主面の領域RA(第1の領域)を蒸着源60へ露出しかつ主面の領域RB(第2の領域)および領域RCを蒸着源60から遮蔽するように構成されている。この目的で、シャッター10Aには開口部OA(第1の開口部)が設けられている。
シャッター10Bはシャッター10Bがサセプタ21および蒸着源60の間に挿入された場合に、基板200の主面の領域RBの少なくとも一部を蒸着源60へ露出しかつ主面の領域RAの少なくとも一部と領域RCの少なくとも一部とを蒸着源60から遮蔽するように構成されている。特に本実施の形態においては、シャッター10Bはシャッター10Bがサセプタ21および蒸着源60の間に挿入された場合に、基板200の主面の領域RBを蒸着源60へ露出しかつ主面の領域RAおよびRCを蒸着源60から遮蔽するように構成されている。この目的で、シャッター10Bには開口部OB(第2の開口部)が設けられている。
シャッター10Cはシャッター10Cがサセプタ21および蒸着源60の間に挿入された場合に、基板200の主面の領域RCを蒸着源60へ露出しかつ主面の領域RAおよびRBを蒸着源60から遮蔽するように構成されている。この目的で、シャッター10Cには開口部OCが設けられている。
次にMBE装置100の成膜条件の評価方法について説明する。ここでは、GaNのエピタキシャル成膜を行なうための第1〜第3の成膜条件を評価する方法について説明する。第1〜第3の成膜条件のそれぞれは、基板200の温度条件を、740℃、720℃、および700℃とし、その他の条件を共通とするものである。その他の条件は、たとえば、チャンバー50の圧力を1×10-7Paとする条件と、原料セル31内のGaの温度を850℃とすることでフラックスを1×10-4Paとする条件と、窒素プラズマ発生部41への投入電力を250Wとする条件とを含む。
再び図1を参照して、サセプタ21の主面(図中の下面)上に基板200が取り付けられる。次にMBE装置100が第1の成膜条件に設定される。
図3〜図5を参照して、シャッター10A〜10Cのうちシャッター10Aが選択的に、蒸着源60と基板200との間に挿入される。すなわち、基板200の主面の領域RAを蒸着源60へ露出しかつ主面の領域RBおよびRCを蒸着源60から遮蔽するようにシャッター10Aが配置される。次にシャッター34および44の両方が開放される。これにより、蒸着源60を用いた第1の成膜条件による蒸着法によって領域RAの上に半導体膜301A(第1の薄膜)が成膜される。半導体膜301Aの厚さは、たとえば1μmである。次にシャッター34および44が閉じられることによって成膜が停止される。
次にシャッター10Aの代わりにシャッター10Bが選択的に蒸着源60と基板200との間に挿入される。すなわち、基板200の主面の領域RBの少なくとも一部を蒸着源60へ露出しかつ主面の領域RAの少なくとも一部と領域RCの少なくとも一部とを蒸着源60から遮蔽するようにシャッター10Bが配置される。特に本実施の形態においては、基板200の主面の領域RBを蒸着源60へ露出しかつ主面の領域RAおよびRCを蒸着源60から遮蔽するようにシャッター10Bが配置される。またMBE装置100が第2の成膜条件に設定される。次にシャッター34および44の両方が開放される。これにより、蒸着源60を用いた第2の成膜条件による蒸着法によって領域RBの上に半導体膜301B(第2の薄膜)が成膜される。半導体膜301Bの厚さは、たとえば1μmである。次にシャッター34および44が閉じられることによって成膜が停止される。
次にシャッター10Bの代わりにシャッター10Cが選択的に蒸着源60と基板200との間に挿入される。またMBE装置100が第3の成膜条件に設定される。次にシャッター34および44の両方が開放される。これにより、蒸着源60を用いた第3の成膜条件による蒸着法によって領域RCの上に半導体膜301Cが成膜される。半導体膜301Cの厚さは、たとえば1μmである。次にシャッター34および44が閉じられることによって成膜が停止される。
次に半導体膜301A〜301Cの各々の特性が測定されることで、第1〜第3の成膜条件が評価される。測定される特性は、たとえば、表面モフォロジー、電気的特性、または光学的特性である。
本実施の形態によれば、互いに異なる3つの成膜条件のそれぞれで成膜された半導体膜301A〜301Cを1つの基板200上に成膜することができるので、3つの成膜条件を効率的に評価することができる。
好ましくは、半導体膜301Aを成膜する工程から半導体膜301Bを成膜する工程までの間、基板200がチャンバー50内に配置されている。すなわち、半導体膜301Aを成膜する工程から半導体膜301Bを成膜する工程までの間、基板200がチャンバー50外に出されない。これにより、両工程の間で基板200の搬出入に起因したMBE装置100の状態の乱れが生じることがない。具体的には、基板200の温度を基板200の搬出が可能な程度の温度まで下げる必要がなく、また基板の搬入に起因した圧力の上昇も生じない。よって基板200の温度を740℃から720℃へ20℃だけ下げるだけで第1の成膜条件から第2の成膜条件へ速やかに移行することができる。よってMBE装置100の状態を半導体膜301Bの成膜条件とするのに要する時間が短くなる。よって半導体膜301Bの成膜をより早く開始することができる。これにより、第1〜第3の成膜条件をより効率的に評価することができる。
なお本実施の形態においては回転モータ23は使用されず、よって基板200は回転されない。
(実施の形態2)
本実施の形態においては、まず実施の形態1と同様に、まず半導体膜301A〜301C(図5)が形成される。
本実施の形態においては、まず実施の形態1と同様に、まず半導体膜301A〜301C(図5)が形成される。
図6および図7を参照して、半導体膜301A〜301Cの各々の少なくとも一部の上に、半導体膜302(第3の薄膜)が第4の成膜条件で成膜される。第4の成膜条件は、たとえば、半導体膜301A〜301Cの各々に比して、成膜される半導体膜がより高い不純物濃度を有するようになる条件である。
具体的には、シャッター34および44が閉じられることによって半導体膜301Cの成膜が停止された後に、基板200がサセプタ21上に取り付けられたままの状態で、MBE装置の成膜条件が第4の成膜条件に設定される。またシャッター10A〜10C(図3)のすべてが開放される。次にシャッター34および44の両方が開放される。これにより、蒸着源60を用いた第4の成膜条件による蒸着法によって、半導体膜302が成膜される。次にシャッター34および44が閉じられることによって成膜が停止される。
次に、半導体膜302のうち、半導体膜301A〜301Cのそれぞれの上に位置する部分302A〜302Cの物性が測定される。本実施の形態においては、半導体膜302の部分302A〜302Cの各々のシート抵抗が測定される。半導体膜302は不純物濃度が高いので導電率が比較的高いことから、そのシート抵抗を容易に精度よく測定することができる。部分302A〜302Cのそれぞれの結晶成長は半導体膜301A〜301Cの特性に依存するので、半導体膜302の部分302A〜302Cのそれぞれのシート抵抗の値によって、半導体膜301A〜301Cの特性を間接的に評価することができる。また半導体膜302の成膜を1回行なうだけで半導体膜302を半導体膜301A〜301Cの各々の上に成膜することができるので、半導体膜301A〜301Cの各々の上に個別に成膜が行なわれる場合に比して、複数の成膜条件を効率的に評価することができる。
なお上記のシャッター10A〜10Cのすべてを開放する工程の代わりに、半導体膜301A〜301Cの各々の少なくとも一部の上に成膜を行なうことができるような開口部が設けられたシャッターが用いられてもよい。
(実施の形態3)
本実施の形態のMBE装置は、MBE装置100(図1)が有するシャッター10A〜10C(図2)のそれぞれの代わりに、シャッター10D〜10F(図8(A)〜図8(C))を有するものである。シャッター10D〜10Fのそれぞれは、点PD〜PFが基板200の自転軸、すなわちシャフト22(図1)に沿う軸を通るように、サセプタ21および蒸着源60の間に位置することができるように構成されている。
本実施の形態のMBE装置は、MBE装置100(図1)が有するシャッター10A〜10C(図2)のそれぞれの代わりに、シャッター10D〜10F(図8(A)〜図8(C))を有するものである。シャッター10D〜10Fのそれぞれは、点PD〜PFが基板200の自転軸、すなわちシャフト22(図1)に沿う軸を通るように、サセプタ21および蒸着源60の間に位置することができるように構成されている。
図8(A)を参照して、シャッター10Dは点PD(第1の点)に対して点対称な開口部OD(第1の開口部)を有する。具体的には開口部ODは、点PDを中心として有する円形形状を有する。
図8(B)を参照して、シャッター10Eは点PE(第2の点)に対して点対称な開口部OE(第2の開口部)を有する。具体的には開口部OEは、点PEを中心として有する環状形状を有する。開口部OEの環状形状の外径は、開口部ODの円形形状の外径よりも大きい。なおシャッター10Eのうち開口部OEよりも内側の部分を保持するために、シャッター10Eには開口部を跨る接続部19が設けられている。
図8(C)を参照して、シャッター10Fは点PFに対して点対称な開口部OFを有する。具体的には開口部OFは、点PFを中心として有する環状形状を有する。開口部OFの環状形状の外径は、開口部OEの環状形状の外径よりも大きい。なおシャッター10Fのうち開口部OFよりも内側の部分を保持するために、シャッター10Fには開口部を跨る接続部19が設けられている。
図9を参照して、本実施の形態によれば、半導体膜301A〜301C(図5)のそれぞれの代わりに、半導体膜301D〜301Fが成膜される。
本実施の形態によれば、基板200を自転させることによって、より面内分布が均一な蒸着を行なうことができる。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
上記各実施の形態においては成膜される薄膜が半導体膜、特にGaN膜である場合について説明したが、成膜される薄膜は他の半導体材料からなってもよく、また絶縁体または導体からなってもよい。また複数の成膜条件の間での相違は温度条件に限定されるものではなく、他の条件が相違してもよい。他の条件としては、たとえば、窒素プラズマ発生部41に供給される窒素ガスの流量またはプラズマ電力などがある。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10A シャッター(第1のシャッター)、10B シャッター(第2のシャッター)、10C〜10F シャッター、21 サセプタ(基板保持部)、31 原料セル、41 窒素プラズマ発生部、50 チャンバー(真空容器)、60 蒸着源、100 MBE装置(蒸着装置)、200 基板、301A 半導体膜(第1の薄膜)、301B 半導体膜(第2の薄膜)、301C〜301F 半導体膜、302 半導体膜(第3の薄膜)、OA 開口部(第1の開口部)、OB 開口部(第2の開口部)、OC〜OF 開口部、RA 領域(第1の領域)、RB 領域(第2の領域)、RC 領域。
Claims (5)
- 真空容器内に基板を収める工程と、
前記真空容器内に収められた前記基板の主面の第1の領域を蒸着源へ露出しかつ前記主面の第2の領域を蒸着源から遮蔽するように第1のシャッターを配置しながら、前記蒸着源を用いた第1の成膜条件による蒸着法によって前記第1の領域の上に第1の薄膜を成膜する工程と、
前記第1の薄膜を成膜する工程の後、前記真空容器内に収められた前記基板の前記主面の前記第2の領域の少なくとも一部を蒸着源へ露出しかつ前記主面の前記第1の領域の少なくとも一部を蒸着源から遮蔽するように第2のシャッターを配置しながら、前記蒸着源を用いた第2の成膜条件による蒸着法によって前記第2の領域の上に第2の薄膜を成膜する工程と、
前記第1および第2の薄膜の特性を評価する工程とを備える、蒸着法における成膜条件の評価方法。 - 前記第1の薄膜を成膜する工程から前記第2の薄膜を成膜する工程までの間、前記基板が前記真空容器内に配置されている、請求項1に記載の蒸着法における成膜条件の評価方法。
- 前記第2の薄膜を成膜する工程の後、前記第1の薄膜の少なくとも一部と、前記第2の薄膜の少なくとも一部との各々の上に、第3の薄膜を成膜する工程をさらに備え、
前記第1および第2の薄膜の特性を評価する工程は、前記第3の薄膜のうち前記第1の薄膜上に位置する部分の物性を測定する工程と、前記第3の薄膜のうち前記第2の薄膜上に位置する部分の物性を測定する工程とを含む、請求項1または2に記載の蒸着法における成膜条件の評価方法。 - 蒸着源を用いた蒸着法によって基板の主面上に薄膜を成膜するための蒸着装置であって、
真空容器と、
前記真空容器内に設けられた、前記基板を保持するための基板保持部と、
前記真空容器内の前記主面に対向する位置に設けられた蒸着源と、
各々が前記基板保持部および前記蒸着源の間に挿入可能な第1および第2のシャッターとを備え、
前記第1のシャッターは前記第1のシャッターが前記基板保持部および前記蒸着源の間に挿入された場合に前記主面の第1の領域を前記蒸着源へ露出しかつ前記主面の第2の領域を前記蒸着源から遮蔽するように構成され、前記第2のシャッターは前記第2のシャッターが前記基板保持部および前記蒸着源の間に挿入された場合に前記主面の前記第2の領域の少なくとも一部を前記蒸着源へ露出しかつ前記主面の前記第1の領域の少なくとも一部を前記蒸着源から遮蔽するように構成されている、蒸着装置。 - 前記基板保持部は、前記基板の前記主面を自転軸周りに自転させることができるように構成されており、
前記第1のシャッターは第1の点に対して点対称な第1の開口部を有し、前記第2のシャッターは第2の点に対して点対称な第2の開口部を有し、前記第1および第2のシャッターのそれぞれは、前記第1および第2の点が前記自転軸を通るように前記基板保持部および前記蒸着源の間に位置することができるように構成されている、請求項4に記載の蒸着装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024695A JP2012164847A (ja) | 2011-02-08 | 2011-02-08 | 蒸着法における成膜条件の評価方法、および蒸着装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024695A JP2012164847A (ja) | 2011-02-08 | 2011-02-08 | 蒸着法における成膜条件の評価方法、および蒸着装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012164847A true JP2012164847A (ja) | 2012-08-30 |
Family
ID=46843938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011024695A Withdrawn JP2012164847A (ja) | 2011-02-08 | 2011-02-08 | 蒸着法における成膜条件の評価方法、および蒸着装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012164847A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015143681A1 (zh) * | 2014-03-26 | 2015-10-01 | 宋玉琪 | 真空炉体 |
EP3480343A1 (en) * | 2017-11-01 | 2019-05-08 | DCA Cantor Oy | Molecular beam epitaxy system and method for reducing excess flux in a molecular beam epitaxy system |
-
2011
- 2011-02-08 JP JP2011024695A patent/JP2012164847A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015143681A1 (zh) * | 2014-03-26 | 2015-10-01 | 宋玉琪 | 真空炉体 |
EP3480343A1 (en) * | 2017-11-01 | 2019-05-08 | DCA Cantor Oy | Molecular beam epitaxy system and method for reducing excess flux in a molecular beam epitaxy system |
WO2019086570A1 (en) * | 2017-11-01 | 2019-05-09 | Dca Cantor Oy | Molecular beam epitaxy system and method for reducing excess flux in a molecular beam epitaxy system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6226648B2 (ja) | SiCエピタキシャルウェハの製造方法 | |
US10176987B2 (en) | SiC epitaxial wafer and method for manufacturing the same | |
JP6101591B2 (ja) | エピタキシャルウェハの製造装置および製造方法 | |
US11694893B2 (en) | Semiconductor manufacturing parts comprising SiC deposition layer, and manufacturing method therefor | |
Yoshikawa et al. | High-quality AlN film grown on a nanosized concave–convex surface sapphire substrate by metalorganic vapor phase epitaxy | |
JP2012164847A (ja) | 蒸着法における成膜条件の評価方法、および蒸着装置 | |
Hong et al. | Multiple 2D phase transformations in monolayer transition metal chalcogenides | |
JP6562546B2 (ja) | ウェハ支持台、ウェハ支持体、化学気相成長装置 | |
JP2015030640A (ja) | 炭化珪素単結晶 | |
JP6257437B2 (ja) | 結晶成長装置 | |
US20140283748A1 (en) | Semiconductor manufacturing apparatus and semiconductor wafer holder | |
JP2012197190A (ja) | 自立基板の製造方法、AlN自立基板及びIII族窒化物半導体デバイス | |
JP6153489B2 (ja) | 結晶成長装置 | |
FR2956412A1 (fr) | Vanne d'obturation a volume constant d'une source de depot en phase vapeur | |
WO2015012190A1 (ja) | SiC基板の製造方法 | |
JP2017088995A (ja) | 蒸着装置 | |
JP2020040845A (ja) | SiC単結晶製造装置 | |
JP2012248764A (ja) | Cvd装置 | |
US10354868B2 (en) | Method for formation of a transition metal dichalcogenide (TMDC) material layer | |
JP2009299173A (ja) | 真空装置 | |
JP2017017084A (ja) | 炭化珪素エピタキシャル基板の製造方法およびエピタキシャル成長装置 | |
KR102581343B1 (ko) | 성막 장치 | |
CN108977774A (zh) | 坩埚、蒸镀装置和蒸镀方法 | |
KR200454322Y1 (ko) | 증착가스 공급장치 | |
JP2010129587A (ja) | 化合物半導体エピタキシャルウェハ製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |