JP2012159920A - マルチプロセッサ装置 - Google Patents
マルチプロセッサ装置 Download PDFInfo
- Publication number
- JP2012159920A JP2012159920A JP2011017695A JP2011017695A JP2012159920A JP 2012159920 A JP2012159920 A JP 2012159920A JP 2011017695 A JP2011017695 A JP 2011017695A JP 2011017695 A JP2011017695 A JP 2011017695A JP 2012159920 A JP2012159920 A JP 2012159920A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- operating frequency
- timers
- changing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】タイマ#0〜#3(22〜25)には、電源電圧の変更動作の禁止期間が設定される。タイマ#0〜#3(22〜25)のいずれかが禁止期間を経過したときに、OS#A(14)またはOS#B(15)が、そのタイマに対応するCPUコアの動作周波数の変更の要否を判定する。そして、動作周波数の変更が必要と判定されたときに、CPUコア#0〜#3(10〜13)に供給する電源電圧の変更の要否を判定する。電源電圧の変更が必要と判定されたときに、電源電圧変更部20が、CPUコア#0〜#3(10〜13)に供給する電源電圧を変更する。したがって、OS間によるロック取得を行なう必要がなく、処理効率を向上させることが可能となる。
【選択図】図1
Description
図1は、本発明の第1の実施の形態におけるマルチプロセッサ装置の構成例を示すブロック図である。このマルチプロセッサ装置は、複数のCPU(Central Processing Unit)コア#0〜#3(10〜13)と、CPUコア#0〜#1(10〜11)上で動作するOS#A(14)と、CPUコア#2〜#3(12〜13)上で動作するOS#B(15)と、CPUコア#0〜#3(10〜13)のそれぞれに対応して設けられるクロック生成部#0〜#3(16〜19)と、電源電圧変更部20と、システムクロック値取得部21と、CPUコア#0〜#3(10〜13)のそれぞれに対応して設けられるタイマ#0〜#3(22〜25)と、タイマクロック生成部26と、タイマカウンタ値取得部27とを含む。
本発明の第1の実施の形態におけるマルチプロセッサ装置は、CPUコア#0〜#3(10〜13)のそれぞれに対応してタイマ#0〜#3(22〜25)が設けられていた。それに対して、本発明の第2の実施の形態におけるマルチプロセッサ装置は、OS#A(14)およびOS#B(15)のそれぞれに対応してタイマが設けられる構成を有する。
Claims (6)
- 複数のプロセッサコア上で動作する複数のオペレーティングシステム間の共有リソースの排他制御を行なうマルチプロセッサ装置であって、
前記複数のプロセッサコアは、それぞれ異なる動作周波数で動作可能であり、
前記複数のプロセッサコアのそれぞれに対応して設けられ、電源電圧の変更動作の禁止期間が設定される複数のタイマと、
前記複数のタイマのいずれかが前記禁止期間を経過したときに、当該タイマに対応するプロセッサコアの動作周波数の変更の要否を判定する第1の判定手段と、
前記第1の判定手段によって動作周波数の変更が必要と判定されたときに、前記複数のプロセッサコアに供給する電源電圧の変更の要否を判定する第2の判定手段と、
前記第1の判定手段によって動作周波数の変更が必要と判定されたときに、当該プロセッサコアに供給するクロックの周波数を変更する動作周波数変更手段と、
前記第2の判定手段によって電源電圧の変更が必要と判定されたときに、前記複数のプロセッサコアに供給する電源電圧を変更する電源電圧変更手段とを含む、マルチプロセッサ装置。 - 前記複数のタイマは、それぞれ異なるカウンタ値が設定されてからカウントダウンを開始し、前記複数のタイマのいずれかが0となったときに全てのタイマのカウントダウンが停止する、請求項1記載のマルチプロセッサ装置。
- 前記電源電圧変更手段は、前記複数のプロセッサコアに供給されるクロックの中で最も動作周波数が高いクロックに対応する電源電圧を前記複数のプロセッサコアに供給する、請求項1または2記載のマルチプロセッサ装置。
- 前記動作周波数変更手段は、前記第1の判定手段によって当該プロセッサコアの動作周波数を上げると判定された場合に、前記電源電圧変更手段によって電源電圧が上昇された後に動作周波数を上げる、請求項1〜3のいずれかに記載のマルチプロセッサ装置。
- 前記動作周波数変更手段は、前記第1の判定手段によって当該プロセッサコアの動作周波数を下げると判定された場合に、前記複数のタイマのカウンタ値に関係なく動作周波数を下げる、請求項1〜3のいずれかに記載のマルチプロセッサ装置。
- 複数のプロセッサコア上で動作する複数のオペレーティングシステム間の共有リソースの排他制御を行なうマルチプロセッサ装置であって、
前記複数のプロセッサコアは、それぞれ異なる動作周波数で動作可能であり、
前記複数のオペレーティングシステムのそれぞれに対応して設けられ、電源電圧の変更動作の禁止期間が設定される複数のタイマと、
前記複数のタイマのいずれかが前記禁止期間を経過したときに、当該タイマに対応するオペレーティングシステムが動作するプロセッサコアの動作周波数の変更の要否を判定する第1の判定手段と、
前記第1の判定手段によって動作周波数の変更が必要と判定されたときに、前記複数のプロセッサコアに供給する電源電圧の変更の要否を判定する第2の判定手段と、
前記第1の判定手段によって動作周波数の変更が必要と判定されたときに、当該プロセッサコアに供給するクロックの周波数を変更する動作周波数変更手段と、
前記第2の判定手段によって電源電圧の変更が必要と判定されたときに、前記複数のプロセッサコアに供給する電源電圧を変更する電源電圧変更手段とを含む、マルチプロセッサ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011017695A JP5568491B2 (ja) | 2011-01-31 | 2011-01-31 | マルチプロセッサ装置 |
US13/362,734 US9009513B2 (en) | 2011-01-31 | 2012-01-31 | Multiprocessor for providing timers associated with each of processor cores to determine the necessity to change operating frequency and voltage for per core upon the expiration of corresponding timer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011017695A JP5568491B2 (ja) | 2011-01-31 | 2011-01-31 | マルチプロセッサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012159920A true JP2012159920A (ja) | 2012-08-23 |
JP5568491B2 JP5568491B2 (ja) | 2014-08-06 |
Family
ID=46578407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011017695A Expired - Fee Related JP5568491B2 (ja) | 2011-01-31 | 2011-01-31 | マルチプロセッサ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9009513B2 (ja) |
JP (1) | JP5568491B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104049704A (zh) * | 2013-03-12 | 2014-09-17 | 鸿富锦精密工业(深圳)有限公司 | 芯片供电调节系统及方法 |
US9477257B1 (en) * | 2013-03-13 | 2016-10-25 | Juniper Networks, Inc. | Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules |
US9357016B2 (en) * | 2013-10-18 | 2016-05-31 | Damaka, Inc. | System and method for virtual parallel resource management |
TW202142997A (zh) * | 2020-05-11 | 2021-11-16 | 瑞昱半導體股份有限公司 | 應用在電子裝置的控制方法與相關的電子裝置及處理器 |
CN113692034B (zh) * | 2020-05-18 | 2024-05-28 | 瑞昱半导体股份有限公司 | 应用在电子装置的控制方法与相关的电子装置及处理器 |
KR20220145004A (ko) | 2021-04-21 | 2022-10-28 | 삼성전자주식회사 | 클록 관리 회로 및 이를 포함하는 멀티-코어 시스템 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773052A (ja) * | 1993-09-02 | 1995-03-17 | Nec Corp | 時間制限付排他制御装置 |
JP2009134577A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Microelectronics Ltd | 電源制御装置及びその電源制御装置を有するシステムlsi |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6226717B1 (en) * | 1999-02-04 | 2001-05-01 | Compaq Computer Corporation | System and method for exclusive access to shared storage |
US7100061B2 (en) * | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
JP2002215599A (ja) | 2001-01-18 | 2002-08-02 | Mitsubishi Electric Corp | マルチプロセッサシステムおよびその制御方法 |
US6954864B2 (en) * | 2002-03-29 | 2005-10-11 | Intel Corporation | Method and apparatus for remotely placing a computing device into a low power state |
US7065641B2 (en) * | 2002-06-13 | 2006-06-20 | Intel Corporation | Weighted processor selection apparatus and method for use in multiprocessor systems |
US7437581B2 (en) | 2004-09-28 | 2008-10-14 | Intel Corporation | Method and apparatus for varying energy per instruction according to the amount of available parallelism |
US7477575B2 (en) * | 2005-09-23 | 2009-01-13 | Verisign, Inc. | Redundant timer system and method |
US7689851B2 (en) * | 2006-10-27 | 2010-03-30 | Hewlett-Packard Development Company, L.P. | Limiting power state changes to a processor of a computer device |
JP2010140319A (ja) | 2008-12-12 | 2010-06-24 | Hitachi Ltd | 半導体装置 |
US8181049B2 (en) * | 2009-01-16 | 2012-05-15 | Freescale Semiconductor, Inc. | Method for controlling a frequency of a clock signal to control power consumption and a device having power consumption capabilities |
US8595567B2 (en) * | 2010-12-16 | 2013-11-26 | Wind River Systems, Inc. | Method and system for spinlock fault recovery |
-
2011
- 2011-01-31 JP JP2011017695A patent/JP5568491B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-31 US US13/362,734 patent/US9009513B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773052A (ja) * | 1993-09-02 | 1995-03-17 | Nec Corp | 時間制限付排他制御装置 |
JP2009134577A (ja) * | 2007-11-30 | 2009-06-18 | Fujitsu Microelectronics Ltd | 電源制御装置及びその電源制御装置を有するシステムlsi |
Non-Patent Citations (2)
Title |
---|
CSNG200900209012; 出原 章雄: '組込みマルチコアプロセッサ向けSMP Linuxにおける省電力機能の実装と評価' 組込みシステムシンポジウム2008論文集 第2008巻,第9号, 20081022, p.115-123, 社団法人情報処理学会 * |
JPN6014021365; 出原 章雄: '組込みマルチコアプロセッサ向けSMP Linuxにおける省電力機能の実装と評価' 組込みシステムシンポジウム2008論文集 第2008巻,第9号, 20081022, p.115-123, 社団法人情報処理学会 * |
Also Published As
Publication number | Publication date |
---|---|
US9009513B2 (en) | 2015-04-14 |
US20120198257A1 (en) | 2012-08-02 |
JP5568491B2 (ja) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5568491B2 (ja) | マルチプロセッサ装置 | |
US10345889B2 (en) | Forcing a processor into a low power state | |
EP2879017B1 (en) | Performing an operating frequency change using a dynamic clock control technique | |
US8914650B2 (en) | Dynamically adjusting power of non-core processor circuitry including buffer circuitry | |
TWI305883B (en) | Method of managing power consumption and the computer apparatus and computing system using the same | |
US9459689B2 (en) | Dyanamically adapting a voltage of a clock generation circuit | |
EP2887182A1 (en) | Rescheduling workloads to enforce and maintain a duty cycle | |
TWI489266B (zh) | 指定應用程式執行緒的效能狀態之指令 | |
WO2017105734A1 (en) | Controlling telemetry data communication in a processor | |
KR102306084B1 (ko) | 클럭 디바이더 디바이스 및 그 방법 | |
US10417149B2 (en) | Self-aligning a processor duty cycle with interrupts | |
DE112017004361T5 (de) | Steuern eines leistungszustands eines prozessors unter verwendung einer kombination von package- und thread-hinweis-informationen | |
WO2015135468A1 (en) | Systems and methods for messaging-based fine granularity system-on-a-chip power gating | |
EP2818963B1 (en) | Restricting clock signal delivery in a processor | |
US9377836B2 (en) | Restricting clock signal delivery based on activity in a processor | |
EP3855285B1 (en) | System, apparatus and method for latency monitoring and response | |
KR20210133221A (ko) | 적응적 인터커넥트 라우팅을 위한 시스템, 장치 및 방법 | |
JP2010140319A (ja) | 半導体装置 | |
JP2008041106A (ja) | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 | |
US11829769B2 (en) | Instruction driven dynamic clock management for deep pipeline and out-of-order operation of microprocessor using on-chip critical path messenger and elastic pipeline clocking | |
EP2927806B1 (en) | Integrated circuit, electronic device and ic operation method | |
Zeng et al. | Power Management for Idle Time in the Presence of Periodic Interrupt Services | |
JP2009301471A (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5568491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |