JP2012155732A - システムオンアチップ(SoC)、ディスクプレーヤ、および方法 - Google Patents
システムオンアチップ(SoC)、ディスクプレーヤ、および方法 Download PDFInfo
- Publication number
- JP2012155732A JP2012155732A JP2012061847A JP2012061847A JP2012155732A JP 2012155732 A JP2012155732 A JP 2012155732A JP 2012061847 A JP2012061847 A JP 2012061847A JP 2012061847 A JP2012061847 A JP 2012061847A JP 2012155732 A JP2012155732 A JP 2012155732A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- firmware
- processor
- test interface
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】装置は、対応する方法およびコンピュータプログラムを有しており、プロセッサと、イネーブルされている場合にだけプロセッサと通信する試験インタフェースと、プロセッサ用のファームウェアを記憶する第1メモリと、プロセッサ用のブートコードを記憶する第2メモリとを備え、プロセッサがブートした場合に、ブートコードはプロセッサに、第1メモリ内の予め定められた位置からファームウェアの一部を読み込ませ(506)、試験インタフェースは、ファームウェアの一部が予め定められた値を有する場合にイネーブルされる(512)。
【選択図】図5
Description
この発明の実施形態は、複数のシステムオンアチップ(SoC)集積回路用の複数の試験インタフェースに対するセキュリティを提供する。SoCは、試験インタフェース、1つのプロセッサ、プロセッサ用のファームウェアを記憶する1つのファームウェアメモリ、および、プロセッサ用のブートコードを記憶する1つのリードオンリーメモリを有する。試験インタフェースは、試験インタフェースがイネーブルされている場合にだけプロセッサと通信する。試験インタフェースは、Joint Test Action Group(JTAG)インタフェースとして実装されてよい。プロセッサがブートした場合に、ブートコードは、プロセッサに、ファームウェアメモリ内の予め定められた位置からファームウェアの一部を読み込ませる。試験インタフェースは、プロセッサに読み込まれたファームウェアの一部が予め定められた認証コードを含む場合にだけ、イネーブルされる。
[項目1]
プロセッサと、
イネーブルされている場合にだけ、前記プロセッサと通信する試験インタフェースと、
前記プロセッサ用のファームウェアを記憶する第1メモリと、
前記プロセッサ用の、前記プロセッサがブートした場合に前記第1メモリ内の予め定められた位置から前記ファームウェアの一部を前記プロセッサに読み込ませるブートコードを記憶する第2メモリと
レジスタ、前記予め定められた値を記憶する第3メモリ、および前記レジスタと前記第3メモリとの間の比較に基づいて、前記試験インタフェースをイネーブルするロジックを有する特定用途向け回路と
を備え、
前記試験インタフェースは、前記ファームウェアの前記一部が予め定められた値を有する場合にだけイネーブルされ、
前記ブートコードは、前記プロセッサに、前記ファームウェアの前記一部を前記レジスタに書き込ませる装置。
[項目2]
前記試験インタフェースは、Joint Test Action Group(JTAG)インタフェースを有する
項目1に記載の装置。
[項目3]
前記プロセッサは、前記ファームウェアの前記一部が前記予め定められた値を有するか否かを決定し、
前記プロセッサは、前記ファームウェアの前記一部が前記予め定められた値を有する場合に、前記試験インタフェースをイネーブルする項目1または2に記載の装置。
[項目4]
前記試験インタフェースは、イネーブルされている場合にだけ、前記特定用途向け回路と通信する項目1から3の何れか1項に記載の装置。
[項目5]
前記第1メモリ内の前記予め定められた位置に記憶された前記ファームウェアの前記一部はスクランブルされており、
前記装置は、
前記プロセッサが前記第1メモリ内の前記予め定められた位置から前記ファームウェアの前記一部を読み込んだ場合に、前記ファームウェアの前記一部をデスクランブルするデスクランブラ
をさらに備える項目1から4の何れか1項に記載の装置。
[項目6]
前記デスクランブルは、
Advanced Encryption Standard (AES)プロセス、
Data Encryption Standard (DES)プロセス、および
共有鍵プロセス
の少なくとも1つに従って実行される項目5に記載の装置。
[項目7]
前記第1メモリは、
ファームウェアメモリ
を有する項目1から6の何れか1項に記載の装置。
[項目8]
前記第2メモリは、
リードオンリーメモリ
を有する項目1から7の何れか1項に記載の装置。
[項目9]
項目1から8の何れか1項に記載の装置を有する集積回路。
[項目10]
項目9に記載の集積回路を備えるディスクプレーヤ。
Claims (10)
- プロセッサと、
イネーブルされている場合にだけ、前記プロセッサと通信する試験インタフェースと、
前記プロセッサ用のファームウェアを記憶する第1メモリと、
前記プロセッサ用の、前記プロセッサがブートした場合に前記第1メモリ内の予め定められた位置から前記ファームウェアの一部を前記プロセッサに読み込ませるブートコードを記憶する第2メモリと
レジスタ、前記予め定められた値を記憶する第3メモリ、および前記レジスタと前記第3メモリとの間の比較に基づいて、前記試験インタフェースをイネーブルするロジックを有する特定用途向け回路と
を備え、
前記試験インタフェースは、前記ファームウェアの前記一部が予め定められた値を有する場合にだけイネーブルされ、
前記ブートコードは、前記プロセッサに、前記ファームウェアの前記一部を前記レジスタに書き込ませる装置。 - 前記試験インタフェースは、Joint Test Action Group(JTAG)インタフェースを有する
請求項1に記載の装置。 - 前記プロセッサは、前記ファームウェアの前記一部が前記予め定められた値を有するか否かを決定し、
前記プロセッサは、前記ファームウェアの前記一部が前記予め定められた値を有する場合に、前記試験インタフェースをイネーブルする請求項1または2に記載の装置。 - 前記試験インタフェースは、イネーブルされている場合にだけ、前記特定用途向け回路と通信する請求項1から3の何れか1項に記載の装置。
- 前記第1メモリ内の前記予め定められた位置に記憶された前記ファームウェアの前記一部はスクランブルされており、
前記装置は、
前記プロセッサが前記第1メモリ内の前記予め定められた位置から前記ファームウェアの前記一部を読み込んだ場合に、前記ファームウェアの前記一部をデスクランブルするデスクランブラ
をさらに備える請求項1から4の何れか1項に記載の装置。 - 前記デスクランブルは、
Advanced Encryption Standard (AES)プロセス、
Data Encryption Standard (DES)プロセス、および
共有鍵プロセス
の少なくとも1つに従って実行される請求項5に記載の装置。 - 前記第1メモリは、
ファームウェアメモリ
を有する請求項1から6の何れか1項に記載の装置。 - 前記第2メモリは、
リードオンリーメモリ
を有する請求項1から7の何れか1項に記載の装置。 - 請求項1から8の何れか1項に記載の装置を有する集積回路。
- 請求項9に記載の集積回路を備えるディスクプレーヤ。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US83102206P | 2006-07-14 | 2006-07-14 | |
US60/831,022 | 2006-07-14 | ||
US82028706P | 2006-07-25 | 2006-07-25 | |
US60/820,287 | 2006-07-25 | ||
US11/654,841 | 2007-01-18 | ||
US11/654,841 US8099629B2 (en) | 2006-07-14 | 2007-01-18 | System-on-a-chip (SoC) test interface security |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009519507A Division JP4962993B2 (ja) | 2006-07-14 | 2007-07-11 | システムオンアチップ(SoC)試験インタフェースセキュリティ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012155732A true JP2012155732A (ja) | 2012-08-16 |
JP5382555B2 JP5382555B2 (ja) | 2014-01-08 |
Family
ID=38805683
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009519507A Active JP4962993B2 (ja) | 2006-07-14 | 2007-07-11 | システムオンアチップ(SoC)試験インタフェースセキュリティ |
JP2012061847A Active JP5382555B2 (ja) | 2006-07-14 | 2012-03-19 | システムオンアチップ(SoC)、ディスクプレーヤ、および方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009519507A Active JP4962993B2 (ja) | 2006-07-14 | 2007-07-11 | システムオンアチップ(SoC)試験インタフェースセキュリティ |
Country Status (6)
Country | Link |
---|---|
US (2) | US8099629B2 (ja) |
EP (1) | EP2041688B1 (ja) |
JP (2) | JP4962993B2 (ja) |
CN (1) | CN101517588B (ja) |
TW (1) | TWI434196B (ja) |
WO (1) | WO2008008367A2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090013192A1 (en) * | 2007-07-03 | 2009-01-08 | Ping-Sheng Chen | Integrity check method applied to electronic device, and related circuit |
US7991943B2 (en) * | 2007-10-26 | 2011-08-02 | Standard Microsystems Corporation | Implementation of one time programmable memory with embedded flash memory in a system-on-chip |
US8144606B1 (en) | 2007-11-15 | 2012-03-27 | Marvell International Ltd. | Interfacing messages between a host and a network |
KR101515097B1 (ko) | 2008-03-05 | 2015-04-27 | 삼성전자주식회사 | 무결성 확인 코드를 사용하는 패스워드 시스템, 패스워드생성 방법 및 패스워드 확인 방법 |
US7861070B2 (en) * | 2008-06-12 | 2010-12-28 | National Tsing Hua University | Trace compression method for debug and trace interface wherein differences of register contents between logically adjacent registers are packed and increases of program counter addresses are categorized |
US8547136B1 (en) * | 2011-11-11 | 2013-10-01 | Altera Corporation | Logic block protection system |
CN104205234B (zh) * | 2012-03-30 | 2017-07-11 | 英特尔公司 | 用于存储器电路测试引擎的通用数据加扰器 |
EP2808818B1 (en) * | 2013-05-29 | 2016-07-13 | Nxp B.V. | Processing system |
EP2843429B1 (en) | 2013-09-03 | 2016-11-23 | Telefonaktiebolaget LM Ericsson (publ) | Enabling secured debug of an integrated circuit |
CN104573528B (zh) * | 2014-12-31 | 2016-03-23 | 湖南国科微电子股份有限公司 | 一种防拷贝Soc启动方法及芯片 |
CN105162646B (zh) * | 2015-07-29 | 2018-09-11 | 北京京东尚科信息技术有限公司 | 一种多协议接口测试系统及方法 |
KR102538258B1 (ko) | 2016-07-25 | 2023-05-31 | 삼성전자주식회사 | 데이터 저장 장치 및 이를 포함하는 데이터 처리 시스템 |
US10298553B2 (en) | 2017-03-31 | 2019-05-21 | Sprint Communications Company L.P. | Hardware trusted data communications over system-on-chip (SOC) architectures |
US10184983B2 (en) * | 2017-06-02 | 2019-01-22 | Intel IP Corporation | Interface independent test boot method and apparatus using automatic test equipment |
US11686767B2 (en) * | 2017-11-02 | 2023-06-27 | Intel Corporation | System, apparatus and method for functional testing of one or more fabrics of a processor |
US10836402B2 (en) * | 2017-12-27 | 2020-11-17 | Micron Technology, Inc. | Determination of reliability of vehicle control commands via redundancy |
US10981576B2 (en) * | 2017-12-27 | 2021-04-20 | Micron Technology, Inc. | Determination of reliability of vehicle control commands via memory test |
US10933882B2 (en) * | 2017-12-27 | 2021-03-02 | Micron Technology, Inc. | Determination of reliability of vehicle control commands using a voting mechanism |
US10613955B2 (en) * | 2017-12-28 | 2020-04-07 | Intel Corporation | Platform debug and testing with secured hardware |
US10540213B2 (en) * | 2018-03-07 | 2020-01-21 | Hamilton Sundstrand Corporation | JTAG lockout with dual function communication channels |
US11507175B2 (en) | 2018-11-02 | 2022-11-22 | Micron Technology, Inc. | Data link between volatile memory and non-volatile memory |
US10901862B2 (en) | 2018-11-13 | 2021-01-26 | Micron Technology, Inc. | High-reliability non-volatile memory using a voting mechanism |
US10895597B2 (en) * | 2018-11-21 | 2021-01-19 | Advanced Micro Devices, Inc. | Secure coprocessor assisted hardware debugging |
TWI720694B (zh) * | 2019-11-18 | 2021-03-01 | 中華電信股份有限公司 | 具時間序列演算之燒錄認證裝置及方法 |
US11663472B2 (en) | 2020-06-29 | 2023-05-30 | Google Llc | Deep neural network processing for a user equipment-coordination set |
EP4211587A1 (en) * | 2020-10-27 | 2023-07-19 | Google LLC | Testing-and-manufacturing keys for a system-on-chip |
US11480613B2 (en) | 2020-12-18 | 2022-10-25 | Arm Limited | Method and/or system for testing devices in non-secured environment |
CN112948893A (zh) * | 2021-04-20 | 2021-06-11 | 成都启英泰伦科技有限公司 | 一种基于批量硬件烧录的固件加密方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11511576A (ja) * | 1995-08-25 | 1999-10-05 | インテル・コーポレーション | アクセス制御用のパラメータ付きハッシュ関数 |
JP2002341956A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 情報処理半導体装置、デバッグ許可鍵装置および情報処理半導体システム |
JP2002358137A (ja) * | 2001-05-15 | 2002-12-13 | Internatl Business Mach Corp <Ibm> | 機密保護コンピュータ環境を設定するための方法及びコンピュータ・システム |
JP2003044363A (ja) * | 2001-07-10 | 2003-02-14 | Micronas Gmbh | プロセッサ中のデータセキュリティを有するメモリ装置 |
US6968420B1 (en) * | 2002-02-13 | 2005-11-22 | Lsi Logic Corporation | Use of EEPROM for storage of security objects in secure systems |
US20050289355A1 (en) * | 2004-06-29 | 2005-12-29 | Dimitri Kitariev | Lockstep mechanism to ensure security in hardware at power-up |
JP2006011987A (ja) * | 2004-06-28 | 2006-01-12 | Ricoh Co Ltd | デバックシステム及びそのデバック方法 |
JP2006107040A (ja) * | 2004-10-04 | 2006-04-20 | Renesas Technology Corp | 半導体集積回路 |
JP2007535015A (ja) * | 2003-07-14 | 2007-11-29 | テキサス インスツルメンツ インコーポレイテッド | プロセッサの保護された資源へのアクセスに対するセキュリティ保護方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6711684B1 (en) | 1999-06-08 | 2004-03-23 | General Instrument Corporation | Variable security code download for an embedded processor |
US6754784B1 (en) * | 2000-02-01 | 2004-06-22 | Cirrus Logic, Inc. | Methods and circuits for securing encached information |
DE60221708T2 (de) * | 2001-12-26 | 2007-12-06 | Research In Motion Ltd., Waterloo | Sicheres booten für chip-geräten |
EP1429224A1 (en) | 2002-12-10 | 2004-06-16 | Texas Instruments Incorporated | Firmware run-time authentication |
WO2005076139A1 (en) * | 2004-02-05 | 2005-08-18 | Research In Motion Limited | Debugging port security interface |
KR100574974B1 (ko) * | 2004-02-26 | 2006-05-02 | 삼성전자주식회사 | 암호화된 방송 데이터를 위한 제한수신기능과복제방지기능을 구비하는 장치 및 방법 |
CN100357751C (zh) * | 2004-02-26 | 2007-12-26 | 联想(北京)有限公司 | 一种jtag模块及应用该模块的调试方法 |
EP1684286A1 (en) * | 2005-01-24 | 2006-07-26 | Thomson Licensing | Secure pre-recorded digital medium |
US8011005B2 (en) * | 2005-04-20 | 2011-08-30 | Honeywell International Inc. | Hardware encryption key for use in anti-tamper system |
US7509250B2 (en) * | 2005-04-20 | 2009-03-24 | Honeywell International Inc. | Hardware key control of debug interface |
US7961885B2 (en) * | 2005-04-20 | 2011-06-14 | Honeywell International Inc. | Encrypted JTAG interface |
US7900064B2 (en) * | 2005-04-20 | 2011-03-01 | Honeywell International Inc. | Encrypted debug interface |
US9177176B2 (en) * | 2006-02-27 | 2015-11-03 | Broadcom Corporation | Method and system for secure system-on-a-chip architecture for multimedia data processing |
-
2007
- 2007-01-18 US US11/654,841 patent/US8099629B2/en active Active
- 2007-07-11 WO PCT/US2007/015775 patent/WO2008008367A2/en active Application Filing
- 2007-07-11 CN CN2007800343508A patent/CN101517588B/zh not_active Expired - Fee Related
- 2007-07-11 JP JP2009519507A patent/JP4962993B2/ja active Active
- 2007-07-11 EP EP07810322.3A patent/EP2041688B1/en not_active Expired - Fee Related
- 2007-07-13 TW TW096125663A patent/TWI434196B/zh not_active IP Right Cessation
-
2012
- 2012-01-16 US US13/351,040 patent/US8601321B2/en active Active
- 2012-03-19 JP JP2012061847A patent/JP5382555B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11511576A (ja) * | 1995-08-25 | 1999-10-05 | インテル・コーポレーション | アクセス制御用のパラメータ付きハッシュ関数 |
JP2002358137A (ja) * | 2001-05-15 | 2002-12-13 | Internatl Business Mach Corp <Ibm> | 機密保護コンピュータ環境を設定するための方法及びコンピュータ・システム |
JP2002341956A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 情報処理半導体装置、デバッグ許可鍵装置および情報処理半導体システム |
JP2003044363A (ja) * | 2001-07-10 | 2003-02-14 | Micronas Gmbh | プロセッサ中のデータセキュリティを有するメモリ装置 |
US6968420B1 (en) * | 2002-02-13 | 2005-11-22 | Lsi Logic Corporation | Use of EEPROM for storage of security objects in secure systems |
JP2007535015A (ja) * | 2003-07-14 | 2007-11-29 | テキサス インスツルメンツ インコーポレイテッド | プロセッサの保護された資源へのアクセスに対するセキュリティ保護方法 |
JP2006011987A (ja) * | 2004-06-28 | 2006-01-12 | Ricoh Co Ltd | デバックシステム及びそのデバック方法 |
US20050289355A1 (en) * | 2004-06-29 | 2005-12-29 | Dimitri Kitariev | Lockstep mechanism to ensure security in hardware at power-up |
JP2006107040A (ja) * | 2004-10-04 | 2006-04-20 | Renesas Technology Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20120117433A1 (en) | 2012-05-10 |
JP4962993B2 (ja) | 2012-06-27 |
WO2008008367A3 (en) | 2008-03-20 |
EP2041688B1 (en) | 2018-12-19 |
TWI434196B (zh) | 2014-04-11 |
JP2009544069A (ja) | 2009-12-10 |
CN101517588A (zh) | 2009-08-26 |
US20080016395A1 (en) | 2008-01-17 |
CN101517588B (zh) | 2012-05-30 |
EP2041688A2 (en) | 2009-04-01 |
JP5382555B2 (ja) | 2014-01-08 |
US8601321B2 (en) | 2013-12-03 |
TW200813774A (en) | 2008-03-16 |
WO2008008367A2 (en) | 2008-01-17 |
US8099629B2 (en) | 2012-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4962993B2 (ja) | システムオンアチップ(SoC)試験インタフェースセキュリティ | |
US8285980B1 (en) | System-on-a-chip (SoC) security using one-time programmable memories | |
US8065716B2 (en) | Method, system and article for dynamic authorization of access to licensed content | |
US8793762B2 (en) | Simple nonautonomous peering network media | |
JP4288893B2 (ja) | 情報処理装置、プログラムロード方法、記録媒体、プログラム更新方法及び回路素子 | |
TW201426307A (zh) | 使用可攜式記憶體裝置遞送保全媒體之技術(二) | |
JP2008165439A (ja) | 磁気ディスク装置及びその制御方法 | |
JP2006053703A (ja) | 記憶制御システム及び方法 | |
US7995754B2 (en) | Recordation of encrypted data to a recordable medium | |
JP2001209584A (ja) | 情報暗号化装置及びその方法 | |
JP6693417B2 (ja) | リーダライタ装置、情報処理装置、およびデータ転送制御方法、並びにプログラム | |
JP4208736B2 (ja) | 外部記録媒体の認証方式 | |
JP4090446B2 (ja) | 電子装置および電子装置におけるデータ管理方法 | |
US20120072690A1 (en) | Memory device and method of transferring data | |
KR100579317B1 (ko) | 카오디오 보안인증용 유에스비 이동식 저장장치 | |
JP2006004376A (ja) | 情報再生装置 | |
JP2007080368A (ja) | データ記録方法、データ記録装置及びデータ記録プログラム | |
JP4714726B2 (ja) | デジタルデータ記録再生装置およびデジタルデータ記録再生方法 | |
US20080189497A1 (en) | System for Persisting Digital Multimedia Files onto a Digital Device | |
WO2007007493A1 (ja) | コンテンツ移動方法 | |
JP2012533805A (ja) | シンプルな非自律的ピアリングメディア複製検出器 | |
JP2007079728A (ja) | 記録方法、記録装置及びファイル切替記録プログラム | |
WO2008038290A2 (en) | A digital media player circuit device and method | |
TW200809503A (en) | Apparatus and method for digital content protection and universally play using hidden data area |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5382555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |