JP2012154921A - リーク補償された電子スイッチ - Google Patents

リーク補償された電子スイッチ Download PDF

Info

Publication number
JP2012154921A
JP2012154921A JP2011288939A JP2011288939A JP2012154921A JP 2012154921 A JP2012154921 A JP 2012154921A JP 2011288939 A JP2011288939 A JP 2011288939A JP 2011288939 A JP2011288939 A JP 2011288939A JP 2012154921 A JP2012154921 A JP 2012154921A
Authority
JP
Japan
Prior art keywords
subset
electronic
switch
buffer
electronic switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011288939A
Other languages
English (en)
Inventor
Rottner Franz
ロットナー、フランツ
Vital Martin
ヴィタル、マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2012154921A publication Critical patent/JP2012154921A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036Means reducing energy consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】電子スイッチの開放されたスイッチを通したリーク電流は、信号クロストークを引き起こす。
【解決手段】スイッチング用の電子回路は少なくとも4個の電子スイッチ200のセット100を備える。第1サブセット110の少なくとも2個の電子スイッチ210,230は直列接続され、第2サブセット120の少なくとも2個の電子スイッチ220,240は直列接続される。前記第1サブセット110の第1電子スイッチ210に接続される第1バッファ310、及び前記第2サブセット120の第2電子スイッチ220に接続される第2バッファ320を備え、前記第1バッファ310は開状態における前記第1電子スイッチ210を通した電圧降下を最小化し、前記第2バッファ320は開状態における前記第2電子スイッチ220を通した電圧降下を最小化する。また2個のサブセット110,120の間に配され、グランドに接続されたスイッチ410を備える。
【選択図】図1

Description

[関連する出願への相互参照]
本願は、参照としてここに組み込まれる、2011年1月25日に出願された米国非仮出願13/013,486号の出願日の利益を受ける。
本願発明は、自動試験装置(ATE)及び他の精密測定装置に用いられる電子スイッチに関連する。
混合信号装置の試験のためのATEにおいて、高価なシステム計器資源、特に被試験装置(DUT)の複数のピンを通じた高出力及び高精度の電圧源及び電流源を共有する要求があった。
従来のATEは、この要求を満たすために、機械式リレー又はリードリレーを用いていた。このアプローチの欠点は、リレーの寿命が限定されることである。特定の負荷におけるリレーの寿命が物理的に限定されるだけでなく、DUTには予期できない不良があるので、リレーは、そのライフサイクルの間、予期できない電圧及び電流の組み合わせに晒されることになる。従って、従来のATEにおけるリレーによるアプローチは、システム信頼性の観点から考慮すべきである。前述した信頼性に加えて、機械式リレーは動作するのに比較的長い時間が必要であった。この時間は、試験処理能力を大きく限定し、試験コストを引き上げることになる。
従って、機械式リレー又はリードリレーを電子スイッチに置き換える多くのアプローチが存在する。しかしながら、全ての公知の電子スイッチは機械式と比べてよい点ばかりとは限らない。高精度測定において、特に開放されたスイッチを通したリーク電流は、実現可能な測定精度を限定し、開放されたスイッチの大きな容量性カップリングは動的測定に影響する信号クロストークを引き起こす。
このような背景において、本発明の主な目的は、上記の課題の少なくとも1つを解決する電子スイッチを提供することである。
この課題は、本発明の自動試験装置のスイッチング用のリーク補償された電子回路により解決される。電子回路は、所望の電流を流す閉状態及び所望の電流を流さない開状態を有する少なくとも4個の電子スイッチのセットを備え、これにより、電子回路の第1サブセットはセットの少なくとも2個の電子スイッチを備え、第2サブセットはセットの少なくとも2個の残りの電子スイッチを備える。
第1サブセットの少なくとも2個の電子スイッチは直列接続で配され、そしてこれにより、第2サブセットの少なくとも2個の電子スイッチは直列接続で配される。電子回路の直列接続は、更に第1バッファ及び第2バッファを有する。第1バッファは、第1サブセットの第1電子スイッチに接続される。第2バッファは、第2サブセットの第2電子スイッチに接続され、これにより、第1バッファは開状態における第1電子スイッチを通した電圧降下を最小化し、第2バッファは開状態における第2電子スイッチを通した電圧降下を最小化する。
電子回路は更に、第1サブセット及び第2サブセットとの間に配されたグランドに接続されたスイッチ(以下、交換接続とも言う)を備え、これにより、グランドに接続されたスイッチは、動作中に、その閉状態においてグランドに接続されたスイッチを通じて電流を供給し、及び、これにより、スグランドに接続されたスイッチを介した電流は、第1サブセットの第1バッファを介した電流及び第2サブセットの第2バッファを介した電流を含む。
一般的に、交換接続は、スイッチを含む接続を介して所望の電流を流す閉状態にスイッチするため、又は、スイッチを含む接続を介して所望の電流を流さない開状態にそれぞれスイッチするために当業者に知られる如何なるスイッチを含んでよい。しかし、本発明の望ましい実施形態によると、交換接続は電子スイッチを有する。
本発明の実施形態においては、Tポールアーキテクチャに基づいて、信号クロストークを防ぎ、リーク電流を補償するアクティブ回路を含みつつ、過電圧に対する防御機構をも含んでよい。本発明の実施形態は、機械式リレーを直接置き換え、ATEシステムの信頼性及び試験処理能力を向上させるために用いられてよい。
本発明の実施形態において、リーク補償電子回路は、第1サブセットの第1バッファに供給する第1電力供給装置及び第2サブセットの第2バッファに供給する第2電力供給装置とを備える。
本発明の別の実施形態において、第1サブセットの第1バッファは、第1サブセットの少なくとも2個の電子スイッチの第1電子スイッチと並列に接続され、第2サブセットの第2バッファは、第2サブセットの少なくとも2個の電子スイッチの第2の電子スイッチと並列に接続される。
本発明の別の実施形態において、少なくとも4個の電子スイッチのセットは、厳密に4個の電子スイッチの直列接続であり、セットの第1サブセットはセットの厳密に2個の電子スイッチを有し、セットの第2のサブセットはセットの厳密に2個の他の電子スイッチを有する。
本発明の他の好ましい実施形態において、セットの電子スイッチの各々はトランジスタを含む。
一般的に、電子スイッチの各々は、当業者に知られる、いかなる電界効果トランジスタ(FET)を含んでもよい。しかし、本発明の好ましい実施形態によると、電子スイッチの各々はMOSFETを含んでよい。電子スイッチの少なくとも1つはMOSFETを含んでよい。他の実施形態において、電子スイッチはDGMOSFET、FREDFET、HEMT、IGBT、JFET、MESFET、MODFET、NOMFET及び/又はOFETを含んでよい。そのような実施形態は、異なる利点を有しうる。例えば、FETのボディダイオードの超高速回復(ターンオフ)、超高速スイッチングトランジスタ及び/又は低コスト電子回路が挙げられる。
本発明の他の実施形態において、セットの第1サブセット及び第2サブセットは直列に配される。
本発明の実施形態に即したいくつかの装置及び/又は方法は、例示により、参照される図面と共にここに記述される。
本発明の実施形態によるリーク補償されたスイッチを示す単純化された概略図を示す。 MOSFETにより実現される従来の電子スイッチを概略的に示す。 MOSFETにより実現される従来の電子スイッチの等価回路を概略的に示す。 本発明による、開状態におけるリーク補償されたスイッチのブロック図及び機能を概略的に示す。 本発明の閉状態におけるリーク補償されたスイッチのブロック図を概略的に示す。
本発明は、好ましい実施形態に基づいて記述されるが、これは本発明を例示するものであり、本発明の範囲を限定することを意図するものではない。実施形態に記載される全ての特徴及びその組み合わせは、本発明に必ずしも必須ではない。
この実施形態において、「A部材がB部材に接続される状態」とは、部材A及び部材Bが物理的に互いに直接接続される状態、及び、電気的な接続に影響しない他の部材を介して部材A及び部材Bが間接的に接続される状態を指す。同様に、「部材Cが部材A及び部材Bの間に配される状態」は、部材A及び部材Bまたは部材B及び部材Cが互いに直接接続された状態に加えて、これらの複数の部材が電気的接続に影響しない他の部材を介して間接的に接続された状態を指す。
追って説明される実施形態は、試験装置に関連し、より具体的には被試験装置(DUT)を試験する自動試験装置(ATE)に関連する。
図1は、本発明の実施形態によるリーク補償されたスイッチを示す単純化された概略図を示す。
自動試験装置においてスイッチング目的でリーク補償された電子回路は、少なくとも4個の電子スイッチ200のセット100を備え、電子スイッチは所望の電流を流す閉状態及び所望の電流を流さない開状態を有する。これにより、第1サブセット110はセット100の少なくとも2個の電子スイッチ210及び230を有し、第2サブセット120はセット100の少なくとも2個の他の電子スイッチ220及び240を有し、第1サブセット110の少なくとも2個の電子スイッチ210及び230は直列接続に配される。
第2サブセット120の少なくとも2個の電子スイッチ220及び240は直列接続に配される。自動試験装置は更に第1バッファ310及び第2バッファ320と備え、第1バッファ310は第1サブセット110の第1電子スイッチ210に接続され、第2バッファ320は第2サブセット120の第2電子スイッチ220に接続される。これにより第1バッファ310は開状態における第1電子スイッチ210を通した電圧降下を最小化し、第2バッファ320は開状態における第2電子スイッチ220を通した電圧降下を最小化する。
電子回路は、更に第1サブセット110及び第2サブセット120との間に配されたグランドに接続されたスイッチ410を備え、これにより、グランドに接続されたスイッチ410は、動作中に、その閉状態においてグランドに接続されたスイッチ410を通じて電流を供給する。グランド接続410を介した電流は、第1サブセット110の第1バッファ310を介した電流及び第2サブセット120の第2バッファ320を介した電流を含む。
図2はMOSFETにより実現される従来の電子スイッチを概略的に示し、図3はその電子スイッチの等価回路を概略的に示す。等価回路は、スイッチ、抵抗、及びキャパシタからなる。これら3個全ての部材は並列に接続される。
スイッチが開状態であった場合でも、並列回路上の電圧降下は電子MOSFETスイッチの抵抗部分を通してリーク電流を生じさせ、MOSFETスイッチのキャパシタ部分によりクロストークが生じることが観察されうる。
更に、電子スイッチ上の電圧降下はスイッチを通じたリーク電流を生じさせることが観察されうる。リーク電流は、電子スイッチの電圧及び温度に依存する。並列キャパシタは、電子スイッチ上にクロストークを生じさせる。
図4は、本発明による、開状態におけるリーク補償されたスイッチのブロック図を概略的に示す。リーク補償された電子スイッチは、4個の直列MOSFETスイッチ210、220、230及び240を有する。グランドに接続されたスイッチ410を有する公知のTスイッチ構造130が中央に配される。両側において、バッファ310及び320と共にリーク補償されたスイッチが配される。
更に、図4は、本発明による、開状態における電子スイッチの機能を概略的に示す。開状態において、グランドに接続されたスイッチ410は閉じられており、従って、グランドに向かって所望の電流600が流れる。4個の直列のMOSFETスイッチ210、220、230及び240は各々開状態である。外部電圧はバッファ310及び320にバッファされ、最初の2個のスイッチ210及び220の間に印加される。外部電圧と内部電圧の電圧差500は、約0Vである。従って、外部電圧源から電流は流れない。2番目の内部スイッチ230及び240を通したリーク電流600は、リークバッファの電力供給からもたらされる。
図5は、本発明による、閉状態におけるリーク補償されたスイッチのブロック図を概略的に示す。閉状態において、グランドに接続されたスイッチ410は開き、一方で4個の直列のMOSFETスイッチ210、220、230及び240の各々は閉状態となる。従って、4個の直列のMOSFETスイッチを通じて所望の電流を流すことができる。閉状態において、バッファ310及び320の各々は回路に接続されない。
この記述及び図面は単に本発明の原理を表すものである。当業者が、ここに明確に記述され又は示されないが本発明の原理を具現化する、及び、その思想及び範囲内の様々なアレンジを考案しうることが理解されるだろう。更に、ここに記述される全ての例は、原則的に、読者に本発明の原理を理解することを助け、及び本発明者らが寄与する概念により技術を促進するための、単なる教育目的であることが明確に意図される。そして、全ての例は、明確に記述された例や条件に限定されることなく解釈されるものである。更に、ここに本発明の原理、側面、実施形態、及びその特定の例を記述する全ての陳述は、その均等物を包含することを意図するものである。

Claims (7)

  1. 所望の電流を流す閉状態及び所望の電流を流さない開状態を有する少なくとも4個の電子スイッチのセット、第1バッファ、第2バッファ、及び、グランドに接続されたスイッチを備え、
    第1サブセットは前記セットの少なくとも2個の電子スイッチを含み、
    第2サブセットは前記セットの少なくとも2個の別の電子スイッチを含み、
    前記第1サブセットの前記少なくとも2個の電子スイッチは直列接続で配され、
    前記第2サブセットの前記少なくとも2個の電子スイッチは直列接続で配され、
    前記第1バッファは、前記第1サブセットの第1電子スイッチに接続され、
    前記第2バッファは、前記第2サブセットの第2電子スイッチに接続され、
    前記第1バッファは開状態における前記第1電子スイッチを通した電圧降下を最小化し、
    前記第2バッファは開状態における前記第2電子スイッチを通した電圧降下を最小化し、
    前記グランドに接続されたスイッチは、前記第1サブセット及び前記第2サブセットとの間に配され、
    前記グランドに接続されたスイッチは、動作中に、その閉状態において前記グランドに接続されたスイッチを通じて電流を供給し、
    前記グランドに接続されたスイッチを介した前記電流は、前記第1サブセットの前記第1バッファを介した電流及び前記第2サブセットの前記第2バッファを介した電流を含む
    自動試験装置のスイッチング用のリーク補償された電子回路。
  2. 前記第1サブセットの前記第1バッファに供給する第1電力供給装置、及び
    前記第2サブセットの前記第2バッファに供給する第2電力供給装置を備える、
    請求項1に記載のリーク補償された電子回路。
  3. 前記第1サブセットの前記第1バッファは、前記第1サブセットの前記少なくとも2個の電子スイッチの前記第1電子スイッチと並列に接続され、
    前記第2サブセットの前記第2バッファは、前記第2サブセットの前記少なくとも2個の電子スイッチの前記第2電子スイッチと並列に接続される、
    請求項1又は2に記載のリーク補償された電子回路。
  4. 少なくとも4個の電子スイッチの前記セットは、厳密に4個の電子スイッチの直列接続であり、
    前記セットの前記第1サブセットは前記セットの厳密に2個の電子スイッチを有し、
    前記セットの前記第2サブセットは前記セットの厳密に2個の他の電子スイッチを有する、
    請求項1から3のいずれか1項に記載のリーク補償された電子回路。
  5. 前記セットの前記電子スイッチの各々はトランジスタを含む、
    請求項1から4のいずれか1項に記載のリーク補償された電子回路。
  6. 前記電子スイッチの各々は、MOSFETを含む、
    請求項1から5のいずれか1項に記載のリーク補償された電子回路。
  7. 前記セットの前記第1サブセット及び前記セットの前記第2サブセットは直列に配される、
    請求項1から6のいずれか1項に記載のリーク補償された電子回路。
JP2011288939A 2011-01-25 2011-12-28 リーク補償された電子スイッチ Pending JP2012154921A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/013,486 2011-01-25
US13/013,486 US8253474B2 (en) 2011-01-25 2011-01-25 Leakage compensated electronic switch

Publications (1)

Publication Number Publication Date
JP2012154921A true JP2012154921A (ja) 2012-08-16

Family

ID=46510971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288939A Pending JP2012154921A (ja) 2011-01-25 2011-12-28 リーク補償された電子スイッチ

Country Status (3)

Country Link
US (1) US8253474B2 (ja)
JP (1) JP2012154921A (ja)
DE (1) DE102012100558B4 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374831U (ja) * 1986-11-05 1988-05-18
JPH0329512A (ja) * 1989-06-27 1991-02-07 Nec Kansai Ltd 半導体アナログスイッチ回路
US5910780A (en) * 1996-11-13 1999-06-08 Analog Devices, Inc. Switched-transconductance multiplexer circuit with integrated T-switches
JP2000101411A (ja) * 1998-09-22 2000-04-07 Advantest Corp 半導体リレー回路
WO2005029702A1 (ja) * 2003-09-18 2005-03-31 Advantest Corporation 半導体スイッチ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544854A (en) * 1983-08-04 1985-10-01 Motorola, Inc. Analog switch structure having low leakage current
JPH08293775A (ja) * 1995-04-20 1996-11-05 Mitsubishi Electric Corp アナログスイッチ
GB2341288B (en) * 1998-06-23 2003-12-10 Eev Ltd Switching arrangement
WO2012031101A1 (en) * 2010-09-03 2012-03-08 Qualcomm Mems Technologies, Inc. System and method of updating drive scheme voltages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374831U (ja) * 1986-11-05 1988-05-18
JPH0329512A (ja) * 1989-06-27 1991-02-07 Nec Kansai Ltd 半導体アナログスイッチ回路
US5910780A (en) * 1996-11-13 1999-06-08 Analog Devices, Inc. Switched-transconductance multiplexer circuit with integrated T-switches
JP2000101411A (ja) * 1998-09-22 2000-04-07 Advantest Corp 半導体リレー回路
WO2005029702A1 (ja) * 2003-09-18 2005-03-31 Advantest Corporation 半導体スイッチ回路

Also Published As

Publication number Publication date
US20120188003A1 (en) 2012-07-26
US8253474B2 (en) 2012-08-28
DE102012100558A1 (de) 2012-07-26
DE102012100558B4 (de) 2015-04-09

Similar Documents

Publication Publication Date Title
TWI410643B (zh) 具有減少電流洩漏之半導體裝置測試系統
CN103837731B (zh) 用于测量晶体管的特性的电压检测电路和方法
JP4887280B2 (ja) 半導体素子試験用の2チャンネルソース測定ユニット
TW200805852A (en) Circuit for protecting dut, method for protecting dut, testing apparatus and testing method
US11353494B2 (en) High-side gate over-voltage stress testing
TWI494571B (zh) 具有一隔離電流切換模組的測試系統
JP2013160572A (ja) パワー半導体用試験装置
KR20170032389A (ko) 반도체 모듈, 전기적 접속체 및 검사 장치
JP2010210330A (ja) 半導体試験装置および測定装置
KR101288516B1 (ko) 신호 출력 디바이스 및 시험 장치
CN106067796B (zh) 开关设备
CN105277865B (zh) 半导体试验装置
JP2014011520A (ja) スイッチ装置および試験装置
JP2012154921A (ja) リーク補償された電子スイッチ
US20160020765A1 (en) Semiconductor switch
KR102361760B1 (ko) 자동 테스트 장비에서의 신호 경로 인덕턴스 제어
JP2015220632A (ja) 半導体装置及びmosトランジスタの制御方法
JP5898971B2 (ja) 半導体試験装置、半導体試験方法及び半導体デバイス
JP5451588B2 (ja) スイッチ装置および試験装置
US20230408571A1 (en) Method for reduction of sic mosfet gate voltage glitches
US7271600B2 (en) Semiconductor switch circuit
CN115605769B (zh) 用于测量氮化物基半导体器件的动态导通电阻的设备
Barlow Design and Test of a Gate Driver with Variable Drive and Self-Test Capability Implemented in a Silicon Carbide CMOS Process
JP2018050453A (ja) Igbt型トランジスタを備える電気回路網における短絡の検出方法および関連する制御装置
JP2019158573A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408