JP2012151172A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2012151172A JP2012151172A JP2011006854A JP2011006854A JP2012151172A JP 2012151172 A JP2012151172 A JP 2012151172A JP 2011006854 A JP2011006854 A JP 2011006854A JP 2011006854 A JP2011006854 A JP 2011006854A JP 2012151172 A JP2012151172 A JP 2012151172A
- Authority
- JP
- Japan
- Prior art keywords
- heat transfer
- transfer layer
- layer
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来、半導体装置の熱抵抗を低減し、過熱を抑制する方法が提案されている。
例えば、リードフレームに実装した半導体素子を樹脂層で封止する半導体装置に関し、比較的熱伝導率の高いフィラーを含有させた樹脂層で半導体素子を封止する技術、半導体素子を封止する樹脂層を薄型化する技術が知られている。このほか、半導体素子が実装されたリードフレームに放熱板を接続し、その放熱板を表出させるように樹脂層で封止する技術、放熱板に設けた突起面を半導体素子上に樹脂膜を介して接着し、その放熱板を表出させるように樹脂層で封止する技術も知られている。
Conventionally, methods for reducing the thermal resistance of a semiconductor device and suppressing overheating have been proposed.
For example, the present invention relates to a semiconductor device in which a semiconductor element mounted on a lead frame is sealed with a resin layer, a technique for sealing a semiconductor element with a resin layer containing a filler having relatively high thermal conductivity, and a resin for sealing a semiconductor element A technique for thinning the layer is known. In addition, a technology for connecting a heat sink to a lead frame on which a semiconductor element is mounted and sealing the resin plate with a resin layer so that the heat sink is exposed, and a projection surface provided on the heat sink is a resin film on the semiconductor element. There is also known a technique of sealing with a resin layer so that the heat dissipation plate is exposed.
また、半導体装置の熱抵抗低減に関し、セラミック基板上の第1多層配線層に半導体素子を埋設し、それらの上に第2多層配線層を接着し、その上に形成したヒートシンクを、第2多層配線層を貫通するリード電極で半導体素子と接続する技術も知られている。 Further, regarding the reduction of thermal resistance of a semiconductor device, a semiconductor element is embedded in a first multilayer wiring layer on a ceramic substrate, a second multilayer wiring layer is bonded thereon, and a heat sink formed thereon is used as a second multilayer. A technique of connecting to a semiconductor element with a lead electrode penetrating the wiring layer is also known.
リードフレームに実装した半導体素子を樹脂層で封止する半導体装置において、上記のような技術では、半導体素子で発生する熱を効率的に外部に放熱することができない場合がある。例えば、高集積化に伴う半導体素子の単位面積当たりの発熱量の増加、パワー半導体素子を用いたときの発熱量の増加に対し、十分な放熱を行えない可能性がある。 In a semiconductor device in which a semiconductor element mounted on a lead frame is sealed with a resin layer, in some cases, heat generated in the semiconductor element cannot be efficiently radiated to the outside by the above-described technology. For example, there is a possibility that sufficient heat dissipation cannot be performed for an increase in the amount of heat generated per unit area of the semiconductor element due to high integration and an increase in the amount of heat generated when a power semiconductor element is used.
本発明の一観点によれば、リードフレームと、前記リードフレームに実装された半導体素子と、前記半導体素子内に設けられた第1伝熱層と、前記第1伝熱層に接続された第2伝熱層と、前記第2伝熱層に接続された第3伝熱層と、前記半導体素子、前記第1伝熱層及び前記第2伝熱層を封止し、前記第3伝熱層が表出する樹脂層とを含む半導体装置が提供される。 According to an aspect of the present invention, a lead frame, a semiconductor element mounted on the lead frame, a first heat transfer layer provided in the semiconductor element, and a first heat transfer layer connected to the first heat transfer layer. 2 heat transfer layers, a third heat transfer layer connected to the second heat transfer layer, the semiconductor element, the first heat transfer layer, and the second heat transfer layer are sealed, and the third heat transfer layer is sealed. A semiconductor device is provided that includes a resin layer from which the layer is exposed.
開示の半導体装置によれば、半導体素子で発生した熱を効率的に外部へ放熱することが可能になる。 According to the disclosed semiconductor device, it is possible to efficiently dissipate heat generated in the semiconductor element to the outside.
図1は半導体装置の構成例を示す図である。
図1に示す半導体装置1は、リードフレーム2、半導体素子3、第1伝熱層4、第2伝熱層5、第3伝熱層6、及び樹脂層7を有している。
FIG. 1 is a diagram illustrating a configuration example of a semiconductor device.
A
半導体素子3は、リードフレーム2に実装されている。第1伝熱層4は、リードフレーム2に実装された半導体素子3内の、例えばその表面に、設けられている。尚、第1伝熱層4は、半導体素子3の、より内部に設けられた、更に別の伝熱層に接続されていてもよい。第2伝熱層5は、第1伝熱層4に接続されており、第3伝熱層6は、第2伝熱層5に接続されている。樹脂層7は、第3伝熱層6の表面が露出するように、リードフレーム2上の半導体素子3、第1伝熱層4及び第2伝熱層5を封止している。
The semiconductor element 3 is mounted on the
尚、第1伝熱層4、第2伝熱層5及び第3伝熱層6には、樹脂層7の材料よりも熱伝導率の高い材料が用いられる。
このような構成を有する半導体装置1において、半導体素子3で発生した熱は、例えば、第1伝熱層4に伝熱され、第1伝熱層4に伝熱された熱は、第2伝熱層5に伝熱され、第2伝熱層5に伝熱された熱は、第3伝熱層6に伝熱される。半導体装置1では、半導体素子3に設けた第1伝熱層4に第2伝熱層5が接続され、第2伝熱層5に第3伝熱層6が接続されているため、半導体素子3で発生した熱を第3伝熱層6まで効率的に伝熱させることができる。更に、半導体装置1では、第3伝熱層6を樹脂層7から表出させているため、第3伝熱層6まで伝熱された熱を、効率的に外部に放熱させることができる。
The first heat transfer layer 4, the second
In the
尚、半導体素子3で発生した熱の伝熱、放熱の経路は、このように第1伝熱層4、第2伝熱層5、第3伝熱層6を順に伝熱されて第3伝熱層6から外部に放熱される経路に限らない。例えば、半導体素子3、第1伝熱層4、或いは第2伝熱層5から樹脂層7に伝熱され、樹脂層7から第3伝熱層6に伝熱されて、そこから外部に放熱される経路もある。また、樹脂層7に伝熱された熱が、樹脂層7から外部に放熱される経路もある。
Note that the heat transfer and heat release paths of the heat generated in the semiconductor element 3 are transferred in this order through the first heat transfer layer 4, the second
半導体装置1では、半導体素子3と、樹脂層7から表出する第3伝熱層6との間を、第1伝熱層4及び第2伝熱層5を用いて接続しているため、半導体素子3の熱を第3伝熱層6へと効率的に伝熱させ、外部に放熱させることが可能になっている。
In the
また、半導体素子3内に第1伝熱層4を設けることにより、半導体素子3で発生した熱を効率的に第2伝熱層5、第3伝熱層6へと伝熱することができる。更にまた、第2伝熱層5と第3伝熱層6を別体とすることにより、第2伝熱層5として、例えば後述のような様々な形態のものを適用することができる。
Further, by providing the first heat transfer layer 4 in the semiconductor element 3, the heat generated in the semiconductor element 3 can be efficiently transferred to the second
以下、半導体装置について、より詳細に説明する。
図2は第1の実施の形態に係る半導体装置の一例を示す図である。尚、図2は、第1の実施の形態に係る半導体装置の一例の要部を模式的に示す図であって、(A)は断面図、(B)は平面図である。
Hereinafter, the semiconductor device will be described in more detail.
FIG. 2 is a diagram illustrating an example of the semiconductor device according to the first embodiment. 2A and 2B are diagrams schematically illustrating a main part of an example of the semiconductor device according to the first embodiment, in which FIG. 2A is a cross-sectional view and FIG. 2B is a plan view.
図2に示す半導体装置(半導体パッケージ)10Aは、リードフレーム11、及びリードフレーム11に実装された半導体素子(チップ)12(図2(B)では点線で図示)を有している。半導体素子12は、ダイボンド材13を用いてリードフレーム11上に接着されている。半導体素子12の表面に設けられている電極パッド12aは、ワイヤ14でリードフレーム11に接続され、半導体素子12とリードフレーム11とが電気的に接続されている。ダイボンド材13には、例えば、銀(Ag)ペーストやはんだ等、接着性と熱伝導性を有する材料を用いることができる。ワイヤ14には、例えば、金(Au)やアルミニウム(Al)等の材料を用いることができる。
A semiconductor device (semiconductor package) 10A illustrated in FIG. 2 includes a
半導体素子12の内部には、第1伝熱層15(図2(B)では点線で図示)が設けられている。第1伝熱層15は、半導体素子12の上面側に、電極パッド12aの配設領域を避けて、設けられている。第1伝熱層15には、シート状の伝熱部材を用いることができる。第1伝熱層15には、金属材料、カーボン材料、セラミックス材料を用いることができる。例えば、第1伝熱層15には、封止樹脂に比べて熱伝導性の高い材料が用いられる。
A first heat transfer layer 15 (illustrated by a dotted line in FIG. 2B) is provided inside the
第1伝熱層15は、例えば、半導体素子12を形成するときに、その内部に作り込むことで、形成することができる。例えば、電極パッド12aの形成時に、電極パッド12aと同じ層の所定領域に、電極パッド12aと同じ材料を用いて、第1伝熱層15を形成しておく。尚、その際、第1伝熱層15の下層に別の伝熱層を、例えば配線やビアと共に形成しておき、当該伝熱層と接続されるように、第1伝熱層15を形成するようにしてもよい。
The first
第1伝熱層15には、第2伝熱層16(図2(B)では点線で図示)が接続されている。第2伝熱層16は、例えば図2に示すように、第1接着層18を用いて第1伝熱層15に接続される。
A second heat transfer layer 16 (illustrated by a dotted line in FIG. 2B) is connected to the first
第2伝熱層16には、例えば、金属材料、カーボン材料、セラミックス材料を用いることができる。例えば、第2伝熱層16には、封止樹脂に比べて高い熱伝導性を有する材料を用いることができる。
For the second
また、第1接着層18には、例えば、Agペーストやはんだ等、接着性と熱伝導性を有する材料を用いることができる。尚、第1伝熱層15と第2伝熱層16の材質の組み合わせによっては、このような第1接着層18を用いずに第1伝熱層15と第2伝熱層16とを接続することも可能である。
The first
第2伝熱層16には、様々な形状のものを用いることができる。ここでは一例として、所定の材料からなるフレキシブルシートのような柔軟性のあるシート状の伝熱部材を2つ折りに折り返した形状(U字形状)の第2伝熱層16を1つ用いている。このような折り返し形状を有する第2伝熱層16の一方の端部側(下側)が、第1接着層18を介して第1伝熱層15の上面に接続されている。
Various shapes can be used for the second
折り返し形状を有する第2伝熱層16のもう一方の端部側(上側)には、第3伝熱層17が接続されている。第3伝熱層17は、例えば図2に示すように、第2接着層19を用いて第2伝熱層16に接続される。
A third
第3伝熱層17には、シート状の伝熱部材を用いることができる。第3伝熱層17には、例えば、金属材料、カーボン材料、セラミックス材料を用いることができる。例えば、第3伝熱層17には、封止樹脂に比べて高い熱伝導性を有する材料を用いることができる。
A sheet-like heat transfer member can be used for the third
また、第2接着層19には、例えば、Agペーストやはんだ等、接着性と熱伝導性を有する材料を用いることができる。尚、第2伝熱層16と第3伝熱層17の材質の組み合わせによっては、このような第2接着層19を用いずに第2伝熱層16と第3伝熱層17とを接続することも可能である。
The second
このように、リードフレーム11に実装された半導体素子12に、第1伝熱層15、第2伝熱層16及び第3伝熱層17が熱的に接続されている。
リードフレーム11にダイボンド材13で接着された半導体素子12、ワイヤ14、第1伝熱層15、第2伝熱層16は、樹脂層20によって封止されている。樹脂層20は、第3伝熱層17の、例えばその上面が表出するように、設けられている。樹脂層20には、例えば、所定の非導電性フィラーを含有する樹脂(封止樹脂)を用いることができる。尚、フィラーには、熱伝導性の高いものを用いてもよい。樹脂層20は、所定の金型を用いたモールド法によって形成することができる。
As described above, the first
The
上記構成を有する半導体装置10Aでは、半導体素子12で発生した熱を、第1伝熱層15、第2伝熱層16、第3伝熱層17へと効率的に伝熱させ、樹脂層20から表出する第3伝熱層17から効率的に外部へと放熱させることができる。
In the semiconductor device 10 </ b> A having the above-described configuration, the heat generated in the
半導体装置10Aでは、第2伝熱層16を折り返し形状とし、折り返した両端部の外側の表面でそれぞれ第1伝熱層15及び第3伝熱層17と接続させる。そのため、第2伝熱層16の湾曲或いは屈曲した部分(折り返し部分)で積層方向の伝熱経路を確保しつつ、両端部の表面で第1伝熱層15及び第3伝熱層17との接触面積(伝熱面積)を比較的大きく確保することができる。これにより、半導体素子12から第3伝熱層17への効率的な伝熱が実現されている。
In the semiconductor device 10 </ b> A, the second
更に、第1伝熱層15と第3伝熱層17の間を繋ぐ第2伝熱層16に比較的柔軟な材料を用いることで、樹脂層20を形成する際に、第2伝熱層16がクッション性を発揮し、樹脂封止時の樹脂流動による半導体素子12への衝撃が抑制される。
Furthermore, when the
例えば、樹脂封止時には、封止前の組立体が金型の上型と下型の間に挟まれ、その間の空間に封止樹脂が圧入され、横方向に封止樹脂が流動し、組立体が封止樹脂で封止される。このときの横方向の樹脂流動により、第3伝熱層17や第2伝熱層17には、ある程度の荷重がかかる。その荷重に応じ、第2伝熱層16が、その柔軟性により、一端部を第1伝熱層15と半導体素子12の側に固定された状態で、横方向に変形する。
For example, at the time of resin sealing, the assembly before sealing is sandwiched between the upper mold and the lower mold of the mold, the sealing resin is press-fitted into the space between them, and the sealing resin flows in the lateral direction. The solid is sealed with a sealing resin. Due to the resin flow in the lateral direction at this time, a certain amount of load is applied to the third
仮に、第2伝熱層16に柔軟性のない材料を用いていると、樹脂封止時の樹脂流動による荷重が、半導体素子12側にかかってしまい、半導体素子12の損傷、破損を招く恐れがある。
If an inflexible material is used for the second
これに対し、上記のような柔軟性を有する第2伝熱層16を用いると、その変形によるクッション効果により、樹脂封止時の樹脂流動によって半導体素子12にかかる荷重負担を低減することが可能になる。それにより、半導体素子12の損傷、破損を抑制し、半導体装置10Aの信頼性向上、歩留まり向上を図ることが可能になる。
On the other hand, when the second
尚、ここでは、第2伝熱層16を、第1伝熱層15と第3伝熱層17の間に1つ設ける場合を例示したが、複数の第2伝熱層16を設けることも可能である。
図3は第1の実施の形態に係る半導体装置の別例を示す図である。尚、図3は、第1の実施の形態に係る半導体装置の別例の要部を模式的に示す図であって、(A)は断面図、(B)は平面図である。
In addition, although the case where one second
FIG. 3 is a diagram showing another example of the semiconductor device according to the first embodiment. FIGS. 3A and 3B are diagrams schematically showing main parts of another example of the semiconductor device according to the first embodiment, in which FIG. 3A is a cross-sectional view and FIG. 3B is a plan view.
図3に示す半導体装置10Aaは、第1伝熱層15と第3伝熱層17の間に、複数の第2伝熱層16を設けた構造を有している。この場合、各第2伝熱層16には、上記のような形状、材質のものを用いることができ、各第2伝熱層16が、第1接着層18を介して第1伝熱層15に接続され、第2接着層19を介して第3伝熱層17に接続される。
The semiconductor device 10 </ b> Aa shown in FIG. 3 has a structure in which a plurality of second heat transfer layers 16 are provided between the first
このように複数の第2伝熱層16を設けた場合にも、上記同様の伝熱、放熱効果と、樹脂封止時の半導体素子12への荷重低減効果を得ることができる。
ところで、上記のような第2伝熱層16を用いず、第1伝熱層15と第3伝熱層17とをビアで接続した場合には、伝熱、放熱効果に制約が生じ得る。ここで、上記のような第2伝熱層16を用いた構造の場合と、ビアを用いた構造の場合について、それらの熱伝導を比較する。そこで、それぞれの場合について、次のようなモデル計算を行う。
As described above, even when the plurality of second heat transfer layers 16 are provided, the same heat transfer and heat dissipation effects as those described above and a load reduction effect on the
By the way, when the first
図4及び図5はモデル計算の説明図である。図4及び図5において、(A)は第2伝熱層を用いた構造のモデルの説明図、(B)はビアを用いた構造のモデルの説明図である。
ここでは、まず、図4(A)に示すように、第2伝熱層16とそれを封止している樹脂層20の領域の、一断面の構造について、式(1)を用い、等価熱伝導率を算出する。比較のため、ビア構造についても、上記第2伝熱層16をビアに置き換え、図4(B)に示したように樹脂層20内にビア100が配置された構造の一断面を想定し、式(1)を用い、等価熱伝導率を算出する。尚、第2伝熱層16とビア100の材質は同じとする。
4 and 5 are explanatory diagrams of model calculation. 4 and 5, (A) is an explanatory diagram of a model of a structure using a second heat transfer layer, and (B) is an explanatory diagram of a model of a structure using vias.
Here, first, as shown in FIG. 4 (A), the structure of one section of the region of the second
λeq=(λP×AP+λR×AR)/(AP+AR)・・・(1)
この式(1)において、λeqは等価熱伝導率、λPは第2伝熱層16又はビア100の熱伝導率、λRは樹脂層20の熱伝導率、APは第2伝熱層16又はビア100の断面積、ARは樹脂層20の断面積である。
λ eq = (λ P × A P + λ R × A R ) / (A P + A R ) (1)
In this equation (1), λ eq is the equivalent thermal conductivity, λ P is the thermal conductivity of the second
尚、第2伝熱層16が第1伝熱層15、第3伝熱層17とそれぞれ接続される部分(折り返した両端部)の厚さが十分薄いと仮定する。その場合、伝熱経路の体積は、図5(A)に示すような折り返し部分の断面積A1(伝熱面積)×高さH(第1伝熱層15と第2伝熱層16の間の樹脂層20の厚さ)と考えることができる。第2伝熱層16を、単に図5(B)に示すようなビア100に置き換えれば、両者は高さHが同じになるため、体積によらず断面積A1,A2(伝熱面積)によって熱伝導率を比較することができる。
It is assumed that the thicknesses of the portions (the folded ends) where the second
具体的なモデル計算例として、第2伝熱層16の厚さ(シート厚)が150μm、幅(シート幅)が300μmであるとし、平面サイズ5mm×5mmの半導体素子12の上に、ピッチ400μmで、折り返し形状の第2伝熱層16を複数配置するものとする。この場合、縦に7個、横に7個、合計49個(約50個)の第2伝熱層16を配置することができる。
As a specific model calculation example, the thickness (sheet thickness) of the second
ビア100については、例えば、半導体素子12上への樹脂シート(樹脂層20の一部に相当)の貼り付け、レーザ加工による穴開け、めっきによる充填、というプロセスを繰り返すビルドアッププロセスで形成する場合を想定する。穴開け加工が可能で、且つ平坦なめっき充填が可能なビア100の最大径は200μmである。このようなサイズのビア100を、平面サイズ5mm×5mmの半導体素子12の上に、ピッチ400μmで配置するものとすると、縦に7個、横に7個、合計49個(約50個)のビア100が配置できることになる。
The via 100 is formed by, for example, a build-up process in which a process of attaching a resin sheet (corresponding to a part of the resin layer 20) on the
図6に伝熱面積と等価熱伝導率の関係を示す。尚、図6では、第2伝熱層16の伝熱面積と等価熱伝導率の関係を実線(伝熱層構造)で示し、ビア100の伝熱面積と等価熱伝導率の関係を点線(ビア構造)で示している。図6に示した12,25,50の数字は、第2伝熱層16の個数、ビア100の個数を示している。
FIG. 6 shows the relationship between the heat transfer area and the equivalent thermal conductivity. In FIG. 6, the relationship between the heat transfer area of the second
図6より、第2伝熱層16は、同じ個数のビア100を用いたときよりも、大きな伝熱面積を得ることができ、高い熱伝導率を得ることができる。ビア100の場合、上記モデル計算では、形成ルール上、50個分のビア100の伝熱面積である1.6mm2までしか伝熱面積を確保することができない。これに対し、第2伝熱層16の場合には、同じ50個を配置したときでも、より大きな伝熱面積を確保することができる。
From FIG. 6, the second
従って、第2伝熱層16は、半導体素子12にパワー半導体等の発熱量の大きいものを用いる場合にも、好適に利用することができる。また、第2伝熱層16は、シート厚、シート幅、個数の自由度が高いため、用いる半導体素子12の種類や、要求される放熱特性等に応じて、最適な形態を選択することができる。
Therefore, the second
続いて、第1の実施の形態に係る半導体装置の形成方法について説明する。
図7は第1の実施の形態に係る半導体装置の形成方法の一例を示す図である。
まず、図7(A)に示すように、第1伝熱層15を所定領域に設けた半導体素子12を、ダイボンド材13を用いて、リードフレーム11上にフェースアップでダイボンディングする。次いで、半導体素子12の電極パッド12aと、リードフレーム11(リード部(アウターリード))の間を、ワイヤ14で電気的に接続する。尚、電極パッド12aとリードフレーム11の間は、ウェッジボンディング法を用いて電気的に接続してもよい。
Next, a method for forming a semiconductor device according to the first embodiment will be described.
FIG. 7 is a diagram illustrating an example of a method for forming a semiconductor device according to the first embodiment.
First, as shown in FIG. 7A, the
次いで、予め折り返し形状としている第2伝熱層16、及び、その上に設けるシート状の第3伝熱層17を接続していく。その際は、例えば、図7(B)に示すように、第1伝熱層15の上面に第1接着層18を設け、第3伝熱層17の下面に第2接着層19を設ける。そして、図7(C)に示すように、折り返し形状としている第2伝熱層16の一方の端部側を、第1接着層18を介して第1伝熱層15に接続し、もう一方の端部側に、第2接着層19を介して第3伝熱層17を接続する。
Next, the second
図7(C)のように第3伝熱層17の接続まで行った後は、得られた組立体を、樹脂封止(モールド)装置の金型(上型と下型の間)にセットし、半導体素子12、ワイヤ14、リードフレーム11(アウターリード)、第1伝熱層15及び第2伝熱層16を、熱硬化性の封止樹脂によって封止する。その際は、第3伝熱層17の上面が表出するように、封止する。封止後、金型を取り外すことで、図7(D)に示すような樹脂層20で封止された組立体が得られる。
After the process up to the connection of the third
封止の際、樹脂は、例えば、上型と下型の間に圧入され、横方向に流動しながら組立体を埋めていく。この樹脂の流動により、第2伝熱層16や第3伝熱層17には荷重がかかり得るが、そのような荷重を第2伝熱層16が変形により吸収し、半導体素子12側にかかる荷重負担を低減することができる。
At the time of sealing, for example, the resin is press-fitted between the upper mold and the lower mold, and fills the assembly while flowing in the lateral direction. Due to the flow of the resin, a load may be applied to the second
封止後、金型を取り外した後は、リードフレーム11のアウターリードを切断することで、半導体装置10Aを得る。
尚、ここでは1個の半導体装置10Aを図示している。勿論、1枚のリードフレーム11に複数の半導体素子12を実装し、それぞれに第1伝熱層15、第2伝熱層16、第3伝熱層17を接続し、全体を封止し、リードの切断を行って個々に分離し、複数の半導体装置10Aを得るようにしてもよい。
After sealing, after removing the mold, the outer lead of the
Here, one
また、図7には、1つの第2伝熱層16を設ける半導体装置10A(図2)の形成方法を例示したが、複数の第2伝熱層16を設ける半導体装置10Aa(図3)も、この図7に示したような例に従って形成することが可能である。
7 illustrates the method of forming the
尚、図7に示したような方法を用いて形成される半導体装置の内部構造の例を図8及び図9に示す。図8及び図9では、リードフレーム11の半導体素子12の搭載領域を模式的に図示している。
An example of the internal structure of a semiconductor device formed by using the method shown in FIG. 7 is shown in FIGS. 8 and 9 schematically show the mounting region of the
半導体素子12は、2つのトランジスタ部12b、及び、ゲート、ソース、ドレイン用の電極パッド12aを備えている。ゲート用の電極パッド12aは、リードフレーム11のゲート用のリード部11aにゲート配線14a(ワイヤ14)で接続される。ソース用の電極パッド12aは、リードフレーム11のソース用のリード部11bにソース配線14b(ワイヤ14)で接続される。ドレイン用の電極パッド12aは、リードフレーム11のドレイン用のリード部11cにドレイン配線14cで接続される。
The
図8には、各トランジスタ部12bの上にそれぞれ第1伝熱層15が設けられ、その上にそれぞれ第2伝熱層16が接続された構造を例示している。そして、ここでは図示を省略するが、各第2伝熱層16の上にそれぞれ第3伝熱層17が接続される。
FIG. 8 illustrates a structure in which the first
図9には、各トランジスタ部12b上に設けられた第1伝熱層15の上にそれぞれ、複数の第2伝熱層16が接続された構造を例示している。そして、ここでは図示を省略するが、各第1伝熱層15上の複数の第2伝熱層16を覆うように、それぞれ第3伝熱層17が接続される。
FIG. 9 illustrates a structure in which a plurality of second heat transfer layers 16 are connected to the first
以上、第1の実施の形態に係る半導体装置について説明した。以上の説明では、第2伝熱層16を第1伝熱層15及び第3伝熱層17と接続する場合について述べたが、第2伝熱層16は、更にリードフレーム11と接続することも可能である。
The semiconductor device according to the first embodiment has been described above. In the above description, the case where the second
図10は第2の実施の形態に係る半導体装置の一例を示す図である。
図10に示す半導体装置(半導体パッケージ)10Bは、第2伝熱層16が、樹脂層20の端部まで引き延ばされ、伝熱部材21を介してリードフレーム11に接続された構造を有している。
FIG. 10 is a diagram illustrating an example of a semiconductor device according to the second embodiment.
The semiconductor device (semiconductor package) 10B shown in FIG. 10 has a structure in which the second
樹脂層20の端部に引き延ばされた第2伝熱層16と伝熱部材21の一端部は、例えば図10に示すように、第3接着層22を用いて接続される。また、伝熱部材21の他端部とリードフレーム11は、例えば図10に示すように、第4接着層23を用いて接続される。尚、第2伝熱層16と伝熱部材21の材質の組み合わせによっては、第3接着層22を用いずに第2伝熱層16と伝熱部材21を接続することも可能である。また、伝熱部材21とリードフレーム11の材質の組み合わせによっては、第4接着層23を用いずに伝熱部材21とリードフレーム11を接続することも可能である。
The second
このような半導体装置10Bによれば、半導体素子12で発生した熱を、第1伝熱層15、第2伝熱層16、第3伝熱層17へと順に伝熱させるほか、第2伝熱層16から伝熱部材21を介してリードフレーム11へと伝熱させることができる。これにより、半導体素子12から第2伝熱層16に伝熱された熱を、樹脂層20から表出する第3伝熱層17のほか、リードフレーム11から、或いは樹脂層20から表出する伝熱部材21から、外部へと放熱することができ、放熱効果を更に高めることができる。
According to such a
上記構成を有する半導体装置10Bは、例えば、次のようにして形成することができる。
図11は第2の実施の形態に係る半導体装置の形成方法の一例を示す図である。
The
FIG. 11 is a diagram illustrating an example of a method of forming a semiconductor device according to the second embodiment.
図11(A)に示すように、第1伝熱層15を所定領域に設けた半導体素子12を、ダイボンド材13でリードフレーム11上にダイボンディングした後、半導体素子12の電極パッド12aとリードフレーム11の間を、ワイヤ14で電気的に接続する。
As shown in FIG. 11A, after the
次いで、予め一方の端部側が長くなるような折り返し形状とした第2伝熱層16、シート状の第3伝熱層17を接続していく。例えば、図11(A)に示すように、第1伝熱層15、第3伝熱層17にそれぞれ第1接着層18、第2接着層19を設ける。そして、図11(B)に示すように、折り返し形状の第2伝熱層16の短い方の端部側を、第1接着層18を介して第1伝熱層15に接続し、長い方の端部側に、第2接着層19を介して第3伝熱層17を接続する。
Next, the second
更に、図11(B)に示すように、第2伝熱層16の長い方の端部側先端部に、犠牲層24を形成する。犠牲層24は、例えば、レジストを用いて形成することができる。尚、犠牲層24は、第1伝熱層15及び第3伝熱層17との接続前に、予め第2伝熱層16の所定部分に形成しておくこともできる。
Furthermore, as shown in FIG. 11B, a
次いで、上記のようにして得られた組立体を、モールド装置の金型(上型と下型の間)にセットし、半導体素子12、ワイヤ14、リードフレーム11(アウターリード)、第1伝熱層15及び第2伝熱層16を、封止樹脂によって封止する。その際は、第3伝熱層17及び犠牲層24が表出するように、封止する。封止後、金型を取り外すことで、図11(C)に示すような樹脂層20で封止された組立体が得られる。
Next, the assembly obtained as described above is set in a mold (between the upper mold and the lower mold) of the molding apparatus, and the
次いで、封止後の組立体に表出する犠牲層24を除去する。そして、犠牲層24の除去後に露出する第2伝熱層16の先端部と、リードフレーム11とを、図11(D)に示すように、伝熱部材21によって接続する。ここでは、露出する第2伝熱層16の先端部に第3接着層22を設け、リードフレーム11に第4接着層23を設けて、伝熱部材21の両端部を、第3接着層22及び第4接着層23を介して、第2伝熱層16及びリードフレーム11にそれぞれ接続する。
Next, the
以後は、リードフレーム11のアウターリードを切断することで、半導体装置10Bを得る。
尚、ここでは、樹脂層20の形成後、伝熱部材21で第2伝熱層16とリードフレーム11を接続するようにした。このほか、樹脂層20の形成前に、伝熱部材21で第2伝熱層16とリードフレーム11を接続しておき、その後、その伝熱部材21も封止されるように、樹脂層20を形成するようにしてもよい。このようにして得られる構造であっても、樹脂層20内で、第2伝熱層16が伝熱部材21を介してリードフレーム11に接続されていることで、高い放熱効果を得ることが可能である。
Thereafter, the outer lead of the
Here, after the
また、ここでは、伝熱部材21を用いて第2伝熱層16をリードフレーム11に接続するようにしたが、伝熱部材21を用いず、第2伝熱層16の一端部をリードフレーム11まで引き延ばし、リードフレーム11と接続することもできる。
Here, the second
図12は第2の実施の形態に係る半導体装置の別例を示す図である。
図12に示す半導体装置10Baは、折り返し形状の第2伝熱層16の一方の端部側(先端部)を、更に折り曲げた形状とし、その折り曲げた部分をリードフレーム11に第4接着層23を介して接続した構造を有している。
FIG. 12 is a diagram illustrating another example of the semiconductor device according to the second embodiment.
In the semiconductor device 10Ba shown in FIG. 12, one end portion (tip portion) of the folded second
このような構造とする場合には、予め図12に示したような形状となるように折り返しと先端部の折り曲げを行った第2伝熱層16を、第1伝熱層15、第3伝熱層17、リードフレーム11にそれぞれ接続し、折り曲げられた先端部が表出するように封止を行う。或いは、折り返しまで行った(先端部折り曲げ前の)第2伝熱層16を、第1伝熱層15、第3伝熱層17にそれぞれ接続し、折り曲げを行う先端部が表出するように封止を行った後、その表出する先端部を折り曲げ、リードフレーム11に接続する。
In the case of such a structure, the second
尚、図12には、第2伝熱層16の先端部を樹脂層20から表出させてリードフレーム11と接続する場合を例示したが、リードフレーム11との接続部を含む第2伝熱層16の全体を樹脂層20で封止してもよい。このような構造であっても、第2伝熱層16がリードフレーム11に接続されていることで、高い放熱効果を得ることが可能である。
12 illustrates the case where the tip of the second
以上、第1,第2の実施の形態に係る半導体装置について説明したが、これらの半導体装置に用いる第2伝熱層16は、上記のようなシート状の材料を折り返したもの、或いは折り返した部分を含むものには限定されない。例えば、線状の材料を折り返した形状にしたものや、折り返した部分を含んだ形状にしたものを、第1伝熱層15及び第3伝熱層17と接続する第2伝熱層として設けてもよい。
Although the semiconductor devices according to the first and second embodiments have been described above, the second
また、このように第1伝熱層15及び第3伝熱層17と接続する第2伝熱層は、上記のような折り返し形状、或いはそのような形状部分を含んだ形状のものには限定されない。例えば、第1伝熱層15及び第3伝熱層17と接続する第2伝熱層として、以下の図13〜図16に示すような形態のものを用いることもできる。
Further, the second heat transfer layer connected to the first
例えば、第1伝熱層15及び第3伝熱層17と接続する第2伝熱層としては、図13に示すような、折り返しのない、ステップ形状の第2伝熱層16aを用いたり、図14に示すような複数回折り返した形状の第2伝熱層16bを用いたりすることもできる。このような第2伝熱層16a,16bは、シート状の材料、又は線状の材料を用いて、形成することができる。
For example, as the second heat transfer layer connected to the first
また、第1伝熱層15及び第3伝熱層17と接続する第2伝熱層としては、図15及び図16に示すような、封止樹脂が流入可能な多孔質型の第2伝熱層16c,16dを用いることもできる。例えば、図15に示す第2伝熱層16cは、線状の材料をメッシュ状に編んだものである。図16に示す第2伝熱層16dは、ブロック状の材料に多数の細孔を形成したものである。
Further, as the second heat transfer layer connected to the first
以上例示したような第2伝熱層16a〜16dを、第1伝熱層15と第3伝熱層17の間に設け、それらと接続するようにしても、上記同様、半導体素子12で発生した熱を、効率的に外部に放熱させることができる。
Even if the second heat transfer layers 16a to 16d as exemplified above are provided between the first
尚、第2伝熱層16a〜16dのいずれの場合にも、更にリードフレーム11と接続するための伝熱部材を用い、樹脂層20の外部或いは内部でリードフレーム11と接続することも可能である。また、第2伝熱層16a〜16dのいずれの場合にも、その一部を樹脂層20の外部に引き延ばし、或いは内部で引き延ばし、その引き延ばした先端部をリードフレーム11と接続することも可能である。
In any of the second heat transfer layers 16a to 16d, a heat transfer member for connecting to the
第2伝熱層としては、以上例示したもののほか、スパイラル型(コイル形状)のものや、ベローズ型のもの等を用いることも可能である。
第2伝熱層には、第1伝熱層15から第3伝熱層17への伝熱が可能で、樹脂封止時の樹脂流動による荷重を吸収するようなクッション性を発揮するもの、或いはクッション性は発揮しなくとも樹脂流動を妨げないものを、広く適用することが可能である。
As the second heat transfer layer, a spiral type (coil shape), a bellows type, or the like can be used in addition to those exemplified above.
In the second heat transfer layer, heat transfer from the first
第2伝熱層には、金属や合金の箔、リボン、ワイヤ、或いはカーボンファイバやカーボンナノチューブ、或いはまた各種セラミックスを利用することができる。
以下、実施例及び比較例について述べる。
<実施例>
複数の第2伝熱層16を有する半導体装置10Aa(図3)を形成した。ここでは、平面サイズ5mm×5mmの半導体素子12を用い、第1伝熱層15と第3伝熱層17の間に、シート厚150μm、シート幅300μmの銅(Cu)のフレキシブルシートを、高さ1mmの折り返し形状とした第2伝熱層16をピッチ400μmで49個配置した。半導体素子12の動作時における半導体装置10Aa全体の熱抵抗を測定した結果、0.5℃/W以下であった。半導体装置10Aa全体の等価熱伝導率を試算した結果、61(任意単位)であった。
<比較例>
上記実施例の第2伝熱層16をビアに替えた半導体装置を形成した。ここでは、厚さ200μmの樹脂シートの貼り付け、レーザによる直径200μm、ピッチ400μmの穴開け加工、穴のめっき充填というビルドアッププロセスを5回繰り返し、第1伝熱層15上に49個のビアを形成し、その上に第3伝熱層17を配置した。半導体素子12の動作時における半導体装置全体の熱抵抗を測定した結果、1.5℃/Wと、上記実施例の3倍以上であった。半導体装置10A全体の等価熱伝導率を試算した結果、43(任意単位)となり、上記実施例よりも30%低下した。
For the second heat transfer layer, metal or alloy foil, ribbon, wire, carbon fiber, carbon nanotube, or various ceramics can be used.
Examples and comparative examples are described below.
<Example>
A semiconductor device 10Aa (FIG. 3) having a plurality of second heat transfer layers 16 was formed. Here, a
<Comparative example>
A semiconductor device was formed by replacing the second
ビルドアッププロセスではなく、第1伝熱層15上にビアを形成した後に、樹脂層20(封止樹脂)で封止した半導体装置の場合にも、この比較例と同様の結果が得られた。
上記したような第2伝熱層を用いた半導体装置によれば、低熱抵抗化、高熱伝導率化が可能になり、更に、信頼性の向上、歩留まりの向上を図ることが可能になる。
The result similar to this comparative example was obtained not in the build-up process but in the case of the semiconductor device sealed with the resin layer 20 (sealing resin) after forming the via on the first
According to the semiconductor device using the second heat transfer layer as described above, it is possible to achieve low thermal resistance and high thermal conductivity, and it is possible to improve reliability and yield.
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) リードフレームと、
前記リードフレームに実装された半導体素子と、
前記半導体素子内に設けられた第1伝熱層と、
前記第1伝熱層に接続された第2伝熱層と、
前記第2伝熱層に接続された第3伝熱層と、
前記半導体素子、前記第1伝熱層及び前記第2伝熱層を封止し、前記第3伝熱層が表出する樹脂層と、
を含むことを特徴とする半導体装置。
Regarding the embodiment described above, the following additional notes are further disclosed.
(Appendix 1) Lead frame,
A semiconductor element mounted on the lead frame;
A first heat transfer layer provided in the semiconductor element;
A second heat transfer layer connected to the first heat transfer layer;
A third heat transfer layer connected to the second heat transfer layer;
A resin layer that seals the semiconductor element, the first heat transfer layer, and the second heat transfer layer, and the third heat transfer layer is exposed;
A semiconductor device comprising:
(付記2) 前記第1伝熱層と前記第2伝熱層とは、第1接着層を用いて接続され、前記第2伝熱層と前記第3伝熱層とは、第2接着層を用いて接続されていることを特徴とする付記1に記載の半導体装置。
(Supplementary Note 2) The first heat transfer layer and the second heat transfer layer are connected using a first adhesive layer, and the second heat transfer layer and the third heat transfer layer are a second adhesive layer. The semiconductor device according to
(付記3) 前記第2伝熱層は、前記リードフレームに接続されていることを特徴とする付記1又は2に記載の半導体装置。
(付記4) 前記第2伝熱層は、折れ曲がり部分を有するシート状の伝熱部材であることを特徴とする付記1乃至3のいずれかに記載の半導体装置。
(Supplementary Note 3) The semiconductor device according to
(Supplementary note 4) The semiconductor device according to any one of
(付記5) 前記第2伝熱層は、折れ曲がり部分を有する線状の伝熱部材であることを特徴とする付記1乃至3のいずれかに記載の半導体装置。
(付記6) 前記第2伝熱層は、多孔質の伝熱部材であることを特徴とする付記1乃至3のいずれかに記載の半導体装置。
(Supplementary note 5) The semiconductor device according to any one of
(Supplementary note 6) The semiconductor device according to any one of
(付記7) 前記第2伝熱層は、前記第1伝熱層と前記第3伝熱層の間に複数設けられていることを特徴とする付記1乃至6のいずれかに記載の半導体装置。
(付記8) 前記半導体素子は、前記リードフレームにワイヤを用いて電気的に接続され、前記樹脂層は、前記半導体素子、前記第1伝熱層、前記第2伝熱層及び前記ワイヤを封止することを特徴とする付記1乃至7のいずれかに記載の半導体装置。
(Appendix 7) The semiconductor device according to any one of
(Supplementary Note 8) The semiconductor element is electrically connected to the lead frame using a wire, and the resin layer seals the semiconductor element, the first heat transfer layer, the second heat transfer layer, and the wire. The semiconductor device according to any one of
(付記9) 半導体素子内に第1伝熱層を設ける工程と、
リードフレームに前記半導体素子を実装する工程と、
前記第1伝熱層に第2伝熱層を接続する工程と、
前記第2伝熱層に第3伝熱層を接続する工程と、
前記半導体素子、前記第1伝熱層及び前記第2伝熱層を封止し、前記第3伝熱層が表出する樹脂層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
(Appendix 9) A step of providing a first heat transfer layer in a semiconductor element;
Mounting the semiconductor element on a lead frame;
Connecting a second heat transfer layer to the first heat transfer layer;
Connecting a third heat transfer layer to the second heat transfer layer;
Sealing the semiconductor element, the first heat transfer layer, and the second heat transfer layer, and forming a resin layer exposed by the third heat transfer layer;
A method for manufacturing a semiconductor device, comprising:
(付記10) 前記第1伝熱層に第1接着層を用いて前記第2伝熱層を接続し、前記第2伝熱層に第2接着層を用いて前記第3伝熱層を接続することを特徴とする付記9に記載の半導体装置の製造方法。 (Supplementary Note 10) The second heat transfer layer is connected to the first heat transfer layer using the first adhesive layer, and the third heat transfer layer is connected to the second heat transfer layer using the second adhesive layer. The manufacturing method of a semiconductor device according to appendix 9, wherein:
1,10A,10Aa,10B,10Ba 半導体装置
2,11 リードフレーム
3,12 半導体素子
4,15 第1伝熱層
5,16,16a,16b,16c,16d 第2伝熱層
6,17 第3伝熱層
7,20 樹脂層
11a,11b,11c リード部
12a 電極パッド
12b トランジスタ部
13 ダイボンド材
14 ワイヤ
14a ゲート配線
14b ソース配線
14c ドレイン配線
18 第1接着層
19 第2接着層
21 伝熱部材
22 第3接着層
23 第4接着層
24 犠牲層
100 ビア
1, 10A, 10Aa, 10B,
Claims (5)
前記リードフレームに実装された半導体素子と、
前記半導体素子内に設けられた第1伝熱層と、
前記第1伝熱層に接続された第2伝熱層と、
前記第2伝熱層に接続された第3伝熱層と、
前記半導体素子、前記第1伝熱層及び前記第2伝熱層を封止し、前記第3伝熱層が表出する樹脂層と、
を含むことを特徴とする半導体装置。 A lead frame;
A semiconductor element mounted on the lead frame;
A first heat transfer layer provided in the semiconductor element;
A second heat transfer layer connected to the first heat transfer layer;
A third heat transfer layer connected to the second heat transfer layer;
A resin layer that seals the semiconductor element, the first heat transfer layer, and the second heat transfer layer, and the third heat transfer layer is exposed;
A semiconductor device comprising:
リードフレームに前記半導体素子を実装する工程と、
前記第1伝熱層に第2伝熱層を接続する工程と、
前記第2伝熱層に第3伝熱層を接続する工程と、
前記半導体素子、前記第1伝熱層及び前記第2伝熱層を封止し、前記第3伝熱層が表出する樹脂層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Providing a first heat transfer layer in the semiconductor element;
Mounting the semiconductor element on a lead frame;
Connecting a second heat transfer layer to the first heat transfer layer;
Connecting a third heat transfer layer to the second heat transfer layer;
Sealing the semiconductor element, the first heat transfer layer, and the second heat transfer layer, and forming a resin layer exposed by the third heat transfer layer;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011006854A JP5740995B2 (en) | 2011-01-17 | 2011-01-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011006854A JP5740995B2 (en) | 2011-01-17 | 2011-01-17 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012151172A true JP2012151172A (en) | 2012-08-09 |
JP5740995B2 JP5740995B2 (en) | 2015-07-01 |
Family
ID=46793189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011006854A Expired - Fee Related JP5740995B2 (en) | 2011-01-17 | 2011-01-17 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5740995B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016082213A (en) * | 2014-10-16 | 2016-05-16 | 現代自動車株式会社Hyundai Motor Company | Power semiconductor module and method for manufacturing the same |
CN107026107A (en) * | 2016-02-02 | 2017-08-08 | 东和株式会社 | The manufacture device and manufacture method and electronic unit of electronic unit |
JP2021034581A (en) * | 2019-08-26 | 2021-03-01 | 日立造船株式会社 | Carbon nanotube structure and manufacturing method of the same |
JP2022505927A (en) * | 2018-10-30 | 2022-01-14 | 長江存儲科技有限責任公司 | IC package |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231065A (en) * | 1994-02-16 | 1995-08-29 | Hitachi Ltd | Resin-sealed semiconductor device |
JPH07288298A (en) * | 1994-04-19 | 1995-10-31 | Dainippon Printing Co Ltd | Semiconductor chip and semiconductor package using the same |
JPH0837256A (en) * | 1994-07-26 | 1996-02-06 | Hitachi Ltd | Semiconductor device |
JP2005057126A (en) * | 2003-08-06 | 2005-03-03 | Rohm Co Ltd | Semiconductor device |
JP2005158777A (en) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2009267045A (en) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | Ic chip, package, and semiconductor device |
JP2010514208A (en) * | 2006-12-21 | 2010-04-30 | アギア システムズ インコーポレーテッド | Packaging for high thermal performance of circuit dies |
JP2010245373A (en) * | 2009-04-08 | 2010-10-28 | Panasonic Corp | Semiconductor device and method of manufacturing the same |
-
2011
- 2011-01-17 JP JP2011006854A patent/JP5740995B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231065A (en) * | 1994-02-16 | 1995-08-29 | Hitachi Ltd | Resin-sealed semiconductor device |
JPH07288298A (en) * | 1994-04-19 | 1995-10-31 | Dainippon Printing Co Ltd | Semiconductor chip and semiconductor package using the same |
JPH0837256A (en) * | 1994-07-26 | 1996-02-06 | Hitachi Ltd | Semiconductor device |
JP2005057126A (en) * | 2003-08-06 | 2005-03-03 | Rohm Co Ltd | Semiconductor device |
JP2005158777A (en) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2010514208A (en) * | 2006-12-21 | 2010-04-30 | アギア システムズ インコーポレーテッド | Packaging for high thermal performance of circuit dies |
JP2009267045A (en) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | Ic chip, package, and semiconductor device |
JP2010245373A (en) * | 2009-04-08 | 2010-10-28 | Panasonic Corp | Semiconductor device and method of manufacturing the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016082213A (en) * | 2014-10-16 | 2016-05-16 | 現代自動車株式会社Hyundai Motor Company | Power semiconductor module and method for manufacturing the same |
CN107026107A (en) * | 2016-02-02 | 2017-08-08 | 东和株式会社 | The manufacture device and manufacture method and electronic unit of electronic unit |
JP2017139278A (en) * | 2016-02-02 | 2017-08-10 | Towa株式会社 | Electronic component manufacturing device and method, and electronic component |
JP2022505927A (en) * | 2018-10-30 | 2022-01-14 | 長江存儲科技有限責任公司 | IC package |
JP7303294B2 (en) | 2018-10-30 | 2023-07-04 | 長江存儲科技有限責任公司 | IC package |
JP2021034581A (en) * | 2019-08-26 | 2021-03-01 | 日立造船株式会社 | Carbon nanotube structure and manufacturing method of the same |
WO2021039383A1 (en) * | 2019-08-26 | 2021-03-04 | 日立造船株式会社 | Carbon nanotube structure and method for producing carbon nanotube structure |
Also Published As
Publication number | Publication date |
---|---|
JP5740995B2 (en) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2009295959A (en) | Semiconductor device, and method for manufacturing thereof | |
JP2010165992A (en) | Semiconductor device and method for manufacturing the same | |
JPH04280462A (en) | Lead frame and semiconductor device using this lead frame | |
JP2005223331A (en) | Lead frame, semiconductor chip package using the same, and manufacturing method of the semiconductor chip package | |
JP5740995B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4383257B2 (en) | Circuit device and manufacturing method thereof | |
JP5018355B2 (en) | Mold package | |
JP2009231716A (en) | Bonding material and method of manufacturing semiconductor module | |
JP2012069690A5 (en) | ||
JP5098239B2 (en) | Mold package and manufacturing method thereof | |
JP5919692B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2010251551A (en) | Electronic circuit board and power semiconductor module | |
JP4515810B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015153987A (en) | mold package | |
KR200483254Y1 (en) | Semiconductor package | |
JP5998033B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5620437B2 (en) | Semiconductor device | |
JP5569097B2 (en) | Semiconductor device and lead frame | |
JP2010050288A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP2008235492A (en) | Semiconductor device and method of manufacturing the same | |
JP6250788B2 (en) | Semiconductor device | |
JP4676252B2 (en) | Circuit device manufacturing method | |
JP2008300390A (en) | Semiconductor device | |
JP2012009560A (en) | Flexible multi layer wiring board, flexible semiconductor device and method for manufacturing flexible multi layer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5740995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |