JP2012146950A - Wiring substrate, wiring substrate with solder bump, electronic device, and method of manufacturing wiring substrate with solder bump - Google Patents
Wiring substrate, wiring substrate with solder bump, electronic device, and method of manufacturing wiring substrate with solder bump Download PDFInfo
- Publication number
- JP2012146950A JP2012146950A JP2011211043A JP2011211043A JP2012146950A JP 2012146950 A JP2012146950 A JP 2012146950A JP 2011211043 A JP2011211043 A JP 2011211043A JP 2011211043 A JP2011211043 A JP 2011211043A JP 2012146950 A JP2012146950 A JP 2012146950A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- solder bumps
- mounting portion
- solder
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、LSIやIC等の半導体素子を含む電子部品を搭載するための配線基板、配線基板に半田バンプを接合してなる半田バンプ付き配線基板および半田バンプ付き配線基板に電子部品を搭載してなる電子装置、ならびに半田バンプ付き配線基板の製造方法に関するものである。 The present invention relates to a wiring board for mounting electronic components including semiconductor elements such as LSI and IC, a wiring board with solder bumps formed by bonding solder bumps to the wiring board, and mounting electronic components on a wiring board with solder bumps. And a method of manufacturing a wiring board with solder bumps.
近年、LSIやIC等の半導体素子において、単位面積あたり多数の信号線を引き出すことが求められており、この要求を満たすために、半導体素子の機能面を下面にして、半導体素子と配線基板の電極間を半田の溶融や圧接により接続する、いわゆるフリップチップ(F/C)実装が用いられている。このようなF/C実装用の配線基板は、一般に、絶縁基板の上面に半導体素子の電極と対向するように配列形成された電極パッドを有し、絶縁基板の下面に外部回路基板に接続するためのパッドを有している。電極パッドは、それぞれ、絶縁基板の内部に形成された貫通導体を介して、絶縁基板の内部に形成された配線導体等の導体層やパッドと電気的に接続されている。パッドが外部の電気回路と電気的に接続されて、半導体素子と外部の電気回路とが電気的に接続される。 In recent years, semiconductor devices such as LSIs and ICs have been required to draw a large number of signal lines per unit area. In order to satisfy this requirement, the functional surface of the semiconductor device is used as a lower surface, and the semiconductor device and the wiring board are arranged. So-called flip chip (F / C) mounting is used in which electrodes are connected by melting or pressure welding of solder. Such F / C mounting wiring boards generally have electrode pads arranged on the upper surface of the insulating substrate so as to face the electrodes of the semiconductor element, and are connected to the external circuit board on the lower surface of the insulating substrate. Have a pad for. Each electrode pad is electrically connected to a conductor layer such as a wiring conductor or a pad formed inside the insulating substrate and a pad via a through conductor formed inside the insulating substrate. The pad is electrically connected to an external electric circuit, and the semiconductor element and the external electric circuit are electrically connected.
一般に、F/C実装用の配線基板の絶縁基板はセラミック材料や有機材料等からなり、電極パッドは銅や銀等の金属材料からなる。また、これらの電極パッドの表面には、半導体素子の電極との接続用の半田バンプが接合される。この半田バンプ付き配線基板に半導体素子等の電子部品が搭載される。半導体素子の電極が半田バンプを介して電極パッドに接合されて、電子装置(半導体装置等)が作製される。 In general, the insulating substrate of the wiring board for F / C mounting is made of a ceramic material or an organic material, and the electrode pad is made of a metal material such as copper or silver. In addition, solder bumps for connection to the electrodes of the semiconductor element are bonded to the surfaces of these electrode pads. Electronic components such as semiconductor elements are mounted on the wiring board with solder bumps. An electrode of a semiconductor element is bonded to an electrode pad via a solder bump, and an electronic device (semiconductor device or the like) is manufactured.
配線基板の電極パッド上に半田バンプが取り付けられる構造においては、半田バンプ用の半田の量のばらつきや、加熱による変形により、半田バンプの高さがばらつく場合がある。半田バンプの高さがばらつくと、半導体素子の電極を、対応する半田バンプ上に接続できない可能性がある。そこで、多数の電極パッドに溶着した半田バンプに対して一括して上面から、加圧装置(いわゆるコイニング装置)の平坦な面を介して圧力を印加し、複数の半田バンプの上面の高さを揃える(いわゆるコイニングという)工程が必要となる。 In a structure in which solder bumps are attached on the electrode pads of the wiring board, the height of the solder bumps may vary due to variations in the amount of solder for the solder bumps or deformation due to heating. If the height of the solder bump varies, there is a possibility that the electrode of the semiconductor element cannot be connected to the corresponding solder bump. Therefore, pressure is applied to the solder bumps welded to a large number of electrode pads all at once from the upper surface through the flat surface of a pressure device (so-called coining device), and the height of the upper surfaces of the plurality of solder bumps is increased. An aligning process (so-called coining) is required.
しかしながら絶縁基板上の多数の半田バンプにこのコイニング加工を施すとき、絶縁基板の表面(上面)の平坦性が悪い場合には、圧力を印加するコイニング装置(実際に半田バンプを加圧する、下面が平坦なプレス部)のエッジが絶縁基板の表面と接触してしまい、このエッジに当たった部分を起点にして絶縁基板にクラックが発生するという問題があった。 However, when this coining process is applied to a large number of solder bumps on the insulating substrate, if the surface (upper surface) of the insulating substrate is not flat, a coining device that applies pressure (actually pressurizes the solder bumps, the lower surface is There is a problem in that the edge of the flat press part) comes into contact with the surface of the insulating substrate, and cracks are generated in the insulating substrate starting from the portion hitting the edge.
特に、半導体素子がF/C実装される複数の電極パッドを備える配線基板では、複数の電極パッドが配置された搭載部の直下において、電極パッドと接続された多数の貫通導体
が形成されているため、焼結による収縮(貫通導体と絶縁基板との焼成時の収縮タイミングと収縮量の差)によって搭載部が凹んでしまう可能性がある。すなわち、絶縁基板を形成するセラミックよりも貫通導体を形成する金属材料の方が焼結による収縮量が大きいため、貫通導体を備えた絶縁基板(セラミックグリーンシートの積層体)は、搭載部において他の部分よりも大きく収縮する。そのため、焼成後の絶縁基板において搭載部が凹状に変形しやすい。
In particular, in a wiring board having a plurality of electrode pads on which a semiconductor element is F / C mounted, a large number of through conductors connected to the electrode pads are formed immediately below a mounting portion where the plurality of electrode pads are arranged. Therefore, there is a possibility that the mounting portion is recessed due to shrinkage due to sintering (difference between shrinkage timing and shrinkage amount when the through conductor and the insulating substrate are fired). That is, since the amount of shrinkage due to sintering is larger in the metal material forming the through conductor than the ceramic forming the insulating substrate, the insulating substrate (laminated body of ceramic green sheets) provided with the through conductor is not It shrinks more than the part. For this reason, the mounting portion easily deforms into a concave shape in the insulating substrate after firing.
また、貫通導体は、搭載部の外周部よりも中央部において、より多くの絶縁層を(上下に)貫通している(絶縁基板の内部において貫通導体の占める体積の割合が大きい)。これは、搭載部に配列した電極パッドの外周側のものから順次、搭載部よりも外側に配線導体を介して搭載部よりも外側に電気的な導出(いわゆる展開)が行なわれることによる。そのため、搭載部の中央部において外周部よりも上記絶縁基板の凹状の変形が大きくなりやすい傾向があり、これによっても搭載部が凹状になる可能性がある。 In addition, the through conductor penetrates more and more insulating layers (up and down) in the central portion than the outer peripheral portion of the mounting portion (the proportion of the volume occupied by the through conductor in the insulating substrate is large). This is because electrical derivation (so-called development) is performed outside the mounting portion sequentially from the outer peripheral side of the electrode pad arranged in the mounting portion via the wiring conductor outside the mounting portion. For this reason, the concave deformation of the insulating substrate tends to be larger at the central portion of the mounting portion than at the outer peripheral portion, and the mounting portion may also be concave.
このように絶縁基板の上面の高さが搭載部(特に中央部)において他の部分よりも低くなりやすいため、上記コイニング加工の際に、絶縁基板に、特に絶縁基板の搭載部に隣接した部位において、コイニング装置の接触によるクラックが生じる可能性があるという問題点があった。絶縁基板にクラックが生じると、例えば絶縁基板の機械的強度や電気特性(絶縁性等),耐湿性,外観等が低くなってしまう。 As described above, the height of the upper surface of the insulating substrate tends to be lower in the mounting portion (especially the central portion) than in other portions. Therefore, in the coining process, the portion adjacent to the insulating substrate, particularly the mounting portion of the insulating substrate However, there is a problem that cracks due to contact of the coining device may occur. When a crack occurs in the insulating substrate, for example, the mechanical strength, electrical characteristics (insulating properties, etc.), moisture resistance, appearance, etc. of the insulating substrate are lowered.
本発明は、かかる従来の問題点に鑑みて完成されたものであり、その目的は、多数の半田バンプの高さをコイニングにより揃える際に、絶縁基板にクラックが生じることを抑制できる配線基板、半田バンプの高さが揃い、かつ絶縁基板におけるクラックが抑制された半田バンプ付き配線基板および、この半田バンプ付き配線基板に半導体素子を含む電子部品が搭載されてなる信頼性の高い電子装置、ならびにこのような半田バンプ付き配線基板の製造方法を提供することにある。 The present invention has been completed in view of such conventional problems, and the purpose thereof is a wiring board capable of suppressing the generation of cracks in an insulating substrate when aligning the heights of a large number of solder bumps by coining, A wiring board with solder bumps in which the height of the solder bumps is uniform and cracks in the insulating substrate are suppressed, a highly reliable electronic device in which an electronic component including a semiconductor element is mounted on the wiring board with solder bumps, and An object of the present invention is to provide a method for manufacturing such a wiring board with solder bumps.
本発明の一つの態様による配線基板は、複数の絶縁層が積層されてなる絶縁基板の上面に半導体素子の搭載部を有し、該搭載部に前記半導体素子の電極と接続される複数の電極パッドが形成されているとともに、該電極パッドのそれぞれに前記絶縁層を厚み方向に貫通する貫通導体が接続されてなる配線基板であって、前記搭載部の外周部よりも中央部において前記貫通導体がより多くの前記絶縁層を貫通しており、前記絶縁基板は、上面に凸状部を有し、該凸状部の上面が前記半導体素子の搭載部とされているとともに、該搭載部に形成された前記電極パッドが半田バンプを介して前記半導体素子の前記電極と接続されることを特徴とする。 A wiring board according to one aspect of the present invention has a mounting portion of a semiconductor element on an upper surface of an insulating substrate formed by laminating a plurality of insulating layers, and a plurality of electrodes connected to the electrodes of the semiconductor element on the mounting portion. A wiring board in which a pad is formed and a through conductor penetrating the insulating layer in the thickness direction is connected to each of the electrode pads, and the through conductor is located in a central portion rather than an outer peripheral portion of the mounting portion Penetrates more of the insulating layer, and the insulating substrate has a convex portion on the upper surface, and the upper surface of the convex portion is a mounting portion of the semiconductor element. The formed electrode pad is connected to the electrode of the semiconductor element through a solder bump.
本発明の一つの態様による半田バンプ付き配線基板は、上記構成の配線基板と、該配線基板の前記電極パッドに接合された半田バンプとを備え、該半田バンプは、上側から加圧されて上面が同じ高さに揃えられていることを特徴とする。 A wiring board with solder bumps according to one aspect of the present invention includes the wiring board having the above-described configuration and solder bumps bonded to the electrode pads of the wiring board, and the solder bumps are pressed from above to be top surfaces. Are arranged at the same height.
本発明の一つの態様による電子装置は、上記いずれかの構成の半田バンプ付き配線基板と、該半田バンプ付き配線基板の前記搭載部に搭載されて、電極が前記半田バンプに接続された半導体素子とを備えることを特徴とする。 An electronic device according to an aspect of the present invention includes a wiring board with solder bumps having any one of the above-described structures, and a semiconductor element mounted on the mounting portion of the wiring board with solder bumps and having electrodes connected to the solder bumps It is characterized by providing.
本発明の一つの態様による半田バンプ付き配線基板の製造方法は、複数の絶縁層が積層されてなる絶縁基板の上面に半導体素子の搭載部を有し、該搭載部に半導体素子の電極と接続される複数の電極パッドが形成されているとともに、該電極パッドに前記絶縁層を厚み方向に貫通する貫通導体が接続されているとともに、該電極パッドのそれぞれに前記絶縁層を厚み方向に貫通する貫通導体が接続されてなる配線基板と、前記電極パッドに接合
された半田バンプとを備える半田バンプ付き配線基板の製造方法であって、
複数の前記絶縁層となるセラミックグリーンシートを準備し、該セラミックグリーンシートの一部に前記半導体素子の搭載部となる領域を設けるとともに、該搭載部となる領域において前記セラミックグリーンシートを厚み方向に貫通する貫通孔を形成する工程と、
前記搭載部において前記セラミックグリーンシートの主面に複数の前記電極パッドとなる金属ペーストを印刷するとともに、前記貫通孔内に前記貫通導体となる金属ペーストを充填する工程と、
複数の前記セラミックグリーンシートを、前記搭載部となる領域の直下において上下の前記セラミックグリーンシートの間に金属ペーストおよびセラミックペーストの少なくとも一方を層状に介在させて積層して積層体を形成し、該積層体を焼成する工程と、
複数の前記電極パッド上にそれぞれ半田ペーストを印刷するとともに、該半田ペーストを加熱し、複数の前記電極パッドのそれぞれに半田バンプを形成する工程と、
複数の該半田バンプを上側から加圧して、複数の該半田バンプの上面の高さを揃える工程とを備えることを特徴とする。
A method of manufacturing a wiring board with solder bumps according to one aspect of the present invention has a mounting portion of a semiconductor element on an upper surface of an insulating substrate formed by laminating a plurality of insulating layers, and the mounting portion is connected to an electrode of the semiconductor element. A plurality of electrode pads are formed, a through conductor that penetrates the insulating layer in the thickness direction is connected to the electrode pad, and the insulating layer penetrates the electrode pad in the thickness direction. A method of manufacturing a wiring board with solder bumps, comprising: a wiring board to which a through conductor is connected; and a solder bump bonded to the electrode pad.
A plurality of ceramic green sheets serving as the insulating layers are prepared, and a region for mounting the semiconductor element is provided in a part of the ceramic green sheet, and the ceramic green sheets are disposed in the thickness direction in the region to be the mounting portion. Forming a through-hole penetrating;
Printing the metal paste to be a plurality of the electrode pads on the main surface of the ceramic green sheet in the mounting portion, and filling the metal paste to be the through conductor in the through hole;
A plurality of the ceramic green sheets are laminated by laminating at least one of a metal paste and a ceramic paste between the upper and lower ceramic green sheets immediately below the region to be the mounting portion, to form a laminate, A step of firing the laminate;
Printing a solder paste on each of the plurality of electrode pads, heating the solder paste, and forming solder bumps on each of the plurality of electrode pads;
And pressurizing the plurality of solder bumps from above to align the heights of the upper surfaces of the plurality of solder bumps.
本発明の一つの態様による配線基板によれば、上記構成を備え、絶縁基板は、上面に凸状部を有し、凸状部の上面が半導体素子の搭載部とされているとともに、搭載部に電極パッドが形成されていることから、絶縁基板の上面の高さが、搭載部、つまり多数の電極パッドが配置されている部分において他の部分よりも高い。そのため、絶縁基板の上面に凹状の反りが生じたとしても、電極パッド上の半田バンプよりも絶縁基板の上面が高くなることが抑制される。したがって、電極パッドに半田バンプを形成した後、コイニング装置を用いて半田バンプの高さを揃える際に、コイニング装置が搭載部以外の絶縁基板の上面に接触することを抑制し、絶縁基板にクラックが発生することが抑制できる。 According to a wiring board according to one aspect of the present invention, the insulating substrate has the above-described configuration, and the insulating substrate has a convex portion on the upper surface, and the upper surface of the convex portion is a mounting portion of the semiconductor element. Since the electrode pads are formed on the insulating substrate, the height of the upper surface of the insulating substrate is higher in the mounting portion, that is, in the portion where many electrode pads are arranged than in the other portions. Therefore, even if a concave warp occurs on the upper surface of the insulating substrate, the upper surface of the insulating substrate is suppressed from becoming higher than the solder bump on the electrode pad. Therefore, after forming solder bumps on the electrode pads, when aligning the height of the solder bumps using a coining device, the coining device is prevented from coming into contact with the top surface of the insulating substrate other than the mounting portion, and cracks are generated in the insulating substrate. Can be suppressed.
本発明の一つの態様による半田バンプ付き配線基板によれば、上記構成の配線基板に半田バンプが接合されており、半田バンプは上側から加圧されて、上面の高さが揃えられていることから、半導体素子を傾かせることなく半田バンプに接続して搭載することができる。また、上記本発明の配線基板の場合と同様に、絶縁基板におけるクラックが抑制されている。したがって、半導体素子を搭載して信頼性の高い電子装置を製作することが可能な半田バンプ付き配線基板を提供することができる。 According to the wiring board with solder bumps according to one aspect of the present invention, the solder bumps are bonded to the wiring board having the above-described configuration, and the solder bumps are pressed from the upper side so that the height of the upper surface is uniform. Therefore, the semiconductor element can be connected and mounted on the solder bump without tilting. Further, as in the case of the wiring board of the present invention, cracks in the insulating substrate are suppressed. Therefore, it is possible to provide a wiring board with solder bumps on which a semiconductor element can be mounted and a highly reliable electronic device can be manufactured.
本発明の一つの態様による電子装置によれば、上記構成の半田バンプ付き配線基板と、半田バンプ付き配線基板の搭載部に搭載されて、電極が前記半田バンプに接続された半導体素子とを備えることから、高さが揃えられた半田バンプ上に半導体素子が接続されているため、半導体素子の傾きが抑制された電子装置を提供することができる。また、絶縁基板のクラックが抑制されていることから、電子装置としての信頼性も高い。 According to an electronic device according to one aspect of the present invention, the wiring board with solder bumps having the above-described configuration and a semiconductor element mounted on the mounting portion of the wiring board with solder bumps and having electrodes connected to the solder bumps are provided. Accordingly, since the semiconductor element is connected to the solder bumps having the same height, an electronic device in which the inclination of the semiconductor element is suppressed can be provided. Moreover, since the crack of the insulating substrate is suppressed, the reliability as an electronic device is high.
また、本発明の一つの態様による半田バンプ付き配線基板の製造方法によれば、上記各工程を備え、複数のセラミックグリーンシートを、搭載部となる領域の直下において上下のセラミックグリーンシートの間に金属ペーストおよびセラミックペーストの少なくとも一方を層状に介在させて積層し、積層体を形成することから、絶縁基板となる積層体において、金属ペーストおよびセラミックペーストの少なくとも一方(ペースト層)を介在させた部分において、このペースト層の厚みに応じて積層体の搭載部なる領域における上面に凸状部を形成することができる。この凸状部に電極パッドとなる金属ペーストを塗布して焼成することから、絶縁基板の上面に凸状部を有し、この凸状部に多数の電極パッドが形成された配線基板を製作することができる。そして、この配線基板の電極パッド上に半田バンプを形成し、半田バンプを上側から加圧して半田バンプの上面の高さを揃える工程を備えることから、半田バンプの高さが揃い、かつ絶縁基板のクラックが抑制された半田バンプ付き配線基板を製作することができる。 In addition, according to the method for manufacturing a wiring board with solder bumps according to one aspect of the present invention, each of the above steps is provided, and a plurality of ceramic green sheets are placed between the upper and lower ceramic green sheets immediately below the region to be the mounting portion. Since a laminated body is formed by laminating at least one of a metal paste and a ceramic paste in a layered manner, a portion where at least one of the metal paste and the ceramic paste (paste layer) is interposed in the laminated body serving as an insulating substrate In this case, a convex portion can be formed on the upper surface in the region to be the mounting portion of the laminate according to the thickness of the paste layer. Since a metal paste to be an electrode pad is applied to this convex portion and baked, a wiring board having a convex portion on the upper surface of the insulating substrate and a large number of electrode pads formed on this convex portion is manufactured. be able to. And, since the solder bumps are formed on the electrode pads of the wiring board and the solder bumps are pressed from above to align the heights of the upper surfaces of the solder bumps, the solder bumps have the same height, and the insulating substrate A wiring board with solder bumps with reduced cracks can be produced.
本発明の配線基板、半田バンプ付き配線基板および電子装置ならびに半田バンプ付き配線基板について、添付の図面を参照しつつ説明する。 A wiring board, a wiring board with solder bumps, an electronic device, and a wiring board with solder bumps according to the present invention will be described with reference to the accompanying drawings.
図1は、本発明の配線基板の実施の形態の一例を示す断面図であり、図2は、本発明の半田バンプ付き配線基板の実施の形態の一例を示す断面図である。図1および図2において、1は絶縁基板,1aは絶縁層,1bは搭載部,2は電極パッド,3は貫通導体である。複数の絶縁層1aが積層されてなる絶縁基板1の上面に半導体素子の搭載部1bを有し、この搭載部1bに複数の電極パッド2が形成され、絶縁層1aを厚み方向に貫通する貫通導体3が電極パッド2と接続されて配線基板9が基本的に構成されている。
FIG. 1 is a cross-sectional view showing an example of an embodiment of a wiring board according to the present invention, and FIG. 2 is a cross-sectional view showing an example of an embodiment of a wiring board with solder bumps according to the present invention. 1 and 2, 1 is an insulating substrate, 1a is an insulating layer, 1b is a mounting portion, 2 is an electrode pad, and 3 is a through conductor. A semiconductor
また、絶縁基板1は、上面に凸状部1cを有し、凸状部1cの上面が半導体素子の搭載部1bとされているとともに、この搭載部1b、つまり凸状部1cの上面に上記電極パッド2が形成されている。
The insulating
この配線基板9の複数の電極パッド2のそれぞれに半田バンプ5が接合されて半田バンプ付き配線基板19が形成されている。半田バンプ5の電極パッド2に対する接合は、半田バンプ5となる半田材料を電極2の表面に塗布した後に加熱して溶融させて、その後冷却して溶着する方法(リフロー処理)によって行なわれている。
A
また、半田バンプ5は、上側から加圧されて上面が同じ高さに揃えられている。具体的には、複数の半田バンプ5を一括して上側から、コイニング装置を用いて加圧すること(いわゆるコイニング)によって、これらの上面の高さを揃えている。コイニング装置は、主に、配線基板9を載せる平坦な面(載置面)を備える載置台と、この載置面と平行に位置し、載置された配線基板9上の複数の半田バンプ5の全部の上面に一括して押し当てることが可能な平坦な面を備えるプレス部と、このプレス部を動かして半田バンプ5を加圧する力(圧力)を供給するための駆動部とを備えている。コイニング装置のプレス部の平坦な面を複数の半田バンプ5の上面に一括して押し当て、このプレス部を駆動部によって下方に移動させる(プレスする)ことによって、複数の半田バンプ5をそれぞれ厚み方向に変形させながら、それらの上面をプレス部の平坦な面に合わせて同じ高さに揃えることができる。
Further, the solder bumps 5 are pressed from the upper side, and the upper surfaces are aligned at the same height. Specifically, the upper surfaces of the plurality of
図3に示すように、半田バンプ付き配線基板19上に半導体素子10を搭載し、半導体素子10の電極(符号なし)を半田バンプ5を介して電極パッド2に接合することによって、電子装置29としての半導体装置が形成される。なお、図3は、本発明の電子装置29の実施の形態の一例を示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。
As shown in FIG. 3, a
図1〜図3に示す例において、絶縁基板1の上面のうち搭載部1b以外の部分に接続端子6を形成し、この接続端子6に導電性接続材7を被着させている。接続端子6には、例えば容量素子(セラミックコンデンサ)や抵抗器,センサ素子等の、半導体素子10以外の電子部品11が導電性接続材7によって電気的および機械的に接続される。これらの電子部品11は、例えば、半導体素子10とともに電子回路を形成し、基準電位の供給やフィルタリング等を行なう。
In the example shown in FIGS. 1 to 3, a
上記構成の配線基板9によれば、絶縁基板1が上面に凸状部1cを有し、凸状部1cの上面が半導体素子10の搭載部1bとされているとともに、搭載部1bに電極パッド2が形成されていることから、絶縁基板1の上面の高さが、搭載部1b、つまり多数の電極パッド2が配置されている部分において他の部分よりも高い。そのため、絶縁基板1の上面に凹状の反りが生じたとしても、電極パッド2上の半田バンプ5よりも絶縁基板1の上面が高くなることが抑制される。
According to the wiring substrate 9 having the above configuration, the insulating
したがって、電極パッド2に半田バンプ5を形成した後、コイニング装置を用いて半田バンプ5の高さを揃える際に、コイニング装置が搭載部1bの外側で絶縁基板1の上面に接触することが抑制され、絶縁基板1にクラックが発生することが抑制できる。
Therefore, after the solder bumps 5 are formed on the
また、上記構成の半田バンプ付き配線基板19によれば、上記構成の配線基板9に半田バンプ5が溶着されており、半田バンプ5は上側から加圧されて、上面の高さが揃えられていることから、半導体素子10を傾かせることなく搭載可能であり、配線基板9と同様に、コイニング時における絶縁基板1のクラックが抑制されたものとなっている。したがって、複数の半田バンプ5の高さが揃い、かつ絶縁基板1におけるクラックが抑制された、信頼性の高い電子装置の製作が可能な半田バンプ付き配線基板19を提供することができる。
Further, according to the
また、上記構成の電子装置29によれば、上記構成の半田バンプ付き配線基板19と、半田バンプ付き配線基板19の搭載部1bに搭載されて、電極が半田バンプ5に接続された半導体素子10とを備えることから、高さが揃えられた半田バンプ5上に半導体素子10が接続されているため、半導体素子10の傾きが抑制された電子装置29を提供することができる。また、絶縁基板1のクラックが抑制されていることから、電子装置29としての信頼性も高い。
Also, according to the
以下、上記配線基板9および半田バンプ付き配線基板19ならびに電子装置29を構成する各部位について詳しく説明する。
Hereafter, each part which comprises the said wiring board 9, the
絶縁基板1は、半導体素子10を含む電子部品を搭載して保持するための基体であり、例えば、1辺の長さが約20〜60mm程度の四角板状に形成されている。絶縁基板1の厚みは、配線基板9において要求される機械的な強度や電気的な機能,低背化等の条件に応じて適宜設定されている。
The insulating
絶縁基板1は、ガラスセラミック焼結体,酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体等のセラミック焼結体からなる絶縁層1aが積層されて形成されている。
The insulating
絶縁基板1は、例えば各絶縁層1aがガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。
The insulating
まず、二酸化ケイ素を含むホウケイ酸系ガラスや酸化リチウム系ガラス、リン酸塩系ガラス等のガラス粉末と酸化アルミニウムや酸化マグネシウム、酸化カルシウム等のセラミ
ック粉末とを主成分とする原料粉末を、有機溶剤、バインダと混練するとともに、ドクターブレード法やリップコータ法等の成形方法でシート状に成形して、セラミックグリーンシートを作製する。次に、セラミックグリーンシートを所定の形状および寸法に切断するとともに、複数のセラミックグリーンシートを積層する。その後、このセラミックグリーンシートの積層体を約900〜1000℃程度の焼成温度で焼成することによって絶縁基板1を
製作することができる。
First, a raw material powder mainly composed of a glass powder such as borosilicate glass, lithium oxide glass or phosphate glass containing silicon dioxide and a ceramic powder such as aluminum oxide, magnesium oxide or calcium oxide is used as an organic solvent. A ceramic green sheet is produced by kneading with a binder and forming into a sheet by a forming method such as a doctor blade method or a lip coater method. Next, the ceramic green sheet is cut into a predetermined shape and size, and a plurality of ceramic green sheets are laminated. Thereafter, the insulating
絶縁基板1の上面の搭載部1bは、半導体素子10を含む電子部品を搭載する、四角形状や楕円形状等の部位であり、図1〜図3に示す例においては、絶縁基板1の上面の中央部が搭載部1bとされている。
The mounting
電極パッド2は、搭載部1bに搭載される半導体素子10の電極を対向させて、この電極を電気的および機械的に接続させる(いわゆるフリップチップ方式による接続を行なわせる)ためのものである。搭載部1bには複数の電極パッド2が、例えば縦横の並び等のパターンで配列形成されている。
The
電極パッド2は、例えば円形状や楕円形状,四角形状,角部が円弧状に成形された四角形状等のパターンである。電極パッド2は、半導体素子10の電極がフリップチップ方式で接続される場合であれば、例えば、直径が約75〜150μm程度の円形状に形成される。
The
電極パッド2は、例えば銅や銀,パラジウム,白金,金,銅−タングステン,モリブデン,マンガン等の金属材料により形成されている。電極パッド2は、銅からなる場合であれば、銅の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板1となるセラミックグリーンシートの主面の搭載部1bとなる部位に所定の電極パッド2のパターンで印刷しておき、セラミックグリーンシートと同時焼成することによって形成することができる。
The
電極パッド2は、絶縁層1aを厚み方向に貫通する貫通導体3と接続され、この貫通導体3を介して、例えば、絶縁層1aの層間に配置された内部導体4aや、絶縁基板1の下面に形成された外部接続用のパッド4bと電気的に接続されている。
The
貫通導体3,内部導体4aおよびパッド4bは、電極パッド2と同様の材料を用い、同様の方法(金属ペーストの印刷等)で形成されている。この場合、あらかじめ絶縁基板1を作製するためのセラミックグリーンシートに機械的な打ち抜き加工やレーザ加工等の孔あけ加工を施して厚み方向に貫通する貫通孔を形成しておいて、この貫通孔内に金属ペーストを充填して焼成すれば、貫通導体3を形成することができる。
The through
なお、貫通導体3等には、絶縁基板1に対して互いの熱膨張係数を近似させて、絶縁基板1に対する密着性を向上させること等のために、ガラス成分等が添加されていてもよい。
Note that a glass component or the like may be added to the through
内部導体4aは、例えば半導体素子10にグランド電位やパワー電位を供給するためのグランド導体層やパワー導体層等の導体層(符号なし)、半導体素子10と他の電子部品11との間,半導体素子10とパッド4bとの間,貫通導体3とグランド導体層やパワー導体層との間等の電気的な接続のための配線導体(符号なし)等である。
The
配線導体は、貫通導体3(電極パッド2)の縦横の配列のうち外周にあるものから順次、平面視で搭載部1bよりも外側に導出(いわゆる展開)されている。貫通導体3は、この展開が行なわれた層間よりも下側にまで延ばす必要がないため、この展開が行なわれた層間のすぐ上の絶縁層1aまでを貫通している。そのため、搭載部1bの中央部よりも外
周部において貫通導体3が貫通する絶縁層1aの層数が少ない。言い換えれば、搭載部1bの中央部においては、外周部に比べて、貫通導体3がより多くの絶縁層1aを貫通している(貫通導体3が長い)。
The wiring conductors are led out (so-called unfolded) outward from the mounting
半田バンプ5は、配線基板9の電極パッド2と半導体素子10の電極とを電気的および機械的に接続するための導電性の接続材であり、例えば、錫−鉛の共晶半田材料や、錫−銀や錫−銀−銅,錫−銀−ビスマス等の鉛フリー半田材料によって形成されている。
The
半田バンプ5は、あらかじめ電極パッド2の上面に接合しておいて、これらの半田バンプ5の上面に半導体素子10の主面の電極を下向きにして位置合わせして接合させることによって、電極パッド2と電極とを接合させるようにしている。つまり、前述したように、配線基板9の電極パッド2に半田バンプ5を接合させて半田バンプ付き配線基板19を作製した後、この半田バンプ付き配線基板19に半導体素子10を搭載することによって電子装置29が製作されている。
The
半田バンプ5の電極パッド2に対する接合は溶着によって行なわれており、例えば、錫−銀−銅系の半田ペーストを電極パッド2の表面に塗布し、これを加熱するとともに冷却固化してバンプ状とすることによって形成されている。
The
半田バンプ5の電極パッド2への接合に際しては、半田の濡れ性を考慮すれば、あらかじめ電極パッド2の表面にニッケルや金等のめっき層を被着させておくことが好ましい。また、電極パッド2と半田バンプ5との間でのエレクトロマイグレーションの発生を抑制することを考慮すれば、銅を用いて作製した電極パッド2の表面に直接半田バンプ5を溶着させることが好ましい。
When bonding the
また、前述したように、半田バンプ付き配線基板19における複数の半田バンプ5は、これらの半田バンプ5同士の間で、それぞれの上面の高さが互いに同じ高さに揃っている必要がある。これは、この半田バンプ付き配線基板19に半導体素子10を傾かせることなく搭載するためである。複数の半田バンプ5の上面の高さを揃えるために、上記コイニングによって、複数の半田バンプ5が一括して上側から加圧されている。
Further, as described above, the plurality of
なお、半田バンプ5の高さは、搭載部1bに配置された複数の半田バンプ5同士の間で上面の高さが揃っている必要はあるが、その高さ自体は、電子装置29において求められる長期的な接続信頼性や、低背化,半導体素子10搭載時の作業性等の条件に応じて適宜設定すればよい。
The height of the
例えば、半田バンプ5の高さを高くするほど、半導体素子10と絶縁基板1の熱膨張率の差に起因する応力を半田バンプ5によって緩和することが可能となり、また、高さにばらつきがある複数の半田バンプ5の高さを揃えることが容易となる。一方、半田バンプ5の高さを低くするほど、半田バンプ5間の電気的な短絡を抑制することができる。
For example, as the height of the
なお、前述したように、複数の電極パッド2が配置された搭載部1bにおいては、これらの電極パッド2と接続された貫通導体3が、電極パッド2から絶縁基板1の内部にかけて形成されている。また、この貫通導体3は、搭載部1bの外周部よりも中央部において、より多くの絶縁層1aを厚み方向に貫通している(絶縁基板1の内部において貫通導体3の占める体積の比率がより大きい)。また、貫通導体3となる金属ペーストが、絶縁層1aとなるセラミックグリーンシートよりも焼成時の収縮量が大きいため、絶縁基板1においては、搭載部1bが凹状になるような変形が生じやすい。
As described above, in the mounting
これに対して、絶縁基板1の上面に凸状部1cを設け、この凸状部1cの上面を搭載部
1bとし複数の電極パッド2を形成していることによって、半田バンプ5に対するコイニング時の絶縁基板1とプレス部との接触を抑制し、絶縁基板1におけるクラックの発生を抑制している。
On the other hand, a
この場合、絶縁基板1の搭載部1bにおいて生じる上記凹状の変形は、例えば搭載部1bの中央部で約15〜30μm程度であり、外周部で約5〜20μm程度である。また、未加圧の状態での半田バンプ5の高さは約40〜50μm程度である。この未加圧の半田バンプ5をプレス部で加圧して上面の高さを揃える場合、半田バンプ5の高さが約15〜35μm程度に抑えられる。この加圧時にプレス部と絶縁基板1(特に、上面のうち搭載部1bに隣接した部位)との接触を防ぐためには、凸状部1cの高さは、搭載部1bに隣接した部位における絶縁基板1の上面よりも約30〜100μm程度以上高いものとすることが好ましい。
In this case, the concave deformation generated in the mounting
凸状部1cは、例えば、絶縁基板1の上面や絶縁層1aの層間に、絶縁基板1を形成している絶縁層1aに加えて他の絶縁層または金属層等(図1では図示せず)を介在させることによって形成することができる。凸状部1cを備えた半田バンプ付き配線基板19の製造方法については、後に詳しく説明する。
The
図3は、本発明の配線基板の実施の形態の他の例の断面図である。図3において図1と同様の部位には同様の符号を付している。図3に示す例において、凸状部1cの直下において絶縁層1aの層間に金属層8aおよび他の絶縁層8bの少なくとも一方が介在し、これらの金属層8aおよび他の絶縁層8b前記の厚みが、平面透視における凸状部1cの外周部において中央部よりも薄い。
FIG. 3 is a cross-sectional view of another example of the embodiment of the wiring board of the present invention. In FIG. 3, the same parts as those in FIG. In the example shown in FIG. 3, at least one of the
金属層8aおよび他の絶縁層8bは、絶縁基板1の上面を部分的に高くして凸状部1cを形成するために絶縁層1aの間に介在される介在層8である。この介在層8について、平面透視における凸状部1cの外周部において中央部(以下、単に介在層8の外周部または中央部という場合がある)よりも薄い場合の例を図3に示している。
The
このように、凸状部1cを形成するための介在層8の厚みを凸状部1cの外周部において薄くした場合には、凸状部1cの上面の平坦性を高くする上で有利である。すなわち、例えば絶縁基板1の上面の生じる凹状の反りに応じて、凸状部1cの上面の外周部が中央部に比べて高くなりやすい傾向がある。これに対して、上記のように介在層8の厚みを外周部において薄くしておけば、反りに起因して生じる可能性がある凸状部1cの上面の外周部と中央部との高さの差を、介在層8の厚みの差によって打ち消すことができる。そのため、凸状部1cの上面の平坦性をより高くすることができる。
Thus, when the thickness of the intervening layer 8 for forming the
また、図3に示すように、介在層8の外周部における厚みが中央側から外側に向かって漸次薄くなるようにした場合には、凸状部1cの側面の傾斜角度(縦断面において凸状部1cの側面と絶縁基体1の上面とのなす角度)をより小さく抑えることも容易である。この場合には、凸状部1cの外周部分(特に凸状部1cの側面と絶縁基体1の上面との境界)における熱応力等の応力の集中が緩和され得る。そのため、上記応力等による凸状部1cのクラック等の機械的な破壊をより効果的に抑制することもできる。
Further, as shown in FIG. 3, when the thickness of the outer peripheral portion of the intervening layer 8 is gradually reduced from the central side toward the outer side, the inclination angle of the side surface of the
他の絶縁層8bを形成する材料としては、例えば絶縁層1aを形成するのと同様のガラスセラミック焼結体等の材料が挙げられる。この場合、他の絶縁層8bを形成するガラスセラミック焼結体に比べてガラス成分の割合等を適宜調整して、上下の絶縁層1aとの接合性を高めるようにしてもよい。
Examples of the material for forming the other insulating layer 8b include a material such as a glass ceramic sintered body similar to that for forming the insulating
また、介在層8の金属層8aとしては、電極パッド2等(貫通導体3,内部導体4aおよびパッド4b)と同様の金属材料を用い、同様の方法で形成することができる。図3に
示す例においては、貫通導体3の下端に金属層8aを接続させて形成している。この場合には、貫通導体3同士の間の電気絶縁性を確保するために、金属層8aの間に他の絶縁層8bを配置する必要がある。
The
金属層8aが貫通導体3と接していなければ、介在層8を金属層8aのみで形成することもできる。また、他の絶縁層8bのみで介在層8が形成されていてもよい。
If the
なお、上記焼成時に絶縁層1aと他の絶縁層8bとが一体的に焼結されるが、両者の界面は、例えば顕微鏡による断面観察で識別することができる。
In addition, although the insulating
介在層8の厚みは、形成しようとする凸状部1cの高さに応じて適宜調整すればよい。また、介在層8の外周部における厚みを中央部における厚み対してどの程度薄くするかは、絶縁基体1の上面に生じる凹状の反りの程度等に応じて適宜設定すればよい。
What is necessary is just to adjust the thickness of the intervening layer 8 suitably according to the height of the convex-shaped
なお、図3に示す例においては、凸状部1cの外周に沿って突出部1dが形成されている。突出部1dは、例えばエポキシ樹脂やシリコーン樹脂等からなる。突出部1dは、凸状部1cよりも弾性率が低い材料によって形成されていることが好ましい。
In addition, in the example shown in FIG. 3, the
突出部1dは、例えば、半田バンプ5の高さと同じ程度の高さで形成されており、電子部品11を半田バンプ5に接続する時の電子部品11の高さ方向の位置決めの基準として利用される。
The projecting
また、突出部1cは、例えば平面視で搭載部1aを取り囲む枠状または環状等の形状で形成されていてもよい。このような突出部1cは、搭載部1aに搭載される電子部品11と搭載部1aとの間に樹脂材料(いわゆるアンダーフィル)(図示せず)を介在させるときに、そのアンダーフィルが搭載部1aの外側に流れ出ることを防ぐためのダムとして機能することもできる。
Moreover, the
また、凸状部1cは、コイニング時のコイニング装置と絶縁基板1との接触を防ぐためには、厚いほど有利であるが、厚くし過ぎると、配線基板9,半田バンプ付き配線基板19および電子装置29における低背化や機械的強度の向上に対して不適当になる可能性があり、また、生産性や経済性が低くなる可能性がある。そのため、凸状部1cは、上記のようにプレス部と絶縁基板1との接触を防ぐことができる範囲で、極力低く抑えることが好ましい。
Further, the
また、凸状部1cは、電極パッド2が配置されている範囲の全域に形成する形成することが好ましいが、電極パッド2が配置されている範囲を越えて凸状部1cを形成すると、絶縁基板1の上面のうち電極パッド2が形成されている部分よりも他の部分の方が高くなる可能性があり、上記コイニング時のクラックを抑制する効果が不十分になる可能性がある。したがって、凸状部1cは、その外周が、ちょうど電極パッド2が配置されている領域(搭載部1b)の外周より内側の位置にあるようにすることが好ましい。
In addition, it is preferable to form the
なお、上記半田バンプ付き配線基板19において、電極パッド2が銅からなり、電極パッド2の貫通導体3と接続する部分にガラスが添加されている場合には、より信頼性の高い電子装置29を作製することが可能な半田バンプ付き配線基板19を提供することができる。
In the
すなわち、貫通導体3は、前述したように絶縁基板1との間で熱膨張係数等の特性を合わせるためにガラスが添加されることが多い。この貫通導体3に対して、同様にガラスが添加された電極パッド2の貫通導体3との接続部分がガラスにより補強され、互いの機械的な接続強度を向上させることができる。
That is, in many cases, glass is added to the through
また、電極パッド2が銅からなり、半田バンプ5と接合する上面側にはガラスが添加されていないので、電極パッド2に対する半田バンプ5(半田バンプ5となる半田ペースト等)の濡れ性が良好である。このため、電極パッド2と貫通導体3との間の接合強度が高く、電極パッド2と半田バンプ5との間の接続信頼性が高い、半田バンプ付き配線基板19とすることができる。
Further, since the
また、上記半田バンプ付き配線基板19において、絶縁基板1の上面のうち、凸状部1c以外の領域に電子部品11が搭載される接続端子6を備えるとともに、接続端子6上に導電性接続材7が形成されており、半田バンプ5の高さより、導電性接続材7の高さが低い場合には、半導体素子10の他に電子部品11(コンデンサ等)を実装することが可能な、より実用的な半田バンプ付き配線基板19とすることができる。
The
また、この場合に、半田バンプ5よりも導電性接続材7の方が低いため、プレス部の下面の面積が比較的大きいコイニング装置で半田バンプ5が加圧されていたとしても、このプレス部が接続端子6上の導電性接続材7に接触して加圧が妨げられるようなことは抑制されたものとなっている。そのため、より確実に、半田バンプ5の高さが均一に揃えられた半田バンプ付き配線基板19を提供することができる。
Further, in this case, since the conductive connecting
また、コイニング装置のプレス部の面積を半導体素子の搭載部1bの面積に正確に合わせる必要がないため、半導体素子の搭載部1bの面積が異なる複数の種類の半田バンプ付き配線基板(図示せず)に対して、同一のコイニング装置を適用することが可能となる。そのため、生産性や経済性においても、より良好である。
In addition, since it is not necessary to accurately match the area of the pressing portion of the coining apparatus with the area of the semiconductor
以上のいずれかの構成の半田バンプ付き配線基板19に半導体素子10が搭載されて、例えば図4に示すような電子装置29が形成されている。図4に示す例においては、電子装置29の下面のパッド4bが外部電気回路(符号なし)の所定部位に半田や導電性接着剤等の接続材(符号なし)を介して電気的および機械的に接続されている。これによって、電子装置29の半導体素子10の電極(符号なし)と、外部電気回路とが電気的に接続されて、半導体素子10と外部電気回路との間で信号の授受等が行なわれる。
The
ここで、本発明の配線基板9および半田パンプ付き配線基板19における、絶縁基板1のクラックを抑制する効果について、具体例を挙げて説明する。具体例において、絶縁基板1は、厚みが約0.1〜0.2mmのガラスセラミック焼結体(ホウケイ酸ガラス−酸化アルミニウム系)からなる絶縁層1aを18層、積層して作製した。平面視における絶縁基板1は、1辺の長さが約50mmの正方形状であった。絶縁層1aの間に厚みが約0.1mmのセラ
ミック焼結体からなる他の絶縁層を介在させることによって、絶縁基板1の上面の中央部に凸状部1cを設け、この中央部の上面を搭載部1b(1辺の長さが約19mmの正方形状)として、直径が約100μmの円形状の電極パッド2(銅からなるもの)約8000個を縦横
の並びに配列形成した。なお、他の絶縁層は、絶縁層1aと同様の材料を用いて作製したセラミックペーストを絶縁層1aとなるセラミックグリーンシートの間に塗布し、同時焼成することによって形成した。これらの電極パッド2に、錫−銀−銅半田からなる半田ペーストを塗布、加熱し、冷却することで半田バンプ5(未加圧)を接合した後、コインニング装置を用いて半田バンプ5を上側から加圧して、具体例の半田バンプ付き配線基板19を作製した。
Here, the effect of suppressing cracks in the insulating
また、比較例として、凸状部1cを設けない(他の絶縁層を介在させない)こと以外は上記具体例の半田バンプ付き配線基板19と同様にして作製した半田バンプ付き配線基板(図示せず)を準備した。
Further, as a comparative example, a wiring board with solder bumps (not shown) produced in the same manner as the
これらの、具体例の半田バンプ付き配線基板19および比較例の半田バンプ付き配線基板について、それぞれ50個ずつ、絶縁基板(1)におけるクラックの有無を双眼顕微鏡を用いた検査(目視)によって確認した。その結果、本発明の半田バンプ付き配線基板においては絶縁基板1にクラックが発生したものは見られなかったのに対し、比較例の半田バンプ付き配線基板においては、3個において、搭載部に隣接した部分において絶縁基板の上面にクラックが発生していた。これにより、本発明の配線基板9および半田バンプ付き配線基板19における、絶縁基板1のクラックを抑制する効果を確認することができた。
About 50 of these
次に、本発明の半田バンプ付き配線基板の製造方法について、図5および図6を参照して説明する。図5(a)〜(d)および図6(a)〜(c)は、それぞれ本発明の半田バンプ付き配線基板の製造方法を工程順に示す断面図である。図5および図6において図1〜図4と同様の部位には同様の符号を付している。 Next, a method for manufacturing a wiring board with solder bumps according to the present invention will be described with reference to FIGS. 5 (a) to 5 (d) and FIGS. 6 (a) to 6 (c) are cross-sectional views illustrating the method of manufacturing a wiring board with solder bumps according to the present invention in the order of steps. In FIGS. 5 and 6, the same parts as those in FIGS.
本発明の製造方法で製作される半田バンプ付き配線基板は、上記本発明の半田バンプ付き配線基板19と同様に、複数の絶縁層1aが積層されてなる絶縁基板1の上面に半導体素子の搭載部1bを有し、この搭載部1bに半導体素子10の電極と接続される複数の電極パッド2が形成されているとともに、これらの電極パッド2に絶縁層1aを厚み方向に貫通する貫通導体3が接続されてなる配線基板9と、電極パッド2に接合された半田バンプ5とを備える。
The wiring board with solder bumps manufactured by the manufacturing method of the present invention is similar to the
具体的には、図5(a)に示すように、それぞれが絶縁層1aとなる複数のセラミックグリーンシート21を準備し、セラミックグリーンシート21の一部に半導体素子の搭載部1bとなる領域(符号なし)を設けるとともに、この搭載部1bとなる領域においてセラミックグリーンシート21を厚み方向に貫通する貫通孔(符号なし)を形成する工程と、
搭載部1bにおいてセラミックグリーンシート21の主面に複数の電極パッド2となる金属ペースト22aを印刷するとともに、貫通孔内に貫通導体3となる金属ペースト22bを充填する工程と、
図5(b)に示すように、複数のセラミックグリーンシート21を、搭載部1bとなる領域の直下において上下のセラミックグリーンシート21の間に金属ペースト25aおよびセラミックペースト25bの少なくとも一方(ペースト層25)を層状に介在させて積層して積層体28を形成し、その後、この積層体28を焼成する工程と、
図6(a)に示すように、複数の電極パッド2上にそれぞれ半田ペースト55を印刷するとともに、半田ペースト55を加熱し、図6(b)に示すように複数の電極パッド2のそれぞれに半田バンプ5を形成する工程と、
複数の半田バンプ5を上側から加圧して、複数の半田バンプ5の上面の高さを揃える工程とを備える。
Specifically, as shown in FIG. 5A, a plurality of ceramic
A step of printing the
As shown in FIG. 5B, at least one of the
As shown in FIG. 6A, the
And pressurizing the plurality of
本発明の半田バンプ付き配線基板の製造方法によれば、上記各工程を備え、複数のセラミックグリーンシート21を、搭載部1bとなる領域の直下において上下のセラミックグリーンシート21の間に金属ペースト25aおよびセラミックペースト25bの少なくとも一方(ペースト層25)を層状に介在させて積層し、積層体28を形成することから、絶縁基板1となる積層体28において、金属ペースト25aおよびセラミックペースト25bの少なくとも一方(ペースト層25)を介在させた部分において、このペースト層25の厚みに応じて積層体28の搭載部1bなる領域における上面に凸状部1cを形成することができる。この凸状部1cに電極パッド2となる金属ペースト22aを塗布して焼成することから、絶縁基板1の上面に凸状部1cを有し、この凸状部1cに多数の電極パッド2が形成された配線基板9を製作することができる。そして、この配線基板9の電極パッド2上に半田バンプ5を形成し、半田バンプ5を上側から加圧して半田バンプ5の上面の高さを揃える工程を備えることから、図6(c)に示すように、半田バンプ5の高さが揃い、かつ絶縁基板1のクラックが抑制された半田バンプ付き配線基板19を製作することができる。
According to the method for manufacturing a wiring board with solder bumps of the present invention, the
以下、上記各工程について詳しく説明する。 Hereafter, each said process is demonstrated in detail.
図5(a)に示す工程において積層する絶縁層1aとなる複数のセラミックグリーンシート21は、前述した本発明の配線基板9の場合と同様の材料を用い、同様の方法で準備することができる。すなわち、例えばホウケイ酸系ガラスや酸化アルミニウム等のセラミック粉末等の原料粉末を、有機溶剤やバインダととともにドクターブレード法等の成形方法でシート状に成形することによって帯状のセラミックグリーンシート(図示せず)を作製し、これを所定の形状および寸法に切断することによって、それぞれが絶縁基板1の絶縁層1aとなる複数のセラミックグリーン21を作製することができる。
The plurality of ceramic
これらのセラミックグリーンシート21の一部について、搭載部1bとなる四角形状等の領域を仮に設定し、この領域においてセラミックグリーンシート21を厚み方向に貫通する貫通孔(符号なし)を形成する。貫通孔の形成方法としては、金属ピンを用いた機械的な孔あけ加工や、レーザ加工等の方法が挙げられる。
For a part of these ceramic
例えば、セラミックグリーンシート21を金型上に位置決めセットしておいて、このセラミックグリーンシート21の外周から所定の位置にある領域を搭載部1bとして、この搭載部1bに対して画像処理装置等で位置合わせしながら、金属ピンを用いてセラミックグリーンシート21に孔あけ加工を行なえば、貫通孔を形成することができる。
For example, the ceramic
搭載部1bにおいてセラミックグリーンシート21の主面に印刷する電極パッド2となる金属ペースト22a、および貫通孔に充填する貫通導体3となる金属ペースト22bは、例えば前述した本発明の配線基板9の場合と同様の材料(銅や銀等)を用い、同様の方法(有機溶剤およびバインダとともに混練すること等)で準備することができる。
In the mounting
金属ペースト22a,22bのセラミックグリーンシート21の主面の搭載部1bとなる部位に対する印刷、および貫通孔内への充填は、例えばスクリーン印刷法や、貫通孔内への真空吸引を併用したスクリーン印刷法等の方法によって行なうことができる。
The printing of the
また、図5(a)に示す例においては、セラミックグリーンシート21のうち後の工程で上下のセラミックグリーンシート21の間に位置するようになる部位や、積層体28の下面となる部位等に、電極パッドとなる金属ペースト22aや貫通導体となる金属ペースト22b以外の他の金属ペースト22cも印刷している。他の金属ペースト22cは、例えば絶縁基板1の内部導体4aや下面の外部接続用のパッド4b等となるものである。他の金属ペースト22cも、上記金属ペースト22a,22bと同様の材料を用い、同様の方法で作製することができ、同様の方法でセラミックグリーンシート21に印刷することができる。
Further, in the example shown in FIG. 5A, the ceramic
なお、この工程において、一部のセラミックグリーンシート21については、次の工程でセラミックグリーンシート21の層間に介在させる金属ペースト25aおよびセラミックペースト25bの少なくとも一方(ペースト層25)を塗布しておく。この金属ペースト25aおよびセラミックペースト25bの少なくとも一方は、積層時に、搭載部1bとなる領域の直下においてセラミックグリーンシート21の間に介在し、搭載部1bにおいて積層体28の上面に凸状部1cを形成するためのものである。
In this step, for some of the ceramic
なお、図5および図6に示す実施形態の例においては、ペースト層25を形成する金属ペースト25aの一部を貫通導体となる金属ペースト22bや他の金属ペースト22cと直接に接続させている。この金属ペースト25aは、焼成後に金属層8aとなり、上下の貫通導体3同士の間や貫通導体3と内部導体4aとの間等の電気的な接続をする導体として利用することができる。
In the example of the embodiment shown in FIG. 5 and FIG. 6, a part of the
ペースト層25を形成する金属ペースト25aとしては、上記電極パッドや貫通導体となる金属ペースト22a,22bと同様のものを用いることができる。また、セラミックペースト25bとしては、上記セラミックグリーンシート21を作製するのと同様の材料を用いて、有機溶剤やバインダの量等を調整してペースト状としたものを用いることができる。また、この金属ペースト25aおよびセラミックペースト25bの塗布は、例えばスクリーン印刷法によって行なうことができる。
As the
ペースト層25の厚みは、形成しようとする凸状部1cの高さに応じて調整する。また、平面視におけるペースト層25を形成する範囲は、少なくとも、セラミックグリーンシート21を積層したときに電極パッド2となる金属ペースト22aを印刷した範囲を含むようにする必要があり、ちょうど、この金属ペースト22aを印刷した四角形状等の範囲の外周で囲まれた範囲に一致させることが好ましい。
The thickness of the
図5(b)に示す工程において、これらのセラミックグリーンシート21を積層して作製した積層体28は、搭載部1bの直下(例えば平面視で搭載部1bとちょうど重なる範囲)に、上下のセラミックグリーンシート21同士の間にペースト層25が介在している。
In the step shown in FIG. 5 (b), the laminate 28 produced by laminating these ceramic
セラミックグリーンシート21の積層は、例えば、下側のセラミックグリーンシート21の上に上側のセラミックグリーン21を、互いの外辺の位置等で位置合わせしながら積層し、その後加圧して上下に密着させることによって行なう。
For the lamination of the ceramic
積層体28は、このペースト層25の厚みに応じて、上面に凸状部1cが形成されている。なお、この場合、ペースト層25の厚みに応じて積層体28の上面に凸状部1cを形成するには、積層体28の下面側を平坦な台の上等に載せた状態でセラミックグリーンシート21の積層を行なうことが望ましい。積層体28の下面側が平坦な台に載った状態で加圧するため、ペースト層25を介在させた部分における積層体28の下面側への突出が抑えられる。そのため、積層体28の上面側に、ペースト層25の厚みに応じた凸状部1cを形成することができる。また、積層する際に圧力を加える加圧治具において、積層体28の上面と接触する面の形状を、外周部から中央部にかけて緩やかな凹状にした場合、上面中央部のみを確実に突出させることが可能となる。
The
積層体28の焼成は、前述した本発明の配線基板9の場合と同様の方法(約900〜1000℃
程度の焼成温度による焼成)で行なうことができる。前述したように、焼成時に、セラミックグリーンシート21の収縮量と金属ペースト22a,22b,22cの収縮量との差およびその収縮挙動(収縮開始温度、収縮終了温度等)に応じて、絶縁基板1は、搭載部1bにおいて凹状に変形しやすい傾向がある。
The
Firing at a certain firing temperature). As described above, the insulating
積層体28を焼成することによって、例えば図1に示したような、絶縁基板1の上面に凸状部1cを有し、この凸状部1cの上面を半導体素子の搭載部1bとした配線基板9を作製することができる。この配線基板9の電極2に半田ペースト55を塗布する。
By firing the
なお、凸状部1cが形成されるのは、金属ペースト25aやセラミックペースト25bを用いて形成したペースト層25を積層体28と同時焼成させて、このペースト層25が焼結してなる他の絶縁層(符号なし)を絶縁層1aの層間に介在させたことによる。
The
図5(a)に示す工程において複数の電極パッド2上にそれぞれ印刷する半田ペースト55は、前述した本発明の半田バンプ付き配線基板19の場合と同様の材料を用いて準備することができる。すなわち、錫−銀−銅等の半田材料を用い、これらの半田材料の粉末を有機溶剤等とともに混練することによって半田ペースト55を準備することができる。また、
半田ペースト55の電極2への印刷は、スクリーン印刷法等の方法で行なうことができる。
The
The
電極2に印刷した半田ペースト55を加熱し、いったん溶融させるとともに不要な有機溶剤等を除去し、その後に固化させれば半田バンプ5となる。つまり、図6(b)に示す半田バンプ5を電極パッド2に溶着によって接合する。
When the
半田ペースト55の加熱は、例えば、半田ペースト55を電極2に印刷した絶縁基板1を電気炉中で一体的に加熱する方法(リフロー)によって行なうことができる。加熱時の温度は、例えば半田ペースト55が錫−銀−銅半田を用いたものであれば、約230〜240℃に設定する。
The
図6(b)に示す工程において、複数の電極パッド2のそれぞれに形成した半田バンプ5を上側から加圧する際に使用する装置としては、コイニング装置を用いることができる。コイニング装置は、前述した本発明の半田バンプ付き配線基板19の場合と同様に、載置台(図示せず)と、載置台に載置した配線基板9上の複数の半田バンプ5の全部の上面に一括して押し当てることが可能な平坦な面を備えるプレス部24と、駆動部(図示せず)とを備えている。
In the step shown in FIG. 6B, a coining device can be used as a device used when pressurizing the solder bumps 5 formed on each of the plurality of
コイニングによる半田バンプ5に対する加圧の条件は、例えば、半田バンプ5が錫−銀−銅半田からなり、その高さを20〜30μmの範囲で低く抑える(つまり半田バンプ5の高さ方向の変形量が上記範囲の)場合であれば、約10MPa程度に設定すればよい。
The condition for pressurizing the
この工程において、絶縁基板1の上面に凸状部1cを形成して、この凸状部1cの上面を搭載部1bとするとともに複数の電極パッド2を配置させたことから、上記のように絶縁基板1が搭載部1bにおいて凹状に変形していたとしても、プレス部24が絶縁基板1の上面に接することは効果的に抑制される。そのため、プレス部24との接触(プレス部24を介して加わる圧力)によって絶縁基板1にクラックが発生することは抑制される。
In this step, the
以上の工程によって、図6(c)に示すような、半田バンプ5の高さが揃い、かつ絶縁基板1のクラックが抑制された半田バンプ付き配線基板19が製作される。
Through the above-described steps, a
なお、この場合、例えば内部導体4aがある部分とない部分との間で、内部導体4aの厚みに応じて搭載部1bの上面に多少の凹凸が生じたとしても、この凹凸に起因した半田バンプ5の高さのばらつきは、コイニングによって解消することができる。
In this case, for example, even if some unevenness is generated on the upper surface of the mounting
言い換えれば、ペースト層25は、絶縁基板1において、搭載部1b全体をその他の部分よりも高くするためのものであり、搭載部1bにおける複数の電極パッド2の高さを互いに同じに揃えるためのものではない。
In other words, the
また、この場合、絶縁基板1の上面の全面が平坦であっても、上記のようなプレス部24の絶縁基板1に対する接触は、一般的には抑制することができると考えられるが、例えば誤って、プレス部24が傾いて半田バンプ5を加圧した場合には、プレス部24の端の一部が絶縁基板1の上面に接して、クラックを発生させる可能性がある。絶縁基板1にクラックが発生すると、この配線基板9は不良になり、電子装置29作製に際しての歩留まりの低下等を生じる。
In this case, even if the entire upper surface of the insulating
これに対して、上記のように凸状部1cの上面に半田バンプ5があれば、プレス部24が多少(例えば凸状部1cの高さ未満の範囲で)傾いたとしても、プレス部24が絶縁基板1に接することが防止される。コイニング自体はやり直すことができるため、配線基板9および半田バンプ付き配線基板19が不良になってしまうことはなく、電子装置29を製作する
際の歩留まりの低下等を抑制することができる。
On the other hand, if there is the
図7は、本発明の半田バンプ付き配線基板の製造方法の実施の形態の他の例における一工程を示す断面図である。図7において図5および図6と同様の部位には同様の符号を付している。図7に示す例は、積層体28を形成する上記工程において、上下のセラミックグリーンシート21の間に介在させる金属ペースト25aおよびセラミックペースト25bの厚みを、平面透視における搭載部1bとなる領域の外周部において中央部(以下、単に外周部または中央部という場合がある)よりも薄くするようにした例である。
FIG. 7 is a cross-sectional view showing one step in another example of the embodiment of the method for manufacturing the wiring board with solder bumps of the present invention. In FIG. 7, the same parts as those in FIGS. 5 and 6 are denoted by the same reference numerals. In the example shown in FIG. 7, the thickness of the
このように、ペースト層25の厚みを外周部において薄くした場合には、前述したように外周部において中央部よりも薄い介在層8を形成することができるため、凸状部1cの上面の平坦性が高い半田バンプ付き配線基板19を製作する上で有利である。
As described above, when the thickness of the
また、図7に示す例においては、ペースト層25の外周部における厚みが中央側から外側に向かって漸次薄くなるようにしている。このような場合には、前述したように、凸状部1cの側面の傾斜角度をより小さく抑えることも容易であるため、応力による凸状部1cのクラック等の機械的な破壊をより効果的に抑制することもできる。
In the example shown in FIG. 7, the thickness of the outer peripheral portion of the
ペースト層25の外周部における厚みを中央部における厚みよりも薄くするには、例えば、金属ペースト25aおよびセラミックペースト25bのうちペースト層25の外周部に印刷されるものについて、粘度を比較的低くして、印刷したパターンの外周部がなだらかに傾斜するようにすればよい。
In order to make the thickness at the outer peripheral portion of the
1・・・・絶縁基板
1a・・・絶縁層
1b・・・搭載部
1c・・・凸状部
1d・・・突出部
2・・・・電極パッド
3・・・・貫通導体
4a・・・内部導体
4b・・・パッド
5・・・・半田バンプ
6・・・・接続端子
7・・・・導電性接続材
8a・・・金属層
8b・・・他の絶縁層
9・・・・配線基板
10・・・・半導体素子
11・・・・電子部品
19・・・・半田バンプ付き配線基板
21・・・・セラミックグリーンシート
22a・・・電極パッドとなる金属ペースト
22b・・・貫通導体となる金属ペースト
22c・・・他の金属ペースト
24・・・・プレス部
25・・・・ペースト層
25a・・・金属ペースト
25b・・・セラミックペースト
28・・・・積層体
29・・・・電子装置
55・・・・半田ペースト
DESCRIPTION OF
10 ・ ・ ・ ・ Semiconductor element
11 ... Electronic components
19 ... Wiring board with solder bumps
21 ... Ceramic green sheet
22a: Metal paste to be an electrode pad
22b ... Metal paste to be a through conductor
22c ・ ・ ・ Other metal paste
24 ... Press section
25 ... Paste layer
25a ・ ・ ・ Metal paste
25b Ceramic paste
28 ... Laminate
29 ... Electronic devices
55 ... Solder paste
Claims (8)
前記搭載部の外周部よりも中央部において前記貫通導体がより多くの前記絶縁層を貫通しており、前記絶縁基板は、上面に凸状部を有し、該凸状部の上面が前記半導体素子の搭載部とされているとともに、該搭載部に形成された前記電極パッドが半田バンプを介して前記半導体素子の前記電極と接続されることを特徴とする配線基板。 A semiconductor element mounting portion is provided on an upper surface of an insulating substrate formed by laminating a plurality of insulating layers, and a plurality of electrode pads connected to the electrodes of the semiconductor element are formed on the mounting portion. Each of which is connected to a through conductor that penetrates the insulating layer in the thickness direction,
The penetrating conductor penetrates more of the insulating layer in the central part than the outer peripheral part of the mounting part, the insulating substrate has a convex part on the upper surface, and the upper surface of the convex part is the semiconductor A wiring board comprising an element mounting portion and the electrode pad formed on the mounting portion being connected to the electrode of the semiconductor element via a solder bump.
複数の前記絶縁層となるセラミックグリーンシートを準備し、該セラミックグリーンシートの一部に前記半導体素子の搭載部となる領域を設けるとともに、該搭載部となる領域において前記セラミックグリーンシートを厚み方向に貫通する貫通孔を形成する工程と、
前記搭載部において前記セラミックグリーンシートの主面に複数の前記電極パッドとなる金属ペーストを印刷するとともに、前記貫通孔内に前記貫通導体となる金属ペーストを充填する工程と、
複数の前記セラミックグリーンシートを、前記搭載部となる領域の直下において上下の前記セラミックグリーンシートの間に金属ペーストおよびセラミックペーストの少なくとも一方を層状に介在させて積層して積層体を形成し、該積層体を焼成する工程と、
複数の前記電極パッド上にそれぞれ半田ペーストを印刷するとともに、該半田ペーストを加熱し、複数の前記電極パッドのそれぞれに半田バンプを形成する工程と、
複数の該半田バンプを上側から加圧して、複数の該半田バンプの上面の高さを揃える工程とを備えることを特徴とする半田バンプ付き配線基板の製造方法。 A semiconductor element mounting portion is provided on the upper surface of an insulating substrate formed by laminating a plurality of insulating layers, and a plurality of electrode pads connected to the electrodes of the semiconductor element are formed on the mounting portion. A through-hole conductor that penetrates the insulating layer in the thickness direction is connected, and a wiring board in which a through-conductor that penetrates the insulating layer in the thickness direction is connected to each of the electrode pads, and is joined to the electrode pad. A method of manufacturing a wiring board with solder bumps comprising solder bumps,
A plurality of ceramic green sheets serving as the insulating layers are prepared, and a region for mounting the semiconductor element is provided in a part of the ceramic green sheet, and the ceramic green sheets are disposed in the thickness direction in the region to be the mounting portion. Forming a through-hole penetrating;
Printing the metal paste to be a plurality of the electrode pads on the main surface of the ceramic green sheet in the mounting portion, and filling the metal paste to be the through conductor in the through hole;
A plurality of the ceramic green sheets are laminated by laminating at least one of a metal paste and a ceramic paste between the upper and lower ceramic green sheets immediately below the region to be the mounting portion, to form a laminate, A step of firing the laminate;
Printing a solder paste on each of the plurality of electrode pads, heating the solder paste, and forming solder bumps on each of the plurality of electrode pads;
And a step of pressurizing the plurality of solder bumps from above to align the heights of the upper surfaces of the plurality of solder bumps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211043A JP2012146950A (en) | 2010-12-25 | 2011-09-27 | Wiring substrate, wiring substrate with solder bump, electronic device, and method of manufacturing wiring substrate with solder bump |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289005 | 2010-12-25 | ||
JP2010289005 | 2010-12-25 | ||
JP2011211043A JP2012146950A (en) | 2010-12-25 | 2011-09-27 | Wiring substrate, wiring substrate with solder bump, electronic device, and method of manufacturing wiring substrate with solder bump |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012146950A true JP2012146950A (en) | 2012-08-02 |
Family
ID=46790187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011211043A Withdrawn JP2012146950A (en) | 2010-12-25 | 2011-09-27 | Wiring substrate, wiring substrate with solder bump, electronic device, and method of manufacturing wiring substrate with solder bump |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012146950A (en) |
-
2011
- 2011-09-27 JP JP2011211043A patent/JP2012146950A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10832980B2 (en) | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module | |
JP4310467B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
JP4337950B2 (en) | Circuit board manufacturing method | |
JP4265607B2 (en) | Laminated electronic component and mounting structure of laminated electronic component | |
JPWO2011078349A1 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP4821424B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP6408423B2 (en) | Package and electronic equipment | |
JP2007234663A (en) | Wiring board, and electronic device employing it | |
JP2018088443A (en) | Electronic element mount substrate and electronic device | |
JP2006270082A (en) | Wiring board and electronic device using it | |
JP2016006846A (en) | Wiring board and electronic apparatus | |
US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
JP7210191B2 (en) | Electronic device mounting board, electronic device, and electronic module | |
JP2012146950A (en) | Wiring substrate, wiring substrate with solder bump, electronic device, and method of manufacturing wiring substrate with solder bump | |
JP4404063B2 (en) | Connection structure, formation method thereof, circuit board, and electronic component surface-mounted on mounting board | |
JP2013012720A (en) | Electronic apparatus | |
JP2013115244A (en) | Substrate for mounting electronic component, electronic device, and manufacturing method of substrate for mounting electronic component | |
JP6595308B2 (en) | Electronic component mounting substrate, electronic device and electronic module | |
JP2012015172A (en) | Electronic component encapsulating substrate and manufacturing method thereof | |
JP2006185977A (en) | Wiring board | |
JP2004281471A (en) | Wiring board | |
JP6189755B2 (en) | Wiring board and electronic device | |
JP2006310498A (en) | Ceramic multilayer substrate with cavity | |
JP2014067891A (en) | Wiring board | |
JP2006128300A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |