JP2012138570A - 側壁イメージ転写からパターンを作る改善された方法 - Google Patents
側壁イメージ転写からパターンを作る改善された方法 Download PDFInfo
- Publication number
- JP2012138570A JP2012138570A JP2011260794A JP2011260794A JP2012138570A JP 2012138570 A JP2012138570 A JP 2012138570A JP 2011260794 A JP2011260794 A JP 2011260794A JP 2011260794 A JP2011260794 A JP 2011260794A JP 2012138570 A JP2012138570 A JP 2012138570A
- Authority
- JP
- Japan
- Prior art keywords
- etching mask
- etching
- covering layer
- layer
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
- H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】基板1には、第1の材料2の層と、第1のエッチングマスク4と、カバリング層3と、第2のエッチングマスクとが設けられている。カバリング層3は、覆われた主領域と、覆われていない副領域とを有する。カバリング層3の副領域は、第2のエッチングマスクを介して部分的にエッチングされ、突出パターンが形成される。第3のエッチングマスクを定義する突出パターンの周囲に、横スペーサが形成される。第2のエッチングマスクは除去される。カバリング層3は、第3のエッチングマスクを用いてエッチングされ、カバリング層3における突出パターンが形成され、第1のエッチングマスク4および第1の材料2が露出される。第1の材料2の層は、エッチングされ、第1の材料2から作られるパターンが形成される。
【選択図】図17
Description
−第1のエッチングマスクと、カバリング層と、第2のエッチングマスクと、により覆われた第1の材料の層が設けられた基板を供給するステップであって、カバリング層は、第2のエッチングマスクにより覆われた主領域と、覆われていない副領域と、を有する、ステップと、
−カバリング層の副領域を、第2のエッチングマスクを用いて部分的にエッチングし、カバリング層に突出パターンを形成するステップと、
−マスキング材料を堆積およびエッチングして、第3のエッチングマスクを定義する突出パターンの周囲に、横スペーサを形成するステップと、
−第2のエッチングマスクを除去するステップと、
−第3のエッチングマスクを用いて、カバリング層をエッチングし、カバリング層における突出パターンを形成し、かつ、第1のエッチングマスクおよび第1の材料を露出させるステップと、
−カバリング層と第1のエッチングマスクとを用いて、第1の材料の層をエッチングし、第1の材料のパターンを形成するステップと、
を含む方法により、容易に満たされる。
Claims (3)
- 第1の材料(2)で作られるパターンを生成する方法であって、
第1のエッチングマスク(4)と、カバリング層(3)と、第2のエッチングマスク(6)とにより覆われた第1の材料(2)の層が設けられた基板(1)を供給するステップであって、前記カバリング層(3)は、前記第2のエッチングマスク(6)により覆われた主領域(C)と、覆われていない副領域(D)と、を有する、ステップと、
前記カバリング層(3)の副領域(D)を、前記第2のエッチングマスク(6)を用いて部分的にエッチングし、前記カバリング層(3)に突出パターンを形成するステップと、
マスキング材料(5)を形成およびエッチングして、第3のエッチングマスク(8)を定義する前記突出パターンの周囲に、横スペーサを形成するステップと、
前記第2のエッチングマスク(6)を除去するステップと、
前記第3のエッチングマスク(8)を用いて、前記カバリング層(3)をエッチングし、前記カバリング層(3)における突出パターンを形成し、かつ、前記第1のエッチングマスク(4)および前記第1の材料(2)を露出させるステップと、
前記カバリング層(3)と前記第1のエッチングマスク(4)とを用いて、前記第1の材料(2)の層をエッチングし、前記第1の材料(2)で作られるパターンを形成するステップと、
を備えることを特徴とする方法。 - 前記第1のエッチングマスク(4)の形成は、
追加のマスキング層(9)と、追加のエッチングマスク(10)と、により覆われた前記第1の材料(2)の層が設けられた基板(1)を供給するステップと、
前記追加のマスキング層(9)をエッチングし、前記第1のエッチングマスク(4)を形成するステップと、
前記追加のエッチングマスク(10)を除去するステップと、
を備えることを特徴とする請求項1に記載の方法。 - 第3のエッチングマスク(8)を定義する突出パターンの周囲に前記横スペーサが形成される前に、前記第2のエッチングマスク(6)は除去される、ことを特徴とする請求項1または請求項2に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR10/04655 | 2010-11-30 | ||
| FR1004655A FR2968122B1 (fr) | 2010-11-30 | 2010-11-30 | Procédé de réalisation amélioré d'un motif a partir du transfert par espaceurs latéraux |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012138570A true JP2012138570A (ja) | 2012-07-19 |
| JP2012138570A5 JP2012138570A5 (ja) | 2015-01-15 |
| JP5959833B2 JP5959833B2 (ja) | 2016-08-02 |
Family
ID=44276342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011260794A Expired - Fee Related JP5959833B2 (ja) | 2010-11-30 | 2011-11-29 | 側壁イメージ転写からパターンを作る改善された方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8669188B2 (ja) |
| EP (1) | EP2458621B1 (ja) |
| JP (1) | JP5959833B2 (ja) |
| KR (1) | KR101881594B1 (ja) |
| FR (1) | FR2968122B1 (ja) |
| SG (1) | SG181266A1 (ja) |
| TW (1) | TWI529777B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2990794B1 (fr) * | 2012-05-16 | 2016-11-18 | Commissariat Energie Atomique | Procede de realisation d'un substrat muni de zones actives variees et de transistors planaires et tridimensionnels |
| US8735296B2 (en) * | 2012-07-18 | 2014-05-27 | International Business Machines Corporation | Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer |
| US8716133B2 (en) * | 2012-08-23 | 2014-05-06 | International Business Machines Corporation | Three photomask sidewall image transfer method |
| US9040371B2 (en) | 2013-08-07 | 2015-05-26 | International Business Machines Corporation | Integration of dense and variable pitch fin structures |
| US9293345B2 (en) | 2013-08-16 | 2016-03-22 | Globalfoundries Inc. | Sidewall image transfer with a spin-on hardmask |
| US9064901B1 (en) | 2013-12-23 | 2015-06-23 | International Business Machines Corporation | Fin density control of multigate devices through sidewall image transfer processes |
| US9252243B2 (en) | 2014-02-07 | 2016-02-02 | International Business Machines Corporation | Gate structure integration scheme for fin field effect transistors |
| CN106373880B (zh) * | 2015-07-22 | 2021-05-25 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN112768351B (zh) * | 2019-11-06 | 2022-06-10 | 长鑫存储技术有限公司 | 一种图形形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164581A (ja) * | 2007-12-28 | 2009-07-23 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US20100291771A1 (en) * | 2009-05-18 | 2010-11-18 | Baosuo Zhou | Methods Of Forming Patterns On Substrates |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151040B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| US7615445B2 (en) * | 2006-09-21 | 2009-11-10 | Sandisk Corporation | Methods of reducing coupling between floating gates in nonvolatile memory |
| US7479429B2 (en) * | 2007-01-31 | 2009-01-20 | Freescale Semiconductor, Inc. | Split game memory cell method |
-
2010
- 2010-11-30 FR FR1004655A patent/FR2968122B1/fr not_active Expired - Fee Related
-
2011
- 2011-11-21 US US13/301,251 patent/US8669188B2/en active Active
- 2011-11-22 SG SG2011086600A patent/SG181266A1/en unknown
- 2011-11-28 TW TW100143525A patent/TWI529777B/zh not_active IP Right Cessation
- 2011-11-29 EP EP11354071.0A patent/EP2458621B1/fr not_active Not-in-force
- 2011-11-29 JP JP2011260794A patent/JP5959833B2/ja not_active Expired - Fee Related
- 2011-11-29 KR KR1020110126366A patent/KR101881594B1/ko not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164581A (ja) * | 2007-12-28 | 2009-07-23 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US20100291771A1 (en) * | 2009-05-18 | 2010-11-18 | Baosuo Zhou | Methods Of Forming Patterns On Substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2968122B1 (fr) | 2012-12-07 |
| KR101881594B1 (ko) | 2018-07-24 |
| EP2458621A1 (fr) | 2012-05-30 |
| TW201222627A (en) | 2012-06-01 |
| KR20120059426A (ko) | 2012-06-08 |
| FR2968122A1 (fr) | 2012-06-01 |
| JP5959833B2 (ja) | 2016-08-02 |
| EP2458621B1 (fr) | 2015-02-25 |
| SG181266A1 (en) | 2012-06-28 |
| US20120132616A1 (en) | 2012-05-31 |
| TWI529777B (en) | 2016-04-11 |
| US8669188B2 (en) | 2014-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5959833B2 (ja) | 側壁イメージ転写からパターンを作る改善された方法 | |
| US7540970B2 (en) | Methods of fabricating a semiconductor device | |
| KR101477337B1 (ko) | 자가-정렬 트렌치 형성 | |
| KR101624814B1 (ko) | 단일 노광-자기 정렬된 이중, 삼중 및 사중 패터닝을 위한 방법 | |
| KR100927398B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US9466486B2 (en) | Method for integrated circuit patterning | |
| US20090047788A1 (en) | Method for fabricating semiconductor device | |
| CN102339783B (zh) | 半导体装置的元件隔离结构及其形成方法 | |
| US20150155176A1 (en) | Sidewall height nonuniformity reduction for sidewall image transfer processes | |
| CN103794475A (zh) | 自对准三重图形化方法 | |
| TW201438057A (zh) | 半導體裝置圖案化結構之製作方法 | |
| CN103390551A (zh) | 半导体装置图案化结构的制作方法 | |
| US20120225560A1 (en) | Manufacturing method of integrated circuits based on formation of lines and trenches | |
| US20080020569A1 (en) | Method for Manufacturing Semiconductor Device | |
| KR100798738B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| JP2006019496A (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| KR100608343B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| JP2012039055A (ja) | 半導体素子の微細パターンの形成方法 | |
| TW202025232A (zh) | 半導體結構及其製造方法 | |
| KR100650859B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN114068322B (zh) | 制造半导体结构的方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN118039462A (zh) | 半导体结构的制造方法 | |
| US8268730B2 (en) | Methods of masking semiconductor device structures | |
| KR100567049B1 (ko) | 반도체소자의 격리영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5959833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |