JP2012124339A - 固体撮像素子 - Google Patents

Abstract

【課題】記憶部で発生するリーク電流を抑制した固体撮像素子を提供する。
【解決手段】複数の画素回路１ａと、列信号線２１と、複数の単位記憶回路２ａとを備え、複数の単位記憶回路２ａのそれぞれは、書き込みトランジスタ３１と、記憶容量３２と、ｎ型の第１拡散領域１４３と、第１拡散領域１４３から所定距離離して形成され、書き込みトランジスタ３１のソース又はドレイン領域に隣接する絶縁分離領域１４１と、絶縁分離領域１４１の周囲に、第１拡散領域１４３から所定距離離して形成された、ｐ型の第２拡散領域１４２とを有し、少なくとも第２拡散領域１４２の表面には、金属シリサイド層が形成されていないことを特徴とする。
【選択図】図５

Description

本発明は、デジタルカメラ等に用いられる固体撮像素子に関し、特に、ＭＯＳイメージセンサの画質改善に関する技術である。

従来のＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサのシャッター方式は、全画素で同時にフォトダイオードの信号電荷を転送領域に転送し、その後順次読み出しを行うグローバルシャッター方式である。そのため、ＣＣＤイメージセンサでは、全画素で同時刻の画像を得ることができる。

一方、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタを用いたＭＯＳイメージセンサのシャッター方式は、行走査によりフォトダイオードからの信号読出しを行うローリングシャッター方式である。これまでのＭＯＳイメージセンサにおいては、ローリングシャッターが一般的であり、この点は、グローバルシャッターを基本とするＣＣＤイメージセンサとの主な違いの一つである。このローリングシャッター方式の固体撮像素子は、画面の行によって撮影時刻が異なる。したがって、ブロック内の先頭行と最終行では、画素信号の転送から読み出しまでの時間が異なるため、移動する物体を撮影したときに、画像が歪むといった現象が生じる。

このような課題に対して、特許文献１の固体撮像素子では、メモリ部を設けることでグローバルシャッター動作を可能にしている。図８は、従来の固体撮像素子の１画素の構成を示す回路図であり、上記特許文献１の固体撮像素子のブロック図である。図８に示すように、固体撮像素子２００は、光信号を電気信号に変換する画素セル２０１と、画素セル２０１を２次元状に配列した画素部２０２と、画素部２０２の垂直方向（行）を選択する垂直走査部２０３と、選択行からの画素信号のノイズを抑圧するノイズ抑圧部２３１と、ノイズ抑圧部２３１の出力信号を蓄積するメモリセル２２１を２次元的に配列したメモリ部２２２と、メモリ部２２２の垂直方向（メモリ行）を選択するメモリ用垂直走査部２２３と、選択されたメモリ行の信号を選択する水平選択部２０５と、水平選択部２０５を水平方向に順次選択する水平走査部２０６と、出力アンプ２１２とから構成されている。

図９は、図８に示す従来の固体撮像素子のノイズ抑圧部２３１とメモリ部２２２の回路図である。メモリセル２２１は、ノイズ抑圧部２３１の出力信号を蓄積するメモリ容量Ｃ３１と、メモリ容量Ｃ３１へ書き込むためのメモリ書き込みトランジスタＭ３１と、メモリ容量Ｃ３１に蓄積された信号を増幅するメモリ用アンプＡ３１と、メモリ用アンプＡ３１の出力を読み出すメモリ読み出しトランジスタＭ３２とから構成されている。

特開２００８−０７２１８８号公報

しかしながら、上記特許文献１に記載の固体撮像素子では、メモリ部で信号電荷を蓄積する時間が最大で数百ｍｓｅｃと長くなるため、メモリ部で発生する僅かなリーク電流でも無視することができず、出力にノイズが混入してしまう。

そこで、本発明は、ＭＯＳ型固体撮像素子におけるメモリ部で発生するリーク電流を抑制した固体撮像素子を提供することを目的とする。

上記目的を達成するために、本発明の一形態に係る固体撮像素子は、半導体基板上に行列状に配置され、入射光量に応じた信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶する行列状に配置された複数の記憶部とを備え、前記複数の記憶部のそれぞれは、少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、前記画素信号を記憶するための記憶容量と、前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第１導電型の第１拡散領域と、前記第１拡散領域から所定距離離して形成され、前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、前記絶縁分離領域の周囲に、前記第１拡散領域から所定距離離して形成された、第１導電型とは異なる第２導電型の第２拡散領域とを有し、少なくとも前記第２拡散領域の表面には、トランジスタのソース又はドレイン領域を低抵抗化するための金属シリサイド層が形成されていないことを特徴とする。

これにより、本発明の一形態に係る固体撮像素子は、絶縁分離領域と活性領域の界面で発生するリーク電流を、第２拡散領域により阻止することができる。第２拡散領域上に金属シリサイド層が形成されると第１拡散領域へのリークパスと成り得るため、第２拡散領域上には金属シリサイド層が形成されていない。そして、第１拡散領域を第２拡散領域から所定距離離して形成することで、第１拡散領域と第２拡散領域間の電界強度を緩和することができるため、電界強度に起因するリーク電流を抑制することができる。よって、本発明の一形態に係る固体撮像素子は、リーク電流によるノイズ発生を防ぎ、メモリ部での信号劣化がない良好な画質を取得することができる。

また、前記第２拡散領域は、前記半導体基板の表面に沿って、前記第２拡散領域から前記第１拡散領域の方向に延伸部を有していることが好ましい。

これにより、本発明の一形態に係る固体撮像素子は、第１拡散領域とその直上に形成される絶縁膜との界面で生じるリーク電流を第２拡散領域の延伸部で阻止することができる。よって、本発明の一形態に係る固体撮像素子は、リーク電流によるノイズ発生を防ぎ、メモリ部での信号劣化がない良好な画質を取得することができる。

また、前記第１拡散領域の表面には、金属シリサイド層が形成されていないことが好ましい。

これにより、本発明の一形態に係る固体撮像素子は、金属シリサイド層と基板との熱膨張係数が異なることで生じる歪みによるリーク電流の発生を防止することができる。

また、前記第１拡散領域と前記第２拡散領域との間には、第１導電型の第３拡散領域が形成され、前記第３拡散領域の不純物濃度は、前記第１拡散領域の不純物濃度よりも低いことが好ましい。

これにより、本発明の一形態に係る固体撮像素子は、第１拡散領域と第２拡散領域の間の電界強度を緩和することができるため、高電界に起因するトンネル電流を抑制することができる。

また、前記第１拡散領域と前記第２拡散領域との間には、第２導電型の第４拡散領域が形成され、前記第４拡散領域の不純物濃度は、前記第２拡散領域の不純物濃度よりも低いことが好ましい。

これにより、本発明の一形態に係る固体撮像素子は、第１拡散領域と第２拡散領域の間の電界強度を緩和することができるため、高電界に起因するトンネル電流を抑制することができる。

また、前記書き込みトランジスタのソース又はドレイン領域を構成する、前記第１拡散領域以外の拡散領域の近傍には、低濃度不純物拡散領域が形成されていることが好ましい。

これにより、ドレイン端での濃度勾配が緩やかになり電界集中が緩和されるので、リーク電流の発生をより抑制することができる。

本発明によれば、ＭＯＳ型固体撮像素子における記憶部で発生するリーク電流を抑制した固体撮像素子を提供することができる。

本発明の実施の形態に係る固体撮像素子の構成を示すブロック図である。 本発明の実施の形態に係る固体撮像素子の画素構成の一例を示す回路図である。 本発明の実施の形態に係る固体撮像素子における記憶回路を示す回路図である。 本実施の形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。 本発明の実施の形態に係る固体撮像素子における記憶回路の書き込みトランジスタ及び記憶トランジスタの断面構造図である。 本発明の実施の形態の変形例に係る固体撮像素子における記憶回路の書き込みトランジスタ及び記憶トランジスタの断面構造図である。 本発明の実施の形態の変形例に係る固体撮像素子における記憶回路の書き込みトランジスタ及び記憶トランジスタの断面構造図である。 従来の固体撮像素子の１画素の構成を示す回路図である。 従来の固体撮像素子のノイズ抑圧部とメモリ部の回路図である。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、本発明について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。

本実施の形態に係る固体撮像素子は、半導体基板上に行列状に配置され、入射光量に応じた信号を出力する複数の画素部と、複数の画素部の列毎に設けられた列信号線と、列信号線毎に設けられ、列信号線から転送される画素信号を記憶する行列状に配置された複数の記憶部とを備え、複数の記憶部のそれぞれは、少なくとも複数の画素部のそれぞれから列信号線を介して画素信号を読み出すための書き込みトランジスタと、画素信号を記憶するための記憶容量と、書き込みトランジスタのソース又はドレイン領域として形成され、記憶容量に接続される第１導電型の第１拡散領域と、第１拡散領域から所定距離離して形成され、書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、絶縁分離領域の周囲に、第１拡散領域から所定距離離して形成された、第１導電型とは異なる第２導電型の第２拡散領域とを有し、少なくとも第２拡散領域の表面には、トランジスタのソース又はドレイン領域を低抵抗化するための金属シリサイド層が形成されていないことを特徴とする。このような構成により、ＭＯＳ型固体撮像素子における記憶部で発生するリーク電流を抑制した固体撮像素子を提供することができる。

本発明の実施の形態について、以下に述べる。

図１は、本発明の一実施の形態に係る固体撮像素子１００の構成を示すブロック図である。

図１に示すように、固体撮像素子１００は、画素回路１と、記憶回路２と、ノイズ除去回路３と、出力線４と、水平走査回路５と、垂直走査回路６とを備える。ここでは、信号を蓄積する記憶回路２を画素回路１の外部に設置する構成としているが、構成はこれに限らない。例えば、記憶回路２が画素回路１内に設けられていても良い。

画素回路１からは、基準出力と信号出力が出力される。記憶回路２は基準出力と信号出力を保持する。ノイズ除去回路３は記憶回路２に保持されている基準出力と信号出力の差分を出力する。この差分出力は水平走査回路５の出力に同期して出力線４に出力される。垂直走査回路６は画素回路１、記憶回路２にパルスを印加する。

図２は、本発明の実施の形態に係る固体撮像素子の画素構成の一例を示す回路図であり、画素回路１の１画素分を具体的に示している。図２中の破線１ａは画素単位である画素部１ａを示し、画素部１ａは、フォトダイオード１０と、転送ＭＯＳトランジスタ１１と、リセットＭＯＳトランジスタ１２と、出力ＭＯＳトランジスタ１３とで構成される。

画素部１ａにおいて、フォトダイオード１０のアノードは接地され、カソードは転送ＭＯＳトランジスタ１１のドレインに接続される。転送ＭＯＳトランジスタ１１のソースはリセットＭＯＳトランジスタ１２のソースと出力ＭＯＳトランジスタ１３のゲートに接続され、ゲートは端子２３に接続される。この領域はフローティングディフュージョン（以後ＦＤと呼ぶ）と呼ばれる拡散容量を形成する。リセットＭＯＳトランジスタ１２のドレインは電源に接続され、ゲートは端子２２に接続される。出力ＭＯＳトランジスタ１３のドレインは電源に接続され、ソースは行選択ＭＯＳトランジスタ１４のドレインに接続される。電流源２０は列信号線２１に接続される。行選択ＭＯＳトランジスタ１４は、ゲートは端子２４に接続され、導通しているときは出力ＭＯＳトランジスタ１３と電流源２０とでソースフォロアが形成される。

図３は、本発明の実施の形態に係る固体撮像素子１００における記憶回路２を示す回路図である。記憶回路２は、本発明における記憶部に相当する。

図３において、列信号線２１は図２の列信号線２１であり、書き込みトランジスタ３１、３６と、読み出しトランジスタ３３、３８と、電流源３５と、読み出し列信号線３４と、記憶トランジスタ３２、３７とを備えている。記憶トランジスタ３２、３７は本発明における記憶容量に相当する。記憶トランジスタ３２は、読み出しトランジスタ３３と電流源３５とでソースフォロアを形成する。また、記憶トランジスタ３７は、読み出しトランジスタ３８と電流源３５とでソースフォロアを形成する。書き込みトランジスタ３１、３６のゲートは、それぞれ端子４０、４２に、読み出しトランジスタ３３、３８のゲートは、それぞれ端子４１、４３に接続される。ここで、書き込みトランジスタ３１と、読み出しトランジスタ３３と、記憶トランジスタ３２とで単位記憶回路２ａが構成され、書き込みトランジスタ３６と、読み出しトランジスタ３８と、記憶トランジスタ３７とで単位記憶回路２ｂが構成される。

次に、画素回路１から記憶回路２までの信号出力動作について説明する。画素部１ａに入射する光は、フォトダイオード１０で光電変換され、変換により生成された電荷は、所定の期間、フォトダイオード１０に蓄積される。初めに基準出力を読み出すために、リセットＭＯＳトランジスタをＯＮ状態とし、ＦＤをリセットする。行選択ＭＯＳトランジスタ１４をＯＮ状態とすることで、基準出力を列信号線２１に伝達する。列信号線２１は、図１の記憶回路２に入力される。

列信号線２１から記憶回路２に基準出力が入力された状態で、書き込みトランジスタ３１をＯＮ状態とする。書き込みトランジスタ３１が導通することで列信号線２１の基準出力は記憶トランジスタ３２のゲートに導かれ、記憶トランジスタ３２のゲート容量に保持される。この基準出力を読み出す場合は、読み出しトランジスタ３３をＯＮ状態とすることで、記憶トランジスタ３２のゲート容量に蓄積された基準出力に応じた出力を読み出し列信号線３４から出力する。

続いて、上記リセット動作の後に、転送ＭＯＳトランジスタ１１をＯＮ状態とすることにより、フォトダイオード１０に蓄積されている電荷をＦＤに転送する。ＦＤにおいて、転送された電荷は電圧信号に変換され、出力ＭＯＳトランジスタ１３のゲートに印加される。このとき、行選択ＭＯＳトランジスタ１４をＯＮ状態とすることで、信号出力を列信号線２１に伝達する。信号出力は、列信号線２１を介して、図１の記憶回路２に入力される。

列信号線２１から記憶回路２に信号出力が入力された状態で、書き込みトランジスタ３６をＯＮ状態とする。書き込みトランジスタ３６が導通することで、列信号線２１の信号出力は記憶トランジスタ３７のゲートに導かれ、記憶トランジスタ３７のゲート容量に保持される。この信号出力を読み出す場合は、読み出しトランジスタ３８をＯＮ状態とすることで、記憶トランジスタ３７のゲート容量に蓄積された信号出力に応じた出力を読み出し列信号線３４から出力する。

読み出し列信号線３４から出力される基準出力及び信号出力は、水平走査回路５によって任意の列が選択され、ノイズ除去回路３で差分演算を行った後、出力線４から出力される。この水平走査回路５の駆動周波数は限られており、瞬時に全画素分の信号出力を出力線４に送ることはできないため、記憶トランジスタ３７のゲート容量には最大で数百ｍｓｅｃもの期間、信号を蓄積する必要がある。このゲート容量に接続するノード（ソース又はドレイン）、例えば、書き込みトランジスタの記憶トランジスタ３７のゲート電極に接続されるノードで蓄積期間内にリーク電流が発生した場合、記憶トランジスタ３７のゲート容量に蓄積されている信号にノイズが混入してしまうために、このノードでのリーク電流を抑制する必要がある。

図４は、本実施の形態に係る固体撮像素子１００における主要な信号の時間変化を示すタイミングチャートである。

図４には、垂直走査回路６から図２及び図３中の各端子２２、２３、２４、２５、２６、２７、４０、４１、４２、４３に印加される制御信号が示されている。制御信号は、印加される端子の符号にＳを付した名称で表わされている。

また、信号Ｓ４０は、端子４０に印加される書き込みトランジスタ３１のゲートに入力される信号である。信号Ｓ４２は、端子４２に印加される書き込みトランジスタ３６のゲートに入力される信号である。信号Ｓ４１は、端子４１に印加される読み出しトランジスタ３３のゲートに入力される信号である。信号Ｓ４３は、端子４３に印加される読み出しトランジスタ３８のゲートに入力される信号である。

次に、本実施の形態に係る固体撮像素子１００の記憶回路２の動作について、図３、図４を参照しながら説明する。

図４中の時点ｔ３〜ｔ４において、画素部１ａから列信号線２１に基準出力：Ｖｒｅｆが出力される。このとき、信号Ｓ４０、信号Ｓ４１が“ＨＩＧＨ”になることで、垂直走査回路６は、書き込みトランジスタ３１、読み出しトランジスタ３３の各ゲートに“ＨＩＧＨ”レベルのパルス信号を与えて、書き込みトランジスタ３１、読み出しトランジスタ３３を導通させる。書き込みトランジスタ３１が導通されることで、列信号線２１の基準出力：Ｖｒｅｆは記憶トランジスタ３２のゲートに導かれ、記憶トランジスタ３２のゲート容量に保持される。このとき、読み出しトランジスタ３３も導通されているため、記憶トランジスタ３２、読み出しトランジスタ３３、電流源３５で構成されるソースフォロアも動作する。このため、後述する時点ｔ９では、記憶トランジスタ３２のゲート容量に蓄積された基準出力：Ｖｒｅｆに応じた出力信号が、読み出し列信号線３４に出力される。

このように、書き込みトランジスタ３１が導通するとき、読み出しトランジスタ３３も導通しているため、記憶トランジスタ３２及び読み出しトランジスタ３３は電流源３５とともにソースフォロア、つまりアンプとして動作する。したがって、記憶トランジスタ３２のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線３４に出力することができる。

また、単位記憶回路２ａに電気信号を保持するとき、記憶トランジスタ３２及び読み出しトランジスタ３３は、単位記憶回路２ａに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、単位記憶回路２ａに電気信号を保持するとき、単位記憶回路２ａに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。

時点ｔ７〜ｔ８において、画素部１ａから列信号線２１に信号出力：Ｖ１が出力される。このとき、信号Ｓ４２、信号Ｓ４３が“ＨＩＧＨ”になることで、垂直走査回路６は、書き込みトランジスタ３６、読み出しトランジスタ３８の各ゲートに“ＨＩＧＨ”レベルのパルス信号を与えて、書き込みトランジスタ３６、読み出しトランジスタ３８を導通させる。書き込みトランジスタ３６が導通されることで、列信号線２１の信号出力：Ｖ１は記憶トランジスタ３７のゲートに導かれ、記憶トランジスタ３７のゲート容量に保持される。このとき、読み出しトランジスタ３８も導通されているため、記憶トランジスタ３７、読み出しトランジスタ３８、電流源３５で構成されるソースフォロアも動作する。このため、後述する時点ｔ１０では、記憶トランジスタ３７のゲート容量に蓄積された信号出力：Ｖ１に応じた出力が、読み出し列信号線３４に出力される。

このように、書き込みトランジスタ３６が導通するとき、読み出しトランジスタ３８も導通しているため、記憶トランジスタ３７及び読み出しトランジスタ３８は電流源３５とともにソースフォロア、つまりアンプとして動作する。したがって、記憶トランジスタ３７のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線３４に出力することができる。

また、単位記憶回路２ｂに電気信号を保持するとき、記憶トランジスタ３７及び読み出しトランジスタ３８は、単位記憶回路２ｂに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、単位記憶回路２ｂに電気信号を保持するとき、単位記憶回路２ｂに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。

時点ｔ９では、信号Ｓ４１は“ＨＩＧＨ”となり、読み出しトランジスタ３３が導通されて基準出力：Ｖｒｅｆに応じた出力信号が、読み出し列信号線３４に出力される。

時点ｔ１０では信号Ｓ４３は“ＨＩＧＨ”となり、読み出しトランジスタ３８が導通されて信号出力：Ｖ１に応じた出力信号が、読み出し列信号線３４に出力される。

このように、本実施の形態に係る固体撮像素子１００の記憶回路２において、記憶トランジスタ３２及び３７は、保持容量としての役割と、アンプ（増幅用のトランジスタ）としての役割の双方を担っており、保持容量とアンプとを独立に備えていた従来技術における固体撮像素子と比較して、回路面積を縮小することが可能である。

図５は、本発明の実施の形態に係る固体撮像素子１００における記憶回路２の書き込みトランジスタ３１、３６及び記憶トランジスタ３２、３７の概略断面図である。

図５に示すように、書き込みトランジスタ３１、３６及び記憶トランジスタ３２、３７は、半導体基板１４０に形成されたｐ型の拡散領域１４５に形成されている。また、絶縁分離領域１４１によって、書き込みトランジスタ３１、３６と記憶トランジスタ３２、３７とが分離されている。絶縁分離領域１４１には、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が用いられる。

また、絶縁分離領域１４１は、周囲をｐ型の第２拡散領域１４２で覆われている。書き込みトランジスタ３１、３６は、記憶トランジスタ３２、３７のゲート電極１４６に接続されるノード（ソース又はドレイン）に対応するｎ型の第１拡散領域１４３と、他方のノードに対応するｎ型の拡散領域１４４と、ウェルに相当するｐ型の拡散領域１４５（活性領域１４５）と、ゲート電極１４６とを備えている。

また、記憶トランジスタ３２、３７も同様に、ソース及びドレインに対応するｎ型の拡散領域１４４と、ウェルに相当するｐ型の拡散領域１４５と、ゲート電極１４６とを備えている。

ここでは、記憶トランジスタ３２、３７のゲート容量に信号を蓄積しているため、書き込みトランジスタ３１、３６の記憶トランジスタ３２、３７のゲート電極１４６に接続されるノード（第１拡散領域１４３）のリーク電流を抑制するが、本実施の形態に係る固体撮像素子１００はこの構成に限らず、信号出力を保持するノードを本実施の形態に係る固体撮像素子１００の第１拡散領域１４３に対応させて構成しても同様の効果を得ることができる。

ここで、書き込みトランジスタ３１、３６の記憶トランジスタ３２、３７のゲート電極１４６に接続されるノードとは反対側のノード及び記憶トランジスタ３２、３７を含むその他のトランジスタのソース及びドレインは、例えば、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造となっている。具体的には、拡散領域１４４の側方には、ＬＤＤ構造を形成するための低濃度不純物拡散領域１４７がそれぞれ形成されている。ＬＤＤ構造とすることにより、ソース及びドレイン端での濃度勾配が緩やかになり電界集中が緩和されるので、リーク電流の発生をより抑制することができる。

また、ゲート電極１４６の側方には、絶縁材料からなるサイドウォール１４８がそれぞれ形成されている。トランジスタのソース及びドレインとして使用される拡散領域１４４の不純物濃度は高く、例えば、１×１０¹⁹〜１×１０²⁰（／ｃｍ³）程度が好ましい。また、ＬＤＤ構造を形成するための低濃度不純物拡散領域１４７は、例えば、１×１０¹⁷〜１×１０¹⁹（／ｃｍ³）程度が好ましい。第１拡散領域１４３の不純物濃度は、例えば、１×１０¹⁷〜１×１０¹⁹（／ｃｍ³）程度が好ましい。第１拡散領域１４３の不純物濃度を拡散領域１４４の不純物濃度よりも低濃度とすることで、第１拡散領域１４３と拡散領域１４５との接合部での電界を緩和することができる。

絶縁分離領域１４１と活性領域１４５の界面では、原子構造の違いによる結晶欠陥が存在し、この結晶欠陥によって電荷が生成されることでリーク電流が発生する。そこで、第２拡散領域１４２を設け、この第２拡散領域１４２を接地電圧に固定することで、界面で発生した電荷をトラップすることができるため、リーク電流を抑制することができる。この第２拡散領域１４２の不純物濃度を高くすると、リーク電流の抑制効果が高くなる。第２拡散領域１４２の不純物濃度は、例えば、１×１０¹⁷〜１×１０¹⁹（／ｃｍ³）程度が好ましい。

一般的に使用されるトランジスタのゲート電極１４６及びソース及びドレイン領域に対応する拡散領域１４４の表面には、金属シリサイド層１４９が形成されており、これによってゲート電極及びソース及びドレイン領域の低抵抗化が図られている。この金属シリサイド層１４９が第２拡散領域１４２上に形成された場合、金属シリサイド層１４９がリークパスとなって、第１拡散領域１４３にリーク電流が流れ込んでしまう。このため、本実施の形態に係る固体撮像素子１００では、少なくとも第２拡散領域１４２の表面には金属シリサイド層１４９が形成されていない。また、金属シリサイド層１４９と半導体基板１４０との熱膨張係数が異なることで生じる歪みによるリーク電流の発生も無視できないため、第１拡散領域１４３の表面においても金属シリサイド層１４９が形成されていないことが好ましい。

本実施の形態に係る固体撮像素子１００では、書き込みトランジスタ３１、３６の記憶トランジスタ３２、３７のゲート電極１４６に接続されるノードに対応する第１拡散領域１４３は、第２拡散領域１４２から所定距離離れて形成されている。第１拡散領域１４３は、抵抗を低くするために比較的不純物濃度を高くする必要がある。また、第２拡散領域１４２は、絶縁分離領域１４１との界面でのリーク電流を防ぐために不純物濃度を高くする必要がある。このため、第１拡散領域１４３を第２拡散領域１４２との間で高電界が発生し、トンネル電流が発生してしまう。そこで、第１拡散領域１４３を第２拡散領域１４２から所定距離離して形成することで、第１拡散領域１４３と第２拡散領域１４２との間の電界を緩和することができ、トンネル電流を防ぐことができる。例えば、第１拡散領域１４３から第２拡散領域１４２までの距離は５０ｎｍ以上が好ましい。

なお、本実施の形態では、記憶容量として記憶トランジスタ３２、３７を例として説明したが、記憶容量はトランジスタに限らず、その他の素子により構成されたものであってもよい。

（変形例１）
次に、本実施の形態に係る変形例について説明する。図６は、本発明の実施の形態の変形例に係る固体撮像素子１００における記憶回路２の書き込みトランジスタ３１、３６及び記憶トランジスタ３２、３７の断面構造図である。

絶縁分離領域１４１と活性領域１４５とが直接接触した場合、絶縁分離領域１４１と活性領域１４５との界面では、原子構造の違いによる結晶欠陥が存在し、この結晶欠陥によって電荷が生成されることでリーク電流が発生する。また、活性領域１４５とその表面上に形成される絶縁膜との界面においても同様にリーク電流が発生する。よって、図５に示したような、絶縁分離領域１４１の周囲に第２拡散領域１４２が設けられている構成では、活性領域１４５から絶縁分離領域１４１に、第２拡散領域１４２の表面に形成された絶縁膜を介して、リーク電流が発生するおそれがある。

これに対して、図６に示すように、本変形例においては、固体撮像素子１００は、半導体基板１４０に形成された拡散領域１４５の表面に沿って第１拡散領域１４３の方向に延びた延伸部１５０を有している。第２拡散領域１４２に延伸部１５０を設けることで、活性領域１４５の表面でのリーク電流の発生を抑制することができる。この延伸部１５０の不純物濃度は、他の第２拡散領域１４２と同等の１×１０¹⁷〜１×１０¹⁹（／ｃｍ³）程度である。

（変形例２）
次に、本実施の形態に係る変形例について説明する。図７は、本発明の実施の形態の変形例に係る固体撮像素子１００における記憶回路２の書き込みトランジスタ３１、３６及び記憶トランジスタ３２、３７の断面構造図である。

上記したような、第１拡散領域１４３と第２拡散領域１４２との間でのトンネル電流の発生を防ぐために、図７に示すように、第１拡散領域１４３と第２拡散領域１４２の間の領域にｎ型の第３拡散領域６１もしくはｐ型の第４拡散領域６２を形成しても良い。

第３拡散領域６１は第１拡散領域１４３よりも不純物濃度が低く、第４拡散領域６２は第２拡散領域１４２よりも不純物濃度が低くなるように形成するのが好ましい。例えば、第３拡散領域６１及び第４拡散領域６２の不純物濃度を１×１０¹⁶〜１×１０¹⁸（／ｃｍ³）程度にすることで、第１拡散領域１４３と第２拡散領域１４２との間に発生する電界を緩和することができる。

なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。

例えば、本発明において使用される各トランジスタは、ｐ型、ｎ型のいずれであってもよい。

また、記憶容量はトランジスタに限らず、その他の素子により構成されたものであってもよい。

また、本発明に係る固体撮像素子には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像素子を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像素子を備えたムービーカメラも本発明に含まれる。

本発明の撮像素子は、監視カメラ、ネットワークカメラ、車載カメラ、デジタルカメラ、携帯電話などに利用可能であり、これらの機器の夜間における撮像画像の画質向上を実現可能とする。

１ 画素回路
１ａ 画素部
２ 記憶回路
２ａ、２ｂ 単位記憶回路（記憶部）
３ ノイズ除去回路
２０、３５ 電流源
２１ 列信号線
３１、３６ 書き込みトランジスタ
３２、３７ 記憶トランジスタ（記憶容量）
３３、３８ 読み出しトランジスタ
３４ 読み出し列信号線
６１ 第３拡散領域
６２ 第４拡散領域
１００、２００ 固体撮像素子
１４０ 半導体基板
１４１ 絶縁分離領域
１４２ 第２拡散領域
１４３ 第１拡散領域
１４４ 拡散領域
１４５ 拡散領域
１４６ ゲート電極
１４７ 低濃度不純物拡散領域
１４８ サイドウォール
１４９ 金属シリサイド層
１５０ 延伸部
２０１ 画素セル
２０２ 画素部
２０５ 水平選択部
２２１ メモリセル

Claims (6)

1. 半導体基板上に行列状に配置され、入射光量に応じた信号を出力する複数の画素部と、
   前記複数の画素部の列毎に設けられた列信号線と、
   前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶する行列状に配置された複数の記憶部とを備え、
   前記複数の記憶部のそれぞれは、
   少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、
   前記画素信号を記憶するための記憶容量と、
   前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第１導電型の第１拡散領域と、
   前記第１拡散領域から所定距離離して形成され、前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、
   前記絶縁分離領域の周囲に、前記第１拡散領域から所定距離離して形成された、第１導電型とは異なる第２導電型の第２拡散領域とを有し、
   少なくとも前記第２拡散領域の表面には、トランジスタのソース又はドレイン領域を低抵抗化するための金属シリサイド層が形成されていない
   固体撮像素子。
2. 前記第２拡散領域は、前記半導体基板の表面に沿って、前記第１拡散領域の方向に延びた延伸部を有している
   請求項１に記載の固体撮像素子。
3. 前記第１拡散領域の表面には、金属シリサイド層が形成されていない
   請求項１に記載の固体撮像素子。
4. 前記第１拡散領域と前記第２拡散領域との間には、第１導電型の第３拡散領域が形成され、
   前記第３拡散領域の不純物濃度は、前記第１拡散領域の不純物濃度よりも低い
   請求項１に記載の固体撮像素子。
5. 前記第１拡散領域と前記第２拡散領域との間には、第２導電型の第４拡散領域が形成され、
   前記第４拡散領域の不純物濃度は、前記第２拡散領域の不純物濃度よりも低い
   請求項１に記載の固体撮像素子。
6. 前記書き込みトランジスタのソース又はドレイン領域を構成する、前記第１拡散領域以外の拡散領域の近傍には、低濃度不純物拡散領域が形成されている
   請求項１に記載の固体撮像素子。

Images