JP2012103926A - 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 - Google Patents
転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 Download PDFInfo
- Publication number
- JP2012103926A JP2012103926A JP2010252336A JP2010252336A JP2012103926A JP 2012103926 A JP2012103926 A JP 2012103926A JP 2010252336 A JP2010252336 A JP 2010252336A JP 2010252336 A JP2010252336 A JP 2010252336A JP 2012103926 A JP2012103926 A JP 2012103926A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- node
- memory
- memory node
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Memory System (AREA)
Abstract
【解決手段】メモリノード11同士が入力ポート12及び出力ポート13で相互に接続され、メモリノード11は物理的な位置によって決まる物理アドレスを持つ。パケットコントローラ15は、自身のメモリノード宛でないパケットを受信した場合に、パケットの送信先アドレスと自身のメモリノードのアドレスを少なくとも含む情報に基づいて、パケットを出力する出力ポート13を切り替える。
【選択図】図1
Description
第1実施形態は、転送機能を有する複数のメモリノードを相互に接続したストレージ装置を備え、各メモリノードが効率的にデータパケットを転送する転送方式を有する。
図1は、第1実施形態のストレージ装置の構成を示す図であり、複数のメモリノードの物理的な配置法と、それに対するアドレスの割り当て法の一例を示す。
転送アルゴリズム1では、パケットが含む送信先アドレス、及び自ノードのアドレスの2つの情報に基づいて、転送先のメモリノードを決定する。
図6は、第1実施形態のストレージ装置を含むストレージシステムの構成を示す図である。
次に、ゲートウェイサーバ21Aは、書き込みアドレスを送信先アドレス、ゲートウェイサーバ21Aのアドレスを送信元アドレスとして、書き込みパケットをストレージ装置10に送信する((4)、(5)参照)。
ストレージ装置に新たなメモリノードを追加する際の方式について説明する。
第2実施形態のストレージ装置について説明する。第2実施形態は、第1実施形態が有する転送アルゴリズム1と異なる転送アルゴリズム2を有する。転送アルゴリズム2では、パケットが含む送信先アドレス及び送信元アドレス、自ノードのアドレスの3つの情報に基づいて、転送先のメモリノードを決定する。なお、このストレージ装置は、図1及び図2と同様な構成を有するため、記載を省略する。
図10は、第2実施形態のストレージ装置における転送アルゴリズム2を示す図である。図10を参照して、パケットの送信先アドレス及び送信元アドレス、自ノードのアドレスの3つの情報に基づいて、転送先の隣接ノードを決定する方法の一例を示す。これを転送アルゴリズム2とする。
第3実施形態のストレージ装置について説明する。第3実施形態は、第1,第2実施形態が有する転送アルゴリズム1,2と異なる転送アルゴリズム3を有する。転送アルゴリズム3では、パケットが含む送信先アドレス及び送信元アドレス、自ノードのアドレス、及び自ノードの出力ポート占有情報の4つの情報に基づいて、転送先のメモリノードを決定する。なお、このストレージ装置は、図1及び図2と同様な構成を有するため、記載を省略する。
図13は、第3実施形態のストレージ装置における転送アルゴリズム3を示す図である。図13を参照して、パケットの送信先アドレス及び送信元アドレス、自ノードのアドレス、自ノードの出力ポート占有情報の4つの情報に基づいて、転送先の隣接ノードを決定する方法の一例を示す。これを転送アルゴリズム3とする。
図15は、ストレージ装置における転送アルゴリズム4を示す図である。図15を参照して、パケットの送信先アドレス及び送信元アドレス、自ノードのアドレス、自ノードの出力ポート占有情報の4つの情報に基づいて、転送先の隣接ノードを決定する方法の別の第1例を示す。これを転送アルゴリズム4とする。
図16は、ストレージ装置における転送アルゴリズム5を示す図である。図16を参照して、パケットの送信先アドレス及び送信元アドレス、自ノードのアドレス、自ノードの出力ポート占有情報の4つの情報に基づいて、転送先の隣接ノードを決定する方法の別の第2例を示す。これを転送アルゴリズム5とする。
第4実施形態では、転送機能を有するメモリノードを複数備えたストレージ装置と、ストレージ装置に接続された制御コンピュータからなるストレージシステムにおいて、パケット転送時の渋滞が発生しない、つまり渋滞フリーとなるシステムの運用条件について説明する。
図17は、第4実施形態のストレージシステムの構成を示す図である。
図17を参照して、ストレージシステムにおけるパケット転送シミュレーションの枠組みを説明する。ストレージ装置10に接続された制御コンピュータ41から送信されたリクエストパケットが送信先アドレスのメモリノードに到達するまでの過程、および目的のメモリノードから返送されたデータパケットが元の制御コンピュータ41に到着するまでの過程をシミュレートする。パケットの転送アルゴリズムとしては、図13を用いて説明したバイパス機能付ルーティングアルゴリズム(転送アルゴリズム3)を使用する。
第5実施形態は、図1に示した転送機能を有する複数のメモリノードを相互に接続したストレージ装置を備え、各メモリノードが分散処理機能を有する。
図19は、第5実施形態のストレージ装置の構成を示す図である。
ここでは、図19を参照して、appleとorangeというキーワードを共に含むURLを見つけるAND検索処理を例に挙げて、分散処理機能を説明する。
ここで、hash()は暗号学的なハッシュ関数、Nはストレージ装置10内のメモリノード数、mod NはNを法とする剰余演算を表す。
第6実施形態は、転送機能を有するメモリノードを複数備えたストレージ装置と、ストレージ装置の一部のメモリノードが、隣接するメモリノード(以下、隣接ノード)と接続された入出力ポート(以下、隣接ポート)以外の入出力ポート(以下、非隣接ポート)を有し、前記一部のメモリノードが、前記非隣接ポートにより、制御コンピュータもしくは隣接しないメモリノード(以下、非隣接ノード)と接続された構成を有する。
図20は、第6実施形態のストレージシステムの構成を示す図である。
図20を参照して、隣接ノードと接続された入出力ポート以外の入出力ポート(非隣接ポート)を有するメモリノードを導入した効果について述べる。ここで、ストレージ装置10のx方向のメモリノード数をNx、y方向のメモリノード数をNyとする。
第7実施形態は、転送機能を有するメモリノードを複数備えたストレージ装置と、ストレージ装置の一部のメモリノードが、隣接ノードと接続された入出力ポート以外の入出力ポート(非隣接ポート)を有し、前記一部のメモリノードが、前記非隣接ポートにより、制御コンピュータもしくは隣接しないメモリノード(非隣接ノード)と接続された構成を有する。
図22は、第7実施形態のストレージシステムの構成を示す図である。
まず、隣接しないメモリノード(非隣接ノード)同士の接続が、ストレージ装置10内のパケット転送回数に与える影響について説明する。前述したように、一部の非隣接ノードが非隣接ポートによって相互接続されたストレージ装置を図22に、全メモリノードの入出力ポート数が同じで、非隣接ノード間の接続が無いストレージ装置を図23に示す。
(i) 最終送信先ノードのアドレスが自ノードのアドレスと一致する場合には、パケット転送を行わない。
(i) 自ノードのアドレスが最終送信先ノードのアドレスと一致する場合には、パケット転送を行わない。
(1) 第1中継ノードのアドレスと一致する場合は、パケットのヘッダー部の一時送信先、一時送信元のアドレスを、それぞれ第2中継ノードのサブアドレス、自ノードのサブアドレスに書き換える。さらに、一時送信元ノード、一時送信先ノード、自ノードのサブアドレスを参照して転送先を決定し、他の非隣接ノードに接続されたメモリノードにパケットを送信する。
1. ゲートウェイサーバ21Aに最も近い、非隣接ノードに接続されたメモリノード(第1中継ノード)と、書き込みノードに最も近接した非隣接ノードに接続されたメモリノード(第2中継ノード)のそれぞれのアドレスを調べる。図22で(7,8)に書き込む場合、ゲートウェイサーバ21Aと書き込みノードのそれぞれの最近接の非隣接ノードに接続されたメモリノードは、メインアドレス(8,3)、(8,8)のメモリノードである。
第8実施形態では、パケットの平均転送回数を減らすため、ゲートウェイサーバとストレージ装置との間にスイッチングリレーを追加したストレージシステムについて説明する。
図27は、第8実施形態のストレージシステムの構成を示す図である。
第8実施形態のストレージシステムにおいてパケットを転送する手順について説明する。
min(x−a0,a0+c0−x)≦min(y−b0,b0+d0−y)かつmin(x−a0,a0+c0−x)=a0+c0−xの場合は(a0+c0−x,y);
min(x−a0,a0+c0−x)≧min(y−b0,b0+d0−y)かつmin(y−b0,b0+d0−y)=y−b0の場合は(x,y−b0);
min(x−a0,a0+c0−x)≧min(y−b0,b0+d0−y)かつmin(y−b0,b0+d0−y)=b0+d0−yの場合は(x,b0+d0−y)。
第9実施形態は、複数のデータを複数のメモリノードに保存するデータ処理において、ゲートウェイサーバとのデータ転送時間が互いに異なるメモリノードを、複数データの保存先として選択するデータ処理手順を備える。
図33Aは、第9実施形態のストレージシステムの構成を示す図である。
第9実施形態のストレージシステムにおけるデータ処理手順について説明する。
第10実施形態は、ゲートウェイサーバから複数のデータを複数のメモリノードに送信するデータ処理において、データ通信時間が長いメモリノードを宛先とするデータから、データ通信時間が短いメモリノードを宛先とするデータの順に、データ転送を行うデータ処理手順を備える。
図37Aは、第10実施形態のストレージシステムの構成を示す図である。
第10実施形態のストレージシステムにおけるデータ処理手順について説明する。
以上説明したように第10実施形態によれば、ゲートウェイサーバとの通信時間が異なる複数のメモリノードに複数のデータを送る際、必要となる通信時間を最小にすることができる。その他の構成及び効果は、前述した第1実施形態と同様である。
Claims (18)
- 複数の入力ポート、複数の出力ポート、前記入力ポートに入力されたパケットを前記出力ポートに出力するセレクタ、前記セレクタの出力を制御するパケットコントローラ、及びデータを記憶するメモリを備えた複数のメモリノードを具備し、前記メモリノード同士が前記入力ポート及び前記出力ポートで相互に接続され、
前記メモリノードは物理的な位置によって決まる物理アドレスを持ち、
前記パケットコントローラは、自身のメモリノード宛でないパケットを受信した場合に、前記パケットの送信先アドレスと前記自身のメモリノードのアドレスを少なくとも含む情報に基づいて、前記パケットを出力する前記出力ポートを切り替えることを特徴とするストレージ装置。 - 前記パケットコントローラは、前記送信先アドレス、前記自身のメモリノードのアドレス、及び前記パケットの送信元アドレスを少なくとも含む情報に基づいて、前記出力ポートを切り替えることを特徴とする請求項1に記載のストレージ装置。
- 前記パケットコントローラは、前記送信先アドレスのメモリノードと前記送信元アドレスのメモリノードを結ぶ直線で区切られる2つの領域のどちらに前記自身のメモリノードが属するかを判断し、前記自身のメモリノードが属する領域に割り当てられた方向の隣接したメモリノードに前記パケットを転送することを特徴とする請求項2に記載のストレージ装置。
- 前記パケットコントローラは、前記送信先アドレス、前記自身のメモリノードのアドレス、前記送信元アドレス、及び自身のメモリノードの出力ポート占有情報を少なくとも含む情報に基づいて、前記出力ポートを切り替えることを特徴とする請求項2に記載のストレージ装置。
- 前記パケットコントローラは、前記送信先アドレスのメモリノードと前記送信元アドレスのメモリノードを結ぶ直線で区切られる2つの領域のどちらに前記自身のメモリノードが属するかを判断し、前記自身のメモリノードが属する領域に割り当てられた2つの方向のうち、前記自身のメモリノードの前記出力ポート占有情報によって決まる方向の隣接したメモリノードに前記パケットを転送することを特徴とする請求項4に記載のストレージ装置。
- 前記パケットコントローラは、前記送信先アドレスのメモリノードと前記送信元アドレスのメモリノードを結ぶ直線、及び前記直線と直交する直線で区切られる4つの領域のどれに前記自身のメモリノードが属するかを判断し、前記自身のメモリノードが属する領域に割り当てられた2つの方向のうち、前記自身のメモリノードの前記出力ポート占有情報によって決まる方向の隣接したメモリノードに前記パケットを転送することを特徴とする請求項4に記載のストレージ装置。
- 前記パケットコントローラは、前記送信先アドレスのメモリノードと前記送信元アドレスのメモリノードを結ぶ直線、及び前記直線と直交する直線、前記送信先アドレスのメモリノードを通りメモリノードの配列方向に沿った2つの直線で区切られる8つの領域のどれに前記自身のメモリノードが属するかを判断し、前記自身のメモリノードが属する領域に割り当てられた2つの方向のうち、前記自身のメモリノードの前記出力ポート占有情報によって決まる方向の隣接したメモリノードに前記パケットを転送することを特徴とする請求項4に記載のストレージ装置。
- 前記パケットコントローラは、前記自身のメモリノードに隣接する前記複数のメモリノードのうち、前記送信先アドレスのメモリノードと前記パケットの出力先のメモリノードとの距離が最も小さくなるメモリノードに前記パケットを転送することを特徴とする請求項1に記載のストレージ装置。
- 前記複数のメモリノードの一部のメモリノードは、隣接するメモリノードと接続された第1入力ポート及び出力ポート以外の第2入力ポート及び出力ポートを有し、
前記一部のメモリノードが、前記第2入力ポート及び出力ポートにより、コンピュータもしくは隣接しない非隣接メモリノードの少なくともいずれか1つに接続されていることを特徴とする請求項1に記載のストレージ装置。 - 前記非隣接メモリノードに接続されたメモリノードが、前記物理アドレスに加えて、前記非隣接メモリノードに接続されたメモリノード同士の相対的な物理位置によって決まる付加アドレスを持ち、
前記非隣接メモリノードに接続されたメモリノードが、自身のメモリノード以外のメモリノードを宛先とするパケットを受信した場合、
前記メモリノードの前記パケットコントローラが、前記自身のメモリノードの付加アドレス、もしくは前記自身のメモリノード以外の、非隣接メモリノードに接続されたメモリノードの付加アドレスの少なくともいずれか1つを含む情報に基づいて、前記出力ポートを切り替えることを特徴とする請求項9に記載のストレージ装置。 - 前記複数のメモリノードを、同一のメモリノード数を含む複数領域に分割し、前記複数領域の各々の中心に位置するメモリノード同士を前記第2入力ポート及び出力ポートにより接続することを特徴とする請求項9に記載のストレージ装置。
- 前記複数のメモリノードに接続されたリレーをさらに具備し、
前記リレーは、前記パケットの前記送信先アドレスを有するメモリノードとの距離が最も小さなメモリノードに前記パケットを送信することを特徴とする請求項1に記載のストレージ装置。 - 複数の入力ポート、複数の出力ポート、前記入力ポートに入力されたパケットを前記出力ポートに出力するセレクタ、前記セレクタの出力を制御するパケットコントローラ、及びデータを記憶するメモリを備えた複数のメモリノードと、
前記複数のメモリノードのうち外周部に配置されたメモリノードに接続された複数のコンピュータとを具備し、
前記メモリノード同士が前記入力ポート及び前記出力ポートで相互に接続され、
前記メモリノードは物理的な位置によって決まる物理アドレスを持ち、
前記パケットコントローラは、自身のメモリノード宛でないパケットを受信した場合に、前記パケットの送信先アドレスと前記自身のメモリノードのアドレスを少なくとも含む情報に基づいて、前記パケットを出力する前記出力ポートを切り替え、
前記メモリノード数をNnodeとし、前記コンピュータ数をNcとした場合、
Nc < √Nnodeの関係式を満たすことを特徴とするストレージシステム。 - Nc < 0.1×√Nnodeの関係式を満たすことを特徴とする請求項13に記載のストレージシステム。
- 前記メモリノードはアドレス変換器をさらに備え、
前記メモリノードは、自らが保有するkey-value型データの各レコードについて、前記アドレス変換器によりkeyをアドレスに変換し、前記アドレスにvalueを含むパケットを送信することを特徴とする請求項1に記載のストレージ装置。 - データ転送機能を有する複数のメモリノードが相互接続されたストレージ装置にコンピュータから複数のデータを送信し、前記複数のデータを前記複数のメモリノードに保存するデータ処理方法において、
前記コンピュータとのデータ通信時間が異なる複数のメモリノードを、前記複数のデータの保存先として選択することを特徴とするデータ処理方法。 - 前記データ通信時間が異なる複数のメモリノードに、前記データ通信時間が長いメモリノードを宛先とするデータから、前記データ通信時間が短いメモリノードを宛先とするデータの順に、前記複数のデータを送信することを特徴とする請求項16に記載のデータ処理方法。
- 前記複数のデータは、一つのデータを分割したデータであることを特徴とする請求項16に記載のデータ処理方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010252336A JP5238791B2 (ja) | 2010-11-10 | 2010-11-10 | 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 |
TW100132486A TWI463837B (zh) | 2010-11-10 | 2011-09-08 | And a storage device and a storage system that connect the memory nodes having the transmission function to each other |
KR20110092935A KR101298367B1 (ko) | 2010-11-10 | 2011-09-15 | 전송 기능을 갖는 메모리 노드를 서로 접속한 스토리지 장치 및 데이터 처리 방법 |
CN201110274966.0A CN102708073B (zh) | 2010-11-10 | 2011-09-16 | 存储装置以及数据处理方法 |
US13/293,399 US9246709B2 (en) | 2010-11-10 | 2011-11-10 | Storage device in which forwarding-function-equipped memory nodes are mutually connected and data processing method |
US14/974,245 US10044642B2 (en) | 2010-11-10 | 2015-12-18 | Storage device in which forwarding-function-equipped memory nodes are mutually connected and data processing method |
US16/036,216 US10397139B2 (en) | 2010-11-10 | 2018-07-16 | Storage device in which forwarding-function-equipped memory nodes are mutually connected and data processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010252336A JP5238791B2 (ja) | 2010-11-10 | 2010-11-10 | 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013064768A Division JP5404947B2 (ja) | 2013-03-26 | 2013-03-26 | ストレージ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012103926A true JP2012103926A (ja) | 2012-05-31 |
JP5238791B2 JP5238791B2 (ja) | 2013-07-17 |
Family
ID=46020756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010252336A Active JP5238791B2 (ja) | 2010-11-10 | 2010-11-10 | 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US9246709B2 (ja) |
JP (1) | JP5238791B2 (ja) |
KR (1) | KR101298367B1 (ja) |
CN (1) | CN102708073B (ja) |
TW (1) | TWI463837B (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014137758A (ja) * | 2013-01-17 | 2014-07-28 | Toshiba Corp | 記憶装置および記憶方法 |
JP2014194610A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu Ltd | ストレージ装置、制御装置、及びメモリ装置 |
JP5659289B1 (ja) * | 2013-12-27 | 2015-01-28 | 株式会社東芝 | ストレージシステム |
JP2015041290A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | ストレージ装置 |
JP2015041291A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | ストレージ装置 |
JP2015041281A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | ストレージ装置 |
JP2015064653A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | ストレージシステム |
JP2016515256A (ja) * | 2013-03-15 | 2016-05-26 | マイクロン テクノロジー, インク. | メモリノードを含む分散型メモリシステム用装置および方法 |
JP2016143307A (ja) * | 2015-02-04 | 2016-08-08 | 株式会社東芝 | ストレージシステム |
US9442877B2 (en) | 2013-01-10 | 2016-09-13 | Kabushiki Kaisha Toshiba | Storage device |
JP2017504870A (ja) * | 2013-12-02 | 2017-02-09 | マイクロン テクノロジー, インク. | 自律的メモリの方法及びシステム |
US9823862B2 (en) | 2014-02-10 | 2017-11-21 | Toshiba Memory Corporation | Storage system |
US10037165B2 (en) | 2015-03-02 | 2018-07-31 | Toshiba Memory Corporation | Storage system and control method thereof |
US10514849B2 (en) | 2016-09-05 | 2019-12-24 | Toshiba Memory Corporation | Storage system including a plurality of networked storage nodes |
US10681130B2 (en) | 2016-09-09 | 2020-06-09 | Toshiba Memory Corporation | Storage system including a plurality of nodes |
US10769097B2 (en) | 2009-09-11 | 2020-09-08 | Micron Technologies, Inc. | Autonomous memory architecture |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8824437B2 (en) * | 2011-03-02 | 2014-09-02 | Ricoh Company, Ltd. | Wireless communications device, electronic apparatus, and methods for determining and updating access point |
JP5762878B2 (ja) | 2011-08-08 | 2015-08-12 | 株式会社東芝 | key−valueストアを有するメモリシステム |
US8838937B1 (en) * | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
JP6005566B2 (ja) | 2013-03-18 | 2016-10-12 | 株式会社東芝 | 情報処理システム、制御プログラムおよび情報処理装置 |
US8761181B1 (en) * | 2013-04-19 | 2014-06-24 | Cubic Corporation | Packet sequence number tracking for duplicate packet detection |
US20160034191A1 (en) * | 2014-08-01 | 2016-02-04 | Kabushiki Kaisha Toshiba | Grid oriented distributed parallel computing platform |
US9645760B2 (en) * | 2015-01-29 | 2017-05-09 | Kabushiki Kaisha Toshiba | Storage system and control method thereof |
US10268373B2 (en) * | 2015-03-04 | 2019-04-23 | Toshiba Memory Corporation | Storage system with improved communication |
US10303637B2 (en) * | 2015-08-20 | 2019-05-28 | Toshiba Memory Corporation | Storage system including a plurality of storage devices arranged in a holder |
US9619165B1 (en) * | 2015-10-30 | 2017-04-11 | Sandisk Technologies Llc | Convertible leaf memory mapping |
US10255955B2 (en) * | 2016-02-09 | 2019-04-09 | Samsung Electronics Co., Ltd. | Multi-port memory device and a method of using the same |
GB2575293B (en) * | 2018-07-04 | 2020-09-16 | Graphcore Ltd | Data Through Gateway |
CN114584531B (zh) * | 2022-03-17 | 2023-11-17 | 南京南瑞继保电气有限公司 | 多电平换流器系统子模块控制器自动学习地址的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148484A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | プロセッサアレイ計算機の通信方式 |
JPH05233566A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | アレイプロセッサのルーティング方法 |
JP2004070954A (ja) * | 2002-08-02 | 2004-03-04 | Hewlett-Packard Development Co Lp | システムバックプレーンによってカスタマイズされたモジュラーシステム |
JP2006243967A (ja) * | 2005-03-01 | 2006-09-14 | Hitachi Ltd | ストレージシステム |
JP4385387B1 (ja) * | 2009-07-02 | 2009-12-16 | 修平 西山 | 属性付きキー・バリュー・ストアによるデータベース・システム |
JP2010218364A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | 情報処理システム、通信制御装置および方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04152439A (ja) * | 1990-10-17 | 1992-05-26 | Fujitsu Ltd | ファイル代行処理方式 |
US5926101A (en) * | 1995-11-16 | 1999-07-20 | Philips Electronics North America Corporation | Method and apparatus for routing messages in a network of nodes with minimal resources |
KR0170493B1 (ko) * | 1995-12-08 | 1999-03-30 | 양승택 | 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마 연결망 |
US6230303B1 (en) * | 1997-02-24 | 2001-05-08 | Lucent Technologies Inc. | Proximity-based cluster allocation for hardware-software co-synthesis of heterogeneous distributed embedded systems |
JP2982755B2 (ja) | 1997-07-11 | 1999-11-29 | 日本電気株式会社 | スイッチ装置 |
US6456624B1 (en) * | 1997-10-29 | 2002-09-24 | Enterasys Networks, Inc. | Network address resolve blocker |
US6457100B1 (en) * | 1999-09-15 | 2002-09-24 | International Business Machines Corporation | Scaleable shared-memory multi-processor computer system having repetitive chip structure with efficient busing and coherence controls |
AU2002252086A1 (en) * | 2001-02-24 | 2002-09-12 | Gyan V. Bhanot | Efficient implementation of a multidimensional fast fourier transform on a distributed-memory parallel multi-node computer |
JP2003174460A (ja) | 2001-12-06 | 2003-06-20 | Hitachi Ltd | データ通信方法及びその実施システム並びにその処理プログラム |
US7080156B2 (en) * | 2002-03-21 | 2006-07-18 | Sun Microsystems, Inc. | Message routing in a torus interconnect |
WO2004032435A1 (ja) * | 2002-10-03 | 2004-04-15 | In4S Inc. | ビットストリングの照合方法および装置 |
JP2004140539A (ja) * | 2002-10-17 | 2004-05-13 | Hitachi Ltd | 情報ルーティング方式および情報中継装置 |
US7213106B1 (en) * | 2004-08-09 | 2007-05-01 | Sun Microsystems, Inc. | Conservative shadow cache support in a point-to-point connected multiprocessing node |
US7325095B2 (en) * | 2005-02-28 | 2008-01-29 | Hitachi Global Storage Technologies Netherlands B.V. | Data storage organization for distributed computing in an intelligent disk drive |
KR101375763B1 (ko) | 2005-04-21 | 2014-03-19 | 바이올린 메모리 인코포레이티드 | 상호접속 시스템 |
US7633940B1 (en) * | 2005-06-27 | 2009-12-15 | The Board Of Trustees Of The Leland Stanford Junior University | Load-balanced routing |
US7577813B2 (en) * | 2005-10-11 | 2009-08-18 | Dell Products L.P. | System and method for enumerating multi-level processor-memory affinities for non-uniform memory access systems |
US7936703B2 (en) * | 2006-09-20 | 2011-05-03 | Intel Corporation | Optimized cache consistency algorithm in a point-to-point interconnected multiple processor system |
US8050257B2 (en) * | 2006-12-12 | 2011-11-01 | Maged E Beshai | Network with a fast-switching optical core |
US7975109B2 (en) * | 2007-05-30 | 2011-07-05 | Schooner Information Technology, Inc. | System including a fine-grained memory and a less-fine-grained memory |
US8412867B2 (en) | 2007-06-08 | 2013-04-02 | Nec Corporation | Semiconductor integrated circuit and filter and informational delivery method using same |
JP2009037273A (ja) | 2007-07-31 | 2009-02-19 | Hitachi Ltd | マルチプロセッサシステム |
US8102794B2 (en) * | 2007-12-10 | 2012-01-24 | Electronics And Telecommunications Research Institute | Cross-layer routing method in wireless sensor network |
US20100241783A1 (en) * | 2009-03-23 | 2010-09-23 | Honeywell International Inc. | Memory node for use within a data storage system having a plurality of interconnected memory nodes |
-
2010
- 2010-11-10 JP JP2010252336A patent/JP5238791B2/ja active Active
-
2011
- 2011-09-08 TW TW100132486A patent/TWI463837B/zh not_active IP Right Cessation
- 2011-09-15 KR KR20110092935A patent/KR101298367B1/ko active IP Right Grant
- 2011-09-16 CN CN201110274966.0A patent/CN102708073B/zh not_active Expired - Fee Related
- 2011-11-10 US US13/293,399 patent/US9246709B2/en active Active
-
2015
- 2015-12-18 US US14/974,245 patent/US10044642B2/en active Active
-
2018
- 2018-07-16 US US16/036,216 patent/US10397139B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148484A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | プロセッサアレイ計算機の通信方式 |
JPH05233566A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | アレイプロセッサのルーティング方法 |
JP2004070954A (ja) * | 2002-08-02 | 2004-03-04 | Hewlett-Packard Development Co Lp | システムバックプレーンによってカスタマイズされたモジュラーシステム |
JP2006243967A (ja) * | 2005-03-01 | 2006-09-14 | Hitachi Ltd | ストレージシステム |
JP2010218364A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | 情報処理システム、通信制御装置および方法 |
JP4385387B1 (ja) * | 2009-07-02 | 2009-12-16 | 修平 西山 | 属性付きキー・バリュー・ストアによるデータベース・システム |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10769097B2 (en) | 2009-09-11 | 2020-09-08 | Micron Technologies, Inc. | Autonomous memory architecture |
US11586577B2 (en) | 2009-09-11 | 2023-02-21 | Micron Technology, Inc. | Autonomous memory architecture |
US9442877B2 (en) | 2013-01-10 | 2016-09-13 | Kabushiki Kaisha Toshiba | Storage device |
JP2014137758A (ja) * | 2013-01-17 | 2014-07-28 | Toshiba Corp | 記憶装置および記憶方法 |
US10691542B2 (en) | 2013-01-17 | 2020-06-23 | Toshiba Memory Corporation | Storage device and storage method |
JP2016515256A (ja) * | 2013-03-15 | 2016-05-26 | マイクロン テクノロジー, インク. | メモリノードを含む分散型メモリシステム用装置および方法 |
US10761781B2 (en) | 2013-03-15 | 2020-09-01 | Micron Technology, Inc. | Apparatus and methods for a distributed memory system including memory nodes |
US10089043B2 (en) | 2013-03-15 | 2018-10-02 | Micron Technology, Inc. | Apparatus and methods for a distributed memory system including memory nodes |
JP2014194610A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu Ltd | ストレージ装置、制御装置、及びメモリ装置 |
US9389808B2 (en) | 2013-08-22 | 2016-07-12 | Kabushiki Kaisha Toshiba | Storage device and data processing method |
KR101561769B1 (ko) | 2013-08-22 | 2015-10-19 | 가부시끼가이샤 도시바 | 스토리지 디바이스 및 데이터 처리 방법 |
JP2015041281A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | ストレージ装置 |
JP2015041291A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | ストレージ装置 |
JP2015041290A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社東芝 | ストレージ装置 |
JP2015064653A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | ストレージシステム |
JP2017504870A (ja) * | 2013-12-02 | 2017-02-09 | マイクロン テクノロジー, インク. | 自律的メモリの方法及びシステム |
US10003675B2 (en) | 2013-12-02 | 2018-06-19 | Micron Technology, Inc. | Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data |
US10778815B2 (en) | 2013-12-02 | 2020-09-15 | Micron Technology, Inc. | Methods and systems for parsing and executing instructions to retrieve data using autonomous memory |
JP2018139118A (ja) * | 2013-12-02 | 2018-09-06 | マイクロン テクノロジー, インク. | 自律的メモリの方法及びシステム |
WO2015098138A1 (ja) * | 2013-12-27 | 2015-07-02 | 株式会社東芝 | ストレージシステム |
US9891841B2 (en) | 2013-12-27 | 2018-02-13 | Toshiba Memory Corporation | Storage system including a plurality of memory nodes connected through first and second groups of interfaces |
JP5659289B1 (ja) * | 2013-12-27 | 2015-01-28 | 株式会社東芝 | ストレージシステム |
US9823862B2 (en) | 2014-02-10 | 2017-11-21 | Toshiba Memory Corporation | Storage system |
US10389808B2 (en) | 2015-02-04 | 2019-08-20 | Toshiba Memory Corporation | Storage system and control method thereof |
JP2016143307A (ja) * | 2015-02-04 | 2016-08-08 | 株式会社東芝 | ストレージシステム |
US10346083B2 (en) | 2015-03-02 | 2019-07-09 | Toshiba Memory Corporation | Storage system and control method thereof |
US10037165B2 (en) | 2015-03-02 | 2018-07-31 | Toshiba Memory Corporation | Storage system and control method thereof |
US10514849B2 (en) | 2016-09-05 | 2019-12-24 | Toshiba Memory Corporation | Storage system including a plurality of networked storage nodes |
US10681130B2 (en) | 2016-09-09 | 2020-06-09 | Toshiba Memory Corporation | Storage system including a plurality of nodes |
Also Published As
Publication number | Publication date |
---|---|
TW201220773A (en) | 2012-05-16 |
CN102708073A (zh) | 2012-10-03 |
CN102708073B (zh) | 2017-03-01 |
US9246709B2 (en) | 2016-01-26 |
JP5238791B2 (ja) | 2013-07-17 |
US20160149834A1 (en) | 2016-05-26 |
US10397139B2 (en) | 2019-08-27 |
US10044642B2 (en) | 2018-08-07 |
TWI463837B (zh) | 2014-12-01 |
KR101298367B1 (ko) | 2013-09-16 |
US20120117354A1 (en) | 2012-05-10 |
KR20120050377A (ko) | 2012-05-18 |
US20180324111A1 (en) | 2018-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5238791B2 (ja) | 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 | |
US11003604B2 (en) | Procedures for improving efficiency of an interconnect fabric on a system on chip | |
US8819611B2 (en) | Asymmetric mesh NoC topologies | |
US4797882A (en) | Mesh-based switching network | |
JP6060316B2 (ja) | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 | |
US5533198A (en) | Direction order priority routing of packets between nodes in a networked system | |
JPH09153892A (ja) | ワームホール・ネットワークにおけるメッセージ送達方法およびシステム | |
US10305825B2 (en) | Bus control device, relay device, and bus system | |
JP2006243967A (ja) | ストレージシステム | |
CN108111410B (zh) | 在笛卡尔拓扑的网络中构建无死锁路由的方法和装置 | |
JP2010218364A (ja) | 情報処理システム、通信制御装置および方法 | |
WO2021114768A1 (zh) | 数据处理装置、方法、芯片、处理器、设备及存储介质 | |
JP5404947B2 (ja) | ストレージ装置 | |
JP5628397B2 (ja) | ストレージ装置 | |
US20190052535A1 (en) | Network topology system and building method for topologies and routing tables thereof | |
JP2015015049A (ja) | ストレージ装置 | |
US20170111286A1 (en) | Storage system that includes a plurality of routing circuits and a plurality of node modules connected thereto | |
CN110825689B (zh) | 电子芯片的实现方法及电子芯片 | |
CN117082014B (zh) | Clos网络、构建方法、传输方法、系统、设备和介质 | |
KR100446243B1 (ko) | 다중 링크를 가지는 보드간의 패킷로드 분산 장치 및방법 | |
JPH03234140A (ja) | コンピュータネットワーク経路選択方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |