JP2016515256A - メモリノードを含む分散型メモリシステム用装置および方法 - Google Patents
メモリノードを含む分散型メモリシステム用装置および方法 Download PDFInfo
- Publication number
- JP2016515256A JP2016515256A JP2016500270A JP2016500270A JP2016515256A JP 2016515256 A JP2016515256 A JP 2016515256A JP 2016500270 A JP2016500270 A JP 2016500270A JP 2016500270 A JP2016500270 A JP 2016500270A JP 2016515256 A JP2016515256 A JP 2016515256A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- node
- memory node
- message
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004891 communication Methods 0.000 claims description 35
- 230000004044 response Effects 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Multi Processors (AREA)
- Signal Processing (AREA)
- Advance Control (AREA)
Abstract
Description
本出願は、2013年3月15日に出願された米国非仮特許出願整理番号13/842,984に対する優先権を享受する権利を主張し、米国非仮特許出願整理番号13/842,984は、参照によって、その全体において、あらゆる目的で本明細書に組み入れられる。
Claims (34)
- プロセッサと、
前記プロセッサに結合され、メモリシステムによって格納された情報にアクセスするための前記プロセッサからの複数の命令を受信するように構成される前記メモリシステムであって、前記メモリシステムは複数のメモリノードを含み、前記複数のメモリノードのうちの各メモリノードは、前記複数のメモリノードのうちの少なくとも一つの他のメモリノードに結合され、前記複数のメモリノードのうちの各メモリノードは、動作に対する複数の命令を含む内部メッセージを作成するように構成され、前記内部メッセージは、前記動作を実施するために、前記複数のメモリノードのうちの別のメモリノードに提供される、前記メモリシステムと
を含む、装置。 - 前記複数のメモリノードのうちのメモリノードは、
情報を格納するように構成されたローカルメモリと、
複数の計算動作を実施するように構成された計算論理と、
複数のメモリ動作を実施するために前記ローカルメモリを制御するように構成され、複数の計算動作を実施するために前記計算論理を制御するように構成されたノードコントローラであって、前記メモリノードから外部に提供される命令を含むメッセージを作成するようにさらに構成された前記ノードコントローラと
を含む、ことを特徴とする請求項1に記載の装置。 - 前記ノードコントローラは、前記メモリノード内で実施される複数のローカル動作の結果に基づいて、メッセージに対する宛先メモリノードを決定するように構成される、
ことを特徴とする請求項2に記載の装置。 - 前記ノードコントローラは、前記複数のメモリノードのうちの別のメモリノードに提供される内部メッセージを作成するように構成され、前記プロセッサに提供される外部メッセージを作成するようにさらに構成される、
ことを特徴とする請求項2に記載の装置。 - 前記複数のメモリノードのうちのメモリノードは、送信元メモリノード、宛先メモリノード、動作、データ、またはそれらの組み合わせに関連する情報を含む内部メッセージを作成するように構成される、
ことを特徴とする請求項1に記載の装置。 - 前記プロセッサに結合されたローカルメモリバスと、
前記ローカルメモリバスに結合され、情報を格納するように構成されたメモリと
をさらに含む、
ことを特徴とする請求項1に記載の装置。 - ローカルメモリに情報を格納するように構成された第一のメモリノードと、
前記第一のメモリノードに結合され、第一の命令を含む第一のメッセージを受信するように構成された第二のメモリノードであって、前記第二のメモリノードは、前記第一のメッセージに含まれない第二の命令を含む第二のメッセージを作成し、前記第一のメモリノードに前記第二のメッセージを提供するようにさらに構成され、前記第一のメモリノードは、前記第二の命令に従ってメモリ動作を実施するようにさらに構成される、前記第二のメモリノードと、
を含む、
ことを特徴とする装置。 - 前記第二のメモリノードは、前記第一のメモリノードから要求された追加情報、処理、またはそれらの組み合わせに応じて、前記第二のメッセージを作成するように構成される、
ことを特徴とする請求項7に記載の装置。 - 前記第一のメッセージは第一のパケットを含み、前記第二のメッセージは第二のパケットを含む、
ことを特徴とする請求項7に記載の装置。 - 前記第一のメッセージは内部パケットを含み、前記第二のメッセージは内部パケットまたは外部パケットのいずれかを含む、
ことを特徴とする請求項7に記載の装置。 - 第三のメモリノードをさらに含み、前記第二のメモリノードは、前記第三のメモリノードに前記第二のメッセージを提供するようにさらに構成され、前記第三のメモリノードは、前記第二の命令に従って前記メモリ動作を実施するように構成される、
ことを特徴とする請求項7に記載の装置。 - 前記第二のメモリノードは、前記第一のメッセージに応じて前記第二のメッセージを作成するように構成されたノードコントローラを含む、
ことを特徴とする請求項11に記載の装置。 - 前記第二の命令に従う前記メモリ動作は、ローカルメモリに格納された情報に対する検索動作を含み、前記第一のメモリノードは、前記検索動作によって識別された情報を含む第三のメッセージを作成するようにさらに構成される、
ことを特徴とする請求項7に記載の装置。 - 前記第一のメモリノードは、前記第一の命令とは異なる第三の命令を含む第三のメッセージを作成するようにさらに構成される、
ことを特徴とする請求項7に記載の装置。 - 通信可能なように互いに結合された複数のメモリノードであって、前記複数のメモリノードのうちの各メモリノードは、
バスと、
前記バスに結合され、情報を格納するように構成されたローカルメモリと、
前記バスに結合され、前記ローカルメモリによって格納された情報に対する複数の計算動作を実施するように構成された計算論理と、
前記バスに結合され、前記メモリノードとの通信を提供するように構成された通信インターフェイスと、
前記バスに結合され、複数のメモリ動作を実施するために前記ローカルメモリを制御するための複数の命令を提供するように構成され、前記複数の計算動作を実施するために前記計算論理を制御するための複数の命令を提供するように構成され、前記メモリノードから外部に提供される前記通信インターフェイスに提供される命令を含むメッセージを作成するようにさらに構成されたノードコントローラと
を含む、
ことを特徴とする装置。 - 前記通信インターフェイスは、前記複数のメモリノードのうちの他の複数のノードと無線通信するように構成される、
ことを特徴とする請求項15に記載の装置。 - 前記通信インターフェイスは、有線媒体で、前記複数のメモリノードのうちの他の複数のノードと通信するように構成される、
ことを特徴とする請求項15に記載の装置。 - 前記複数のメモリノードのうちの各メモリノードと通信可能なように結合するように構成された通信ネットワークをさらに含む、
ことを特徴とする請求項15に記載の装置。 - 前記計算論理は、ブール論理演算、算術演算、比較演算、またはそれらの組み合わせを含む複数の計算動作を実施するように構成される、
ことを特徴とする請求項15に記載の装置。 - 前記ローカルメモリは、揮発性メモリ、不揮発性メモリ、またはそれらの組み合わせを含む、
ことを特徴とする請求項15に記載の装置。 - メモリシステムの第一のメモリノードで外部メッセージを受信することであって、前記外部メッセージは、第一のメモリ動作を実施するための第一の命令を含む、ことと、
前記第一の命令に応じて、第二のメモリ動作に対する第二の命令を含む内部メッセージを前記第一のメモリノードで作成することであって、前記第二の命令は、前記外部メッセージには含まれない、ことと、
前記メモリシステムの第二のメモリノードに前記第二のメッセージを提供することと、
前記第二のメッセージに応じて、前記第二のメモリノードで前記第二のメモリ動作を実施することと、
を含む、
ことを特徴とする方法。 - 前記第一のメモリノードで前記第一のメモリ動作を実施することをさらに含む、
ことを特徴とする請求項21に記載の方法。 - 前記第一のメモリノードでの前記第一のメモリ動作は、読み出し動作を含む、
ことを特徴とする請求項22に記載の方法。 - 前記第二のメモリ動作を実施することは、前記第二のメモリノードのローカルメモリにアクセスすることを含む、
ことを特徴とする請求項21に記載の方法。 - 前記第二の命令に応じて、前記第二のメモリノードの前記ローカルメモリから読み出された情報に対する計算動作を、前記第二のメモリノードで実施することをさらに含む、
ことを特徴とする請求項24に記載の方法。 - 前記第一および第二のメッセージのフォーマットは、前記外部メッセージのフォーマットとは異なる、
ことを特徴とする請求項21に記載の方法。 - 前記第二のメモリ動作に関連する情報を含む内部メッセージを前記第二のメモリノードで作成することをさらに含む、
ことを特徴とする請求項21に記載の方法。 - 前記第二のメモリ動作を実施することは、読み出し動作、書き込み動作、キー検索、データ構造の情報の追加および削除、データ構造内のフィールドの更新、またはそれらの組み合わせを実施することを含む、
ことを特徴とする請求項21に記載の方法。 - 第一の外部メッセージをメモリシステムの第一のメモリノードで受信することであって、前記第一の外部メッセージは、検索キーに関連する情報を検索するための第一の命令を含む、ことと、
前記検索キーに関連する情報を検索するために、前記第一のメモリノードのローカルメモリにアクセスすることと、
検索キーに関連する情報を検索するための第二の命令を含む第一の内部メッセージを前記第一のメモリノードで作成することと、
前記メモリシステムの第二のメモリノードに前記第一の内部メッセージを提供することと、
前記第一の内部メッセージに応じて、前記検索キーに関連する情報を検索するために、前記第二のメモリノードのローカルメモリにアクセスすることと、
前記第一のメモリノードの前記ローカルメモリからの前記検索キーに関連する情報を含む第二の内部メッセージを、前記第一のメモリノードで作成することと、
前記メモリシステムの第三のメモリノードに前記第二の内部メッセージを提供することと、
前記第二のメモリノードの前記ローカルメモリからの前記検索キーに関連する情報を含む第三の内部メッセージを前記第二のメモリノードで作成することと、
前記メモリシステムの前記第三のメモリノードに前記第三の内部メッセージを提供することと、
を含む、
ことを特徴とする方法。 - 前記第一および第二のメモリノードからの前記情報を含む第二の外部メッセージを前記第三のメモリノードで作成することをさらに含む、
ことを特徴とする請求項29に記載の方法。 - 前記第一のメモリノードの前記ローカルメモリに格納された情報および前記第二のメモリノードの前記ローカルメモリに格納された情報は、リンクされたリストデータセットの其々のデータサブセットである、
ことを特徴とする請求項29に記載の方法。 - 前記第一の内部メッセージを前記第一のメモリノードで作成することは、前記第一のメモリノードの前記ローカルメモリにおける前記データサブセットでの、前記検索キーに関連する情報の検索を完了することに応じたものである、
ことを特徴とする請求項31に記載の方法。 - 前記第一のメモリノードで、前記第一のメモリノードの前記ローカルメモリから読み出された、前記検索キーに関連する情報を前記検索キーと比較することをさらに含む、
ことを特徴とする請求項29に記載の方法。 - 前記第一のメモリノードの前記ローカルメモリにアクセスすることは、前記第一のメモリノードの前記ローカルメモリによって格納された情報を読み出すことを含む、
ことを特徴とする請求項29に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/842,984 | 2013-03-15 | ||
US13/842,984 US10089043B2 (en) | 2013-03-15 | 2013-03-15 | Apparatus and methods for a distributed memory system including memory nodes |
PCT/US2014/016585 WO2014149278A1 (en) | 2013-03-15 | 2014-02-14 | Apparatus and methods for a distributed memory system including memory nodes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016515256A true JP2016515256A (ja) | 2016-05-26 |
JP6333353B2 JP6333353B2 (ja) | 2018-05-30 |
Family
ID=51533914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016500270A Active JP6333353B2 (ja) | 2013-03-15 | 2014-02-14 | メモリノードを含む分散型メモリシステム用装置および方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10089043B2 (ja) |
EP (1) | EP2972911B1 (ja) |
JP (1) | JP6333353B2 (ja) |
KR (1) | KR20150129808A (ja) |
CN (2) | CN105051708B (ja) |
TW (1) | TWI624787B (ja) |
WO (1) | WO2014149278A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9779057B2 (en) | 2009-09-11 | 2017-10-03 | Micron Technology, Inc. | Autonomous memory architecture |
US10089043B2 (en) | 2013-03-15 | 2018-10-02 | Micron Technology, Inc. | Apparatus and methods for a distributed memory system including memory nodes |
US9779138B2 (en) | 2013-08-13 | 2017-10-03 | Micron Technology, Inc. | Methods and systems for autonomous memory searching |
US10003675B2 (en) | 2013-12-02 | 2018-06-19 | Micron Technology, Inc. | Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data |
CN104765587B (zh) * | 2014-01-08 | 2018-12-14 | 雅特生嵌入式计算有限公司 | 用于使处理器同步到相同的计算点的系统和方法 |
CN114625084B (zh) * | 2022-03-02 | 2024-01-19 | 杭州康吉森自动化科技有限公司 | 基于控制系统的节点信息的获取方法及装置 |
CN114647380B (zh) * | 2022-03-23 | 2023-11-07 | 苏州科美信息技术有限公司 | 一种数据存算一体固态硬盘模组及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110066796A1 (en) * | 2009-09-11 | 2011-03-17 | Sean Eilert | Autonomous subsystem architecture |
US20110067039A1 (en) * | 2009-09-11 | 2011-03-17 | Sean Eilert | Autonomous memory architecture |
US20120117354A1 (en) * | 2010-11-10 | 2012-05-10 | Kabushiki Kaisha Toshiba | Storage device in which forwarding-function-equipped memory nodes are mutually connected and data processing method |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134711A (en) | 1988-05-13 | 1992-07-28 | At&T Bell Laboratories | Computer with intelligent memory system |
CA2145106C (en) | 1994-04-22 | 1999-08-24 | Abhaya Asthana | Intelligent memory-based input/output system |
US6799217B2 (en) | 2001-06-04 | 2004-09-28 | Fujitsu Limited | Shared memory multiprocessor expansion port for multi-node systems |
US7581080B2 (en) | 2003-04-23 | 2009-08-25 | Micron Technology, Inc. | Method for manipulating data in a group of processing elements according to locally maintained counts |
US20050108203A1 (en) | 2003-11-13 | 2005-05-19 | Chunqiang Tang | Sample-directed searching in a peer-to-peer system |
US7242216B1 (en) | 2004-11-08 | 2007-07-10 | Herman Schmit | Embedding memory between tile arrangement of a configurable IC |
DE102006009027A1 (de) | 2006-02-27 | 2007-08-30 | Infineon Technologies Ag | Speicheranordnung |
US7987205B1 (en) | 2006-11-27 | 2011-07-26 | Netlogic Microsystems, Inc. | Integrated search engine devices having pipelined node maintenance sub-engines therein that support database flush operations |
US7623365B2 (en) | 2007-08-29 | 2009-11-24 | Micron Technology, Inc. | Memory device interface methods, apparatus, and systems |
US7913033B2 (en) | 2007-10-09 | 2011-03-22 | Micron Technology, Inc. | Non-volatile memory device having assignable network identification |
US20100161914A1 (en) | 2008-12-23 | 2010-06-24 | Eilert Sean S | Autonomous memory subsystems in computing platforms |
US8549092B2 (en) | 2009-02-19 | 2013-10-01 | Micron Technology, Inc. | Memory network methods, apparatus, and systems |
US20100241783A1 (en) | 2009-03-23 | 2010-09-23 | Honeywell International Inc. | Memory node for use within a data storage system having a plurality of interconnected memory nodes |
FR2948206B1 (fr) | 2009-07-15 | 2011-08-05 | Commissariat Energie Atomique | Dispositif et procede pour l'execution distribuee de traitements de donnees numeriques |
US8407516B2 (en) * | 2009-12-23 | 2013-03-26 | Intel Corporation | Controlling memory redundancy in a system |
US8766666B2 (en) | 2010-06-10 | 2014-07-01 | Micron Technology, Inc. | Programmable device, hierarchical parallel machines, and methods for providing state information |
US8601013B2 (en) | 2010-06-10 | 2013-12-03 | Micron Technology, Inc. | Analyzing data using a hierarchical structure |
US8930618B2 (en) | 2010-08-24 | 2015-01-06 | Futurewei Technologies, Inc. | Smart memory |
JP2013045378A (ja) * | 2011-08-26 | 2013-03-04 | Fujitsu Ltd | ストレージ制御方法、情報処理装置およびプログラム |
US10089043B2 (en) | 2013-03-15 | 2018-10-02 | Micron Technology, Inc. | Apparatus and methods for a distributed memory system including memory nodes |
-
2013
- 2013-03-15 US US13/842,984 patent/US10089043B2/en active Active
-
2014
- 2014-02-14 JP JP2016500270A patent/JP6333353B2/ja active Active
- 2014-02-14 KR KR1020157028640A patent/KR20150129808A/ko active Search and Examination
- 2014-02-14 EP EP14767990.6A patent/EP2972911B1/en active Active
- 2014-02-14 CN CN201480015701.0A patent/CN105051708B/zh active Active
- 2014-02-14 CN CN201910352632.7A patent/CN110244909A/zh active Pending
- 2014-02-14 WO PCT/US2014/016585 patent/WO2014149278A1/en active Application Filing
- 2014-02-26 TW TW103106541A patent/TWI624787B/zh active
-
2018
- 2018-09-14 US US16/132,099 patent/US10761781B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110066796A1 (en) * | 2009-09-11 | 2011-03-17 | Sean Eilert | Autonomous subsystem architecture |
US20110067039A1 (en) * | 2009-09-11 | 2011-03-17 | Sean Eilert | Autonomous memory architecture |
JP2011060279A (ja) * | 2009-09-11 | 2011-03-24 | Sean Eilert | 自律的メモリアーキテクチャー |
JP2011060278A (ja) * | 2009-09-11 | 2011-03-24 | Sean Eilert | 自律的サブシステムアーキテクチャー |
US20120117354A1 (en) * | 2010-11-10 | 2012-05-10 | Kabushiki Kaisha Toshiba | Storage device in which forwarding-function-equipped memory nodes are mutually connected and data processing method |
JP2012103926A (ja) * | 2010-11-10 | 2012-05-31 | Toshiba Corp | 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20150129808A (ko) | 2015-11-20 |
EP2972911A1 (en) | 2016-01-20 |
US10761781B2 (en) | 2020-09-01 |
CN105051708A (zh) | 2015-11-11 |
CN105051708B (zh) | 2019-05-28 |
US20140281278A1 (en) | 2014-09-18 |
CN110244909A (zh) | 2019-09-17 |
TWI624787B (zh) | 2018-05-21 |
US10089043B2 (en) | 2018-10-02 |
EP2972911A4 (en) | 2016-10-26 |
JP6333353B2 (ja) | 2018-05-30 |
EP2972911B1 (en) | 2020-12-23 |
US20190042100A1 (en) | 2019-02-07 |
TW201447744A (zh) | 2014-12-16 |
WO2014149278A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6333353B2 (ja) | メモリノードを含む分散型メモリシステム用装置および方法 | |
US7502826B2 (en) | Atomic operations | |
US20150032938A1 (en) | System and method for performing efficient processing of data stored in a storage node | |
US10042576B2 (en) | Method and apparatus for compressing addresses | |
US20150032937A1 (en) | System and method for performing efficient searches and queries in a storage node | |
CN112632069B (zh) | 哈希表数据存储管理方法、装置、介质和电子设备 | |
US9946660B2 (en) | Memory space management | |
US20150113210A1 (en) | Data storage flash memory management method and program | |
WO2013075306A1 (zh) | 数据访问方法和装置 | |
CN110427386A (zh) | 数据处理方法、装置及计算机存储介质 | |
US11258887B2 (en) | Payload cache | |
US9836491B1 (en) | Method and apparatus for hardware-implemented AVL tree updates | |
CN106557277B (zh) | 磁盘阵列的读方法及装置 | |
WO2021082877A1 (zh) | 访问固态硬盘的方法及装置 | |
TWI755168B (zh) | 用來產生基於主機的快取資訊或基於快閃記憶體的快取資訊以建立及最佳化二元樹的快閃記憶體控制器、方法及記憶裝置 | |
JP4979206B2 (ja) | 情報処理方法および情報処理装置 | |
WO2019201091A1 (zh) | 一种数据处理方法、设备和计算机可读存储介质 | |
US6847990B2 (en) | Data transfer unit with support for multiple coherency granules | |
CN117312201B (zh) | 一种数据传输方法、装置及加速器设备、主机和存储介质 | |
JP2014235531A (ja) | データ転送装置、データ転送システム、およびプログラム | |
CN116680206B (zh) | 内存扩展方法、装置、系统、电子设备及可读存储介质 | |
CN108762666B (zh) | 一种存储系统的访问方法、系统、介质及设备 | |
JP2009088622A (ja) | バッファメモリを有するパケット転送装置および方法 | |
JP2006099650A (ja) | ネットワークシステム、そのノード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6333353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |