JP2012094871A5 - - Google Patents

Download PDF

Info

Publication number
JP2012094871A5
JP2012094871A5 JP2011233971A JP2011233971A JP2012094871A5 JP 2012094871 A5 JP2012094871 A5 JP 2012094871A5 JP 2011233971 A JP2011233971 A JP 2011233971A JP 2011233971 A JP2011233971 A JP 2011233971A JP 2012094871 A5 JP2012094871 A5 JP 2012094871A5
Authority
JP
Japan
Prior art keywords
layer
magnetization
temperature threshold
magnetic element
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011233971A
Other languages
English (en)
Other versions
JP2012094871A (ja
JP5798002B2 (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2012094871A publication Critical patent/JP2012094871A/ja
Publication of JP2012094871A5 publication Critical patent/JP2012094871A5/ja
Application granted granted Critical
Publication of JP5798002B2 publication Critical patent/JP5798002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

マルチレベル磁気素子
本発明は、磁気トンネル接合に基づく磁気素子であって、4つの異なる状態レベルを書き込むことが可能であり、かつ耐久性の高い磁気素子に関する。
磁気トンネル接合を備える磁気ランダムアクセスメモリ(MRAM)セルの開発により、これらのMRAMの性能が大幅に高められており、また動作モードの数が大幅に増やされている。そのようなMRAMセルは、特許文献1に記載されている。そのようなMRAMセルは、典型的には、第1の強磁性層と第2の強磁性層の間にトンネル障壁層を有する磁気トンネル接合を備える。磁気トンネル接合は、一端で第1の電流線に電気的に接続され、他端で選択CMOSトランジスタに電気的に接続される。MRAMセルは、さらに、第1の電流線に直交に配設された第2の電流線を備えることがある。
MRAMセルの書き込み操作中、例えば外部磁場を印加することによって第1の磁性層の磁化方向が切り換えられる。熱アシスト(TA)書き込み操作では、第1の磁性層の磁化方向の切換えは、磁気トンネル接合が臨界温度以上に加熱されているときに行われる。次いで、磁気トンネル接合は、第1の磁性層磁化が書き込み方向で「凍結(frozen)」される臨界温度未満に冷却される。
読み出し操作中、第2の強磁性層の磁化方向を第1の強磁性層の書き込み磁化方向と比較することができる。これは通常、磁気トンネル接合を通して読み出し電流を流し、磁気トンネル接合の抵抗を測定することによって行われる。低い測定接合抵抗(またはレベル状態「0」)は、第1の強磁性層の磁化方向に平行に向けられた第2の強磁性層の磁化方向に対応する。高い測定接合抵抗(またはレベル状態「1」)は、第1の強磁性層の磁化方向に反平行に向けられた第2の強磁性層の磁化方向に対応する。高い接合抵抗と低い接合抵抗の値の差、またはトンネル磁気抵抗は、強磁性層を構成する材料、および場合によってはこれらの強磁性層に対して行われる熱処理に応じて決まる。
上述したように2つのレベル状態「0」と「1」よりも多くのレベル状態を書き込むことができるようにするマルチレベル状態書き込み操作を用いるMRAMセルも提案されている。マルチレベル状態書き込み操作を用いるそのようなMRAMセルは、特許文献2に開示されている。ここで、第2の強磁性層または記憶層の磁化は、第1の強磁性層または基準層の磁化方向に平行な方向と反平行な方向との間の任意の中間方向に向けることができる。記憶層の磁化を中間方向に向けることは、第1および第2の電流線の垂直方向に沿って適切な相対強度で磁場を発生させることによって実現することができる。しかし、そのようなマルチレベルMRAMセルは、少なくとも2つの電流線を必要とし、セルの複雑さを増す。
米国特許第5640343号明細書 米国特許第6950335号明細書
J.App.Phys.99 08N901(2006)
本発明は、第1のトンネル障壁層と第2のトンネル障壁層の間に配設された軟強磁性層と、第1の記憶層と、第2の記憶層とを備えることができる。
本発明はさらに、自由に整列させることができる磁化を有する軟強磁性層と、固定磁化を有する第1の硬強磁性層との間に第1のトンネル障壁層を備えるマルチレベル磁気素子であって、第1のトンネル障壁層と第2のトンネル障壁層の間に軟強磁性層があるように第2のトンネル障壁層をさらに備え、また、固定磁化を有して第2のトンネル障壁層に隣接する第2の硬強磁性層を備えるマルチレベル磁気素子に関する。
一実施形態では、第1および第2の硬強磁性層は、それぞれ第1の所定の高温しきい値および第2の所定の高温しきい値で自由に整列させることができる磁化を有することができ、それにより、書き込み操作中、前記磁気素子が第1の所定の高温しきい値に加熱され、第1の記憶層の磁化が第1の方向に整列され、次いで前記磁気素子が第2の所定の高温しきい値に冷却され、第2の記憶層の磁化が第2の方向に整列され、それにより4つまでの異なる状態レベルを磁気素子に書き込むことができる。
別の実施形態では、第1の反強磁性層の第1の高温しきい値が、第2の反強磁性層の第2の高温しきい値に実質的に等しいことがある。
さらに別の実施形態では、第1のトンネル障壁層が、第2のトンネル障壁層の第2の接合抵抗面積積に実質的に等しい第1の接合抵抗面積積を有することができる。
さらに別の実施形態では、第1の反強磁性層の第1の所定の高温しきい値が、第2の反強磁性層の第2の所定の高温しきい値よりも高いことがある。
さらに別の実施形態では、第1の硬強磁性層と第2の硬強磁性層が異なる磁気モーメントを有することができる。
さらに別の実施形態では、前記軟強磁性層は、1nm〜10nmの範囲内の厚さを有することができる。
また、本発明は、磁気素子への書き込みを行うための方法であって、
第1の記憶層の磁化を自由にするために、前記磁気素子を第1の所定の高温しきい値に加熱するステップと、
第1の書き込み磁場に従って第1の記憶層の磁化を整列させるために、第1の書き込み磁場を印加するステップと、
記憶層の磁化をその整列状態で凍結し、第2の記憶層の磁化を自由にするために、第1の磁場を維持しながら前記磁気素子を第2の所定の高温しきい値に冷却するステップと、 第2の書き込み磁場に従って第2の記憶層の磁化を整列させるために、第2の書き込み磁場を印加するステップと、
第2の記憶層の磁化をその整列状態で凍結するために、第2の磁場を維持しながら前記磁気素子を第1の所定の低温しきい値に冷却するステップと
を含む方法に関する。
一実施形態では、第1の書き込み磁場は、第2の書き込み磁場の方向と逆方向に向けることができ、それにより第1の記憶層の磁化は、第2の記憶層の磁化と逆方向に整列される。
別の実施形態では、第1の書き込み磁場が、第2の書き込み磁場の方向と同方向に向けられ、それにより第1の記憶層の磁化は、第2の記憶層の磁化の方向と同方向に整列される。
さらに、本発明は、磁気素子からの読み出しを行うための方法であって、
第1の読み出し磁場に従ってセンス層の磁化を第1の整列方向に整列させるために、第1の読み出し磁場を印加するステップと、
磁気素子の第1の抵抗を測定するステップと、
第2の読み出し磁場に従ってセンス層の磁化を第2の整列方向に整列させるために、第2の読み出し磁場を印加するステップと、
磁気素子の第2の抵抗を測定するステップと
を含む方法に関する。
一実施形態では、第1の硬強磁性層と第2の硬強磁性層が異なる磁気モーメントを有することができ、第1の読み出し磁場は磁場値ゼロで印加することができる。
本明細書で発明する磁気素子は、ただ1本の電流線のみを使用して4つの異なるレベルを書き込むことができるようにする。さらに、第1および第2のトンネル障壁層を備えるこの磁気素子は、磁気素子を加熱するのに必要とされる加熱電流を減少できるようにし、磁気素子の耐久性が高まる。
本発明は、例として提示され図面に図示される一実施形態の説明からより良く理解されよう。
一実施形態による磁気素子を示す図である。 一実施形態による磁化の整列を示す図1の磁気素子の部分図である。 一実施形態による磁気素子と第1の電流線を備える構成を示す図である。
図1に、積層または磁気素子2が一実施形態に従って概略的に示されている。磁気素子2は、第1の接合抵抗面積積RAを有する第1のトンネル障壁層22と、第1の硬強磁性層または第1の記憶層21と、第1の反強磁性層20とを備える第1の磁気トンネル接合部分を含む。さらに、磁気素子2は、第2の接合抵抗面積積RAを有する第2のトンネル障壁層24と、第2の硬強磁性層または第2の記憶層25と、第2の反強磁性層26とを備える第2の磁気トンネル接合部分を含む。
第1および第2の記憶層21、25は、典型的には、交換異方性を提供するようにそれぞれ第1および第2の反強磁性層20、26に交換結合された強磁性層であり、この交換異方性は、反強磁性層20、26または磁気素子2が第1の所定の低温しきい値Tw3にあるときには、記憶層21、25がそれらの磁化を維持できるようにし、反強磁性層20、26または磁気素子2が第1の所定の高温しきい値Tw1にあるときには、記憶層21、25がそれらの磁化を自由にできるようにする。磁気素子2は、軟強磁性層またはセンス層23をさらに備え、この層23は、自由に整列させることができる磁化を有し、第1および第2のトンネル障壁層22、24の間に配設される。2つの磁気トンネル接合を備える磁気素子2の構成は、二重磁気トンネル接合とも呼ばれる。
第1の実施形態では、第1のトンネル障壁層22の第1の接合抵抗面積積RAの値が、第2のトンネル障壁層24の第2の接合抵抗面積積RAの値と実質的に同じである。さらに、2つの磁気トンネル接合部分が同じトンネル磁気抵抗TMRを有し、第1の反強磁性層20と第2の反強磁性層26が同じ第1の所定の高温しきい値Tw1を有する。この実施形態では、第1の記憶層21の磁化は、第1の低温しきい値Tw3で第1の反強磁性層20によってピン止め(または固定)され、第1の高温しきい値Tw1で自由に整列可能である。第2の記憶層25の磁化は、第1の低温しきい値Tw3で第2の反強磁性層26によってピン止め(または固定)され、第2の高温しきい値Tw2で自由に整列可能にすることができ、ここで、第2の高温しきい値Tw2は、第1の高温しきい値Tw1と実質的に同じである。
ここで、熱アシスト(TA)書き込み操作は、
記憶層21、25の磁化を自由にするために、磁気素子2を第1の所定の高温しきい値Tw1に加熱するステップと、
第1の書き込み磁場42に従って第1および第2の記憶層21、25の磁化を整列させるために、第1の書き込み磁場42を印加するステップと、
記憶層21、25の磁化をその整列状態で凍結させるために、磁気素子2が第1の所定の低温しきい値Tw3に達するまで、第1の書き込み磁場42を維持しながら磁気素子2を冷却するステップと
を含むことができる(図3参照)。
磁気素子2を加熱するステップは、典型的には、磁気素子2と電気的に連絡した第1の電流線4で、場合によっては前記スイッチングトランジスタ(図示せず)を介して磁気素子2に加熱電流31を印加することによって行われる。第1の書き込み磁場42を印加するステップは、図3に示される第1の電流線4に第1の磁場電流41を流すことによって行うことができる。図3は、磁気素子2と第1の電流線4とを備える例示的構成を示し、第1の電流線4は、加熱電流31を通し、かつ第1の書き込み磁場42を発生する第1の書き込み電流41を通す。他の構成も可能である。例えば、第1の書き込み電流41を第2の電流線(図示せず)に流すことができる。
読み出し操作は、
第1の読み出し磁場53に従ってセンス層23の磁化を第1の整列方向に整列させるために、第1の読み出し磁場53を印加するステップと、
磁気素子2の第1の抵抗Rを測定するステップと、
第2の読み出し磁場54に従ってセンス層23の磁化を第2の整列方向に整列させるために、第2の読み出し磁場54を印加するステップと、
磁気素子2の第2の抵抗Rを測定するステップと、
第1の抵抗値Rと第2の抵抗値Rの差ΔRを求めるステップと
を含むことができる。
第1および第2の読み出し磁場53、54を印加するステップは、第1の電流線4にそれぞれ第1および第2の読み出し磁場電流51、52を流すことによって行うことができる(図3参照)。あるいは、第1および第2の読み出し磁場53、54は、第2の電流線にそれぞれ第1および第2の読み出し磁場電流51、52を流すことによって印加することができる。第1および第2の抵抗R、Rを測定するステップは、第1の電流線4で磁気素子2に向けてセンス電流32を流すことによって行うことができる。本明細書で発明する自己参照型の読み出し操作は、まだ公開されていない特許文献3に開示されている。
この実施形態による磁気素子2の1つの利点は、2つのトンネル障壁層22、24が、2つの反強磁性層20、26を第1の所定の高温しきい値Tw1に加熱するのに必要な電力を共有することである。これにより、磁気素子2または反強磁性層20、26を第1の所定の高温しきい値Tw1に加熱するのに必要な加熱電流を減少させることができ、あるいは、磁気トンネル接合を1つだけ備える従来の積層に比べて、第1および第2のトンネル障壁層22、24それぞれにかかる対応する所要の電圧を、同じ電力に関して実質的に√2分の1に減少させることができる。さらに、追加の(非磁性)加熱素子を有する従来の1つの磁気トンネル接合積層に比べて、読み出しマージンの損失がない。第1のトンネル障壁層22の近傍(非常に近く)に第2のトンネル障壁層24を配置することで、第2のトンネル障壁層24の表面品質が第1のトンネル障壁層22の表面品質に非常に近いことが保証され、それにより磁気素子2の全体の品質が高まる。
第2の実施形態では、第1のトンネル障壁層22と第2のトンネル障壁層24が、異なる値の第1の接合抵抗面積積RAと第2の接合抵抗面積積RAを有し、2つの磁気トンネル接合は、場合により異なるトンネル磁気抵抗(TMR)値を有する。ここで、第1の反強磁性層20は第1の所定の高温しきい値Tw1を有し、第2の反強磁性層26は第2の所定の高温しきい値Tw2を有する。
この構成では、表1に概説するように、4つの異なるレベルを磁気素子2に書き込むことができ、上述した読み出し操作を使用して検知することができる。第1の反強磁性層20の第1の所定の高温しきい値Tw1が第2の反強磁性層24の第2の所定の高温しきい値Tw2よりも高いと仮定すると、Tw2で、第1の記憶層21の磁化は凍結されて、第2の記憶層25の磁化は自由に整列させることができる。このとき、書き込み操作は、
第1の記憶層21の磁化を自由にするために、第1の反強磁性層20を第1の所定の高温しきい値Tw1に加熱するステップと、
第1の書き込み磁場42に従って第1の記憶層21の磁化を整列させるために、第1の書き込み磁場42を印加するステップと、
記憶層21の磁化をその整列状態で凍結し、第2の記憶層25の磁化を自由にするために、層20が第2の所定の高温しきい値Tw2に達するまで、第1の磁場42を維持しながら第1の反強磁性層20を冷却するステップと、
第2の書き込み磁場44に従って第2の記憶層25の磁化を整列させるために、第2の書き込み磁場44を印加するステップと、
第2の記憶層25の磁化をその整列状態で凍結するために、層26が第1の所定の低温しきい値Twに達するまで、第2の磁場を維持しながら第2の反強磁性層26を冷却するステップと
を含むことができる。
第1の書き込み磁場42は、第2の書き込み磁場44の方向と逆方向に向けることができ、それにより第1の記憶層21の磁化は、第2の記憶層25の磁化と逆方向に整列される。この場合、上述した書き込み操作を使用して、磁気素子2に4つの異なる状態レベルを書き込むことができる。第2の書き込み磁場44を印加するステップは、第1の電流線4(図3)または第2の電流線に第2の磁場電流43を流すことによって行うことができる。
Figure 2012094871
表1は、磁気素子2において4つの異なる状態レベルが可能である実施形態による書き込み操作を概説する。図2において、記憶層21、25とセンス層23の磁化の対応する整列が矢印によって表されている。図2は、図1の磁気素子の部分図であり、2つの記憶層21、25と、2つのトンネル障壁層22、24と、センス層23とを示す。
より詳細には、状態レベル「状態1」(図2(a))で、第1の書き込み磁場と第2の書き込み磁場の向きは同じであり、第1の記憶層21の整列された磁化方向は、第2の記憶層25の整列された磁化方向と同じである。読み出し操作中、第1および第2の記憶層21、25の整列された磁化方向と同方向に向けられた第1の読み出し磁場が、大きな第1および第2の測定抵抗値(Rmax1+Rmax2)を生み出す。第2の読み出し磁場は、小さな第1および第2の測定抵抗値(Rmin1+Rmin2)を生み出す。
状態レベル「状態2」および「状態3」(図2(b)および(c))では、第1の書き込み磁場の向きは第2の書き込み磁場の向きと逆である。表1および図2の例では、状態レベル「状態2」に関する第1および第2の測定抵抗値(Rmax1+Rmin2)および(Rmin1+Rmax2)が、状態レベル「状態3」に関する第1および第2の測定抵抗値(Rmax1+Rmin2)および(Rmin1+Rmax2)とは異なるように、第1および第2の記憶層21、25の磁化が整列される。
状態レベル「状態4」(図2(d))では、第1の書き込み磁場の向きは、状態レベル「状態1」で使用されるものと同じであるが逆であり、第1の読み出し磁場を印加するときの第1および第2の測定抵抗値(Rmin1+Rmin2)は小さくなり、第2の読み出し磁場を印加するときの第1および第2の測定抵抗値(Rmax1+Rmax2)は大きくなるように、第1および第2の記憶層21、25の磁化が整列される。
これら4つの状態レベルは、ただ1本の電流線の使用によって、1つのセルにつき(または1つの磁気素子2につき)2ビットの符号化を可能にする。さらに、磁気素子2は、上述した二重磁気トンネル接合構成により、耐久性が高い。
一実施形態では、第1の反強磁性層20は、IrMnから形成することができ、第1の記憶層21は、NiFe/CoFeBから形成することができ、第1のトンネル障壁層22は、約20の第1の接合抵抗面積積(RA)を有するMgOから形成することができ、センス層23は、CoFeBから形成することができる。センス層23は、1nm〜10nmの範囲内の厚さを有することができる。第2のトンネル障壁層24は、約40の第1の接合抵抗面積積(RA)を有するMgOから形成することができ、第2の記憶層25は、NiFe/CoFeBから形成することができ、第2の反強磁性層26は、FeMnから形成することができる。MgOを含むトンネル障壁層22、24を形成するためのMgOの使用は、非常に平坦なトンネル障壁層22、24を形成するのに有利である。これは、TAS−MRAM用途で使用される高性能の磁気トンネル接合にとって望ましい品質である。
表2は、約0.15μmの直径を有し、上述した組成物を含む層20、21、22、23、24、25、26を備える磁気素子2の場合に求められる抵抗レベル値を示す。
Figure 2012094871
部分補償SAF基準/センス層(2つのトンネル障壁22、24の間の層)の使用を含めた多くの代替実施形態が可能である。
別の実施形態では、2つの強磁性記憶層21、25は、異なる磁気モーメントを有する。これにより、書き込み磁場42、44がないときに、センス層23に関するよく定義された向きが得られる。
ここで、読み出し操作は、第1の読み出し磁場53を印加せずに(または磁場値ゼロで第1の読み出し磁場53を印加して)磁気素子2の第1の抵抗Rを測定するステップと、それに続いて、単一の磁場方向を有する第2の読み出し磁場54を印加するときに磁気素子2の第2の抵抗Rを測定するステップとを含むことができる。
4つの状態レベルは、表3に示されるように、初期抵抗値および抵抗の変化を測定することによって決定することができる。これにより、読み出し操作を行うための読み出し操作時間および電力消費を減少させることができるようになる。表3は、この実施形態による読み出しおよび書き込みシーケンスを説明する。
Figure 2012094871
表4は、約0.15μmの直径を有する積層、および上述した組成物を含む様々な層に関する抵抗レベル値を示す。
別の実施形態では、読み出し操作は、単一の磁場方向を有する読み出し磁場を印加するときに磁気素子2の抵抗を測定するステップと、それに続いて、読み出し磁場を印加せずに磁気素子2の抵抗を測定するステップとを含むことができる。
Figure 2012094871
いくつかの実施形態による磁気素子2の構成は、従来のTAS MRAM積層に比べて有利である。実際、薄い強磁性センス層23によって離隔された2つのトンネル障壁層22、24を備える本明細書で説明した二重磁気トンネル接合は、2つのトンネル障壁層22、24を高品質で形成できるようにする。
二重磁気トンネル接合を備える磁気素子2は、書き込み操作中に、各トンネル障壁層22、24での電圧降下を減少させる(総電圧が2つのトンネル障壁層22、24の間で共有される)。それぞれ異なる所定の高温しきい値Tw1、Tw2を有し、かつそれぞれ第1および第2の記憶層21、25に結合された2つの異なる反強磁性層20、26の使用により、1つのセルにつき(または1つの磁気素子2につき)4つまでの異なる抵抗状態レベルを有することができるようになり、したがって記憶容量を1ビット/セルから2ビット/セルに高める。本明細書で開示した磁気素子2は、非特許文献1に記載されているTAS−MRAMに関する二重MTJとは異なることに留意されたい。
2 磁気素子、積層
4 第1の電流線
20 第1の反強磁性層
21 第1の記憶層
22 第1のトンネル障壁層
23 基準またはセンス層
24 第2のトンネル障壁
25 第2の記憶層
26 第2の反強磁性層
31 加熱電流
32 センス電流
41 第1の磁場電流
42 第1の書き込み磁場
43 第2の磁場電流
44 第2の書き込み磁場
51 第1の読み出し磁場電流
52 第2の読み出し磁場電流
53 第1の読み出し磁場
54 第2の読み出し磁場
RA 第1の接合抵抗面積積
RA 第2の接合抵抗面積積
第1の抵抗
第2の抵抗
ΔR 第1の抵抗と第2の抵抗の差
TMR トンネル磁気抵抗
Tw1 第1の高温しきい値
Tw2 第2の高温しきい値
Tw3 第1の低温しきい値

Claims (10)

  1. 自由に整列させることができる磁化を有する軟強磁性層と、第1の低温しきい値では固定され、第1の高温しきい値では自由に整列可能な磁化を有する第1の硬強磁性層との間に第1のトンネル障壁層を備えるマルチレベル磁気素子において、
    第2のトンネル障壁層と、前記第1低温しきい値では固定され、第2高温しきい値では自由に整列可能な磁化を有する第2の硬強磁性層とをさらに備え、前記軟強磁性層が前記第1のトンネル障壁層と前記第2のトンネル障壁層の間に備えられるマルチレベル磁気素子。
  2. 前記第1の反強磁性層の第1の高温しきい値が、前記第2の反強磁性層の第2の高温しきい値に実質的に等しい請求項1に記載の磁気素子。
  3. 前記第1のトンネル障壁層が、前記第2のトンネル障壁層の第2の接合抵抗面積積に実質的に等しい第1の接合抵抗面積積を有する請求項1に記載の磁気素子。
  4. 前記第1の反強磁性層の第1の所定の高温しきい値が、前記第2の反強磁性層の第2の所定の高温しきい値よりも高い請求項1に記載の磁気素子。
  5. 前記第1の硬強磁性層と前記第2の硬強磁性層が、異なる磁気モーメントを有する請求項1に記載の磁気素子。
  6. 磁気素子への書き込みを行うための方法において、
    前記磁気素子が、自由に整列させることができる磁化を有する軟強磁性層と、第1の低温しきい値では固定され、第1の高温しきい値では自由に整列可能な磁化を有する第1の硬強磁性層と、前記軟強磁性層と前記第1の硬強磁性層の間にある第1のトンネル障壁層と、前記第1低温しきい値では固定され、第2高温しきい値では自由に整列可能な磁化を有する第2の硬強磁性層と、第2のトンネル障壁層とを備え、前記軟強磁性層が前記第1のトンネル障壁層と前記第2のトンネル障壁層の間に備えられ、
    前記方法が、前記磁気素子を前記第1の高温しきい値に加熱するステップと、第1の書き込み磁場に従って前記第1の記憶層の磁化および前記第2の記憶層の磁化を整列させるために、第1の書き込み磁場を印加するステップと、前記第1および第2の記憶層の磁化をそれらの整列状態で凍結するために、前記磁気素子を第1の低温しきい値に冷却するステップとを有する方法。
  7. 前記第1の所定の高温しきい値が前記第2の所定の高温しきい値よりも高く、前記方法が、前記磁気素子を前記第2の高温しきい値に冷却するステップと、第2の書き込み磁場に従って前記第2の記憶層の磁化を整列させるために、第2の書き込み磁場を印加するステップとをさらに有する結果、4つまでの異なる状態レベルを前記磁気素子に書き込むことができる請求項6に記載の方法。
  8. 前記第1の書き込み磁場が前記第2の書き込み磁場の方向と逆方向に向けられる結果、前記第1の記憶層の磁化が前記第2の記憶層の磁化と逆方向に整列される請求項7に記載の方法。
  9. 前記第1の書き込み磁場が前記第2の書き込み磁場の方向と同方向に向けられる結果、前記第1の記憶層の磁化が前記第2の記憶層の磁化の方向と同方向に整列される請求項7に記載の方法。
  10. 磁気素子からの読み出しを行うための方法において、
    前記磁気素子が、自由に整列させることができる磁化を有する軟強磁性層と、第1の低温しきい値では固定され、第1の高温しきい値では自由に整列可能な磁化を有する第1の硬強磁性層と、前記軟強磁性層と前記第1の硬強磁性層の間にある第1のトンネル障壁層と、前記第1低温しきい値では固定され、第2高温しきい値では自由に整列可能な磁化を有する第2の硬強磁性層と、第2のトンネル障壁層とを備え、前記軟強磁性層が前記第1のトンネル障壁層と前記第2のトンネル障壁層の間に備えられ、
    前記方法が、第1の読み出し磁場に従ってセンス層の磁化を第1の整列方向に整列させるために、第1の読み出し磁場を印加するステップと、前記磁気素子の第1の抵抗を測定するステップと、第2の読み出し磁場に従ってセンス層の磁化を第2の整列方向に整列させるために、第2の読み出し磁場を印加するステップと、前記磁気素子の第2の抵抗を測定するステップとを有する方法。
JP2011233971A 2010-10-26 2011-10-25 マルチレベル磁気素子 Active JP5798002B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10290579.1 2010-10-26
EP10290579 2010-10-26

Publications (3)

Publication Number Publication Date
JP2012094871A JP2012094871A (ja) 2012-05-17
JP2012094871A5 true JP2012094871A5 (ja) 2014-08-14
JP5798002B2 JP5798002B2 (ja) 2015-10-21

Family

ID=44999691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011233971A Active JP5798002B2 (ja) 2010-10-26 2011-10-25 マルチレベル磁気素子

Country Status (4)

Country Link
US (2) US8630112B2 (ja)
EP (1) EP2447949B1 (ja)
JP (1) JP5798002B2 (ja)
RU (1) RU2573205C2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2447948B1 (en) * 2010-10-26 2014-12-31 Crocus Technology S.A. Thermally assisted magnetic random access memory element with improved endurance
EP2506265B1 (en) 2011-03-28 2019-06-05 Crocus Technology Magnetic random access memory cell with a dual junction for ternary content addressable memory applications
EP2528060B1 (en) * 2011-05-23 2016-12-14 Crocus Technology S.A. Multibit cell with synthetic storage layer
US9396745B2 (en) 2014-03-07 2016-07-19 Seagate Technology Llc Multi-sensor reader with different readback sensitivities
US9214625B2 (en) 2014-03-18 2015-12-15 International Business Machines Corporation Thermally assisted MRAM with increased breakdown voltage using a double tunnel barrier
US9406870B2 (en) 2014-04-09 2016-08-02 International Business Machines Corporation Multibit self-reference thermally assisted MRAM
EP2942780B1 (en) * 2014-05-09 2019-10-30 Crocus Technology S.A. Multi-bit MRAM cell and method for writing and reading to such MRAM cell
US9941469B2 (en) 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
WO2019143052A1 (ko) * 2018-01-17 2019-07-25 한양대학교 산학협력단 메모리 소자
US11074950B2 (en) * 2018-04-26 2021-07-27 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Multistate magnetic memory element using metamagnetic materials
RU2731531C1 (ru) * 2019-05-08 2020-09-03 Общество с ограниченной ответственностью "Новые спинтронные технологии" (ООО "НСТ") Вихревой спиновый диод, а также приемник и детектор на его основе
US11514962B2 (en) 2020-11-12 2022-11-29 International Business Machines Corporation Two-bit magnetoresistive random-access memory cell
US11823723B2 (en) * 2021-11-22 2023-11-21 International Business Machines Corporation Memory device with spin-harvesting structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3840010B2 (ja) 1999-10-19 2006-11-01 東北パイオニア株式会社 発光ディスプレイの製造方法
JP4666775B2 (ja) * 2001-01-11 2011-04-06 キヤノン株式会社 磁気薄膜メモリ素子、磁気薄膜メモリおよび情報記録方法
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP2004079632A (ja) * 2002-08-12 2004-03-11 Toshiba Corp 半導体集積回路装置
US6801451B2 (en) * 2002-09-03 2004-10-05 Hewlett-Packard Development Company, L.P. Magnetic memory devices having multiple bits per memory cell
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
WO2005036558A1 (en) * 2003-10-14 2005-04-21 Agency For Science, Technology And Research Magnetic memory device
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
RU2394304C2 (ru) * 2007-12-26 2010-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ формирования структуры магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл и структура магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл (варианты)
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
EP2276034B1 (en) 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell

Similar Documents

Publication Publication Date Title
JP5798002B2 (ja) マルチレベル磁気素子
JP2012094871A5 (ja)
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US8422285B2 (en) Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8102701B2 (en) Magnetic memory with a thermally assisted writing procedure
US8385107B2 (en) Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
KR102051335B1 (ko) 열적 스위칭을 이용한 자기터널접합 제공 방법 및 시스템
JP5513008B2 (ja) 楕円接合部を有する磁気ランダムアクセスメモリ
US8625336B2 (en) Memory devices with series-interconnected magnetic random access memory cells
US7684234B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
US9818465B2 (en) Self-referenced memory device and method using spin-orbit torque for reduced size
JP2005535125A (ja) スピントランスファーを利用する磁性素子及び磁性素子を使用するmramデバイス
TW200529224A (en) Magnetic memory device
JP2012094870A (ja) 耐久性が改良された熱アシスト磁気ランダムアクセスメモリ素子
JP5879198B2 (ja) 合成記憶層を有するマルチビットセル
US20150287450A1 (en) Thermally assisted mram cell and method for writing a plurality of bits in the mram cell
JP2013145626A (ja) 低減した界磁電流による熱アシスト書込オペレーションを用いたmramセル及びmramセルの書込方法
US20140110802A1 (en) Memory Devices with Magnetic Random Access Memory (MRAM) Cells and Associated Structures for connecting the MRAM Cells
US9620187B2 (en) Self-referenced MRAM cell that can be read with reduced power consumption