JP2012094739A

JP2012094739A - 製膜方法および半導体装置の製造方法

Info

Publication number: JP2012094739A
Application number: JP2010241889A
Authority: JP
Inventors: Ritsuo Kanetsuki; 律夫鐘築; Masatoshi Nakagawa; 政俊中川
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-10-28
Filing date: 2010-10-28
Publication date: 2012-05-17

Abstract

【課題】半導体基板上にパターニングされたＳｉＯ₂膜および／もしくはＳｉN膜を生成する製膜方法において、拡散制御性能、またはパッシベーション性能を満たすＳｉＯ₂膜および／もしくはＳｉN膜を生成する。
【解決手段】ＳｉＯ₂および／もしくはＳｉＯ₂前駆体を含む溶液を半導体基板上にパターニングして塗布して第１パターンを生成するステップと、ＣＶＤ法によってＳｉＯ₂膜および／もしくはＳｉN膜を生成するステップと、フッ酸水溶液に浸漬させて前記第１パターンを除去することにより、前記ＣＶＤ法によるＳｉＯ₂膜および／もしくはＳｉN膜からなる第２パターンを生成するステップと、を備える。
【選択図】図１

Description

本発明は、半導体基板上にパターニングされたＳｉＯ₂膜および／もしくはＳｉN膜を生成する製膜方法、電子デバイスの製造方法、電子デバイス、および電子機器に関するものである。特に、本発明は、太陽電池の製造方法に関するものである。

太陽光エネルギーを電気エネルギーに直接変換する太陽電池は、近年、特に地球環境問題の観点から次世代のエネルギー源としての期待が高まっている。太陽電池としては、化合物半導体、有機材料を使ったものなど、様々な種類があるが、近時の主流は、シリコン結晶を用いたものである。

その中で、最近最も多く生産・販売されている太陽電池は、太陽光を受ける受光面にはｎ電極が設けられ、裏面にはｐ電極が設けられている。受光面側に設けられたｎ電極は電流の取り出しのために必要である。しかしながら、基板における当該ｎ電極の下の部分には太陽光が入射しないため、当該部分では発電しない。従って、電極面積が大きいと変換効率が低下することになる。このような、受光面側の電極による損失は、シャドウロスと呼ばれている。

これに対し、受光面に電極がなく、ｐ電極およびｎ電極の両方を裏面に形成した太陽電池が存在し、裏面電極型太陽電池と呼ばれている。裏面電極型太陽電池は、電極によるシャドウロスがなく、入射してくる太陽光のほぼ全てを基板内に取り込むことができるため、原理的に高効率が実現可能である。

しかしながら、裏面電極型太陽電池は、全ての電極と拡散領域をパターニングして裏面に形成する必要があるため、製造プロセスが、従来の太陽電池よりも複雑化してしまう。製造プロセスの複雑化は、必然的に製造コストを増加させると共に、量産性を低下させるので、商業用として大量生産することが難しくなる。従って、高効率の商業用太陽電池を実現するために低コストで量産性の高い製造プロセスの開発が必要である。

特許文献１に、ＳｉＯ₂および／もしくはＳｉＯ₂前駆体を含むペーストをシリコン半導体基板上にパターニングして塗布し、酸素雰囲気で焼成することでドーパントの拡散制御マスクを形成させ、その後ドーピングを行なうことで、パターニングされた拡散層を形成することを特徴とする太陽電池の製造方法が開示されている。

図３（ｆ）は、特許文献１記載の裏面接合型太陽電池の断面図である。特許文献１記載の裏面接合型太陽電池は、ｎ型シリコン半導体基板１１０、パッシベーション層１１１、高濃度ｐドーピング領域１１２、高濃度ｎドーピング領域１１３、ｐ電極１１４、ｎ電極１１５、ｐ領域コンタクトホール１１６、ｎ領域コンタクトホール１１７、テクスチャエッチング面１１８より構成される。

図３（ａ）〜（ｅ）は、図３（ｆ）に示す裏面接合型太陽電池の製造工程を示す断面図である。まず、半導体基板１１０のスライスダメージ面を、フッ酸と硝酸の混酸もしくは水酸化カリウム溶液などのアルカリ溶液でエッチング除去する。そして、半導体基板１１０の受光面側の全面に、マスキングペースト１３０をスクリーン印刷などの方法で塗布し、オーブンを用いて数十分間３００℃程度で乾燥させる。次に裏面側にもマスキングペースト１３０をスクリーン印刷などの方法で塗布する。この際、裏面側には、所望の形状に開口部を設けたパターンでマスキングペースト１３０を塗布する。そして、再度オーブンにより乾燥させる（図３（ａ））。

次にこの基板を酸素雰囲気下において８００〜１０５０℃で、１０〜６０分間焼成し、拡散制御マスク１３３の材料となるＳｉＯ₂に焼結させる。

その後、８００〜１０５０℃で、３０〜１００分間ｐ型ドーパント１３１を拡散させることにより、拡散制御マスク１３３の開口部に相当する部分のみｐ型ドーパント１３１が半導体基板１１０内に拡散して、高濃度ｐドーピング領域１１２が形成される（図３（ｂ））。その後濃度５０％程度のフッ酸に１分間程度浸漬することで半導体基板１１０両面の拡散制御マスク１３３を除去する。

ｎ型ドーパント拡散についても、再度マスキングペースト１３０を半導体基板１１０の受光面側の全面にスクリーン印刷・乾燥し、次いで裏面側に部分的に開口部を設けてスクリーン印刷などの方法で塗布・乾燥し、上記と同様の条件で焼成し、拡散制御マスク１３３の材料となるＳｉＯ₂に焼結させる（図３（ｃ））。

その後７００〜１０００℃、３０〜６０分間ｎ型ドーパント１３２を拡散することにより、高濃度ｎドーピング領域１１３を形成する（図３（ｄ））。

上記の様にして各ドーピング領域を形成した後に、５０％程度のフッ酸に１分間程度浸漬することで半導体基板１１０両面の拡散制御マスク１３３を除去する。そして、半導体基板１１０の裏面側に酸化膜もしくは窒化膜によりテクスチャエッチングマスクを形成する。その半導体基板１１０を、界面活性剤としてイソプロピルアルコールを１〜１０質量％添加し、７５〜８５℃程度に保った１〜１０質量％の水酸化カリウムまたは水酸化ナトリウムの水溶液に、１０〜６０分間浸透させることによって、受光面にテクスチャエッチング面１１８を形成する。

テクスチャエッチングマスクを５０％フッ酸により除去した後、半導体基板１１０両面にパッシベーション層１１１を形成する（図３（ｅ））。

その後、裏面側のパッシベーション層１１１に穴開け加工を施してｐ領域コンタクトホール１１６、ｎ領域コンタクトホール１１７を設けた上で、ｐ電極１１４、ｎ電極１１５を形成し、裏面接合型太陽電池を製造する（図３（ｆ））。

また、特許文献２に、パッシベーション膜への穴開け加工に関する技術が開示されている。特許文献２によれば、シリコン基板の裏面の酸化シリコン膜の表面の一部にスクリーン印刷法などを用いて酸化シリコン膜をエッチング可能なエッチングペーストを印刷した後にシリコン基板について加熱処理を行ない、酸化シリコン膜のうちエッチングペーストが印刷された部分を除去することにより行なうことができる。加熱処理後は、シリコン基板を水中に浸し、超音波を印加して超音波洗浄を行なった後、シリコン基板の裏面を流水で流して流水洗浄を行なうことによって、加熱処理後のエッチグペーストを除去する。

特開２００７−８１３００号（平成１９年３月２９日公開）特開２００７−８８２５４号（平成１９年４月５日公開）

発明者らは、インクジェット法を用いて、特許文献１記載の技術と同様に拡散制御マスク１３３の形成を試みたが、拡散制御マスク１３３に焼成後にクラックが発生することや膜厚不足によるマスク不足が発生し、不良品を生産する原因となる場合があった。

発明者らによる実施によれば、拡散制御マスク１３３がマスク不足とならないためには、焼成後の厚さが０．４μｍ以上となることが必要である。また、拡散制御マスク１３３が厚すぎると焼成時にクラックが発生する原因となるので、クラックが発生しないためには、焼成後の厚さが１．５μｍ以下である必要がある。

従って、厚さが０．４〜１．５μｍとなるように拡散制御マスク１３３を形成する必要があるが、半導体基板の凹凸高はＰ−Ｖ（ＰｅａｋｔｏＶａｌｌｅｙ）値で４〜５μｍ、平均粗さＲａは０．７〜１μｍであるので、マスク材料を含む溶液を塗布した際に基板の凸部から凹部にマスク材料が流れる。凸部においては０．４μｍ以下の厚さ、または／かつ凹部においては１．５μｍ以上の厚さとなることがあり、マスク不足または／かつクラックが発生しやすい状況となっていた。また、特許文献１記載の技術ではマスク材料を含む溶液を１mm以上の広い幅で塗布し、拡散制御マスク１３３を形成するため、よりクラックの発生しやすい状況となっていた。パターン不足とクラックとのいずれもが発生しないようマスク材料を含む溶液の塗布厚さを調整し、かつ広い面積で拡散制御マスク１３３を形成することは困難であった。

また、特許文献２に記載の穴開け加工は、拡散層表面に形成するパッシベーション層のパターニングに関して工程数がかかることが課題となっていた。また、エッチングに係る洗浄工程で超音波を用いるため、それにより基板が割れ、歩留まりが低下するという問題があった。

以上の問題に鑑み、本発明は、半導体基板上にパターニングされたＳｉＯ₂膜および／もしくはＳｉN膜を生成する製膜方法において、緻密なＳｉＯ₂膜および／もしくはＳｉN膜を生成する製膜方法を提供することを目的とする。

また、良品の半導体装置を製造する半導体装置の製造方法を提供することを目的とする。

上記課題を解決するために、本発明に係る製膜方法は、半導体基板上にパターニングされたＳｉＯ₂膜および／もしくはＳｉN膜を生成する製膜方法であって、ＳｉＯ₂および／もしくはＳｉＯ₂前駆体を含む溶液を前記半導体基板上にパターニングして塗布して第１パターンを生成するステップと、ＣＶＤ法によってＳｉＯ₂膜および／もしくはＳｉN膜を生成するステップと、フッ酸水溶液に浸漬させて前記第１パターンを除去することにより、前記ＣＶＤ法によるＳｉＯ₂膜および／もしくはＳｉN膜からなる第２パターンを生成するステップを備えることを特徴とする。

また、前記第２パターンを生成するステップにおいて、半導体基板を濃度１０〜２０％のフッ酸水溶液に０．５〜３分間浸漬させることを特徴とする。

また、本発明に係る半導体装置の製造方法は、ドーピング領域が形成された半導体基板を備える半導体装置の製造方法であって、本発明の製膜方法によって前記半導体基板上にＳｉＯ₂膜および／もしくはＳｉN膜からなる拡散制御マスクを生成するステップと、前記拡散制御マスクを用いて前記半導体基板にドーパントを拡散して、前記ドーピンング領域を形成するステップと、を備えることを特徴とする。

また、本発明に係る半導体装置の製造方法は、半導体基板と、コンタクトホールが形成されたＳｉＯ₂膜および／もしくはＳｉN膜からなる絶縁層と、前記コンタクトホールに形成された電極と、を備える半導体装置の製造方法であって、請求項１記載の製膜方法によって前記半導体基板上に前記コンタクトホールが形成された前記絶縁層を生成するステップと、前記コンタクトホールに電極を形成するステップと、を備えることを特徴とする。

本発明は、緻密なＳｉＯ₂膜および／もしくはＳｉN膜をパターニングして製膜することを可能とし、良品の半導体装置を製造することができる。

本発明の実施形態に係る裏面接合型太陽電池およびその製造工程を示す断面図である。本発明の実施形態に係る裏面接合型太陽電池およびその製造工程を示す断面図である。従来技術に係る裏面接合型太陽電池の断面図である。

以下、本発明の実施形態である半導体装置の製造方法について、以下に詳細に説明する。

図１（ａ）〜（ｋ）は、半導体装置である裏面接合型太陽電池の製造工程を示す断面図である。また図１（ｌ）は本実施例に係る裏面接合型太陽電池の断面図である。図１に則り本実施例に係る処理フローを説明する。まず、半導体基板１０のスライスダメージ面を、フッ酸と硝酸の混酸もしくは水酸化カリウム溶液などのアルカリ溶液でエッチング除去する。この時点での半導体基板１０の凹凸高はＰ−Ｖ値で４〜５μｍ、平均粗さＲａは０．７〜１μｍである。そして、半導体基板１０の背面に、ＳｉＯ₂および／もしくはＳｉＯ₂前駆体を含むマスク材料を含む溶液３０をインクジェット印刷またはスクリーン印刷などの方法でパターニングして塗布し、オーブンを用いて大気下にて５０℃〜３００℃で１分〜３０分間乾燥させる（図１（ａ））。塗布をインクジェット装置等によってすれば、様々なパターンへの対応が容易である。本明細書では、本工程において、半導体基板１０に塗布されたパターンを第１パターンと呼ぶ。

ここで、インクジェット法でマスク材料を含む溶液を塗布する場合、ＳｉＯ₂を形成するための前駆体としては、例えば、テトラメトキシシラン、テトラエトキシシラン、テトラプロポキシシラン等を単独で若しくはこれらを混合して用いることができる。また、数十μm以下のオーダーのＳｉＯ₂微粒子を前記前駆体に添加してもよい。また、有機溶媒としては、例えば、プロピレングリコールモノメチルエーテル等の各種エーテル系材料とエチレングリコール等の各種グリコール系材料を混合し、粘度や表面張力をインクジェットで吐出しやすい条件に調整して用いる。本実験では、粘度が１５ｃP、表面張力が２６mN／mである溶液を作製して塗布を行った。上記インクを用いた場合、第１パターンの厚さは０．５μｍ以上３．０μｍ以下とする。

次に熱ＣＶＤ法またはプラズマＣＶＤ法によって、厚さ０．２５μｍ以上０．５０μｍ以下のＳｉＯ_２からなるＣＶＤ膜３３を生成する（図１（ｂ））。また、ＳｉＯ_２膜に代えてＳｉＮ膜を形成しても良い。ここで、基板加熱温度は４５０℃とし、０．５μｍ／ｍｉｎの速度で成膜を行った。ＣＶＤ法は、半導体基板１０の表面近傍の気相中で生成したＳｉＯ_２が基板表面に結合することにより成膜が行われるので、ＳｉＯ_２膜３３の厚さは、半導体基板１０の凹凸の影響を受けずほぼ均一である。また、インクジェットやスクリーン印刷のように液体から形成するＳｉＯ₂よりも緻密な膜質であり、厚さ０．２０μｍ以上であれば、拡散制御マスクとしてドーピングに用いることができる。ＣＶＤを行う際、基板およびマスク材料を含む溶液３０は４５０℃に加熱されるので、溶液内でガラス化が進行するが、温度が低いため内部に溶媒分子を含んだ疎な膜質のＳｉＯ₂しか形成されない状態となっている。

次にフッ酸処理を行なう（図１（ｃ））。半導体基板１０を濃度１０〜２０％のフッ酸水溶液に０．５〜３分間浸漬させると、半導体基板１０上の第１パターンが除去され、第１パターンが塗布されていた場所の半導体基板１０が露出する。この時、第１パターン上に形成されたＣＶＤ膜は第１パターンとともに除去されるが、半導体基板１０の上に直接生成されたＣＤＶ膜は完全には除去されずに基板上に残り、ＣＶＤ膜からなる第２パターンとなる。第２パターンは、第１パターンの地と図とが反転したパターンである。この現象は、ＣＶＤ膜より第１パターンの方が、緻密性が低くフッ酸に対しぜい弱であることが原因と考えられる。

なお、フッ酸水溶液の濃度が１０％以下、または浸漬時間が０．５分以下である場合、第１パターンが十分に除去できないため、第２パターンを正確に生成することができない。また、フッ酸水溶液の濃度が２０％以上、または浸漬時間が３分以上である場合、ＣＶＤ膜３３の第２パターンである部分まで除去されてしまうので、第２パターンを正確に生成することができない。すなわち、正確な第２パターンを生成するためには、濃度１０〜２０％のフッ酸水溶液に０．５〜３分間浸漬させることが望ましい。

次に第２パターンを拡散制御マスクとして、ｎ型ドーピング領域１２を形成する（図１（ｄ））。具体的には、７００〜１０００℃、３０〜６０分間、ＰＯＣｌ_３ガス雰囲気中で熱処理することでｎ型のドーパントであるリンを拡散させ、第２パターン３３の開口部に相当する部分に、ｎ型ドーピング領域１２を形成する。なお、拡散方法としてはＰＯＣｌ_３ガスを用いた気相拡散の他に、リンを含む溶液をスピンコートして高温で熱処理する塗布拡散などがあげられる。

その後濃度５０％のフッ酸に１分間程度浸漬することで半導体基板１０両面の拡散制御マスク３３を除去する（図１（ｅ））。

図１（ｆ）〜（ｊ）は、ｐ型ドーピング領域１３を形成するための工程であり、図１（ｆ）における第１パターンの形状および図１（ｉ）において形成するドーピング層がｐ型であることを除いて、図１（ａ）〜（ｅ）と同じである。すなわち、溶液３０により第１パターンを印刷し（図１（ｆ））、ＣＶＤ層を形成し（図１（ｇ））、フッ酸処理を行ない（図１（ｈ））、８００〜１０５０℃で、３０〜１００分間、ＢＢｒ_３ガス雰囲気中で熱処理することでｐ型のドーパントであるボロンを拡散させ、ｐ型ドーピング領域１３を形成する（図１（ｉ））。拡散方法としてはＢＢｒ_３ガスを用いた気相拡散の他に、ボロンを含む溶液をスピンコートして高温で熱処理する塗布拡散などがあげられる。その後濃度５０％のフッ酸に１分間程度浸漬することで半導体基板１０両面の拡散制御マスク３３を除去する（図１（ｊ））。

次に、半導体基板１０の裏面側に酸化膜もしくは窒化膜によりテクスチャエッチングマスクを形成する。界面活性剤としてイソプロピルアルコールを１〜１０質量％添加し、７５〜８５℃程度に保った１〜１０質量％の水酸化カリウムまたは水酸化ナトリウムの水溶液に、半導体基板１０を、１０〜６０分間浸透させることによって、受光面にテクスチャエッチング面１８を形成する。テクスチャエッチングを形成する方法には、ヒドラジン水溶液等を用いる方法もあるが、受光面に入射光反射を抑制するテクスチャ構造形成できるものであれば、どのような方法でも用いることができる。

さらに、テクスチャエッチングマスクを１０％フッ酸により除去した後、半導体基板１０両面にパッシベーション層１１を形成する（図１（ｋ））。パッシベーション層１１は基板表面での電子と正孔との再結合を抑制するための層であり、酸化膜もしくは窒化膜からなる。また、受光面側のパッシベーション層１１は反射防止膜も兼ねる。さらに電極間のショートを防止するための絶縁層としても機能する。

その後、ＳｉＯ₂層またはＳｉN層をエッチングするペーストを塗布し、焼成、洗浄作業を行うことにより、ｎ型ドーピング領域１２及びｐ型ドーピング領域１３を露出させ、ｎ領域コンタクトホール１６及びｐ領域コンタクトホール１７を形成とする。次に前記コンタクトホールにｎ電極１４、ｐ電極１５を形成し、裏面接合型太陽電池を製造する（図１（ｌ））。

また、溶液３０を塗布する（図１（ａ））前に、テクスチャエッチング面１８を形成しておくことも可能である。この場合は、半導体基板１０のスライスダメージ面のエッチング除去後、半導体基板１０の裏面側に酸化膜もしくは窒化膜によりテクスチャエッチングマスクを形成し、上記と同様の方法で受光面にテクスチャエッチング面１８を形成する。それ以後は、溶液３０を用いて上記と同様の方法で裏面接合型太陽電池を製造する。

また、本実施例では、ｎ型ドーパント拡散から行なったが、先にｐ型ドーパント拡散から行なってもかまわない。

また、本実施例では、第２パターンによってマスクされた半導体基板１０の全面をガス雰囲気中で熱処理したが（図１（ｄ）、図１（ｉ））、第２パターンの開口部を含む一部のみを、ドーパントを含むインクを塗布し、熱処理することでドーパントを拡散させても良い。

本実施例によれば、ＣＶＤ法によるＳｉＯ₂膜および／もしくはＳｉN膜を基板表面の凹凸に係わらず均一な厚さで、かつ緻密な膜を生成することができるので、良好な拡散制御性能が得ることができ、マスク不足となることが無い。また、第１パターンを焼成しないので、クラックを生じることはない。クラックもマクス不足も生じないので、第２パターン通りのドーパント層を形成することができ、良品の太陽電池を製造することができる。

本実施例では、パッシベーション層におけるコンタクトホールの生成に関し、本発明の製造方法を用いる。本実施例では、図１（ｋ）に該当する工程が、実施例１と異なる。他は同じであるので説明を略す。

図２（ｋ’−１）〜（ｋ’−４）は、半導体装置である裏面接合型太陽電池の製造工程を示す断面図であり、図１（ｋ）に係る工程に対応する。また図２（ｌ）は、本実施例に係る裏面接合型太陽電池の断面図である。

図２（ｋ’−１）では、テクスチャエッチングマスクを１０％フッ酸により除去した後、半導体基板１０の受光面側にパッシベーション層１１を形成する。

次に、ｎ型ドーピング領域１２の少なくとも一部および／またはｐ型ドーピング領域１３の少なくとも一部に、マスク材料を含む溶液３０を、インクジェット法などを用いて第１パターンとして塗布する（図２（ｋ’-２））。

その後、大気下にて５０℃〜３００℃で１分〜３０分間乾燥させた後、プラズマＣＶＤ法または熱ＣＶＤ法により数十ｎｍ厚のＳｉＯ₂および／もしくはＳｉNからなるパッシベーション層１９を形成する（図２（ｋ’-３））。パッシベーション層１９はＳｉＯ_２よりＳｉＮの方が好ましい。ＳｉＮは層中にＨ原子を多く含むため、Ｓｉ基板最表面のＳｉ原子の未結合の部分をＨ原子やＯ原子で終端させる機能に優れるため、光により発生した電子が未結合の部分に捕捉され、電流として取り出せなくことを防止することができる。また、ＳｉＮ膜を形成するため、プラズマＣＶＤ法を用いることが望ましい。

次にフッ酸処理を行う。半導体基板１０を濃度１０〜２０％のフッ酸水溶液に０．５〜３分間浸漬させると、ｎ型ドーピング領域１２およびｐ型ドーピング領域１３上の第１パターンが除去され、ｎ領域コンタクトホール１６とｐ領域コンタクトホール１７とが形成され、第１パターンが塗布されていた場所のｎ型ドーピング領域１２およびｐ型ドーピング領域１３が露出する（図２（ｋ’-４））。この時、第１パターン上に形成されたパッシベーション層１９は第１パターンとともに除去されるが、ｎ型ドーピング領域１２およびｐ型ドーピング領域１３の上に直接生成されたパッシベーション層１９は完全には除去されずに基板上に残り、プラズマＣＶＤ膜からなる第２パターンとなる。この現象は、パッシベーション層１９より第１パターンの方が、緻密性が低くフッ酸に対しぜい弱であることが原因と考えられる。

これにより、ｎ領域コンタクトホール１６の底に、前記第２パターンによってマスクされていない前記半導体基板１０の表面であるｎ型ドーピング領域１２が露出し、ｐ領域コンタクトホール１７の底に、前記第２パターンによってマスクされていない前記半導体基板１０の表面であるｐ型ドーピング領域１３が露出する。

最後に、コンタクトホールにｎ電極１４、ｐ電極１５を形成し、裏面接合型太陽電池を製造する（図３（ｌ））。

本実施例によれば、パッシベーション性能を満たす緻密な膜である第２パターンを生成することができる。パッシベーション層へのコンタクトホールの形成工程において、パッシベーション層をエッチングするためのペーストを塗布・焼成・洗浄する必要がないため、工程数が少なく、低コストでコンタクトホールを形成することができる。また、洗浄工程で超音波を用いないため、基板が割れることがない。従って、低い短期または／かつ低コストで良品の太陽電池を製造することできる。

また、溶液を、インクジェット法などを用いて塗布することにより、５０〜２００μm幅のコンタクトホール等の開口部を精度良く形成することができる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

例えば、本実施例では、ｎ型のシリコン基板を利用しているが、ｐ型のシリコン基板を利用してもよい。この場合、ｐ^＋・ｎ^＋・ｎ^＋＋の拡散層がそれぞれ形成されることになる。また、太陽電池以外の電子デバイスであって、ノンドープのシリコン基板を利用する電子デバイスも考えられる。この場合、ノンドープのシリコン基板に本発明を適用してもよく、ｐ^＋・ｐ^＋＋・ｎ^＋・ｎ^＋＋の拡散層がそれぞれ形成されることになる。

以上のように、本発明は、緻密なＳｉＯ₂膜および／もしくはＳｉN膜を精度良く、かつ従来より工程数を少なく、パターニングして形成することを可能とし、良品の太陽電池などの半導体装置の生産に利用可能である。

１０半導体基板
１１パッシベーション層
１２ｎ型ドーピング領域
１３ｐ型ドーピング領域
１４ｎ電極
１５ｐ電極
１６ｎ領域コンタクトホール
１７ｐ領域コンタクトホール
１８テクスチャエッチング面
１９パッシベーション層
３０溶液
３３ＣＶＤ膜

Claims

半導体基板上にパターニングされたＳｉＯ₂膜および／もしくはＳｉN膜を生成する製膜方法であって、
ＳｉＯ₂および／もしくはＳｉＯ₂前駆体を含む溶液を前記半導体基板上にパターニングして塗布して第１パターンを生成するステップと、
ＣＶＤ法によってＳｉＯ₂膜および／もしくはＳｉN膜を生成するステップと、
フッ酸水溶液に浸漬させて前記第１パターンを除去することにより、前記ＳｉＯ₂膜および／もしくはＳｉN膜からなる第２パターンを生成するステップを備えることを特徴とする製膜方法。
前記第２パターンを生成するステップにおいて、前記半導体基板を濃度１０〜２０％のフッ酸水溶液に０．５〜３分間浸漬させることを特徴とする請求項１記載の製膜方法。
ドーピング領域が形成された半導体基板を備える半導体装置の製造方法であって、
請求項１記載の製膜方法によって前記半導体基板上にＳｉＯ₂膜および／もしくはＳｉN膜からなる拡散制御マスクを生成するステップと、
前記拡散制御マスクを用いて前記半導体基板にドーパントを拡散して、前記ドーピンング領域を形成するステップと、
を備えることを特徴とする半導体装置の製造方法。
半導体基板と、
コンタクトホールが形成されたＳｉＯ₂膜および／もしくはＳｉN膜からなる絶縁層と、
前記コンタクトホールに形成された電極と、
を備える半導体装置の製造方法であって、
請求項１記載の製膜方法によって前記半導体基板上に前記コンタクトホールが形成された前記絶縁層を生成するステップと、
前記コンタクトホールに電極を形成するステップと、
を備えることを特徴とする半導体装置の製造方法。
請求項１〜４に記載の方法で製造された半導体装置、前記半導体装置を備えた電子デバイス、及び電子デバイスを備えた電子機器。