JP2012090353A - ネットワーク中継装置 - Google Patents
ネットワーク中継装置 Download PDFInfo
- Publication number
- JP2012090353A JP2012090353A JP2012025800A JP2012025800A JP2012090353A JP 2012090353 A JP2012090353 A JP 2012090353A JP 2012025800 A JP2012025800 A JP 2012025800A JP 2012025800 A JP2012025800 A JP 2012025800A JP 2012090353 A JP2012090353 A JP 2012090353A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- relay device
- network relay
- network
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 173
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 19
- 230000015654 memory Effects 0.000 claims description 88
- 239000004065 semiconductor Substances 0.000 claims description 50
- 238000012545 processing Methods 0.000 claims description 41
- 239000004744 fabric Substances 0.000 claims description 19
- 230000007704 transition Effects 0.000 claims description 15
- 238000013507 mapping Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
【解決手段】ネットワーク中継装置は、受信したフレームデータを転送する転送処理を実行する複数のネットワークプロセッサを含む転送プレーンと、ネットワーク中継装置の全体を制御し、ネットワークプロセッサと通信可能に接続された制御プレーンと、転送プレーンと制御プレーンの各構成要素に対して電源を供給するための電源部と、を備える。電源部は、制御プレーンに対する電源の供給を維持しつつ、転送プレーンの複数のネットワークプロセッサのうちのいずれかに対する電源の供給を停止して非動作プロセッサとする制御が可能である。
【選択図】図2
Description
[形態1]
ネットワーク中継装置であって、
パケットの送受信を行う複数のネットワークインターフェース部と、
前記ネットワークインターフェース部が受信したパケットの中継を行う1以上のファブリック部と、
前記ネットワーク中継装置全体を制御する1以上の中央制御部と、を備え、
さらに、前記ネットワークインターフェース部は、
受信したパケットを転送する転送処理を実行するためのパケット処理に特化したLSIと、
前記中央制御部の制御に従って、または、自律的に前記LSIに対する制御を行うLSI制御部と、
前記LSIと前記LSI制御部に対して電源を供給するための電源部と、を備え、
複数の前記ネットワークインターフェース部のうちの少なくとも1つのネットワークインターフェース部の前記電源部は、前記LSI制御部に対する電源の供給を維持しつつ、前記LSIに対する電源の供給を停止して非動作LSIとする制御が可能である、ネットワーク中継装置。
[形態2]
形態1に記載のネットワーク中継装置であって、
前記電源部は、前記非動作LSIに対して、前記中央制御部の命令に基づいて、電源の供給を再開し、
前記中央制御部は、電源の供給が再開された前記LSIに対して、前記LSIを運用可能にするための情報であって、最新の経路情報を含む運用状態情報を設定する、ネットワーク中継装置。
[形態3]
形態2に記載のネットワーク中継装置であって、
前記ネットワークインターフェース部は、
前記LSI制御部に接続され、非動作の前記LSIが運用状態に遷移するときに前記LSIに設定すべき前記運用状態情報を保存する制御データメモリをさらに備え、
前記LSI制御部は、前記制御データメモリに保存された前記運用状態情報を、電源の供給が再開された前記LSIに転送して設定する、ネットワーク中継装置。
[形態4]
形態3に記載のネットワーク中継装置であって、
前記LSIに対する前記運用状態情報の転送は、前記LSI制御部によるハードウェア処理によって実行される、ネットワーク中継装置。
[形態5]
形態3または形態4に記載のネットワーク中継装置であって、
前記制御データメモリに保存された運用状態情報は、前記LSIの初期設定のプロセスを指示するコマンド情報を含み、
前記LSI制御部は、前記コマンド情報に従って、前記LSIの初期設定を行う、ネットワーク中継装置。
[形態6]
形態3ないし形態5のいずれかに記載のネットワーク中継装置であって、
前記LSI制御部は、動作中の前記LSIにおける前記運用状態情報の更新を、前記制御データメモリに保存された前記運用状態情報に反映させることにより、前記非動作LSIが運用状態にされたときに設定されるべき前記運用状態情報の内容と、動作中の前記LSIに設定されている運用状態情報とを同期させる、ネットワーク中継装置。
[形態7]
形態6に記載のネットワーク中継装置であって、
前記LSIごとに、前記LSI制御部と、前記制御データメモリが設けられており、
前記非動作LSI用の前記LSI制御部は、前記LSIのうち、電源が供給されている動作LSIにおける前記運用状態情報の更新を、前記非動作LSI用の前記制御データメモリに保存された前記運用状態情報に反映させる、ネットワーク中継装置。
[形態8]
形態4ないし形態7のいずれかに記載のネットワーク中継装置であって、
前記LSIにおいて前記運用状態情報が設定されるアドレス範囲と、前記制御データメモリにおいて前記運用状態情報が保存されるアドレス範囲とは、一対一にマッピングされている、ネットワーク中継装置。
[形態9]
形態8に記載のネットワーク中継装置であって、
前記一対一のマッピングは、前記LSIにおいて前記運用状態情報が設定されるアドレスの上位ビットのみを変換することによって行われる、ネットワーク中継装置。
[形態10]
形態3ないし形態9のいずれかに記載のネットワーク中継装置であって、
前記LSIは、前記転送処理を主とする通常動作モードと、前記運用状態情報の設定に関する設定処理に費やすリソースの前記転送処理に費やすリソースに対する比率を前記通常動作モードより大きくした高速設定動作モードとを有する、ネットワーク中継装置。
[形態11]
形態1ないし形態10のいずれかに記載のネットワーク中継装置であって、
前記中央制御部は、前記非動作LSIと、電源が供給されている動作LSIとの数を変更することにより、ネットワーク中継装置全体の前記転送処理の能力を変更する、ネットワーク中継装置。
[形態12]
形態11に記載のネットワーク中継装置であって、
さらに、前記非動作LSIと前記動作LSIの数を変更するコマンドを発行する第1のコマンド発行部を備える、ネットワーク中継装置。
[形態13]
形態11に記載のネットワーク中継装置であって、
さらに、前記非動作LSIと前記動作LSIの数を変更するコマンドを外部機器から受け付ける第1のコマンド受付部を備える、ネットワーク中継装置。
[形態14]
形態1ないし形態13のいずれかに記載のネットワーク中継装置であって、
前記ネットワークインターフェース部は、さらに、前記LSIに接続された1以上の半導体メモリを備え、
前記電源部は、さらに、前記LSI制御部に対する電源の供給を維持しつつ、前記1以上の半導体メモリの少なくとも一部に対する電源の供給を停止する制御が可能である、ネットワーク中継装置。
受信したフレームデータを転送する転送処理を実行する複数のネットワークプロセッサを含む転送プレーンと、
前記ネットワーク中継装置の全体を制御し、前記ネットワークプロセッサと通信可能に接続された制御プレーンと、
前記転送プレーンと前記制御プレーンの各構成要素に対して電源を供給するための電源部と、
を備え、
前記電源部は、前記制御プレーンに対する電源の供給を維持しつつ、前記転送プレーンの複数のネットワークプロセッサのうちのいずれかに対する電源の供給を停止して非動作プロセッサとする制御が可能である、ネットワーク中継装置。
こうすれば、制御プレーンに影響を与えることなく、転送プレーンにおいて、転送処理を行わないネットワークプロセッサに電源を供給しないので、ネットワーク中継装置の消費電力を低減できる。
前記電源部は、前記非動作プロセッサに対して、前記制御プレーンの命令に基づいて、電源の供給を再開し、
前記制御プレーンは、電源の供給が再開された前記ネットワークプロセッサに対して、前記ネットワークプロセッサを運用可能にするための情報であって、最新の経路情報を含む運用状態情報を設定する、ネットワーク中継装置。
こうすれば、運用系のネットワークプロセッサに障害が発生した場合や、転送処理能力を増強する場合などに、電源を供給されていないネットワークプロセッサを運用可能状態に遷移できる。
前記制御プレーンは、
中央制御部と、前記中央制御部の制御に従って、または、自律的に前記ネットワークプロセッサに対する制御を行うプロセッサ制御部と、
前記プロセッサ制御部に接続され、非動作の前記ネットワークプロセッサが運用状態に遷移するときに前記ネットワークプロセッサに設定すべき前記運用状態情報を保存する制御データメモリと、
を有し、
前記プロセッサ制御部は、前記制御データメモリに保存された前記運用状態情報を、電源の供給が再開された前記ネットワークプロセッサに転送して設定する、ネットワーク中継装置。
こうすれば、電源供給を停止したネットワークプロセッサを正しい運用状態に遷移させるための遷移時間を短縮できる。
前記ネットワークプロセッサに対する前記運用状態情報の転送は、プロセッサ制御部によるハードウェア処理によって実行される、ネットワーク中継装置。
こうすれば、ソフトウェア制御による場合と比較して、電源供給を停止したネットワークプロセッサを正しい運用状態に遷移させるための遷移時間をさらに短縮できる。
前記制御データメモリに保存された運用状態情報は、前記ネットワークプロセッサの初期設定のプロセスを指示するコマンド情報を含み、
前記プロセッサ制御部は、前記コマンド情報に従って、前記ネットワークプロセッサの初期設定を行う、ネットワーク中継装置。
こうすれば、ネットワークプロセッサに初期設定を行うための時間を短縮できる。
前記プロセッサ制御部は、動作中の前記ネットワークプロセッサにおける前記運用状態情報の更新を、前記制御データメモリに保存された前記運用状態情報に反映させることにより、前記非動作プロセッサが運用状態にされたときに設定されるべき前記運用状態情報の内容と、動作中の前記ネットワークプロセッサに設定されている運用状態情報とを同期させる、ネットワーク中継装置。
こうすれば、電源の供給を停止されているネットワークプロセッサおよび半導体メモリの動作を再開するとき、先に運用中のネットワークプロセッサおよび半導体メモリと同等の運用状態に速やかに遷移できる。
前記ネットワークプロセッサごとに、前記プロセッサ制御部と、前記制御データメモリが設けられており、
前記非動作プロセッサ用の前記プロセッサ制御部は、前記ネットワークプロセッサのうち、電源が供給されている動作プロセッサにおける前記運用状態情報の更新を、前記非動作プロセッサ用の前記制御データメモリに保存された前記運用状態情報に反映させる、ネットワーク中継装置。
こうすれば、ネットワークプロセッサごとにプロセッサ制御と、制御データメモリが設けられているので、非動作プロセッサを速やかに遷移することができる。
前記ネットワークプロセッサにおいて前記運用状態情報が設定されるアドレス範囲と、前記制御データメモリにおいて前記運用状態情報が保存されるアドレス範囲とは、一対一にマッピングされている、ネットワーク中継装置。
こうすれば、一定の容量の制御データメモリにより、最新の制御データを常に保持することができる。
前記一対一のマッピングは、前記ネットワークプロセッサにおいて前記運用状態情報が設定されるアドレスの上位ビットのみを変換することによって行われる。
こうすれば、ネットワークプロセッサにおいて運用状態情報が設定されるアドレス範囲と、制御データメモリにおいて運用状態情報が保存されるアドレス範囲とを、一対一にマッピングできる。
前記ネットワークプロセッサは、前記転送処理を主とする通常動作モードと、前記運用状態情報の設定に関する設定処理に費やすリソースの前記転送処理に費やすリソースに対する比率を前記通常動作モードより大きくした高速設定動作モードとを有する、ネットワーク中継装置。
こうすれば、電源供給を停止したネットワークプロセッサを正しい運用状態に遷移させるための遷移時間を、さらに、短縮できる。
前記制御プレーンは、前記非動作プロセッサと、前記複数のネットワークプロセッサのうち、電源が供給されている動作プロセッサとの数を変更することにより、ネットワーク中継装置全体の前記転送処理の能力を変更する、ネットワーク中継装置。
こうすれば、ネットワーク中継装置の転送能力の適正化を非動作プロセッサと動作プロセッサの数を変更することにより柔軟に行うことができる。この結果、全体として消費電力を抑制することができる。
さらに、前記非動作プロセッサと前記動作プロセッサの数を変更するコマンドを発行する第1のコマンド発行部を備える、ネットワーク中継装置。
こうすれば、ネットワーク中継装置は、自律的に転送能力の適正化を行うことができる。
さらに、前記非動作プロセッサと前記動作プロセッサの数を変更するコマンドを外部機器から受け付ける第1のコマンド受付部を備える、ネットワーク中継装置。
こうすれば、ネットワーク中継装置は、外部機器からの指示に応じて、転送能力の適正化を行うことができる。
前記転送プレーンは、さらに、前記ネットワークプロセッサに接続された1以上の半導体メモリを備え、
前記電源部は、さらに、前記制御プレーンに対する電源の供給を維持しつつ、前記1以上の半導体メモリの少なくとも一部に対する電源の供給を停止する制御が可能である、ネットワーク中継装置。
こうすれば、制御プレーンに影響を与えることなく、転送プレーンにおいて、転送処理に用いられない半導体メモリに電源を供給しないので、ネットワーク中継装置の消費電力を低減できる。
待機系となっている前記ネットワーク中継装置内の前記ネットワークプロセッサおよび前記半導体メモリの少なくとも一部に対する電源の供給を停止するネットワーク中継システム。
こうすれば、待機系のネットワーク中継装置の消費電力を抑制することができる。
前記ネットワーク中継装置の動作数で転送性能を変更可能であり、
システム内もしくはシステム外からの制御により動作数を変化することができる、ネットワーク中継システム。
こうすれば、ネットワーク中継システムは、自立的に、もしくは、外部機器からの指示に応じて、転送能力の適正化を行うことができる。この結果、システム全体として消費電力を抑制することができる。
図2は、第1実施例におけるネットワーク中継装置の構成を示すブロック図である。図2に示すネットワーク中継装置300は、2つの制御転送部310、320と、4つのNIF部330を含んでいる。制御転送部310は、上述したファブリック部102に相当する構成と、制御部に相当する構成を、1つのボード上に一体化している。
図3は、第2実施例におけるネットワーク中継装置の構成を示すブロック図である。第2実施例におけるネットワーク中継装置400が、第1実施例におけるネットワーク中継装置300と異なる点は、制御転送部410、420において、プロセッサ制御部412、422の制御下にある制御データメモリ416、426が追加されている点である。その他の構成については、図2と同一であるので、図3において、図2と同一の構成要素についえは、下2桁について図2と同一の符号を付し、その説明を省略する。
半導体メモリ424の少なくとも一方は、電源の供給が停止されている。
図6は、第3実施例におけるネットワーク中継装置600の構成を示すブロック図である。第3実施例では、第1および第2実施例における制御転送部の機能のうち、中央制御部と、それ以外とを別体で構成したものである。すなわち、ネットワーク中継装置600は、第2実施例における中央制御部411、421に相当する中央制御部601、602と、制御転送部310、320のそれ以外の機能に相当するとファブリック部610、620、630をそれぞれ別体として備えている。ファブリック部610の内部構成は、図3に示す中央制御部以外の構成と同一であるので、図6において、同一の構成要素については、図3と下一桁の符号を統一し、図3と同名を用い、その説明を省略する。
図7は、第4実施例におけるネットワーク中継システムの構成を示すブロック図である。第4実施例におけるネットワーク中継システム700は、複数のネットワーク中継装置を用いて仮想的に一つの装置として動作させるシステムの一例である。ネットワーク中継システム700では、2台のネットワーク中継装置710、720を用いて冗長構成を実現する。ネットワーク中継装置710および720の具体的な構成は、上述した第1実施例におけるネットワーク中継装置300、第2実施例におけるネットワーク中継装置400、第3実施例におけるネットワーク中継装置600のいずれを用いても良い。
図8は、第5実施例におけるネットワーク中継システムの構成を示すブロック図である。第4実施例におけるネットワーク中継システム800は、複数のネットワーク中継装置を用いて仮想的に一つの装置として動作させるシステムの他の例である。ネットワーク中継システム800は、第1のネットワーク中継装置グループ810と、第2のネットワーク中継装置グループ820を含む。第1のネットワーク中継装置グループ810は、複数のネットワーク中継装置811〜813を含む。第2のネットワーク中継装置グループ820は、複数のネットワーク中継装置821〜823を含む。これらのネットワーク中継装置811〜813、821〜823の具体的な構成は、上述した第1実施例におけるネットワーク中継装置300、第2実施例におけるネットワーク中継装置400、第3実施例におけるネットワーク中継装置600のいずれを用いても良い。
図9は、第6実施例におけるネットワーク中継装置900の構成を示すブロック図である。第6実施例におけるネットワーク中継装置900が、第3実施例におけるネットワーク中継装置600と異なる点は、 第3実施例ではファブリック部に備えられているネットワークプロセッサおよび半導体メモリが、本実施例では、NIF部に備えられている点である。すなわち、第3実施例におけるネットワーク中継装置600は、ファブリック部610〜630において、経路情報やSTPの状態情報を保持すると共に、経路探索やSTPのプロトコル処理を行っていたが、第6実施例におけるネットワーク中継装置600では、NIF部950、960において、経路情報やSTPの状態情報を保持すると共に、経路探索やSTPのプロトコル処理を行っている。
・第1変形例:
上記各実施例では、ネットワークプロセッサに従属する半導体メモリを備えているが、ネットワークプロセッサに内蔵された内蔵メモリで十分な場合などは、半導体メモリを備えなくても良い。
上記実施例では、動作の必要がない転送プレーンのうち、ネットワークプロセッサと半導体メモリに対して電源の供給を停止しているが、転送プレーンを構成する他の構成要素に対する電源の供給を停止しても良い。
上記第2実施例において、制御データの対象アドレスの下位16ビットを制御データメモリ426のアドレス空間の下位16ビットにマッピングすると共に、対象アドレスの上位16ビットを制御データの一部として制御データメモリ426に保存している。しかし、マッピングする下位のビット数と、制御データの一部として保存する上位のビット数は任意に設定することができる。例えば、対象アドレスの下位12ビットを制御データメモリ426のアドレス空間の下位12ビットにマッピングすると共に、対象アドレスの上位20ビットを制御データの一部として制御データメモリ426に保存しても良い。また、このようなマッピングのビット数は、制御データの種類に応じて異なっていても良い。
また、上記第2実施例において、制御データの対象アドレスと、制御データメモリ426のアドレス空間とは、1対1で対応することが好ましいが、1対1で対応させる手法は、第2実施例のように対象アドレスを部分的に制御データメモリ426のアドレス空間にマッピングすることによって行われているが、これに限られない。例えば、プロセッサ制御部422において、制御データの対象アドレスと、制御データメモリ426のアドレス空間との対応関係を示すテーブルを保持しても良い。
上記実施例では、動作の必要がない転送プレーンのネットワークプロセッサと半導体メモリの両方について電源の供給を停止しているが、どちらか一方についてのみ電源の供給を停止しても良い。
上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えてもよい。例えば、上記実施例において、中央制御部は、ASICにより構成しても良いし、汎用プロセッサとプログラムにより構成されても良い。
101、330、650、950…NIF部
102、610、620、630、930、940…ファブリック部
310、320、410、420…制御転送部
311、321、411、421、601、602…中央制御部
312、322、412、422、612、622、632…プロセッサ制御部
313、323、413、423、613、623、633…ネットワークプロセッサ
314、324、414、424、614、624、634…半導体メモリ
315、325、415、425、615、625、635…電源部
416、426、616、626、636…制御データメモリ
700、800…ネットワーク中継システム
Claims (14)
- ネットワーク中継装置であって、
パケットの送受信を行う複数のネットワークインターフェース部と、
前記ネットワークインターフェース部が受信したパケットの中継を行う1以上のファブリック部と、
前記ネットワーク中継装置全体を制御する1以上の中央制御部と、を備え、
さらに、前記ネットワークインターフェース部は、
受信したパケットを転送する転送処理を実行するためのパケット処理に特化したLSIと、
前記中央制御部の制御に従って、または、自律的に前記LSIに対する制御を行うLSI制御部と、
前記LSIと前記LSI制御部に対して電源を供給するための電源部と、を備え、
複数の前記ネットワークインターフェース部のうちの少なくとも1つのネットワークインターフェース部の前記電源部は、前記LSI制御部に対する電源の供給を維持しつつ、前記LSIに対する電源の供給を停止して非動作LSIとする制御が可能である、ネットワーク中継装置。 - 請求項1に記載のネットワーク中継装置であって、
前記電源部は、前記非動作LSIに対して、前記中央制御部の命令に基づいて、電源の供給を再開し、
前記中央制御部は、電源の供給が再開された前記LSIに対して、前記LSIを運用可能にするための情報であって、最新の経路情報を含む運用状態情報を設定する、ネットワーク中継装置。 - 請求項2に記載のネットワーク中継装置であって、
前記ネットワークインターフェース部は、
前記LSI制御部に接続され、非動作の前記LSIが運用状態に遷移するときに前記LSIに設定すべき前記運用状態情報を保存する制御データメモリをさらに備え、
前記LSI制御部は、前記制御データメモリに保存された前記運用状態情報を、電源の供給が再開された前記LSIに転送して設定する、ネットワーク中継装置。 - 請求項3に記載のネットワーク中継装置であって、
前記LSIに対する前記運用状態情報の転送は、前記LSI制御部によるハードウェア処理によって実行される、ネットワーク中継装置。 - 請求項3または請求項4に記載のネットワーク中継装置であって、
前記制御データメモリに保存された運用状態情報は、前記LSIの初期設定のプロセスを指示するコマンド情報を含み、
前記LSI制御部は、前記コマンド情報に従って、前記LSIの初期設定を行う、ネットワーク中継装置。 - 請求項3ないし請求項5のいずれかに記載のネットワーク中継装置であって、
前記LSI制御部は、動作中の前記LSIにおける前記運用状態情報の更新を、前記制御データメモリに保存された前記運用状態情報に反映させることにより、前記非動作LSIが運用状態にされたときに設定されるべき前記運用状態情報の内容と、動作中の前記LSIに設定されている運用状態情報とを同期させる、ネットワーク中継装置。 - 請求項6に記載のネットワーク中継装置であって、
前記LSIごとに、前記LSI制御部と、前記制御データメモリが設けられており、
前記非動作LSI用の前記LSI制御部は、前記LSIのうち、電源が供給されている動作LSIにおける前記運用状態情報の更新を、前記非動作LSI用の前記制御データメモリに保存された前記運用状態情報に反映させる、ネットワーク中継装置。 - 請求項4ないし請求項7のいずれかに記載のネットワーク中継装置であって、
前記LSIにおいて前記運用状態情報が設定されるアドレス範囲と、前記制御データメモリにおいて前記運用状態情報が保存されるアドレス範囲とは、一対一にマッピングされている、ネットワーク中継装置。 - 請求項8に記載のネットワーク中継装置であって、
前記一対一のマッピングは、前記LSIにおいて前記運用状態情報が設定されるアドレスの上位ビットのみを変換することによって行われる、ネットワーク中継装置。 - 請求項3ないし請求項9のいずれかに記載のネットワーク中継装置であって、
前記LSIは、前記転送処理を主とする通常動作モードと、前記運用状態情報の設定に関する設定処理に費やすリソースの前記転送処理に費やすリソースに対する比率を前記通常動作モードより大きくした高速設定動作モードとを有する、ネットワーク中継装置。 - 請求項1ないし請求項10のいずれかに記載のネットワーク中継装置であって、
前記中央制御部は、前記非動作LSIと、電源が供給されている動作LSIとの数を変更することにより、ネットワーク中継装置全体の前記転送処理の能力を変更する、ネットワーク中継装置。 - 請求項11に記載のネットワーク中継装置であって、
さらに、前記非動作LSIと前記動作LSIの数を変更するコマンドを発行する第1のコマンド発行部を備える、ネットワーク中継装置。 - 請求項11に記載のネットワーク中継装置であって、
さらに、前記非動作LSIと前記動作LSIの数を変更するコマンドを外部機器から受け付ける第1のコマンド受付部を備える、ネットワーク中継装置。 - 請求項1ないし請求項13のいずれかに記載のネットワーク中継装置であって、
前記ネットワークインターフェース部は、さらに、前記LSIに接続された1以上の半導体メモリを備え、
前記電源部は、さらに、前記LSI制御部に対する電源の供給を維持しつつ、前記1以上の半導体メモリの少なくとも一部に対する電源の供給を停止する制御が可能である、ネットワーク中継装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025800A JP5241931B2 (ja) | 2012-02-09 | 2012-02-09 | ネットワーク中継装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025800A JP5241931B2 (ja) | 2012-02-09 | 2012-02-09 | ネットワーク中継装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137719A Division JP4927784B2 (ja) | 2008-05-27 | 2008-05-27 | ネットワーク中継装置およびネットワーク中継システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012090353A true JP2012090353A (ja) | 2012-05-10 |
JP5241931B2 JP5241931B2 (ja) | 2013-07-17 |
Family
ID=46261379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012025800A Active JP5241931B2 (ja) | 2012-02-09 | 2012-02-09 | ネットワーク中継装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5241931B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228491A (ja) * | 2006-02-27 | 2007-09-06 | Alaxala Networks Corp | ネットワーク中継装置 |
JP2007328671A (ja) * | 2006-06-09 | 2007-12-20 | Alaxala Networks Corp | 情報処理装置 |
JP2008113193A (ja) * | 2006-10-30 | 2008-05-15 | Mitsubishi Electric Corp | 加入者側装置及びその消費電力制御システム |
JP2009147615A (ja) * | 2007-12-13 | 2009-07-02 | Alaxala Networks Corp | パケット転送装置 |
-
2012
- 2012-02-09 JP JP2012025800A patent/JP5241931B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228491A (ja) * | 2006-02-27 | 2007-09-06 | Alaxala Networks Corp | ネットワーク中継装置 |
JP2007328671A (ja) * | 2006-06-09 | 2007-12-20 | Alaxala Networks Corp | 情報処理装置 |
JP2008113193A (ja) * | 2006-10-30 | 2008-05-15 | Mitsubishi Electric Corp | 加入者側装置及びその消費電力制御システム |
JP2009147615A (ja) * | 2007-12-13 | 2009-07-02 | Alaxala Networks Corp | パケット転送装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5241931B2 (ja) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927784B2 (ja) | ネットワーク中継装置およびネットワーク中継システム | |
KR101099822B1 (ko) | 액티브 라우팅 컴포넌트 장애 처리 방법 및 장치 | |
US9935897B2 (en) | Network switching device | |
US7971029B2 (en) | Barrier synchronization method, device, and multi-core processor | |
US11138147B2 (en) | CPU and multi-CPU system management method | |
EP2822255B1 (en) | System and method of a hardware shadow for a network element | |
US8032786B2 (en) | Information-processing equipment and system therefor with switching control for switchover operation | |
JPWO2003023602A1 (ja) | データ処理システムおよびその制御方法 | |
CN110874261A (zh) | 可用性系统、方法和存储有程序的存储介质 | |
JP5583046B2 (ja) | 二重化制御装置 | |
JP5241931B2 (ja) | ネットワーク中継装置 | |
JP5879246B2 (ja) | ネットワーク中継装置 | |
CN109831326B (zh) | 网络设备控制方法及网络设备 | |
JP2016058835A (ja) | 中継システムおよびスイッチ装置 | |
CN113179228B (zh) | 一种提高交换机堆叠可靠性的方法、装置、设备及介质 | |
JP2006065471A (ja) | 半導体集積回路およびその節電制御方法および節電制御プログラム | |
JP4156470B2 (ja) | ノード移送装置、ノード代替装置及びそのプログラム | |
WO2023007209A1 (en) | Fault-tolerant distributed computing for vehicular systems | |
WO2012104940A1 (ja) | 仮想計算機システム、デバイス共有制御方法、プログラム、及び集積回路 | |
JP6641991B2 (ja) | ノードおよび通信方法 | |
JP5617315B2 (ja) | 計算機仮想化システム、仮想計算機動的移動方法、仮想計算機動的移動プログラム | |
WO2012117445A1 (ja) | 情報処理システム | |
CN116431557A (zh) | 用于控制互联装置的方法、装置、芯片、设备和存储介质 | |
JPH07182191A (ja) | 2重化システム | |
KR19990074420A (ko) | 특정 신호를 이용하여 이중화 방식을 구현하기 위한 메모리제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5241931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |