JP2012084711A - 薄膜トランジスタおよび画像表示装置 - Google Patents
薄膜トランジスタおよび画像表示装置 Download PDFInfo
- Publication number
- JP2012084711A JP2012084711A JP2010230250A JP2010230250A JP2012084711A JP 2012084711 A JP2012084711 A JP 2012084711A JP 2010230250 A JP2010230250 A JP 2010230250A JP 2010230250 A JP2010230250 A JP 2010230250A JP 2012084711 A JP2012084711 A JP 2012084711A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- film transistor
- thin film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ホールの多数発生を抑制し、かつリーク電流の増大を抑制することができる薄膜トランジスタを提供する。
【解決手段】本発明に係る薄膜トランジスタでは、半導体層12は、平面視において、ゲート電極2の端辺部2A,2Bからソース電極7およびドレイン電極8が引き出された部分において、ゲート電極2から外側に延在する延在部P1,P2,P3を有している。また、平面視において、ソース電極7とゲート電極2の端辺部2A,2Bとが交差する部分L1,L2は、チャネル形成領域13に接するソース電極7の部分LSと、チャネル長方向Yにおいて重ならない。さらに、平面視において、ドレイン電極8とゲート電極2の端辺部2Bとが交差する部分L3は、チャネル形成領域13に接するドレイン電極8の部分LDと、チャネル長方向Yにおいて重ならない。
【選択図】図1
【解決手段】本発明に係る薄膜トランジスタでは、半導体層12は、平面視において、ゲート電極2の端辺部2A,2Bからソース電極7およびドレイン電極8が引き出された部分において、ゲート電極2から外側に延在する延在部P1,P2,P3を有している。また、平面視において、ソース電極7とゲート電極2の端辺部2A,2Bとが交差する部分L1,L2は、チャネル形成領域13に接するソース電極7の部分LSと、チャネル長方向Yにおいて重ならない。さらに、平面視において、ドレイン電極8とゲート電極2の端辺部2Bとが交差する部分L3は、チャネル形成領域13に接するドレイン電極8の部分LDと、チャネル長方向Yにおいて重ならない。
【選択図】図1
Description
本発明は、半導体層として絶縁性基板上に形成された、微結晶シリコン膜とアモルファスシリコン膜との積層構造を有する薄膜トランジスタに関するものであり、当該薄膜トランジスタは、たとえば画像表示装置等に使用される。
従来より、一般的な薄型パネルのひとつである液晶表示装置(LCD:Liquid Crystal Display)は、低消費電力や小型軽量といったメリットの観点から、パーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。
また近年では、液晶表示装置は、テレビ用途としても広く用いられ、従来のブラウン管にとってかわろうとしている。さらに、視野角およびコントラストの制限や動画対応の高速応答への追従が困難といった問題点を解決した電界発光型EL表示装置が、次世代の薄型パネル用デバイスとして用いられるようになってきている。電界発光型EL表示装置は、EL(Electro−Luminescence)素子を発光体として画素表示部に用いた表示装置であり、自発光型で広視野角、高コントラスト、高速応答等、液晶表示装置にはない特徴を有する。
これらの表示装置に用いられる薄膜トランジスタ(TFT:T h i n F i l m T r a n s i s t o r)としては、半導体膜を用いたMOS(Metal Oxide Semiconductor)構造が多用される。薄膜トランジスタには、逆スタガ型(ボトムゲート型)やトップゲート型といった種類があり、半導体膜にも非晶質(アモルファス)シリコン膜(例えば特許文献1)や多結晶シリコン膜がある。
表示領域の開口率を上げる、解像度を上げる、ゲートドライバなどの周辺駆動回路も薄膜トランジスタで作成する必要があるという観点から、小型の表示パネルにおいては、多結晶シリコン膜を使用することが多い。また最近では、小型の表示パネルにおいて、微結晶シリコン膜も使用されるようになってきた。
多結晶シリコン膜の作成方法としては、次のような方法が知られている(例えば特許文献2参照)。まず、下地膜として形成された酸化珪素膜等の上層に、非晶質シリコン膜を形成する。その後、非晶質シリコン膜にレーザ光を照射する。当該レーザ光照射により、半導体膜が多結晶化される。また、微結晶半導体層の形成方法としては、プラズマCVD(Chemical Vapor Deposition)法を用いる方法が知られている(例えば特許文献3参照)。
特に、微結晶シリコン層を用いる場合においては、ボトムゲート型薄膜トランジスタを製造する方法も知られている(例えば特許文献4参照)。当該特許文献4では、以下の方法が開示されている。まず、基板上にゲート電極を形成後、窒化シリコン膜等のゲート絶縁膜を形成する。そして、当該ゲート絶縁膜の上に微結晶シリコン層、n型非晶質半導体層、ソース・ドレイン電極等を順次堆積する。その後、所定の形状に、n型非晶質半導体層およびソース・ドレイン電極をパターニングすることで、ボトムゲート型薄膜トランジスタが形成される。
アモルファスシリコン膜を用いた薄膜トランジスタでは、半導体膜のパターンよりもゲート電極のパターンを広くとった遮光構造が用いられる場合がある。半導体層に微結晶シリコン膜を含む薄膜トランジスタを、半導体膜のパターンよりもゲート電極のパターンを広くとった遮光構造に適用する。すると、ゲート電極上にゲート絶縁膜を挟んで、微結晶シリコンの側面とソース・ドレイン電極とが接合する部分ができる。
当該接合する部分はショットキー接合を形成するが、微結晶シリコンのバンドギャップがアモルファスシリコンよりも小さいので、ショットキー障壁がより小さくなる。このため、ゲート電極に負電圧が印加されショットキー接合部に強電界がかかると、ショットキー障壁を越えて発生するホールが、半導体層にアモルファスシリコンを使用した場合よりも多数発生する。
さらに、チャネル領域は微結晶シリコンに形成されるので、半導体層にアモルファスシリコンを用いた場合に比べて、当該チャネル領域でのホール移動度が大きくなる。このため、発生したホールがオフ状態のチャネル領域を伝導しやすく、リーク電流がより増大する問題があった。当該リーク電流の増大は、液晶ディスプレイ等を使用する場合には、クロストークやコントラストの低下等の表示特性の劣化を引き起こす。
そこで、本発明は、上記のような問題点を解決するためになされたものであり、微結晶シリコン膜を含む薄膜トランジスタにおいて、ホールの多数発生を抑制し、かつリーク電流の増大を抑制することができる薄膜トランジスタを、提供することを目的とする。また、本発明では、当該薄膜トランジスタを用いた画像表示装置を提供する。
上記の目的を達成するために、本発明に係る薄膜トランジスタは、絶縁性基板と、前記絶縁性基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された、微結晶シリコン膜とアモルファスシリコン膜とから成る積層構造を含む半導体層と、前記半導体層上に形成された、ソース電極と、前記半導体層上に形成され、前記ゲート電極の上方における前記半導体層内において前記ソース電極とによりチャネル形成領域を形成する、ドレイン電極とを、備えており、前記半導体層は、平面視において、前記ゲート電極の端辺部から前記ソース電極および前記ドレイン電極が引き出された部分において、前記ゲート電極から外側に延在する延在部を有しており、平面視において、前記ソース電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ソース電極の部分と、チャネル長方向において重ならず、平面視において、前記ドレイン電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ドレイン電極の部分と、チャネル長方向において重ならない。
本発明に係る薄膜トランジスタは、絶縁性基板と、前記絶縁性基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された、微結晶シリコン膜とアモルファスシリコン膜とから成る積層構造を含む半導体層と、前記半導体層上に形成された、ソース電極と、前記半導体層上に形成され、前記ゲート電極の上方における前記半導体層内において前記ソース電極とによりチャネル形成領域を形成する、ドレイン電極とを、備えており、前記半導体層は、平面視において、前記ゲート電極の端辺部から前記ソース電極および前記ドレイン電極が引き出された部分において、前記ゲート電極から外側に延在する延在部を有しており、平面視において、前記ソース電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ソース電極の部分と、チャネル長方向において重ならず、平面視において、前記ドレイン電極と前記ゲート電極の端辺部とが交差する部分は、前記チャネル形成領域に接する前記ドレイン電極の部分と、チャネル長方向において重ならない。
したがって、ゲート電極上方における、ソース電極と微結晶シリコン層とのショットキー接合およびドレイン電極と微結晶シリコン層とのショットキー接合がなくなる。したがって、当該構成を有する本発明に係る薄膜トランジスタは、ショットキー接合部でのホール注入の発生を回避できる(ホールの多数発生を抑制)。また、電界集中領域にバックライト光を到達させないことができる。これにより、光リークの増大を抑制できる。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
<実施の形態>
本実施の形態として、表示素子に液晶を用いる液晶表示装置用アクティブマトリックス型薄膜トランジスタ基板(以下、単にTFT基板と称する)を例にとって詳しく記載する。ここで、本発明に係る薄膜トランジスタ(TFT基板)が利用されるものは、液晶表示装置に限らず、他の画像表示装置(たとえば、電界発光型EL表示装置)であっても良い。
本実施の形態として、表示素子に液晶を用いる液晶表示装置用アクティブマトリックス型薄膜トランジスタ基板(以下、単にTFT基板と称する)を例にとって詳しく記載する。ここで、本発明に係る薄膜トランジスタ(TFT基板)が利用されるものは、液晶表示装置に限らず、他の画像表示装置(たとえば、電界発光型EL表示装置)であっても良い。
図1は、TFT基板における、画素部の平面構造の一例を示す平面図であり、図2は、図1のA−A断面の構造を示す縦断面図である。ここで、図面簡略化の観点から、図2において、部材1,3,6,9の図示を省略している。
図1及び図2に於いて、透明絶縁性基板1は、ガラス又はプラスチック等から成る基板である。透明絶縁性基板1上には、メタル膜から成る所定のパターンであるゲート電極2に形成されている。さらに、当該ゲート電極2を覆うように、透明絶縁性基板1上にはゲート絶縁膜3が形成されている。
また、ゲート絶縁膜上には、所定のパターンのSi(シリコン)半導体層12が形成されている。当該Si半導体層12は、微結晶Si層4と非晶質(アモルファス)Si層5とが当該順に積層された積層構造であり、薄膜トランジスタの構成要素となる。また、Si半導体層12上には、Siに不純物を添加して構成された半導体膜である、リンドープ非晶質Si層6が形成されている。
また、リンドープ非晶質Si層6およびゲート絶縁膜3上には、所定のパターンであり、メタル膜から成るソース電極7及びドレイン電極8が形成されている。ソース電極7及びドレイン電極8はそれぞれ、リンドープ非晶質Si層6を介して、Si半導体層12上に形成されている(換言すると、ソース電極7及びドレイン電極8はそれぞれ、リンドープ非晶質Si層6に直接接している)。
ここで、ゲート電極2の上方において、ドレイン電極7の一部とソース電極8の一部とが対面して分離している。当該分離された領域において、リンドープ非晶質Si層6が部分的に除去されており、当該除去された領域に対応するSi半導体層12内において、ソース電極7とドレイン電極8とにより形成されるチャネル形成領域13が存する。
また、チャネル形成領域13を含む上記までの構成を全て覆うように、保護膜9が形成されている。また、ドレイン電極8の一部は、画素電極11の下に潜り込んでおり、当該ドレイン電極8の一部と画素電極11とは、コンタクトホール10を介して電気的に接続されている。
図1に示すように、平面視において、ソース電極7はT字状である。当該ソース電極7は、チャネル幅方向Xと平行に延設された第一の電極部7aと、チャネル長方向Yと平行に延設された第二の電極部7bとから構成されている。ゲート電極2上方において、第一の電極部7aと第二の電極部7bとは接続されている。また、平面視において、第二の電極部7bの一部は、ゲート電極2の端辺部2Aおよびゲート電極2の端辺部2Bから外側へと引き出されている。
また、図1に示すように、平面視において、ドレイン電極8はL字状である。当該ドレイン電極8は、チャネル幅方向Xと平行に延設された第三の電極部8aと、チャネル長方向Yと平行に延設された第四の電極部8bとから構成されている。ゲート電極2上方において、第三の電極部8aと第四の電極部8bとは接続されている。また、平面視において、第四の電極部8bの一部は、ゲート電極2の端辺部2Bから外側へと引き出されている。なお、第一の電極部7aの一部と第三の電極部8aの一部とは、チャネル形成領域13を介して対面している(換言すると、チャネル長方向Yにおいて、第一の電極部7aの一部と第三の電極部8aの一部とは対面している)。
また、図1に示すように、Si半導体層12は、ゲート電極2上方に存する内在部Inと、ゲート電極2の端辺部2A,2Bから部分的にゲート電極2の外側に延在した延在部P1,P2,P3とから、構成されている。
平面視において、内在部Inは、ゲート電極2の上方におけるソース電極7の下方と、ゲート電極2の上方におけるドレイン電極8の下方と、第一の電極部7aと第二の電極部8aとが対面している間の領域(チャネル形成領域13に対応する領域)とに、形成されている。
また、平面視において、延在部P1は、ゲート電極2の一方の端辺部2Aからソース電極7(具体的に、第二の電極部7b)が引き出された部分において、当該ゲート電極2の外側に延在している。延在部P2は、ゲート電極2の他方の端辺部2Bからソース電極7(具体的に、第二の電極部7b)が引き出された部分において、当該ゲート電極2の外側に延在している。また、延在部P3は、ゲート電極2の他方の端辺部2Bからドレイン電極8(具体的に、第四の電極部8b)が引き出された部分において、当該ゲート電極2の外側に延在している。
上記のように、平面視において、Si半導体膜12の一部P1〜P3は、ソース電極7およびドレイン電極8の引き出し部で、ゲート電極2からはみ出すように形成されている。当該構成により、ゲート電極2上方における、ソース電極7と微結晶Si層4とのショットキー接合およびドレイン電極8と微結晶Si層4とのショットキー接合がなくなる。したがって、当該構成を有する本発明に係る薄膜トランジスタは、ショットキー接合部でのホール注入の発生を回避できる(ホールの多数発生を抑制)。
また、図1に示すように、平面視において、ソース電極7とゲート電極2の端辺部2A,2Bとの交差部L1,L2の任意の点から、チャネル長方向Yへ延びる直線BおよびB’が、チャネル形成領域13と交わらない。また、平面視において、ドレイン電極8とゲート電極2の端辺部2Bとの交差部L3の任意の点から、チャネル長方向Yへ延びる直線B’’が、チャネル形成領域13と交わらない。より具体的には、以下の構成のことである。
平面視において、第二の電極部7bとゲート電極2の一方の端辺部2Aとが交差する線分L1が存在し、第二の電極部7bとゲート電極2の他方の端辺部2Bとが交差する線分L2が存在し、第四の電極部8bとゲート電極2の他方の端辺部2Bとが交差する線分L3が存在する。これに対して、平面視において、第一の電極部7aとチャネル形成領域13とが接する線分LSが存在し、第三の電極部8aとチャネル形成領域13とが接する線分LDが存在する。
上記に記すチャネル長方向Yへ延びる直線BおよびB’がチャネル形成領域13と交わらないとは、平面視において、線分L1,L2が、線分LSとチャネル長方向Yにおいて重ならないことである。また、上記に記すチャネル長方向Yへ延びる直線B’’が、チャネル形成領域13と交わらないとは、平面視において、線分L3が、線分LDとチャネル長方向Yにおいて重ならないことである。
このように、直線BおよびB’がチャネル形成領域13と交わらず、直線B’’がチャネル形成領域13と交わらない、という構成を採用することにより、本発明に係る薄膜トランジスタは、以下に示す効果が奏される。
画像表示装置を構成するバックライト光に対してゲート電極2は遮光部となるが、Si半導体層12は光の通路となる。各電極7,8とゲート電極2との交差部(図1中の線分L1〜L3)におけるSi半導体層から、バックライト光が進入したとする。この場合には、光は光の直進性により、直線B,B’,B’’に沿って進むこととなる。本発明の構成では、直線B,B’,B’’の延長先には、チャネル形成領域13と接する各電極7,8が存在しない。つまり、直線B,B’,B’’の延長先には、電界が集中する領域(図2の砂地領域)が存在せず、当該領域には前記進入した光は到達しない。
したがって、上記構成を採用することにより、ソース電極7とゲート電極2の交差部L1,L2、またはドレイン電極8とゲート電極2の交差部L3から入射するバックライト光が、チャネル形成領域13と接するソース電極7の部分LS、またはチャネル形成領域13と接するドレイン電極8の部分LDに到達しなくなる。ソース−ゲート間電界およびドレイン−ゲート間電界はそれぞれ、チャネル形成領域13と接する電極7,8端部に集中しており、本発明の構成により、この電界集中領域にバックライト光を到達させないことができる。これにより、本発明に係る薄膜トランジスタは、光リークの増大を抑制できる。
また、図3に示すように、線分L1,L2におけるチャネル形成領域13側の端部と、ソース電極7側のチャネル形成領域13の端部との最短距離(線分L1,L2の端部から線分LSの端部までの最短距離)を、S(μm)とする。換言すれば、第二の電極部7bの端辺部からチャネル形成領域13と第一の電極部7aとが接している部分の端部までの最短距離を、S(μm)とする。
同様に、線分L3におけるチャネル形成領域13側の端部と、ドレイン電極8側のチャネル形成領域13の端部との最短距離(線分L3の端部から線分LDの端部までの最短距離)を、S(μm)とする。換言すれば、第四の電極部8bの端辺部からチャネル形成領域13と第三の電極部8aとが接している分の端部までの最短距離を、S(μm)とする。
上記のように最短距離Sを定義としたとき、最短距離Sの変化に対する電圧保持率の変化を図4に示す。当該図4における電圧保持率は、0.5pFの容量を付加した薄膜トランジスタにおいて、バックライト光を点灯させた状態で、容量が2Vになるまで充電し、フィールドスルー直後の電圧に対して、1フレーム(16.7ms)後の電圧の百分率を表したものである。
図4に示すように、最短距離Sが0μmよりも大きくなると、電圧保持率が改善する。上述したように、各線分L1〜L3にあるSi半導体層12から進入するバックライト光は、直進するが、当該直進する光がチャネル形成領域13の端部からなるべく離れていた方が(最短距離Sが大きい方が)、電界集中領域(図2の点線領域)にバックライト光が到達しにくくなる。図4の結果からも、本発明に係る薄膜トランジスタでは、最短距離Sが大きいほど光リークが減少することが明白である。
さらに、図4に示すように、最短距離Sが1μm以上になると、電圧保持率は飽和傾向を示した。したがって、本発明に係る薄膜トランジスタの構成において、最短距離Sを1μm以上にすることがより、好ましい。
次に、本実施の形態に係るTFT基板の製造方法を、図5〜9の断面図を用いて説明する。
まず、ガラス基板や石英基板などの光透過性を有する透明絶縁性基板上1に対して、スパッタ法を施す。これにより、透明絶縁性基板1上に金属膜を形成する。ここで、当該形成される金属膜としては、Al(アルミニウム)、Mo(モリブデン)、Cr(クロム)、Al(アルミニウム)または当該Alを含む合金などの金属が用いられる。本実施の形態では、透明絶縁性基板1はガラス基板であり、金属膜は膜厚200nmのAl合金とする。
次に、当該金属膜に対して、写真製版技術およびウエットエッチング技術を施す。これにより、図5に示すように、金属膜は所定の形状にパターニングされ、ゲート電極2が形成される。
次に、図5に示す構造体に対して、たとえばプラズマCVD法を施す。これにより、図6に示すように、当該ゲート電極2を覆うように、透明絶縁性基板1上に、窒化シリコン膜(SiN膜)あるいは酸化シリコン膜(SiO2膜)などから成るゲート絶縁膜3を形成する。本実施の形態では、プラズマCVD法により、膜厚400nmであるSiN膜から成るゲート絶縁膜3を形成するものとする。
なお、ゲート絶縁膜3は、単層であっても良いが、たとえばSiN膜とSiO2膜との多層構造であっても良い。また、ゲート絶縁膜3の膜厚は、上記の膜厚に限るものではない。
次に、ゲート絶縁膜3に対してたとえばプラズマCVD法を施し、これにより、ゲート絶縁膜3上に、微結晶Si層4、ノンドープの非晶質Si層5およびリンドープの非晶質Si層6を、当該順に連続的に成膜する。
ここで、微結晶Si層4は20nm〜50nm程度、ノンドープ非晶質Si層5は100nm以下、およびリンドープ非晶質Si層6は30nm以下であることが望ましい。なお、マルチチャンバを持つプラズマCVD装置であり、ゲート絶縁膜3を形成した装置と同一の装置内で、微結晶Si層4および非晶質Si層5,6は、ゲート絶縁膜3形成後に基板1を大気に曝すことなく形成することが望ましい。
これらの層4,5,6を形成した後、当該層4,5,6に対して写真製版技術およびウエットエッチング技術を施す。これにより、当該層4,5,6を、所定の形状にパターニングする(図6参照)。ここで、上記で説明したように、微結晶Si層4およびノンドープの非晶質Si層5により、Si半導体層12となる。したがって、前記所定の形状とは、図1に示すSi半導体層12の形状のことである。
続いて、スパッタ法などにより、リンドープ非晶質Si層6を覆うように、ゲート絶縁膜3上に、金属膜を成膜する。その後、当該金属膜に対して写真製版技術およびウエットエッチング技術を施す。これにより、図1,7に示すように、所定のパターンである、ソース電極7およびドレイン電極8を形成する。次に、図1のチャネル形成領域13に対応する位置のリンドープ非晶質Si層6を除去する(図7参照)。ここで、当該リンドープ非晶質Si層6の除去の際に、図7に示すように、チャネル形成領域13に対応する位置においてノンドープの非晶質Si層5も部分的に除去される。
さらに、図8に示すように、上記リンドープ非晶質Si層6の除去した部分も含めて、ソース電極7およびドレイン電極8w覆うように、窒化シリコン膜等の保護膜9を形成する。その後、画素電極11とドレイン電極8とを接続するためのコンタクトホール10を、当該保護膜9において形成する。
最後に、図9に示すように、液晶ディスプレイの画素電極11となるITO等からなる透明電極を形成して、液晶ディスプレイ用薄膜トランジスタが完成する。ここで、図9に示すように、画素電極11は、コンタクトホール10においてドレイン電極8と電気的に接続されている。
以上のように、本実施の形態に係る薄膜トランジスタによれば、平面視においてSi半導体層12が、ソース電極7およびドレイン電極8の引出し部において、ゲート電極2の外側に延在するように形成されている(図1の符号P1〜P3)。
当該薄膜トランジスタを用いた画像表示装置を採用することにより、高輝度の条件下での使用が可能な画像表示装置の提供が可能となる。
これにより、上記したように、チャネル形成領域13と接するソース電極7の部分(線分LS)およびチャネル形成領域13と接するドレイン電極8の部分(線分LD)に、バックライト光が到達することを防止できる。したがって、ソース電極7或いはドレイン電極8と微結晶Si層4とのショットキー接合部で発生するホール注入を回避でき、且つ、バックライト光による光リーク電流を低減することができる。
なお、上記製造方法の説明では、図6,7を用いて説明したように、Si半導体層12(具体的には、層4,5,6)のパターニングおよびソース・ドレイン電極7,8のパターニングのために、合わせて2回の写真製版・エッチング処理を行った。しかしながら、2回の写真製版・エッチング処理により、Si半導体層12(具体的には、層4,5,6)のパターニングとソース・ドレイン電極7,8のパターニングとを、同時に行っても良い。
当該1回の写真製版・エッチング処理を採用した場合には、図1,2と異なり、図10,11に示すように、平面視において、ゲート電極2から引き出されたソース電極7(具体的に、第二の電極部7b)の部分であるソース電極引出部7m,7nの真下方向には、常に、当該第二の電極部7b(ソース電極引出部7m,7n)沿って、Si半導体層12の延在部P1,P2が形成されている。
同様に、当該1回の写真製版・エッチング処理を採用した場合には、図1,2と異なり、図10,11に示すように、平面視において、ゲート電極2から引き出されたドレイン電極8(具体的に、第四の電極部8b)の部分であるドレイン電極引出部8mの真下方向には、常に、当該第四の電極部8b(ドレイン電極引出部8m)沿って、Si半導体層12の延在部P3が形成されている。
換言すれば、当該1回の写真製版・エッチング処理を採用した場合には、ソース・ドレイン電極7,8の平面視パターン形状と、Si半導体層12の平面視パターン形状とは同じであり、当該ソース・ドレイン電極7,8の真下方向には、常に、Si半導体層12が存在する。
ここで、図10のH−H断面構造が、図11である。
図10,11に示す構造を採用することにより、写真製版・エッチング処理の回数を削減できるので、上記効果を有する薄膜トランジスタを低コストで作成することが可能となる。
1 透明絶縁性基板、2 ゲート電極、2A,2B (ゲート電極の)端辺部、3 ゲート絶縁膜、4 微結晶Si層、5 非晶質(アモルファス)Si層、6 リンドープ非晶質Si層、7 ソース電極、7a 第一の電極部、7b 第二の電極部、7m,7n ソース電極引出部、8 ドレイン電極、8a 第三の電極部、8b 第四の電極部、8m ドレイン電極引出部、9 保護膜、10 コンタクトホール、11 画素電極、12 Si半導体層、13 チャネル形成領域、L1,L2 ゲート電極の端辺部とソース電極とが交差する部分、L3 ゲート電極の端辺部とドレイン電極とが交差する部分、LS チャネル形成領域とソース電極とが接する部分、LD チャネル形成領域とドレイン電極とが接する部分、P1,P2,P3 (Si半導体層の)延在部、S 最短距離、X チャネル幅方向、Y チャネル長方向。
Claims (6)
- 絶縁性基板と、
前記絶縁性基板上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、微結晶シリコン層とアモルファスシリコン層とから成る積層構造を含む半導体層と、
前記半導体層上に形成された、ソース電極と、
前記半導体層上に形成され、前記ゲート電極の上方における前記半導体層内において前記ソース電極とによりチャネル形成領域を形成する、ドレイン電極とを、備えており、
前記半導体層は、
平面視において、前記ゲート電極の端辺部から前記ソース電極および前記ドレイン電極が引き出された部分において、前記ゲート電極から外側に延在する延在部を有しており、
平面視において、前記ソース電極と前記ゲート電極の端辺部とが交差する部分は、
前記チャネル形成領域に接する前記ソース電極の部分と、チャネル長方向において重ならず、
平面視において、前記ドレイン電極と前記ゲート電極の端辺部とが交差する部分は、
前記チャネル形成領域に接する前記ドレイン電極の部分と、チャネル長方向において重ならない、
ことを特徴とする薄膜トランジスタ。 - 前記ソース電極は、
チャネル幅方向と平行に延設された第一の電極部と、
前記ゲート電極の端辺部から引き出された部分を有し、前記第一の電極部と接続され、前記チャネル長方向と平行に延設された第二の電極部とを、有し、
前記ドレイン電極は、
前記チャネル形成領域を介して、前記第一の電極部と対面し、前記チャネル幅方向と平行に延設された第三の電極部と、
前記ゲート電極の端辺部から引き出された部分を有し、前記第三の電極部と接続され、前記チャネル長方向と平行に延設された第四の電極部とを、有する、
ことを特徴とする請求項1に記載の薄膜トランジスタ。 - 前記第二の電極部の端辺部と、前記チャネル形成領域の端部との最短距離は、
1μm以上である、
ことを特徴とする請求項2に記載の薄膜トランジスタ。 - 前記第四の電極部の端辺部と、前記チャネル形成領域の端部との最短距離は、
1μm以上である、
ことを特徴とする請求項2に記載の薄膜トランジスタ。 - 前記ゲート電極から引き出された前記第二の電極部の部分である、ソース電極引出部の下には、
当該ソース電極引出部に沿って、前記延在部が形成されており、
前記ゲート電極から引き出された前記第四の電極部の部分である、ドレイン電極引出部の下には、
当該ドレイン電極引出部に沿って、前記延在部が形成されている、
ことを特徴とする請求項2に記載の薄膜トランジスタ。 - 請求項1乃至請求項5の何れかに記載の薄膜トランジスタから構成される表示部を、備えることを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230250A JP2012084711A (ja) | 2010-10-13 | 2010-10-13 | 薄膜トランジスタおよび画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230250A JP2012084711A (ja) | 2010-10-13 | 2010-10-13 | 薄膜トランジスタおよび画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012084711A true JP2012084711A (ja) | 2012-04-26 |
Family
ID=46243282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010230250A Pending JP2012084711A (ja) | 2010-10-13 | 2010-10-13 | 薄膜トランジスタおよび画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012084711A (ja) |
-
2010
- 2010-10-13 JP JP2010230250A patent/JP2012084711A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102141557B1 (ko) | 어레이 기판 | |
JP2023168507A (ja) | 半導体装置 | |
JP5697737B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
US10886409B2 (en) | Display backplate and fabrication method thereof, display panel and display device | |
US8928044B2 (en) | Display device, switching circuit and field effect transistor | |
US8309960B2 (en) | Display device | |
US9171956B2 (en) | Thin film transistor and display device using the same | |
CN107464819B (zh) | 发光面板 | |
KR102127781B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US20140138694A1 (en) | Array substrate for display device and method of fabricating the same | |
US10204934B2 (en) | Thin film transistor, array substrate, methods for fabricating the same, and display device | |
KR101232159B1 (ko) | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 | |
US20120112181A1 (en) | Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same | |
WO2019138734A1 (ja) | 表示装置 | |
WO2018180617A1 (ja) | アクティブマトリクス基板、液晶表示装置および有機el表示装置 | |
US9123820B2 (en) | Thin film transistor including semiconductor oxide layer having reduced resistance regions | |
JP2012003165A (ja) | 液晶表示素子 | |
US20060065894A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR101947808B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
KR102132412B1 (ko) | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
US8653528B2 (en) | Thin film transistor, display device thereof, and manufacturing method thereof | |
JP6651050B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法 | |
JP2012084711A (ja) | 薄膜トランジスタおよび画像表示装置 | |
KR20080039179A (ko) | 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 표시장치및 표시장치용 구동 회로 | |
JP2016048706A (ja) | アレイ基板およびその製造方法 |