JP2012083894A - ２線式伝送器 - Google Patents

Abstract

【課題】容量の大きなＲＡＭとフラッシュＲＯＭとを並行稼動させ、処理速度の高速化とフラッシュＲＯＭの寿命延長とが可能な２線式伝送器。
【解決手段】物理量を電気信号にして出力するセンサ回路１０２、プログラムを記憶するフラッシュＲＯＭ１０８、プログラムを展開するＲＡＭ１１０、プログラムを実行する処理部１０６、処理結果を表示する表示回路１１２、外部回路を電源とし外部回路への電流信号を決める出力回路１１４、出力回路からフラッシュＲＯＭへの第１電源ラインＬ１とそれを開閉する第１スイッチＳＷ１、出力回路からセンサ回路および表示回路への第２電源ラインＬ２とそれを開閉する第２スイッチＳＷ２、第１・第２スイッチを制御する開閉制御部１１６を備え、開閉制御部は第１スイッチを閉じているときに第２スイッチを開く。
【選択図】図１

Description

本発明は、外部回路と２本の伝送線で接続し、外部回路を電源としながら外部回路へ所定の電流を出力する２線式伝送器に関するものである。

２線式伝送器は２本の伝送線で外部回路と接続していて、外部回路を電源とし、センサ等から取得した所定の情報（物理量）を電流信号に置き換えて外部回路へ出力する機器である。２線式伝送器は専用の電源配線が不要であり、安価に設置可能である。そのため、各プラントにおいて差圧・圧力伝送器や温度伝送器等のフィールド機器として広く利用されている。フィールド機器として利用される２線式伝送器は、物理量をフィールド機器における信号として世界標準である４ｍＡ〜２０ｍＡの直流電流に置き換え、電流信号として外部回路へ送信している。

２線式伝送器では、物理量を電流信号に置き換える過程において、処理部（ＣＰＵ）による処理が行われている。ＣＰＵは、記憶装置に記憶されたプログラムに従って処理を行う。２線式伝送器を含む一般的なフィールド機器は、記憶装置としてＲＯＭ（フラッシュＲＯＭ等）とＲＡＭとを備えている（例えば特許文献１）。そして、フラッシュＲＯＭに複数のプログラムを記憶しておき、そのうちの必要なプログラムをフラッシュＲＯＭよりも読み書き速度（リード・ライト）の速いＲＡＭに転送し、ＲＡＭに展開されたプログラムに従ってＣＰＵによる処理を行っている。

従来のフィールド機器（４ｍＡ〜２０ｍＡ）として一般的な２線式伝送器では、備えられるフラッシュＲＯＭは容量が数百ｋＢｙｔｅ程度であり、それに対してＲＡＭは容量が数十ｋＢｙｔｅ程度と小さかった。この場合、消費電力も容量に比例し、ＲＡＭの消費電力はフラッシュＲＯＭに対して１／１０程度であった。そのため、消費可能電力の限られている２線式伝送器内であっても、フラッシュＲＯＭとＲＡＭとは並行して稼動することが可能であった。

特開２００９−１４５９３４号公報

ここで、近年では２線式伝送器に対して、処理速度のさらなる高速化が要請されている。上述したように、読み書き速度に関しては、フラッシュＲＯＭよりもＲＡＭのほうが速い。そのため、一旦全てのプログラムをフラッシュＲＯＭからＲＡＭへ転送してＲＡＭ上で動作させれば、その後のフラッシュＲＯＭへのアクセスの必要はなくなり、処理速度の高速化は達成可能であるとも思われる。またこの手法を採用すれば、フラッシュＲＯＭの書き換え頻度も低下するため、フラッシュＲＯＭの寿命延長も図ることが可能である（一般的なフラッシュＲＯＭの書き換え可能回数は数百回）。ところが、全てのプログラムをＲＡＭで展開するためには、従来よりも容量の大きなＲＡＭが必要である。容量の大きなＲＡＭは、消費電力も大きい。特に、消費可能電力の限られた２線式伝送器内では、他の回路が稼動している際、容量の大きなＲＡＭとフラッシュＲＯＭとを並行してさらに稼動させることは難しい。そのため、フラッシュＲＯＭの全てのプログラムをＲＡＭで展開することは実現が困難であった。

本発明は、このような課題に鑑み、容量の大きなＲＡＭであってもフラッシュＲＯＭと並行して稼動させることが可能であり、処理速度の高速化およびフラッシュＲＯＭの寿命延長が可能な２線式伝送器を提供することを目的としている。

上記課題を解決するために、本発明にかかる２線式伝送器の代表的な構成は、外部回路と２本の伝送線で接続し、外部回路を電源としながら外部回路へ所定の電流信号を出力する２線式伝送器であって、物理量を電気信号に変換して出力するセンサ回路と、所定の処理を記述したプログラムを記憶するフラッシュＲＯＭと、フラッシュＲＯＭに記憶されたプログラムを展開するＲＡＭと、ＲＡＭに展開されたプログラムに従って、センサが出力した電気信号に対して所定の処理を実行する処理部と、処理部の処理結果を外部に表示する表示回路と、外部回路から電力を受給し、処理部の処理結果に応じて外部回路に出力する電流信号を決定する出力回路と、出力回路からフラッシュＲＯＭへ電力を供給する第１電源ラインと、第１電源ラインを開閉する第１スイッチと、出力回路からセンサ回路および表示回路へ電力を供給する第２電源ラインと、第２電源ラインを開閉する第２スイッチと、第１スイッチおよび第２スイッチの開閉を制御する開閉制御部と、を備え、開閉制御部は第１スイッチを閉じているときに第２スイッチを開くことを特徴とする。

上記構成によれば、フラッシュＲＯＭと、ＲＡＭと、周辺機器とを個別に電源投入可能である。したがって、全てに電源を投入すると電力不足に陥る構成であっても、フラッシュＲＯＭとＲＡＭのみに電源を投入すれば、電源投入直後に、フラッシュＲＯＭに記憶された全てのプログラムがＲＡＭへ展開可能である。このＲＡＭは、従来よりも大きな容量を有している必要がある。さらに、プログラムの展開時にはフラッシュＲＯＭと上記のＲＡＭとが並行して稼動するため、当該２線式伝送器内の消費電力は増大する。しかし上記構成では、電源投入時にセンサ回路および表示回路の電源をＯＦＦにして消費電力を節約することができる。そのため、消費可能電力の限られた２線式伝送器内であっても、従来よりも容量の大きなＲＡＭとフラッシュＲＯＭとを並行して稼動させることが可能である。また、一旦全てのプログラムをＲＡＭへ展開してしまえば、読み書き速度の遅いフラッシュＲＯＭへアクセスする必要がなくなり、処理速度の高速化を図ることができる。さらに、フラッシュＲＯＭに対する書き換え回数も減少するため、フラッシュＲＯＭの寿命を延長することができる。

当該２線式伝送器の電源投入時において、開閉制御部は、第２スイッチを開状態にし、第１スイッチを閉状態にし、処理部は、フラッシュＲＯＭに記憶されたプログラムをＲＡＭに転送し、開閉制御部は、フラッシュＲＯＭからＲＡＭへのプログラムの転送が完了したか否かを判定する判定部を有していて、プログラムの転送完了に応じて第１スイッチを開状態にし、第２スイッチを閉状態にするとよい。

上記構成では、フラッシュＲＯＭからＲＡＭへのプログラムの展開が完了すれば、フラッシュＲＯＭとＲＡＭとの並行稼動は終了する。これに伴って消費電力も低減するため、センサ回路および表示回路は問題なく起動することが可能である。また上記構成であれば、フラッシュＲＯＭの静的消費電力をカットして、消費電力の節約に資することが可能である。

本発明によれば、容量の大きなＲＡＭであってもフラッシュＲＯＭと並行して稼動させることが可能であり、処理速度の高速化およびフラッシュＲＯＭの寿命延長が可能な２線式伝送器を提供することが可能となる。

本発明の実施形態にかかる２線式伝送器の回路図である。 図１の２線式伝送器の電源投入時の動作の流れを示すフローチャートである。 図１の２線式伝送器の突入電流の防止対策を説明する図である。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。

図１は、本発明の実施形態にかかる２線式伝送器１００の回路図である。図１に示すように、２線式伝送器１００は、外部と２本の伝送線Ｌａ、Ｌｂで接続していて、外部回路１０を電源としている。２線式伝送器１００は、差圧・圧力伝送器や温度伝送器等のフィールド機器として具現化され、物理量を示す所定の電流信号Ｉｏｕｔを外部回路１０へ出力する。

２線式伝送器１００はセンサ回路１０２を備えている。センサ回路１０２は、圧力や温度などの物理量を電気信号に変換して、マイクロプロセッサ１０４内の処理部１０６へ出力する。

処理部１０６（ＣＰＵ）は、センサ回路１０２が出力した電気信号に所定の処理を実行する。所定の処理とは、例えば直線性補正（ひずみ補正）やノイズ除去などの処理である。これらの処理は、プログラムで指定された処理手順に従って進められる。処理部１０６による処理結果は、出力回路１１４に電気信号として出力される。

フラッシュＲＯＭ１０８は不揮発性のＩＣメモリであり、処理部１０６に対する命令として、所定の処理を記述したプログラムを記憶する。フラッシュＲＯＭ１０８はデータの書き換えが可能であるものの、その書き換え可能回数は一般に数百回程度に制限されている。

ＲＡＭ１１０は揮発性のＩＣメモリであり、フラッシュＲＯＭ１０８に記憶されたプログラムが展開される。上記の処理部１０６はＲＡＭ１１０に展開されたプログラムを実行する。ＲＡＭ１１０は記憶したデータへ任意の順序でアクセスが可能であり、読み書き速度もフラッシュＲＯＭ１０８より速い。したがって、フラッシュＲＯＭ１０８のプログラムをＲＡＭ１１０に転送（ダウンロード）して処理を実行することで、処理時間を短縮することが可能である。２線式伝送器１００では、フラッシュＲＯＭ１０８に記憶された全てのプログラムがＲＡＭ１１０にダウンロードされる。そのためＲＡＭ１１０には、フラッシュＲＯＭ１０８と同程度の容量を持つものを採用する。

表示回路１１２は、主として２線式伝送器１００の動作状態を表示する。また、処理部１０６による処理結果を外部に表示してもよい。表示回路１１２は処理部１０６と人間との間で情報伝達の仲介をするヒューマンマシンインターフェース(HMI: Human Machine Interface)の一種である。表示回路１１２としては、ＬＥＤ、インジケータ、液晶などを例示することができる。本実施形態では表示回路１１２をＨＭＩの代表例として挙げるがこれに限るものではなく、スピーカーや機械式表示器を備えていてもよい。

出力回路１１４は、処理部１０６による処理結果（処理後のセンサ信号）に応じて外部回路１０へ出力する電流信号Ｉｏｕｔ（４ｍＡ〜２０ｍＡ）を決定する。この電流信号Ｉｏｕｔによって、外部回路１０は物理量の測定結果を取得する。出力回路１１４は、２線式伝送器１００の内部において、他の構成要素よりも電源ラインの上流に位置している。そして他の構成要素へは、出力回路１１４を通じて電力が供給される。

（電源投入時の動作）
次に、電源投入時の動作の流れに沿って、２線式伝送器１００のさらなる構成について説明する。図２は、図１の２線式伝送器１００の電源投入時の動作の流れを示すフローチャートである。２線式伝送器１００は電源投入時において、出力回路１１４から各構成要素への電源供給に時間差を設ける。

まず、図１を再び参照して、電源投入時の動作に関わる構成要素について説明する。２線式伝送器１００では、出力回路１１４から他の構成要素へはそれぞれ独立した電源ラインが配線され、電力が供給される。出力回路１１４からフラッシュＲＯＭ１０８へは第１電源ラインＬ１が配線されている。出力回路１１４からセンサ回路１０２および表示回路１１２（ブロックＢ）へは第２電源ラインＬ２が配線されている。出力回路１１４からＲＡＭ１１０および処理部１０６（ブロックＡ）へは第３電源ラインＬ３が配線されている。

各電源ライン上には各電源ラインを開閉するスイッチが設けられている。第１電源ラインＬ１上には第１スイッチＳＷ１が設けられている。第２電源ラインＬ２上には第２スイッチＳＷ２が設けられている。第３電源ラインＬ３上には第３スイッチＳＷ３が設けられている。

２線式伝送器１００には、第１〜第３スイッチ（ＳＷ１〜３）の開閉を制御する開閉制御部１１６が設けられている。開閉制御部１１６は第１〜第３スイッチ（ＳＷ１〜３）よりも上流に設けられていて、出力回路１１４と共に、２線式伝送器１００の電源投入当初に電力の供給を受ける。開閉制御部１１６は、フラッシュＲＯＭ１０８からＲＡＭ１１０へのプログラムのダウンロード時において、各構成要素の合計の消費電力が制限範囲に収まるように第１〜第３スイッチ（ＳＷ１〜３）を開閉する。

２線式伝送器１００に電源が投入されると、図２のステップ２００において、開閉制御部１１６は、第２スイッチＳＷ２を開状態（ＯＦＦ）にする。そして、続くステップ２１０において、第１スイッチＳＷ１および第３スイッチＳＷ３を閉状態（ＯＮ）にする。

第１・第３スイッチＳＷ３がＯＮになると、ステップ２２０において、処理部１０６はフラッシュＲＯＭ１０８からＲＡＭ１１０への全プログラムのダウンロードを開始する。ＲＡＭ１１０は容量が従来よりも大きく、かつフラッシュＲＯＭ１０８とＲＡＭ１１０とが並行して稼動するため、ステップ２２０における消費電力は従来よりも増大する。しかし、前段のステップ２００において第２スイッチＳＷ２をＯＦＦにしているため、ブロックＢ（図１参照）による消費電力が削減されている。したがってステップ２２０は、消費電力の制限範囲内で行うことが可能である。

図１に示すように、開閉制御部１１６は、フラッシュＲＯＭ１０８からＲＡＭ１１０へのプログラムのダウンロードが完了したか否か（ステップ２３０）を判定する判定部１１８を有している。判定部１１８が処理部１０６からの通知によってダウンロードが完了したと判定すると（ステップ２３０のＹＥＳ）、処理は続くステップ２４０へと進む。未だダウンロード中であれば（ステップ２３０のＮＯ）、処理は待機状態となる。

全てのプログラムのダウンロードが完了すると（ステップ２３０のＹＥＳ）、その後フラッシュＲＯＭ１０８を稼動させる必要はなくなる。そこで、ステップ２４０において、開閉制御部１１６はフラッシュＲＯＭ１０８に繋がる第１スイッチＳＷ１をＯＦＦにする。これにより、フラッシュＲＯＭ１０８の静的消費電力をカットして、消費電力の節約ができる。続くステップ２５０では、開閉制御部１１６は第２スイッチＳＷ２をＯＮにする。これにより、センサ回路１０２および表示回路１１２を消費電力上の問題なく起動させることができる。そして、一連の処理は終了する。

上記構成よれば、消費可能電力の限られた２線式伝送器内であっても、従来よりも容量の大きなＲＡＭ１１０とフラッシュＲＯＭ１０８とを並行して稼動させることが可能である。また、一旦全てのプログラムをＲＡＭ１１０へ展開してしまえば、読み書き速度の遅いフラッシュＲＯＭ１０８へアクセスする必要がなくなり、処理速度の高速化を図ることができる。さらに、フラッシュＲＯＭ１０８に対する書き換え回数も減少するため、フラッシュＲＯＭ１０８の寿命を延長することができる。

（突入電流の防止対策）
図３は図１の２線式伝送器１００の突入電流の防止対策を説明する図である。２線式伝送器１００では、第１〜第３スイッチ（ＳＷ１〜３）をＯＮにする際の突入電流の防止対策が備えられている。図３では、第１〜第３スイッチ（ＳＷ１〜３）を代表して第２スイッチＳＷ２を例に挙げている。以下、図３を参照しながら突入電流の防止対策について説明する。

第２スイッチＳＷ２は、ローパスフィルタＬＰＦ、オペアンプＱ１、トランジスタＱ２を含んで構成されている。開閉制御部１１６は、第２スイッチＳＷ２に対してＰＷＭ信号（Pulse Width Modulation）を出力することにより、第２スイッチＳＷ２の開閉を制御する。詳細には、開閉制御部１１６からのＰＷＭ信号がオペアンプＱ１に入力され、オペアンプＱ１の出力によってトランジスタＱ２の導通が制御される。

ここで、例えば、オペアンプＱ１に従来例の電圧Ｖ_ＲＣのように急峻に立ち上がる電圧が入力されると、その出力がトランジスタＱ２に印加され、結果として従来例の電流信号Ｉｏｕｔ（Ｂ）のように突入電流が発生してしまう。突入電流が生じると素子破壊を生じたり、反動で動作限界未満まで至る電圧降下が起こったりするため、回路動作に不具合が生じるおそれがある。

上記の突入電流の発生を防ぐため、２線式伝送器１００では、開閉制御部１１６はデューティ比が徐々に大きくなるようＰＷＭ信号を出力している。このＰＷＭ信号はローパスフィルタＬＰＦで平滑化され、電圧Ｖ_ＲＣが緩やかに立ち上がるアナログ信号となる。そして、このアナログ信号がオペアンプＱ１に入力されることで、その出力を受けたトランジスタＱ２には緩やかに立ち上がる電流信号Ｉｏｕｔ（Ｂ）が流れ、また電圧Ｖｏｕｔも緩やかに立ち上がる。これらにより、２線式伝送器１００では、スイッチを複数設けたとしても、各構成要素への突入電流の発生を防ぐことが可能となっている。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は、外部回路と２本の伝送線で接続し、外部回路を電源としながら外部回路へ所定の電流を出力する２線式伝送器に利用することができる。

Ｌａ、Ｌｂ …伝送線
Ｌ１〜Ｌ３ …第１〜第３電源ライン
Ｑ１ …オペアンプ
Ｑ２ …トランジスタ
ＳＷ１〜ＳＷ３ …第１〜第３スイッチ
１０ …外部回路
１００ …２線式伝送器
１０２ …センサ回路
１０４ …マイクロプロセッサ
１０６ …処理部
１０８ …フラッシュＲＯＭ
１１０ …ＲＡＭ
１１２ …表示回路
１１４ …出力回路
１１６ …開閉制御部
１１８ …判定部
Ｉｏｕｔ、Ｉｏｕｔ（Ｂ） …電流信号
ＬＰＦ …ローパスフィルタ
ＶＲＣ …電圧
Ｖｏｕｔ …電圧

Claims (2)

1. 外部回路と２本の伝送線で接続し、該外部回路を電源としながら該外部回路へ所定の電流信号を出力する２線式伝送器であって、
   物理量を電気信号に変換して出力するセンサ回路と、
   所定の処理を記述したプログラムを記憶するフラッシュＲＯＭと、
   前記フラッシュＲＯＭに記憶されたプログラムを展開するＲＡＭと、
   前記ＲＡＭに展開されたプログラムに従って、前記センサが出力した電気信号に対して所定の処理を実行する処理部と、
   前記処理部の処理結果を外部に表示する表示回路と、
   前記外部回路から電力を受給し、前記処理部の処理結果に応じて該外部回路に出力する電流信号を決定する出力回路と、
   前記出力回路から前記フラッシュＲＯＭへ電力を供給する第１電源ラインと、
   前記第１電源ラインを開閉する第１スイッチと、
   前記出力回路から前記センサ回路および前記表示回路へ電力を供給する第２電源ラインと、
   前記第２電源ラインを開閉する第２スイッチと、
   前記第１スイッチおよび第２スイッチの開閉を制御する開閉制御部と、
   を備え、
   前記開閉制御部は前記第１スイッチを閉じているときに前記第２スイッチを開くことを特徴とする２線式伝送器。
2. 当該２線式伝送器の電源投入時において、
   前記開閉制御部は、前記第２スイッチを開状態にし、前記第１スイッチを閉状態にし、
   前記処理部は、前記フラッシュＲＯＭに記憶されたプログラムを前記ＲＡＭに転送し、
   前記開閉制御部は、前記フラッシュＲＯＭから前記ＲＡＭへのプログラムの転送が完了したか否かを判定する判定部を有していて、該プログラムの転送完了に応じて前記第１スイッチを開状態にし、前記第２スイッチを閉状態にすることを特徴とする請求項１に記載の２線式伝送器。

Images