JP2012079760A - Electronic circuit device and manufacturing method thereof - Google Patents

Electronic circuit device and manufacturing method thereof Download PDF

Info

Publication number
JP2012079760A
JP2012079760A JP2010220939A JP2010220939A JP2012079760A JP 2012079760 A JP2012079760 A JP 2012079760A JP 2010220939 A JP2010220939 A JP 2010220939A JP 2010220939 A JP2010220939 A JP 2010220939A JP 2012079760 A JP2012079760 A JP 2012079760A
Authority
JP
Japan
Prior art keywords
substrate
resin
electronic circuit
circuit device
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010220939A
Other languages
Japanese (ja)
Inventor
Atsuhiko Tanaka
敦彦 田中
Naoya Okada
直也 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010220939A priority Critical patent/JP2012079760A/en
Publication of JP2012079760A publication Critical patent/JP2012079760A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic circuit device which can enhance adhesion between a substrate and a resin sealing body, prevent short-circuit between conductors resulting from electromigration, and improve electrical reliability, while enabling a reduction in thickness and size, and also to provide a manufacturing method of the electronic circuit device.SOLUTION: An electronic circuit device comprises: a substrate 11 having insulating base materials 111 to 113 provided with conductors 115 to 118; electronic components provided on the substrate 11; a resin sealing body 17 covering the substrate 11 and the electronic components; and a resin coating 37 which is provided between an edge face 11C of the substrate 11 and the resin sealing body 17, and which has adhesion higher than that between the substrate 11 and the resin sealing body 17.

Description

本発明は、電子回路装置及びその製造方法に関し、特に絶縁基材に導電体が配設された基板を有し、この基板を樹脂封止体により封止する電子回路装置及びその製造方法に関する。   The present invention relates to an electronic circuit device and a manufacturing method thereof, and more particularly, to an electronic circuit device having a substrate in which a conductor is disposed on an insulating base material and sealing the substrate with a resin sealing body and a manufacturing method thereof.

例えば汎用テレビジョンの電源ユニットには、直流−直流(DC−DC)コンバータが組み込まれている。DC−DCコンバータは、例えば一般家庭用100Vの交流電圧から変換された直流電圧を、更に制御回路ユニット、駆動回路ユニット等に使用される直流電圧に変換する。DC−DCコンバータは、最終的に12Vや24Vの直流電圧を生成する。   For example, a DC-DC converter is incorporated in a power supply unit of a general-purpose television. The DC-DC converter converts, for example, a DC voltage converted from a 100 V AC voltage for general home use into a DC voltage used for a control circuit unit, a drive circuit unit, and the like. The DC-DC converter finally generates a DC voltage of 12V or 24V.

薄型化並びに大画面化の傾向にある液晶テレビジョン、プラズマテレビジョン等の汎用テレビジョンの開発には電源ユニットの薄型化並びに小型化が重要な課題になっている。下記特許文献1には電源ユニットの薄型化並びに小型化に最適な発明が開示されている。   In developing general-purpose televisions such as liquid crystal televisions and plasma televisions that are becoming thinner and larger in screen, it is important to make power supply units thinner and smaller. Patent Document 1 below discloses an invention that is optimal for reducing the thickness and size of a power supply unit.

特許文献1に開示された発明は、基板と、この基板に搭載されたシートトランス構造を採用するトランスと、基板及びトランスを被覆する樹脂封止体とを備えた電子回路装置である。基板は絶縁基材に導電体を形成した配線基板(回路基板)である。絶縁基材にはガラスエポキシ樹脂が使用されている。導電体には銅等の電気電導性に優れた例えばCuが使用されている。また、樹脂封止体にはエポキシ樹脂が使用され、このエポキシ樹脂はトランスファモールド法を用いて成形されている。このように製作される電子回路装置においては、基板やトランス等の回路素子を1つのパッケージ内に組み込むことができるので、薄型化並びに小型化を実現することができる特徴がある。   The invention disclosed in Patent Document 1 is an electronic circuit device that includes a substrate, a transformer that employs a sheet transformer structure mounted on the substrate, and a resin sealing body that covers the substrate and the transformer. The board is a wiring board (circuit board) in which a conductor is formed on an insulating base material. Glass epoxy resin is used for the insulating base material. For example, Cu having excellent electrical conductivity such as copper is used for the conductor. Moreover, an epoxy resin is used for the resin sealing body, and this epoxy resin is molded using a transfer molding method. The electronic circuit device manufactured in this way is characterized in that it can be reduced in thickness and size because circuit elements such as a substrate and a transformer can be incorporated in one package.

特開2010−141077号公報JP 2010-1441077 A 特開平5−198948号公報Japanese Patent Laid-Open No. 5-198948

前述の特許文献1に開示された電子回路装置においては、以下の点について配慮がなされていなかった。道路脇や電柱等、高温度、高湿度に晒される過酷な外部環境下において使用される電子回路装置の開発に先立ち、電子回路装置に高温高湿バイアス試験(寿命試験)を実施したところ、不具合が発生した。具体的には、電子回路装置の基板と樹脂封止体との界面における密着性が十分ではなく、樹脂封止体の外部から樹脂封止体と基板との界面を通じて樹脂封止体内に水分が浸入し、基板の絶縁基材の表面上に導電性析出物が析出するエレクトロマイグレーションが発生した。絶縁基材と導電体とを交互に複数積層した多層配線構造を有する基板においては、積層された絶縁基材間の導電体にもエレクトロマイグレーションの発生が確認され、絶縁基材間の界面に導電体が析出し、基板の端面を通じて互いに近くに配設された導電体間に短絡が発生した。導電体間に短絡が生じた場合には、電子回路装置は電気的信頼性の劣化に至る。   In the electronic circuit device disclosed in Patent Document 1 described above, the following points have not been considered. Prior to the development of electronic circuit devices used in harsh external environments exposed to high temperatures and high humidity such as roadsides and utility poles, a high-temperature, high-humidity bias test (life test) was performed on the electronic circuit devices. There has occurred. Specifically, the adhesion at the interface between the substrate of the electronic circuit device and the resin sealing body is not sufficient, and moisture enters the resin sealing body from the outside of the resin sealing body through the interface between the resin sealing body and the substrate. Intrusion occurred and electromigration occurred where conductive precipitates were deposited on the surface of the insulating base material of the substrate. In a substrate having a multilayer wiring structure in which a plurality of insulating base materials and conductors are alternately laminated, electromigration is also confirmed in the conductors between the laminated insulating base materials, and the interface between the insulating base materials is conductive. The body was deposited and a short circuit occurred between the conductors arranged close to each other through the end face of the substrate. When a short circuit occurs between the conductors, the electronic circuit device deteriorates in electrical reliability.

上記特許文献2には、上下絶縁層の端面に金属膜を形成し、この金属膜を用いて上下絶縁層の界面を封止した厚膜薄膜混成多層回路基板に関する発明が開示されている。絶縁層の密着力に対して金属膜の密着力が大きいので、上下絶縁層の界面の剥離を防止することができ、水分の浸入に起因するエレクトロマイグレーションを防止することができる。   Patent Document 2 discloses an invention relating to a thick film thin film hybrid multilayer circuit board in which a metal film is formed on the end surfaces of the upper and lower insulating layers and the interface between the upper and lower insulating layers is sealed using the metal film. Since the adhesion of the metal film is greater than the adhesion of the insulating layer, peeling of the interface between the upper and lower insulating layers can be prevented, and electromigration due to moisture intrusion can be prevented.

しかしながら、特許文献2に開示された発明においては、水分の浸入に起因するエレクトロマイグレーションを防止することができるものの、数百V程度の高電圧の通電に伴うエレクトロマイグレーションは発生するので、上下絶縁層の界面に発生する導電性析出物が金属膜に接触した場合、上記のように導電体間に短絡が発生する。   However, in the invention disclosed in Patent Document 2, although electromigration due to moisture intrusion can be prevented, electromigration due to energization of a high voltage of about several hundred volts occurs, so the upper and lower insulating layers When the conductive precipitate generated at the interface of the metal contacts the metal film, a short circuit occurs between the conductors as described above.

本発明は上記課題を解決するためになされたものである。従って、本発明は、薄型化並びに小型化を実現しつつ、基板と樹脂封止体との密着性を向上し、エレクトロマイグレーションに起因する導電体間の短絡を防止することができ、電気的信頼性を向上することができる電子回路装置を提供することである。   The present invention has been made to solve the above problems. Therefore, the present invention can improve the adhesion between the substrate and the resin sealing body while realizing a reduction in thickness and size, and can prevent a short circuit between the conductors due to electromigration. It is to provide an electronic circuit device capable of improving the performance.

更に、本発明は、上記電子回路装置を簡易に製作することができる製造方法を提供することである。   Furthermore, this invention is providing the manufacturing method which can manufacture the said electronic circuit apparatus easily.

上記課題を解決するために、本発明の実施例に係る第1の特徴は、電子回路装置において、絶縁基材に導電体が配設された基板と、基板上に配設された電子部品と、基板及び電子部品を覆う樹脂封止体と、基板の端面と樹脂封止体との間に配設され、基板と樹脂封止体との密着性に比べて高い密着性を有する樹脂被膜とを備える。   In order to solve the above-described problems, a first feature according to an embodiment of the present invention is that, in an electronic circuit device, a substrate in which a conductor is disposed on an insulating base, and an electronic component disposed on the substrate A resin encapsulant that covers the substrate and the electronic component, and a resin film that is disposed between the end surface of the substrate and the resin encapsulant and has higher adhesion than the adhesion between the substrate and the resin encapsulant. Is provided.

第1の特徴に係る電子回路装置において、基板は絶縁基材と導電体とを交互に複数積層した多層構造を有し、樹脂被膜は絶縁基板の端面からそれに積層される他の絶縁基板の端面に渡って配設されていることが好ましい。   In the electronic circuit device according to the first feature, the substrate has a multilayer structure in which a plurality of insulating base materials and conductors are alternately stacked, and the resin coating is formed from the end surface of the insulating substrate to the end surface of another insulating substrate. It is preferable that it is arrange | positioned over.

第1の特徴に係る電子回路装置において、基板の絶縁基材は熱硬化型樹脂接着剤を含浸させたガラス繊維クロスにより構成され、樹脂被膜は、その一部をガラス繊維クロスに含浸させ、絶縁基板間の界面の一部に含浸領域を構成していることが好ましい。   In the electronic circuit device according to the first feature, the insulating base material of the substrate is composed of a glass fiber cloth impregnated with a thermosetting resin adhesive, and the resin coating is impregnated with a part of the glass fiber cloth for insulation. It is preferable that an impregnation region is formed at a part of the interface between the substrates.

第1の特徴に係る電子回路装置において、樹脂被膜の絶縁基材の端面上の膜厚寸法に対して、樹脂被膜の絶縁基材の端面から界面の一部に至る含浸寸法が大きいことが好ましい。   In the electronic circuit device according to the first feature, it is preferable that the impregnation dimension from the end surface of the insulating base material of the resin coating to a part of the interface is larger than the film thickness size on the end surface of the insulating base material of the resin coating. .

第1の特徴に係る電子回路装置において、樹脂封止体はオルソクレゾールノボラックエポキシ樹脂により構成され、樹脂被膜は、ポリイミド樹脂、速硬化型液性エポキシ樹脂、シロキシサン樹脂のいずれか1つにより構成されていることが好ましい。   In the electronic circuit device according to the first feature, the resin sealing body is made of orthocresol novolac epoxy resin, and the resin coating is made of any one of polyimide resin, fast-curing liquid epoxy resin, and siloxysan resin. It is preferable.

本発明の実施例に係る第2の特徴は、電子回路装置の製造方法において、絶縁基材に導電体を有し、複数の基板形成領域が規則的に配列された製作用基板を形成する工程と、製作用基板において基板形成領域間の一部に絶縁基材の端面の少なくとも一部が露出するスリットを形成する工程と、製作用基板においてスリット内壁面の絶縁基材の端面に絶縁性を有する樹脂被膜を形成する工程と、製作用基板において基板形成領域間の他の一部を切断し、製作用基板の切断された基板形成領域から複数の基板を形成する工程とを備える。   According to a second aspect of the present invention, in the method of manufacturing an electronic circuit device, the step of forming a production substrate having a conductor on an insulating base and a plurality of substrate formation regions regularly arranged And forming a slit that exposes at least a part of the end surface of the insulating base material in a part between the substrate forming regions in the production substrate, and insulating the end surface of the insulating base material on the inner wall surface of the slit in the production substrate. A step of forming a resin film, and a step of cutting another part of the production substrate between the substrate formation regions to form a plurality of substrates from the cut substrate formation region of the production substrate.

本発明によれば、薄型化並びに小型化を実現しつつ、基板と樹脂封止体との密着性を向上し、エレクトロマイグレーションに起因する導電体間の短絡を防止することができ、電気的信頼性を向上することができる電子回路装置を提供することができる。   According to the present invention, it is possible to improve the adhesion between the substrate and the resin-encapsulated body while realizing a reduction in thickness and size, and to prevent a short circuit between the conductors due to electromigration. An electronic circuit device capable of improving the performance can be provided.

更に、本発明によれば、上記電子回路装置を簡易に製作することができる製造方法を提供することができる。   Furthermore, according to this invention, the manufacturing method which can manufacture the said electronic circuit apparatus easily can be provided.

本発明の一実施例に係る電子回路装置の回路システムブロック図である。1 is a circuit system block diagram of an electronic circuit device according to an embodiment of the present invention. 一実施例に係る電子回路装置の一部樹脂封止体を取り除いた平面図(上面図)である。It is the top view (top view) which removed the resin sealing body of the electronic circuit device which concerns on one Example. 図2に示す電子回路装置の一部樹脂封止体を取り除いた底面図(下面図)である。It is the bottom view (bottom view) which removed the resin sealing body of the electronic circuit device shown in FIG. 図2及び図3に示す電子回路装置の側面断面図である。FIG. 4 is a side cross-sectional view of the electronic circuit device shown in FIGS. 2 and 3. 図2乃至図3に示す電子回路装置の樹脂封止体を含む全体斜視図である。FIG. 4 is an overall perspective view including a resin sealing body of the electronic circuit device shown in FIGS. 2 to 3. 図4に示す基板の要部断面図である。It is principal part sectional drawing of the board | substrate shown in FIG. 一実施例に係る電子回路装置の第1のトランスの分解斜視図である。It is an exploded perspective view of the 1st transformer of the electronic circuit device concerning one example. 一実施例に係る電子回路装置の製造方法を説明する、第1工程における製作用基板の平面図である。It is a top view of the production board | substrate in a 1st process explaining the manufacturing method of the electronic circuit apparatus which concerns on one Example. 第2の工程における製作用基板の平面図である。It is a top view of the production board | substrate in a 2nd process. 第3の工程における製作用基板の平面図である。It is a top view of the production board | substrate in a 3rd process.

次に、図面を参照して、本発明の一実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。   Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic and different from actual ones. In addition, there may be a case where the dimensional relationships and ratios are different between the drawings.

また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。   Further, the following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention specifies the arrangement of each component as follows. It is not what you do. The technical idea of the present invention can be variously modified within the scope of the claims.

本発明の一実施例は、特に外部環境下において使用される電源ユニットに組み込まれる電源モジュール(インテリジェントパワーモジュール:IPM)としての電子回路装置に本発明を適用した例を説明するものである。ここでは、電子回路装置はDC−DCコンバータである。   One embodiment of the present invention describes an example in which the present invention is applied to an electronic circuit device as a power supply module (intelligent power module: IPM) incorporated in a power supply unit used particularly in an external environment. Here, the electronic circuit device is a DC-DC converter.

[電子回路装置の電子回路システムブロック構成]
図1に示すように、一実施例に係る電子回路装置1は、DC−DCコンバータを1つの電源モジュールとして構築されている。この電子回路装置1は、トランジスタ部2、第1のトランス(メイントランス)3、コンデンサ41、42、43(電子部品)、ダイオード(電子部品)5、制御部6、第2のトランス(ドライブ用トランス)7及び温度検出部8の複数の電子部品を少なくとも備えている。また、電子回路装置1においては、入力端子Vin+、Vin-、出力端子Vout+、Vout-、直流電圧端子DCIN、切換信号端子ON/OFF、出力電圧調整端子TRM、リモートセンシング端子Vs+、Vs-が配設されている。
[Electronic circuit system block configuration of electronic circuit device]
As shown in FIG. 1, an electronic circuit device 1 according to an embodiment is constructed with a DC-DC converter as one power supply module. The electronic circuit device 1 includes a transistor unit 2, a first transformer (main transformer) 3, capacitors 41, 42, 43 (electronic components), a diode (electronic component) 5, a control unit 6, a second transformer (for driving). A plurality of electronic components of the transformer 7 and the temperature detector 8 are provided. In the electronic circuit device 1, the input terminals Vin +, Vin-, the output terminals Vout +, Vout-, the DC voltage terminal DCIN, the switching signal terminal ON / OFF, the output voltage adjustment terminal TRM, the remote sensing terminals Vs +, Vs- are arranged. It is installed.

トランジスタ部2は、第1の絶縁ゲート型トランジスタ(以下、単にIGFET(insulated gate field effect transistor)という。)21と、第2のIGFET22と、ダイオード23及び24とを備えている。ここで、IGFETとは、MOSFET(metal oxide semiconductor field effect transistor)、MISFET(metal insulated semiconductor field effect transistor)のいずれも含む意味において使用される。なお、トランジスタ部2においては、同等の機能を有していれば、IGFETに限定されるものではなく、例えばIGBT(insulated gate bipolar transistor)、バイポーラトランジスタ等を使用することができる。   The transistor section 2 includes a first insulated gate transistor (hereinafter simply referred to as an IGFET (Insulated Gate Field Effect Transistor)) 21, a second IGFET 22, and diodes 23 and 24. Here, IGFET is used in the meaning including both MOSFET (metal oxide semiconductor field effect transistor) and MISFET (metal insulated semiconductor field effect transistor). The transistor unit 2 is not limited to an IGFET as long as it has an equivalent function, and for example, an IGBT (insulated gate bipolar transistor), a bipolar transistor, or the like can be used.

第1のIGFET21の主電極の一端は入力端子Vin+に接続され、主電極の他端は第2のIGFET22の主電極の一端に接続され、ゲート電極は第2のトランス7に接続されている。第1のIGFET21の主電極の一端と他端との間には逆バイアス方向にダイオード23が設けられている。第2のIGFET22の主電極の他端は入力端子Vin-に接続され、ゲート電極は第2のトランス7に接続されている。第2のIGFET22の主電極の一端と他端との間には逆バイアス方向にダイオード24が設けられている。また、入力端子Vin+とVin-との間にはコンデンサ42が挿入されている。   One end of the main electrode of the first IGFET 21 is connected to the input terminal Vin +, the other end of the main electrode is connected to one end of the main electrode of the second IGFET 22, and the gate electrode is connected to the second transformer 7. A diode 23 is provided in the reverse bias direction between one end and the other end of the main electrode of the first IGFET 21. The other end of the main electrode of the second IGFET 22 is connected to the input terminal Vin−, and the gate electrode is connected to the second transformer 7. A diode 24 is provided in the reverse bias direction between one end and the other end of the main electrode of the second IGFET 22. A capacitor 42 is inserted between the input terminals Vin + and Vin−.

第1のトランス3は、一次側巻線(コイル)31、二次側巻線(コイル)32及びコア33を備えている。一次側巻線31の一端はトランジスタ部2の出力つまり第1のIGFET21の主電極の他端及び第2のIGFET22の主電極の一端に接続され、他端はコンデンサ41を電気的に直列に介在させて入力端子Vin-に接続されている。二次側巻線32の一端はダイオード5を電気的に直列に介在させて出力端子Vout+に接続され、他端は出力端子Vout-に接続されている。   The first transformer 3 includes a primary winding (coil) 31, a secondary winding (coil) 32, and a core 33. One end of the primary winding 31 is connected to the output of the transistor unit 2, that is, the other end of the main electrode of the first IGFET 21 and one end of the main electrode of the second IGFET 22, and the other end is electrically connected in series with the capacitor 41. And connected to the input terminal Vin-. One end of the secondary winding 32 is connected to the output terminal Vout + with the diode 5 electrically connected in series, and the other end is connected to the output terminal Vout−.

出力端子Vout+とVout-との間には、コンデンサ43、温度検出部8のそれぞれが電気的に並列に挿入されている。温度検出部8は、電子回路装置1の温度を検出し、その検出結果を制御部6に出力する。制御部6においては、温度検出部8からの検出結果に基づき予め設定された温度上昇が検出された場合には、第2のトランス7を介してトランジスタ部2の動作を停止させる制御、すなわちこの電子回路システムの動作を停止させる制御を行うことができる。   Between the output terminals Vout + and Vout−, each of the capacitor 43 and the temperature detecting unit 8 is electrically connected in parallel. The temperature detection unit 8 detects the temperature of the electronic circuit device 1 and outputs the detection result to the control unit 6. In the control unit 6, when a preset temperature rise is detected based on the detection result from the temperature detection unit 8, the control for stopping the operation of the transistor unit 2 through the second transformer 7, that is, this Control for stopping the operation of the electronic circuit system can be performed.

制御部6は、図示しないが、制御用ICとフォトカプラとを少なくとも備えている。この制御部6は、切換信号端子ON/OFFから入力される切換信号に基づき、この電子回路装置1のDC−DCコンバータの動作の制御を行う。   Although not illustrated, the control unit 6 includes at least a control IC and a photocoupler. The control unit 6 controls the operation of the DC-DC converter of the electronic circuit device 1 based on a switching signal input from the switching signal terminal ON / OFF.

[電子回路装置の動作]
図1に示す一実施例に係る電子回路装置1において、まず入力端子Vin+、Vin-間に変換前の直流電圧が与えられ、更に直流電圧端子DCINには直流電圧例えば12Vが供給され、切換信号端子ON/OFFには電子回路装置1の切換信号(起動信号)が与えられる。切換信号端子ON/OFFにON信号が与えられると、制御部6は、第2のトランス7を介してトランジスタ部2の第1のIGFET21のON動作を行い、第2のIGFET22のOFF動作を行う。第1のIGFET21のON動作が行われると、トランジスタ部2(第1のIGFET21の主電極の他端)から第1のトランス3の一次側巻線31に直流電流が流れる。この一次側巻線31に直流電流が流れると、電磁誘導作用によって二次側巻線32に直流電流が発生する。この直流電圧は出力端子Vout+、Vout-間に変換後の直流電圧として出力される。
[Operation of electronic circuit device]
In the electronic circuit device 1 according to the embodiment shown in FIG. 1, first, a DC voltage before conversion is applied between the input terminals Vin + and Vin−, and further, a DC voltage, for example, 12V is supplied to the DC voltage terminal DCIN. A switching signal (activation signal) of the electronic circuit device 1 is given to the terminals ON / OFF. When the ON signal is given to the switching signal terminal ON / OFF, the control unit 6 performs the ON operation of the first IGFET 21 of the transistor unit 2 through the second transformer 7 and performs the OFF operation of the second IGFET 22. . When the ON operation of the first IGFET 21 is performed, a direct current flows from the transistor unit 2 (the other end of the main electrode of the first IGFET 21) to the primary winding 31 of the first transformer 3. When a direct current flows through the primary winding 31, a direct current is generated in the secondary winding 32 due to electromagnetic induction. This DC voltage is output as a DC voltage after conversion between the output terminals Vout + and Vout−.

一実施例に係る電子回路装置1においては、変換前の直流電圧は例えば385Vであり、変換後の直流電圧は例えば12V又は24Vである。   In the electronic circuit device 1 according to an embodiment, the DC voltage before conversion is, for example, 385V, and the DC voltage after conversion is, for example, 12V or 24V.

[電子回路装置の基本デバイス構造]
一実施例に係る電子回路装置1の基本的なデバイス断面構造は図2乃至図5に示す通りである。電子回路装置1は、第1の表面11A及びそれに対向する第2の表面11Bを有する基板(回路基板)11と、基板11に第1の表面11Aから第2の表面11Bに渡って配設された磁性体と、この磁性体の底面(図4中、下側表面であって、電子回路装置1の実装面側)に向かい合わせて配設され、金属製板材により構成された応力緩衝体91と、基板11、磁性体及び応力緩衝体91の少なくとも磁性体側を被覆する樹脂封止体17とを備えている。
[Basic device structure of electronic circuit device]
The basic device cross-sectional structure of the electronic circuit device 1 according to one embodiment is as shown in FIGS. The electronic circuit device 1 is disposed on a substrate (circuit board) 11 having a first surface 11A and a second surface 11B opposite to the first surface 11A, and from the first surface 11A to the second surface 11B. And a stress buffer 91 made of a metal plate material and disposed facing the bottom surface of the magnetic body (the lower surface in FIG. 4 and the mounting surface side of the electronic circuit device 1). And a resin sealing body 17 that covers at least the magnetic body side of the substrate 11, the magnetic body, and the stress buffer 91.

一実施例において、電子回路装置1の磁性体は、前述の第1のトランス3又は第2のトランス7を構築する強磁性体である。この第1のトランス3(及び第2のトランス7)の詳細な構造は後述する。また、一実施例において、磁性体は第1のトランス3及び第2のトランス7を構築するが、これに限定されるものではなく、磁性体はリアクタンス、インダクタ等を構築してもよい。   In one embodiment, the magnetic body of the electronic circuit device 1 is a ferromagnetic body that constructs the first transformer 3 or the second transformer 7 described above. The detailed structure of the first transformer 3 (and the second transformer 7) will be described later. In one embodiment, the magnetic body constructs the first transformer 3 and the second transformer 7. However, the present invention is not limited to this, and the magnetic body may construct a reactance, an inductor, and the like.

一実施例において、応力緩衝体91は、樹脂封止体17の熱収縮によって磁性体に及ぼす応力を減少することができる機能を有し、更に磁性体(第1のトランス3及び第2のトランス7)から発生する熱を樹脂封止体17の外部に放出する機能を有する。   In one embodiment, the stress buffer 91 has a function of reducing the stress exerted on the magnetic body by the thermal contraction of the resin sealing body 17, and further, the magnetic body (the first transformer 3 and the second transformer). 7) has a function of releasing heat generated from the resin sealing body 17 to the outside.

[基板(回路基板)の構成]
図2乃至図4及び図6、特に図6に示すように、電子回路装置1の基板11には、一実施例において、第1の絶縁基材111、112、第2の絶縁基材と第1の導電体115、116、第2の導電体117、118とを交互に積層した多層配線基板(多層回路基板)が使用されている。基板11の第1の表面11A(図4中及び図6中、上側表面)となる第1の絶縁基材111の表面上には第1の導電体115が配設されている。基板11の第1の表面11Aとは対向する第2の表面11B(図4中及び図6中、下側表面又は裏面)となる第1の絶縁基材112の表面上(裏面上)には第1の導電体116が配設されている。第2の絶縁基材113は第1の絶縁基材111と112との間に配設されている。この第2の絶縁基材113の第1の表面11A側の表面上には第2の導電体117が配設され、第2の絶縁基材113の第2の表面11A側の表面上(裏面上)には第2の導電体118が配設されている。
[Configuration of board (circuit board)]
As shown in FIGS. 2 to 4 and 6, particularly FIG. 6, the substrate 11 of the electronic circuit device 1 includes, in one embodiment, the first insulating base materials 111 and 112, the second insulating base material and the second insulating base material. A multilayer wiring board (multilayer circuit board) in which one conductor 115, 116 and second conductor 117, 118 are alternately stacked is used. A first conductor 115 is disposed on the surface of the first insulating base 111 which becomes the first surface 11A of the substrate 11 (the upper surface in FIGS. 4 and 6). On the surface (on the back surface) of the first insulating base material 112 that becomes the second surface 11B (the lower surface or the back surface in FIGS. 4 and 6) opposite to the first surface 11A of the substrate 11. A first conductor 116 is provided. The second insulating base 113 is disposed between the first insulating bases 111 and 112. A second conductor 117 is disposed on the surface of the second insulating base 113 on the first surface 11A side, and on the surface of the second insulating base 113 on the second surface 11A (back surface). A second conductor 118 is disposed on the top.

第1の導電体115、116はいずれも電子部品を基板11に実装しかつ電気的に接続するための端子、電子部品間や電子部品と後述するリード180等との間を電気的に接続する配線等として機能する。第2の導電体117、118はいずれも第1の導電体115と116との間を電気的に接続する機能を有する。   The first conductors 115 and 116 both electrically connect terminals for mounting electronic components on the substrate 11 and electrically connecting them, between the electronic components, and between the electronic components and leads 180 described later. Functions as wiring and the like. Each of the second conductors 117 and 118 has a function of electrically connecting the first conductors 115 and 116.

第1の導電体115、116、第2の導電体117、118にはここでは同一導電性材料が使用されている。例えば、これらの導電体にはCu、Cu合金、Au等の導電性に優れた金属箔又は金属膜が使用されている。第1の導電体115、116、第2の導電体117、118において、例えばCu箔により構成される場合、その膜厚は例えば20μm−80μmに設定されている。また、特に、第1の導電体115、116においては、ボンダビリティを向上するために、上記金属箔又は金属膜の表面上に例えばNiめっき膜を形成した複合膜を使用することができる。   Here, the same conductive material is used for the first conductors 115 and 116 and the second conductors 117 and 118. For example, a metal foil or metal film having excellent conductivity such as Cu, Cu alloy, or Au is used for these conductors. When the first conductors 115 and 116 and the second conductors 117 and 118 are made of, for example, Cu foil, the film thickness is set to 20 μm to 80 μm, for example. In particular, in the first conductors 115 and 116, in order to improve bondability, a composite film in which, for example, a Ni plating film is formed on the surface of the metal foil or metal film can be used.

第1の絶縁基材111、112は、少なくとも電気的絶縁機能を有し、かつ接着機能を有する。一実施例において、第1の絶縁基材111、112には、積層のときに硬化されておらず、積層後に硬化される、例えば熱硬化型樹脂接着剤を含浸させたガラス繊維クロス、いわゆるプリプレグが使用されている。ガラス繊維クロスには、例えばSiO2を主成分とし、Al23、CaO、MgO、R2O、B23等の少なくともいずれかが添加された3μm−10μm径を有する単糸を数十本から数百本程度束ね、これを平織りしたものである。熱硬化型樹脂接着剤には例えばエポキシ樹脂が使用されている。第1の絶縁基材111、112の膜厚は例えば180μm−220μmに設定されている。 The first insulating bases 111 and 112 have at least an electrical insulating function and an adhesive function. In one embodiment, the first insulating bases 111 and 112 are not cured at the time of lamination, but are cured after lamination, for example, a glass fiber cloth impregnated with a thermosetting resin adhesive, a so-called prepreg. Is used. In the glass fiber cloth, for example, there are several single yarns having a diameter of 3 μm to 10 μm to which SiO 2 is a main component and at least one of Al 2 O 3 , CaO, MgO, R 2 O, B 2 O 3 and the like is added. Ten to several hundreds are bundled and plain weave. For example, an epoxy resin is used as the thermosetting resin adhesive. The film thickness of the first insulating base materials 111 and 112 is set to 180 μm to 220 μm, for example.

第2の絶縁基材113は、同様に、少なくとも電気的絶縁機能を有し、かつ接着機能を有する。第2の絶縁基材113は、一実施例において、表面上に第2の導電体117、裏面上に第2の導電体118をそれぞれ接着し、このときに硬化されているので、積層のときには既に硬化されている。第2の絶縁基材113には、第1の絶縁基材111及び112と同様に、例えば熱硬化型樹脂接着剤を含浸させたガラス繊維クロスが使用されている。第2の絶縁基材113の膜厚は例えば50μm−70μmに設定されている。   Similarly, the second insulating substrate 113 has at least an electrical insulating function and an adhesive function. In one embodiment, the second insulating base 113 is bonded to the second conductor 117 on the front surface and the second conductor 118 on the back surface, and is cured at this time. Already cured. As the second insulating base material 113, a glass fiber cloth impregnated with, for example, a thermosetting resin adhesive is used in the same manner as the first insulating base materials 111 and 112. The film thickness of the second insulating substrate 113 is set to 50 μm-70 μm, for example.

なお、特に符号を付けて説明しないが、第1の導電体115、第2の導電体117、118、第1の導電体116のそれぞれの間の電気的接続は、第1の絶縁基材111、第2の絶縁基材113、第1の絶縁基材112のそれぞれに配設された接続孔内に埋設された接続孔配線(スルーホール配線又はビア配線)を通じて行われている。この接続孔配線には、電気導電性に優れ、半導体製造過程において製作し易い、例えばCu、Cu合金、Au等の金属材料が使用されている。また、一実施例において、基板11は、第1の絶縁基材111、第2の絶縁基材113、第1の絶縁基材112の3層の絶縁基材と、第1の導電体115、第2の導電体117、118、第1の導電体118の4層の導電体とを備えているが、これらの積層数に限定されるものではない。すなわち、基板11は、1層、2層若しくは4層以上の層数を有する絶縁基材と、1層乃至3層若しくは5層以上の層数を有する導電体とを備えた、単層配線基板又は多層配線基板であってもよい。   Although not particularly described with reference numerals, the electrical connection among the first conductor 115, the second conductors 117 and 118, and the first conductor 116 is the same as that of the first insulating substrate 111. This is performed through connection hole wiring (through-hole wiring or via wiring) embedded in the connection holes provided in the second insulating base 113 and the first insulating base 112, respectively. For this connection hole wiring, a metal material such as Cu, Cu alloy, Au, etc., which is excellent in electrical conductivity and easy to manufacture in the semiconductor manufacturing process, is used. Further, in one embodiment, the substrate 11 includes a three-layer insulating base material including a first insulating base material 111, a second insulating base material 113, and a first insulating base material 112, a first conductor 115, The second conductors 117 and 118 and the four conductors of the first conductor 118 are provided, but the number of stacked layers is not limited thereto. That is, the substrate 11 is a single-layer wiring board provided with an insulating base material having the number of layers of one layer, two layers, four layers or more, and a conductor having the number of layers of one to three layers or five layers or more. Alternatively, it may be a multilayer wiring board.

このように構成される基板11には、図2、図3、図4及び図6に示すように、側面11Cの実質的に全域に、基板11と樹脂封止体17との密着性に比べて高い密着性を有し、かつ絶縁性を有する樹脂被膜37が配設されている。ここで、実質的に全域とは、後の製造方法において説明する製作用基板1100に配設した連結部1103を少なくとも除く、基板11の周囲のほぼ全域並びに基板11の厚さ方向のほぼ全域という意味で使用されている。結果的に、樹脂被膜37は、基板11の第1の絶縁基材111の端面から第2の絶縁基材113の端面に渡って、更に第2の絶縁基材113の端面から第1の絶縁基材112の端面に渡って配設されている。基板11の側面11Cにおいて、第1の絶縁基材111と第2の絶縁基材113との界面並びに第2の絶縁基材113と第1の絶縁基材112との界面は樹脂被膜37によって覆われる。また、樹脂被膜37は、特に基板11の側面11Cから離間距離を十分に確保することができない領域には積極的に配設されている。   As shown in FIGS. 2, 3, 4, and 6, the substrate 11 configured in this manner has substantially the entire area of the side surface 11 </ b> C compared to the adhesion between the substrate 11 and the resin sealing body 17. A resin film 37 having high adhesion and insulating properties is disposed. Here, the substantially entire region refers to substantially the entire region around the substrate 11 and substantially the entire region in the thickness direction of the substrate 11 excluding at least the connecting portion 1103 disposed on the production substrate 1100 described in a later manufacturing method. Used in meaning. As a result, the resin coating 37 extends from the end face of the first insulating base 111 to the end face of the second insulating base 113 of the substrate 11 and further from the end face of the second insulating base 113 to the first insulation. It is disposed over the end surface of the substrate 112. On the side surface 11C of the substrate 11, the interface between the first insulating base 111 and the second insulating base 113 and the interface between the second insulating base 113 and the first insulating base 112 are covered with a resin film 37. Is called. Further, the resin film 37 is positively disposed particularly in a region where a sufficient distance from the side surface 11C of the substrate 11 cannot be secured.

更に、基板11の第1の絶縁基材111、112、第2の絶縁基材113のそれぞれの樹脂被膜37が配設された端面から内部に向かって、特にそれぞれの界面の端面から内部に至る一部には、樹脂被膜37の一部をこれら絶縁基材に含浸させた含浸領域37Aが配設されている。ここでは、前述のように、第1の絶縁基材111、112、第2の絶縁基材113のそれぞれにはガラス繊維クロスが使用されているので、含浸領域37Aはガラス繊維クロスに樹脂被膜37の一部の樹脂を含浸させることにより構成されている。   Further, the first insulating base materials 111 and 112 and the second insulating base material 113 of the substrate 11 are directed from the end surfaces where the resin coatings 37 are disposed to the inside, particularly from the end surfaces of the respective interfaces to the inside. In part, an impregnation region 37A in which a part of the resin coating 37 is impregnated with these insulating base materials is disposed. Here, as described above, since the glass fiber cloth is used for each of the first insulating base materials 111 and 112 and the second insulating base material 113, the impregnation region 37A has the resin coating 37 on the glass fiber cloth. It is comprised by impregnating a part of resin.

一実施例において、樹脂被膜37には、基板11の特に第1の絶縁基材111、112、第2の絶縁基材113のそれぞれと樹脂封止体17との密着性を高め、かつ各層の絶縁基材間の接合を主目的として、少なくとも絶縁基材間の界面の一部に含浸させることができる、ポリイミド系樹脂が使用されている。このポリイミド系樹脂は、各層の絶縁基材の端面に塗布した後、例えば150℃の温度において1時間の加熱を行い、ポリアミド酸形態として形成される。ポリイミド系樹脂は、絶縁材料として使用する場合、例えば250℃〜350℃の高温度において2時間〜6時間の加熱を行い硬化させ、ポリイミド形態として形成されるが、ここでは低温度において短時間の加熱を行い、粘度が低い性質を利用して含浸効果が優先されている。   In one embodiment, the resin coating 37 has an improved adhesion between the resin sealing body 17 and each of the first insulating base materials 111 and 112 and the second insulating base material 113 of the substrate 11 and each layer. A polyimide-based resin that can be impregnated at least in part of the interface between the insulating base materials is used mainly for bonding between the insulating base materials. This polyimide resin is applied to the end face of the insulating base material of each layer, and then heated for 1 hour at a temperature of 150 ° C., for example, to form a polyamic acid form. When the polyimide-based resin is used as an insulating material, for example, it is cured by heating for 2 to 6 hours at a high temperature of 250 ° C. to 350 ° C. to form a polyimide form. The impregnation effect is prioritized by utilizing the properties of heating and low viscosity.

図6において、樹脂被膜37の基板11の側面11Cからそれに垂直方向の膜厚t1は例えば1μm−5μmの範囲内に設定されている。このとき、含浸領域37Aの基板11の側面11Cからそれに垂直方向の含浸寸法(含浸幅)t2を、樹脂被膜37の膜厚t1に比べて大きく、例えば20μm−50μmの範囲内に設定することができる。   In FIG. 6, the film thickness t1 in the direction perpendicular to the side surface 11C of the substrate 11 of the resin coating 37 is set within a range of 1 μm to 5 μm, for example. At this time, the impregnation dimension (impregnation width) t2 in the direction perpendicular to the side surface 11C of the substrate 11 in the impregnation region 37A is set larger than the film thickness t1 of the resin coating 37, for example, within a range of 20 μm to 50 μm. it can.

また、同様の趣旨から、樹脂被膜37には、例えば耐熱性を有する速硬化型液性エポキシ樹脂を使用することができる。このとき、樹脂被膜37の膜厚t1は例えば5μm−20μmの範囲内に設定され、含浸領域37Aの含浸寸法t2を例えば10μm−30μmの範囲内に設定することができる。更に、樹脂被膜37にはシロキサン樹脂を使用することができる。なお、後述する樹脂封止体17にはエポキシ系樹脂が使用されるが、このエポキシ系樹脂はオルソクレゾールノボラックエポキシ系樹脂であり、このエポキシ系樹脂には離型剤が含まれるので、基板11との間の密着性が弱く、実効的な含浸効果を期待することができない。   For the same purpose, for the resin film 37, for example, a fast-curing liquid epoxy resin having heat resistance can be used. At this time, the film thickness t1 of the resin coating 37 is set within a range of 5 μm to 20 μm, for example, and the impregnation dimension t2 of the impregnation region 37A can be set within a range of 10 μm to 30 μm, for example. Furthermore, a siloxane resin can be used for the resin film 37. An epoxy resin is used for the resin sealing body 17 to be described later. This epoxy resin is an ortho-cresol novolac epoxy resin, and since this epoxy resin contains a release agent, the substrate 11 Adhesion between the two is weak and an effective impregnation effect cannot be expected.

基板11は、一実施例において、必ずしもこの数値に限定されるものではないが、長辺を例えば60mm−62mmに設定し、短辺を例えば42mm−44mmに設定した長方形の平面形状を有する。図4及び図6に示す基板11の厚さは例えば0.8mm−1.6mmに設定されている。   In one embodiment, the substrate 11 is not necessarily limited to this numerical value, but has a rectangular planar shape in which the long side is set to 60 mm-62 mm, for example, and the short side is set to 42 mm-44 mm, for example. The thickness of the substrate 11 shown in FIGS. 4 and 6 is set to 0.8 mm to 1.6 mm, for example.

[電子部品の構成]
図2及び図4に示すように、基板11の第1の表面11A上には、電子部品として、前述の図1において説明したトランジスタ部2、第1のトランス(磁性体)3、コンデンサ42、43、ダイオード5、制御部6、第2のトランス(磁性体)7及び温度検出部8等が実装されている。図3及び図4に示すように、基板11の第2の表面11Bには、前述の図1において説明した電子部品として、例えばコンデンサ41等が実装されている。
[Configuration of electronic components]
As shown in FIG. 2 and FIG. 4, on the first surface 11A of the substrate 11, as the electronic components, the transistor part 2, the first transformer (magnetic material) 3, the capacitor 42 described above in FIG. 43, a diode 5, a control unit 6, a second transformer (magnetic body) 7, a temperature detection unit 8, and the like are mounted. As shown in FIGS. 3 and 4, for example, a capacitor 41 or the like is mounted on the second surface 11 </ b> B of the substrate 11 as the electronic component described with reference to FIG. 1.

図1、図2及び図4に示すように、トランジスタ部2は、第1のIGFET21及びダイオード23を有する半導体チップを樹脂封止体により封止した半導体装置と、同様に第2のIGFET22及びダイオード24を有する半導体チップを樹脂封止体により封止した半導体装置とを備え、構築されている。トランジスタ部2は、第1の表面11Aにおいて、図2中、周辺領域の右下側に配設されている。   As shown in FIGS. 1, 2, and 4, the transistor unit 2 includes a semiconductor device in which a semiconductor chip having a first IGFET 21 and a diode 23 is sealed with a resin sealing body, and similarly, a second IGFET 22 and a diode. And a semiconductor device in which a semiconductor chip having 24 is sealed with a resin sealing body. The transistor portion 2 is disposed on the first surface 11A on the lower right side of the peripheral region in FIG.

コンデンサ42は例えばコンデンサ本体を樹脂封止体により封止して構成されている。樹脂封止体には一実施例においてガラスエポキシ樹脂を実用的に使用することができる。コンデンサ42は、目的とする容量値によりその搭載個数は限定されるものではないが、基板11の第1の表面11Aにおいて、図2中、周辺領域の右下側に4個配設されている。コンデンサ43は例えばコンデンサ本体を樹脂封止体により封止して構成されている。コンデンサ43は、同様に目的とする容量値によりその搭載個数は限定されるものではないが、基板11の第1の表面11Aにおいて、図2中、周辺領域の左下側に6個配設されている。   The capacitor 42 is configured, for example, by sealing a capacitor body with a resin sealing body. In one embodiment, a glass epoxy resin can be practically used for the resin sealing body. The number of capacitors 42 to be mounted is not limited by the target capacitance value, but four capacitors 42 are arranged on the first surface 11A of the substrate 11 on the lower right side of the peripheral region in FIG. . The capacitor 43 is configured, for example, by sealing a capacitor body with a resin sealing body. Similarly, the number of capacitors 43 to be mounted is not limited by the target capacitance value, but six capacitors 43 are arranged on the lower left side of the peripheral region in FIG. Yes.

また、コンデンサ41は、前述のコンデンサ42及び43と同様に、例えばコンデンサ本体を樹脂封止体により封止して構成されている。コンデンサ41は、目的とする容量値によりその搭載個数は限定されるものではないが、基板11の第2の表面11Bにおいて、図3中、周辺領域の左下側に4個配設されている。このコンデンサ41はコンデンサ42の配置位置に対向する位置に配置されている。   The capacitor 41 is configured by sealing a capacitor body with a resin sealing body, for example, in the same manner as the capacitors 42 and 43 described above. The number of capacitors 41 is not limited by the target capacitance value, but four capacitors 41 are arranged on the second surface 11B of the substrate 11 on the lower left side of the peripheral region in FIG. The capacitor 41 is disposed at a position facing the position where the capacitor 42 is disposed.

ダイオード5は例えばダイオード本体具体的にはダイオードチップ(半導体素子)を樹脂封止体により封止して構成されている。ダイオード5は、目的とする整流特性によりその搭載個数は限定されるものではないが、基板11の第1の表面11Aにおいて、図2中、周辺領域の左上側に1個配設されている。   The diode 5 is configured, for example, by sealing a diode body, specifically a diode chip (semiconductor element) with a resin sealing body. The number of diodes 5 mounted is not limited by the intended rectification characteristics, but one diode 5 is disposed on the upper left side of the peripheral region in FIG.

制御部6は、トランジスタ、論理回路、抵抗、容量等、少なくともトランジスタ部2の制御を行う回路を有する半導体チップを樹脂封止体により封止した半導体装置(制御用IC)61と、フォトカプラ62及び63とを備え、構築されている。制御部6の半導体装置61は、基板11の第1の表面11Aにおいて、図2中、周辺領域の右上側に配設されている。フォトカプラ62及び63は、基板11の第1の表面11Aにおいて、図2中、左上側に配設されている。   The control unit 6 includes a semiconductor device (control IC) 61 in which a semiconductor chip having a circuit for controlling at least the transistor unit 2 such as a transistor, a logic circuit, a resistor, and a capacitor is sealed with a resin sealing body, and a photocoupler 62. And 63, and is constructed. The semiconductor device 61 of the control unit 6 is arranged on the first surface 11A of the substrate 11 on the upper right side of the peripheral region in FIG. Photocouplers 62 and 63 are disposed on the upper left side in FIG. 2 on first surface 11A of substrate 11.

温度検出部8は、基板11の第1の表面11Aにおいて、図2中、周辺領域の左上側であって、ダイオード5とフォトカプラ62及び63との間に配設されている。この温度検出部8はダイオード5を配設した領域から離間した位置に配設され、温度検出部8自体の熱による破損や誤動作を防止するようになっている。   The temperature detection unit 8 is disposed on the first surface 11A of the substrate 11 on the upper left side of the peripheral region in FIG. 2 and between the diode 5 and the photocouplers 62 and 63. The temperature detector 8 is disposed at a position away from the region where the diode 5 is disposed, so that the temperature detector 8 itself is prevented from being damaged or malfunctioning due to heat.

[磁性体(第1のトランス及び第2のトランス)の構成]
一実施例に係る電子回路装置1において、第1のトランス3並びに第2のトランス7は磁性体詳細には強磁性体により構築されている。第1のトランス3は、図2、図3、図4及び図7に示すように、基板11の第1の表面11Aの中央領域において、開口15内に挿入されて配設されている。開口15は、一実施例において、基板11の第1の表面11Aからそれに対向する第2の表面11Bに貫通する貫通穴として構成されている。
[Configuration of magnetic body (first transformer and second transformer)]
In the electronic circuit device 1 according to one embodiment, the first transformer 3 and the second transformer 7 are constructed of a magnetic material, specifically, a ferromagnetic material. As shown in FIGS. 2, 3, 4, and 7, the first transformer 3 is inserted and disposed in the opening 15 in the central region of the first surface 11 </ b> A of the substrate 11. In one embodiment, the opening 15 is configured as a through hole penetrating from the first surface 11 </ b> A of the substrate 11 to the second surface 11 </ b> B facing it.

図7に示すように、一実施例において第1のトランス3にはシートトランス構造が採用されている。詳細な断面構造の説明は省略するが、第1のトランス3は、一次側巻線31及び二次側巻線32を有し、中央部分に貫通穴を有するトランス基板12と、トランス基板12の表面12A(第1のトランス3の表面3A側)、それに対向する裏面12B(表面3B側)及び側面12Cの一部に沿って配設され中央部分の貫通穴125にもトロイダルコアの磁心として配設されたコア33とを備えている。   As shown in FIG. 7, in one embodiment, the first transformer 3 has a sheet transformer structure. Although a detailed description of the cross-sectional structure is omitted, the first transformer 3 includes a primary side winding 31 and a secondary side winding 32, and a transformer substrate 12 having a through hole in the central portion, It is disposed along the surface 12A (the surface 3A side of the first transformer 3), the back surface 12B (the surface 3B side) and the side surface 12C opposite to the surface 12A, and is also arranged in the central through hole 125 as a magnetic core of the toroidal core. And a core 33 provided.

トランス基板12は、例えばガラスエポキシ樹脂により構成された絶縁基材121と、一次側巻線31及び二次側巻線32を構築する例えば導電体122とを備えている。この導電体122には例えばCu、Cu合金、Au等の導電性に優れた材料が使用されている。特に、絶縁基板121には、前述の基板11と同様に熱硬化型樹脂接着剤を含浸させたガラス繊維クロスにより構成することが好ましい。   The transformer substrate 12 includes an insulating base 121 made of, for example, glass epoxy resin, and, for example, a conductor 122 that constructs the primary side winding 31 and the secondary side winding 32. For the conductor 122, a material having excellent conductivity such as Cu, Cu alloy, Au, or the like is used. In particular, the insulating substrate 121 is preferably made of a glass fiber cloth impregnated with a thermosetting resin adhesive as in the case of the substrate 11 described above.

コア33は、例えば金属酸化物をセラミックとして燒結したフェライト磁性材により形成された強磁性体である。金属酸化物には、例えば酸化鉄(Fe22)を主成分とし、マンガン(Mn)、マグネシウム(Mg)、ニッケル(Ni)、亜鉛(Zn)等の金属化合物を混合したものを実用的に使用することができる。また、コア33は他にアモルファス磁性材料により形成してもよい。コア33は、磁心331Cを一体に構成しかつ突出させ、この磁心331Cを中心としてトランス基板12の両方の側面12Cに沿って突出し、トランス基板12の裏面12B側に配設された第1のコア(下部コア材)331と、第1のコア331の磁心331C及び突出した両側に磁気的に接続され、トランス基板12の表面12A側に配設された第2のコア(上部コア材)332とを備えている。第1のコア331の断面形状はE型形状であり、第2のコア332の断面形状が板材であってI型形状であることから、コア33はE−I型コア形状を有する。図7中、第1のコア331の底面は磁性体の表面3Bになり、第2のコア332の上面は磁性体の表面3Aになる。なお、コア33はE−E型コア形状であってもよい。 The core 33 is a ferromagnetic body formed of, for example, a ferrite magnetic material obtained by sintering a metal oxide as a ceramic. As the metal oxide, for example, iron oxide (Fe 2 O 2 ) as a main component and a mixture of metal compounds such as manganese (Mn), magnesium (Mg), nickel (Ni), zinc (Zn), etc. are practical. Can be used for Alternatively, the core 33 may be formed of an amorphous magnetic material. The core 33 integrally constitutes and protrudes the magnetic core 331C, protrudes along both side surfaces 12C of the transformer substrate 12 around the magnetic core 331C, and is disposed on the back surface 12B side of the transformer substrate 12. (Lower core material) 331, and a second core (upper core material) 332 that is magnetically connected to the magnetic core 331C of the first core 331 and the protruding both sides, and is disposed on the surface 12A side of the transformer substrate 12. It has. The cross-sectional shape of the first core 331 is E-shaped, and since the cross-sectional shape of the second core 332 is a plate material and is I-shaped, the core 33 has an E-I core shape. In FIG. 7, the bottom surface of the first core 331 becomes the magnetic surface 3B, and the top surface of the second core 332 becomes the magnetic surface 3A. The core 33 may have an EE type core shape.

第2のトランス7は、第1のトランス3に対して誘導起電力並びに全体のサイズを小さく設定しているが、第1のトランス3の構造と同様にシートトランス構造により構成されている。また、第1のトランス3の基板11への実装方法と同様に、第2のトランス7は、基板11に配設された開口16に挿入された状態において実装されている。   The second transformer 7 has an induced electromotive force and an overall size smaller than those of the first transformer 3, but has a sheet transformer structure similar to the structure of the first transformer 3. Similarly to the method of mounting the first transformer 3 on the substrate 11, the second transformer 7 is mounted in a state of being inserted into the opening 16 provided in the substrate 11.

第2のトランス7のコア73の表面7Aは第1のトランス3のコア33の表面3Aに対応する(双方の表面は同等の方向に存在する表面である)。また、コア73の表面7Aに対向する裏面7Bはコア33の表面3Bに対応する(双方の表面は同等の方向に存在する表面である)。   The surface 7A of the core 73 of the second transformer 7 corresponds to the surface 3A of the core 33 of the first transformer 3 (both surfaces are surfaces in the same direction). Further, the back surface 7B facing the surface 7A of the core 73 corresponds to the surface 3B of the core 33 (both surfaces are surfaces existing in the same direction).

[硬化型応力緩和材の構造及び特性]
図2乃至図4に示すように、一実施例に係る電子回路装置1においては、第1のトランス3のコア33の側面周囲、つまりトランス基板12の2つの長辺及び2つの短辺に沿う4つの側面12Cに対応しそれぞれに平行な4つの側面にのみその全域に少なくとも硬化型応力緩和材35が配設されている。ここでは、図4に示すように、コア33の上面3A並びに下面3Bには硬化型応力緩和材35は配設されていない。硬化型応力緩和材35の膜厚はコア33の側面から離れるに従って薄く設定されている。コア33の側面から最も離れた位置(終端)の硬化型応力緩和材35の膜厚は実質的にゼロである。第1のトランス3のコア33の側面に配設された硬化型応力緩和材35は、第1のトランス3とそれを実装する基板11との接続領域まで引き延ばされ、この接続領域における応力の減少に寄与する。
[Structure and properties of curable stress relieving material]
As shown in FIGS. 2 to 4, in the electronic circuit device 1 according to one embodiment, the side of the core 33 of the first transformer 3, that is, along two long sides and two short sides of the transformer substrate 12. At least the curable stress relieving material 35 is disposed on only the four side surfaces corresponding to the four side surfaces 12C and parallel to the four side surfaces 12C. Here, as shown in FIG. 4, the curable stress relaxation material 35 is not disposed on the upper surface 3 </ b> A and the lower surface 3 </ b> B of the core 33. The film thickness of the curable stress relaxation material 35 is set to be thinner as the distance from the side surface of the core 33 increases. The film thickness of the curable stress relaxation material 35 at the position (terminal) farthest from the side surface of the core 33 is substantially zero. The curable stress relieving material 35 disposed on the side surface of the core 33 of the first transformer 3 is extended to the connection region between the first transformer 3 and the substrate 11 on which the first transformer 3 is mounted, and the stress in this connection region. Contributes to a decrease in

一実施例において、硬化型応力緩和材35には、例えば白色半流動性を有する加熱硬化型接着性液状シリコーンゴム(熱硬化型シリコーン樹脂)が使用されている。この加熱硬化型接着性液状シリコーンゴムは、硬化前、白色半流動性を有し、例えば23℃の温度において約3.5Pa・s−4.5Pa・sの粘度を有する。加熱硬化型接着性液状シリコーンゴムは、コーティング技術、ポッティング技術等を用いて塗布した後、例えば150℃、1時間の熱処理を行い硬化される。硬化後において、加熱硬化型接着性液状シリコーンゴムは、白色ゴム状に変化し、例えば20−22の硬さ(タイプA)を有し、例えば2.0×10-4/℃−2.2×10-4/Kの線膨張係数を有する。 In one embodiment, the curable stress relieving material 35 is, for example, a thermosetting adhesive liquid silicone rubber (thermosetting silicone resin) having white semi-fluidity. This heat-curable adhesive liquid silicone rubber has white semi-fluidity before curing, and has a viscosity of about 3.5 Pa · s-4.5 Pa · s at a temperature of 23 ° C., for example. The heat-curable adhesive liquid silicone rubber is applied by using a coating technique, a potting technique, etc., and then cured by heat treatment at 150 ° C. for 1 hour, for example. After curing, the heat curable adhesive liquid silicone rubber changes to a white rubber shape and has a hardness (type A) of, for example, 20-22, for example, 2.0 × 10 −4 / ° C.-2.2. It has a linear expansion coefficient of × 10 -4 / K.

なお、硬化型応力緩和材35は熱硬化型シリコーン樹脂に限定されない。第1のトランス3のコア33に樹脂封止体17の収縮により発生する応力を減少する材料であれば、紫外線硬化型シリコーン樹脂(ゴム)若しくは室温硬化型シリコーン樹脂(ゴム)、又は熱硬化型、紫外線硬化型、室温硬化型のいずれかのエポキシ樹脂を、硬化型応力緩和材35として使用することができる。硬化型でない例えばゲル状の樹脂はトランスファモールド法を用いた樹脂封止体17の製造工程において流出してしまい、コア33の側面にゲル状の樹脂を確実に付着させることは難しい。   The curable stress relaxation material 35 is not limited to a thermosetting silicone resin. Any material that reduces the stress generated by the shrinkage of the resin sealing body 17 on the core 33 of the first transformer 3 may be an ultraviolet curable silicone resin (rubber), a room temperature curable silicone resin (rubber), or a thermosetting type. Any one of an ultraviolet curable epoxy resin and a room temperature curable epoxy resin can be used as the curable stress relaxation material 35. For example, a gel-type resin that is not curable flows out in the manufacturing process of the resin sealing body 17 using the transfer mold method, and it is difficult to reliably attach the gel-like resin to the side surface of the core 33.

[リードの構造]
図2乃至図5に示すように、基板11の長辺に沿った一側面(図2中及び図3中下側側面、図5中左側側面)にはリード(外部端子)180−189が配列され、一側面に対向する他の一側面(図2中及び図3中上側側面、図5中右側側面)にはリード190−193が配列されている。これらのリード180−193において、樹脂封止体17内の部分はインナー部であり、樹脂封止体17外に突出した部分はアウター部である。
[Lead structure]
As shown in FIGS. 2 to 5, leads (external terminals) 180 to 189 are arranged on one side surface (the lower side surface in FIGS. 2 and 3, the left side surface in FIG. 5) along the long side of the substrate 11. Leads 190 to 193 are arranged on the other side surface (the upper side surface in FIGS. 2 and 3 and the right side surface in FIG. 5) opposite to the one side surface. In these leads 180-193, the part inside the resin sealing body 17 is an inner part, and the part protruding outside the resin sealing body 17 is an outer part.

リード180は直流電圧端子DCINとして使用される。リード181は切換信号端子ON/OFFとして使用される。リード182は入力端子Vin+として使用される。リード183は入力端子Vin-として使用される。リード184は出力端子Vout-として使用される。リード185は負極のリモートセンシング端子Vs-として使用される。リード186は空き端子NCである。リード187は出力電圧調整端子TRMとして使用される。リード188は正極のリモートセンシング端子Vs+として使用される。リード189は出力端子Vout-として使用される。空き端子NCとして使用されるリード186は一実施例において放熱経路としての機能を有する。   The lead 180 is used as a DC voltage terminal DCIN. The lead 181 is used as a switching signal terminal ON / OFF. The lead 182 is used as the input terminal Vin +. The lead 183 is used as the input terminal Vin−. The lead 184 is used as the output terminal Vout−. The lead 185 is used as a negative remote sensing terminal Vs−. The lead 186 is an empty terminal NC. The lead 187 is used as an output voltage adjustment terminal TRM. The lead 188 is used as a positive remote sensing terminal Vs +. The lead 189 is used as the output terminal Vout−. The lead 186 used as the empty terminal NC has a function as a heat dissipation path in one embodiment.

また、リード190−193は空き端子NCである。この空き端子NCとして使用されるリード190−193は同様に放熱経路としての機能を有する。   Leads 190-193 are empty terminals NC. The leads 190-193 used as the empty terminals NC similarly have a function as a heat dissipation path.

リード180−193は電気伝導性に優れた例えばCu又はCu合金により構成されている。この導電性材料は、熱抵抗も小さく、熱伝導性にも優れている。リード180−193の厚さは例えば0.3mm−0.5mmに設定されている。   The leads 180-193 are made of, for example, Cu or Cu alloy having excellent electrical conductivity. This conductive material has low thermal resistance and excellent thermal conductivity. The thickness of the leads 180-193 is set to 0.3 mm-0.5 mm, for example.

リード180−193は符号は付けないが基板11に配設された端子に接着層を介して電気的かつ機械的に接続されている。この接着層には、熱抵抗が小さく、熱伝導性に優れた例えば半田、ペースト等を使用することができる。半田としては例えばSn−Ag−Cu系半田を実用的に使用することができる。また、ペーストには例えば導電性ペーストとして用いられるAgペーストを実用的に使用することができる。   The leads 180-193 are not labeled, but are electrically and mechanically connected to terminals arranged on the substrate 11 through an adhesive layer. For this adhesive layer, it is possible to use, for example, solder, paste or the like having a low thermal resistance and excellent thermal conductivity. For example, Sn-Ag-Cu solder can be used practically as the solder. Further, for example, an Ag paste used as a conductive paste can be used practically.

[応力緩衝体の構造]
図3乃至図5に示すように、応力緩衝体91は、その表面91A(図4中、上側表面)に接着層4を介在して第1のトランス3のコア33の第1のコア331の下面3Bを接着し、第1のトランス3に取り付けられている。この応力緩衝体91は、例えば製造過程においてトランスファモールド法を用いて電子回路装置1の樹脂封止体17を成形した直後の温度収縮に伴い第1のトランス3のコア(磁性体)33に与える応力を、応力緩衝体91の剛性によって減少する機能を有する。すなわち、応力緩衝体91は、樹脂封止体17の熱収縮に伴う圧縮応力に反発する機能を有し、実効的にコア33に加わる応力を減少する。また、応力緩衝体91は、電子回路装置1の製品として完成した後の実稼働における温度上昇並びに温度下降の温度サイクルによって生じると樹脂封止体17の熱膨張並びに熱収縮に伴うコア33に与える応力を減少する機能を有する。
[Structure of stress buffer]
As shown in FIG. 3 to FIG. 5, the stress buffer 91 has the first core 331 of the core 33 of the first transformer 3 with the adhesive layer 4 interposed on the surface 91 </ b> A (the upper surface in FIG. 4). The lower surface 3B is bonded and attached to the first transformer 3. The stress buffer 91 is given to the core (magnetic body) 33 of the first transformer 3 along with the temperature contraction immediately after the resin sealing body 17 of the electronic circuit device 1 is molded by using, for example, a transfer molding method in the manufacturing process. It has a function of reducing stress by the rigidity of the stress buffer 91. That is, the stress buffer 91 has a function of repelling the compressive stress accompanying the thermal contraction of the resin sealing body 17, and effectively reduces the stress applied to the core 33. The stress buffer 91 is given to the core 33 accompanying the thermal expansion and thermal contraction of the resin sealing body 17 when it is generated by the temperature cycle of the temperature increase and the temperature decrease in actual operation after being completed as a product of the electronic circuit device 1. Has the function of reducing stress.

このようなコア33に与える応力を極力減少し、かつ電子回路装置1の薄型化並びに小型化を図るために、応力緩衝体91は、表面91Aのサイズをそれに対向するコア33の下面3Bのサイズに比べて出来る限り大きく設定している。応力緩衝体91のサイズが大きい方が樹脂封止体17の割合に対する応力緩衝体91の割合が多くなるので、応力緩衝体91によってコア33に加わる応力を確実に減少することができる。また、換言すれば、樹脂封止体17の割合が少なくなるので、応力の発生要因そのものを減少することができる。また、応力緩衝体91は、特に薄型化される樹脂封止体17の機械的強度を向上することができる。   In order to reduce the stress applied to the core 33 as much as possible and to reduce the thickness and size of the electronic circuit device 1, the stress buffer 91 has a size of the surface 91A and the size of the lower surface 3B of the core 33 facing the surface 91A. Is set as large as possible. Since the ratio of the stress buffer body 91 to the ratio of the resin sealing body 17 increases as the size of the stress buffer body 91 increases, the stress applied to the core 33 by the stress buffer body 91 can be reliably reduced. In other words, since the ratio of the resin sealing body 17 is reduced, the stress generation factor itself can be reduced. Further, the stress buffer 91 can improve the mechanical strength of the resin sealing body 17 that is particularly thinned.

応力緩衝体91は金属製板材により構成され、この金属製板材には、樹脂封止体17に比べて高い適度な剛性を有し、樹脂封止体17に比べて遙かに熱伝導性に優れ、更にコア33の線膨張係数に近い、例えばCu(線膨張係数:1.7×10-6)板又はCu合金板を使用することが好ましい。このCu板又はCu合金板は、そのまま(無垢状態)でも使用可能であるが、表面に例えばNi膜等のめっき膜を形成してもよい。 The stress buffer 91 is made of a metal plate material, and this metal plate material has a moderate rigidity higher than that of the resin sealing body 17 and is much more thermally conductive than the resin sealing body 17. It is preferable to use, for example, a Cu (linear expansion coefficient: 1.7 × 10 −6 ) plate or a Cu alloy plate that is excellent and close to the linear expansion coefficient of the core 33. This Cu plate or Cu alloy plate can be used as it is (in a pure state), but a plating film such as a Ni film may be formed on the surface.

図4に示すように、接着層4は、第1のトランス3と応力緩衝体91とを機械的に装着する機能に加えて、双方の間を電気的に絶縁する機能を備えている。この接着層4には、一実施例において、例えばガラス繊維クロスに熱硬化型接着剤を含浸させたプリプレグが使用される。なお、ガラス繊維クロスに熱硬化型接着剤を含浸させたプリプレグに代えて、接着層4には例えば熱硬化性接着剤を両面に塗布したガラス繊維クロスを使用することができる。   As shown in FIG. 4, the adhesive layer 4 has a function of electrically insulating the first transformer 3 and the stress buffer 91 in addition to a function of mechanically mounting the first transformer 3 and the stress buffer 91. In this embodiment, for example, a prepreg in which a glass fiber cloth is impregnated with a thermosetting adhesive is used for the adhesive layer 4. In addition, it replaces with the prepreg which impregnated the glass fiber cloth with the thermosetting adhesive, and the glass fiber cloth which apply | coated the thermosetting adhesive to both surfaces can be used for the contact bonding layer 4, for example.

[樹脂封止体の構造]
図2乃至図5に示すように、一実施例に係る電子回路装置1においては、前述のように複数の電子部品を実装した基板11が樹脂封止体17により気密封止されている。樹脂封止体17はトランスファモールド法により成形されている。一実施例に係る電子回路装置1は、DC−DCコンバータを1つの部品としてフルモールド化されたものである。前述のように、樹脂封止体17には離型剤が含まれるオルソクレゾールノボラックエポキシ系樹脂が使用されている。
[Structure of resin encapsulant]
As shown in FIGS. 2 to 5, in the electronic circuit device 1 according to one embodiment, the substrate 11 on which a plurality of electronic components are mounted is hermetically sealed by the resin sealing body 17 as described above. The resin sealing body 17 is formed by a transfer mold method. An electronic circuit device 1 according to an embodiment is a full-molded product using a DC-DC converter as one component. As described above, the resin sealing body 17 uses an ortho-cresol novolac epoxy resin containing a release agent.

一実施例に係る電子回路装置1においては、基板11の側面12Cに前述のように樹脂被膜37が配設されているので、基板11の側面12Cと樹脂封止体17との密着性が改善されている。更に、基板11の第1の絶縁基材111と第2の絶縁基材113との界面及び第2の絶縁基材113と第2の絶縁基材112との界面の一部に、樹脂被膜37の一部を含浸させた含浸領域37Aが生成されているので、界面における接着力が改善されている。この一実施例に係る電子回路装置1においては、高温高湿バイアス試験を実施し、試験開始から1500時間を経過しても、電気的信頼性を損なう結果は得られなかった。試験条件は、温度85℃、湿度85%、印加される直流電圧500Vである。すなわち、基板11と樹脂封止体17との密着性の劣化に基づく水分の浸入、基板11の上下絶縁基材間の界面の水分の浸入等によって生成されたエレクトロマイグレーションに起因する短絡経路の発生がみられず、近接した導電体間や上下導電体間に短絡が発生することを防止することができた。   In the electronic circuit device 1 according to the embodiment, since the resin coating 37 is disposed on the side surface 12C of the substrate 11 as described above, the adhesion between the side surface 12C of the substrate 11 and the resin sealing body 17 is improved. Has been. Further, the resin film 37 is formed on the interface between the first insulating base 111 and the second insulating base 113 of the substrate 11 and part of the interface between the second insulating base 113 and the second insulating base 112. Since the impregnation region 37A impregnated with a part of the surface is generated, the adhesive force at the interface is improved. In the electronic circuit device 1 according to this example, even if a high-temperature and high-humidity bias test was performed and 1500 hours passed from the start of the test, a result of impairing electrical reliability was not obtained. The test conditions are a temperature of 85 ° C., a humidity of 85%, and an applied DC voltage of 500V. That is, the occurrence of a short circuit path due to the intrusion of moisture based on the deterioration of the adhesion between the substrate 11 and the resin sealing body 17, the invasion of moisture at the interface between the upper and lower insulating base materials of the substrate 11, etc. No short circuit occurred between adjacent conductors or between upper and lower conductors.

[基板の製造方法]
前述の基板12は以下の製造方法を用いて製作されている。
[Substrate manufacturing method]
The aforementioned substrate 12 is manufactured using the following manufacturing method.

まず最初に、図8に示すように、複数の基板11を一度に製作するための製作用基板1100が製作される。製作用基板1100は、前述の図6に示すように、下層から上層に向かって、第1の絶縁基材112、第2の絶縁基材113、第1の絶縁基材111のそれぞれを順次積層して形成されたものである。第1の絶縁基材111の表面上には第1の導電体115が接着され、第2の絶縁基材113の両面上には第2の導電体117及び118が接着され、第1の絶縁基材112の表面上には第1の導電体116が接着されている。   First, as shown in FIG. 8, a production substrate 1100 for manufacturing a plurality of substrates 11 at a time is manufactured. As shown in FIG. 6 described above, the production substrate 1100 sequentially stacks the first insulating base 112, the second insulating base 113, and the first insulating base 111 from the lower layer to the upper layer. Is formed. A first conductor 115 is bonded onto the surface of the first insulating base 111, and second conductors 117 and 118 are bonded onto both surfaces of the second insulating base 113, thereby A first conductor 116 is bonded on the surface of the substrate 112.

この製作個数に限定されるものではないが、一実施例において、製作用基板1100には、一方向に5個の基板形成領域1101が配列されている。1つの基板形成領域1101は1つの基板11に相当し、最終的には1つの製作用基板1100から合計5個の基板11が製作される。   Although not limited to the production number, in one embodiment, the production substrate 1100 has five substrate formation regions 1101 arranged in one direction. One substrate formation region 1101 corresponds to one substrate 11, and finally, a total of five substrates 11 are manufactured from one production substrate 1100.

図9に示すように、製作用基板1100のそれぞれの基板形成領域1101に第1のトランス3を挿入する開口15、第2のトランス7を挿入する開口16が形成されるとともに、基板形成領域1101間の周囲の一部を連結部1103として残して周囲の他部にスリット1102が形成される。   As shown in FIG. 9, an opening 15 for inserting the first transformer 3 and an opening 16 for inserting the second transformer 7 are formed in each substrate forming region 1101 of the production substrate 1100, and the substrate forming region 1101. A slit 1102 is formed in the other part of the periphery, leaving a part of the periphery in between as a connecting part 1103.

スリット1102は、ここでは製作用基板1100の表面からそれに対向する裏面に貫通するスリットであり、主に側面11Cを露出させここに樹脂被膜37を形成するために製作される。スリット1102は、各層の導電体から基板形成領域1101間までの離間寸法を十分に確保することができない領域、つまり上下に積層される導電体間の短絡経路が短い領域に配設されている。スリット1102の形成方法は特に限定されるものではないが、ここではスリット1102はルータを用いた機械加工によって形成されている。また、ここでは、スリット1102、開口15、16のそれぞれを形成する工程は同一製造工程であるが、別の製造工程を用いて双方を形成することができる。   Here, the slit 1102 is a slit that penetrates from the front surface of the production substrate 1100 to the back surface facing it, and is mainly manufactured to expose the side surface 11C and form the resin film 37 there. The slit 1102 is disposed in a region where a sufficient distance between the conductors of each layer and the substrate forming region 1101 cannot be secured, that is, a region where a short circuit path between conductors stacked vertically is short. The formation method of the slit 1102 is not particularly limited, but here the slit 1102 is formed by machining using a router. Here, the process of forming each of the slit 1102 and the openings 15 and 16 is the same manufacturing process, but both can be formed using different manufacturing processes.

連結部1103は、基板形成領域1101間を相互に連結し、同一製造工程において製作用基板1100のすべての基板形成領域1101に樹脂被膜37を形成することができる機能を有する。連結部1103は、各層の導電体から基板形成領域1101間までの離間寸法を十分に確保することができる領域、つまり上下に積層される導電体間の短絡経路が長い領域に配設されている。連結部1103は1つの基板形成領域1101に対して3カ所以上配設されていれば、製造過程中に発生する応力に対する機械的強度を確保することができる。   The connecting portion 1103 has a function of connecting the substrate forming regions 1101 to each other and forming the resin coating 37 on all the substrate forming regions 1101 of the production substrate 1100 in the same manufacturing process. The connecting portion 1103 is disposed in a region where a sufficient distance between each layer of conductors and the substrate forming region 1101 can be secured, that is, in a region where a short-circuit path between conductors stacked vertically is long. . If three or more connecting portions 1103 are provided for one substrate formation region 1101, it is possible to ensure mechanical strength against stress generated during the manufacturing process.

図10に示すように、少なくとも製作用基板1100の少なくともスリット1102の内壁に相当する側面11Cに樹脂被膜37が形成される。ここでは、樹脂被膜37には前述のようにポリイミド系樹脂が使用される。ポリイミド系樹脂は、ポッティング法を用いて塗布(コーティング)を行うか、フォトレジスト技術によって製作したマスクを用いて選択的に形成するか、又は刷毛塗りによって塗布を行う。ポリイミド系樹脂は、前述の条件を用いて側面11Cに形成することにより、図6に示すように樹脂被膜37として形成されるとともに、一部を各層の絶縁基材に含浸させて含浸領域37Aを形成する。   As shown in FIG. 10, a resin film 37 is formed on the side surface 11 </ b> C corresponding to at least the inner wall of the slit 1102 of at least the production substrate 1100. Here, polyimide resin is used for the resin film 37 as described above. The polyimide resin is applied (coating) using a potting method, selectively formed using a mask manufactured by a photoresist technique, or applied by brushing. By forming the polyimide resin on the side surface 11C using the above-described conditions, it is formed as a resin film 37 as shown in FIG. 6, and a part of the insulating base material is impregnated into the impregnated region 37A. Form.

引き続き、製作用基板1100のそれぞれの基板形成領域1101間、つまりスリット1102の中心部分並びに連結部1103を切断し、製作用基板1100から個々に個片化された複数の基板11が製作される。切断には例えばダイシングカッタが使用され、機械的加工を用いて切断が行われる。   Subsequently, between the respective substrate forming regions 1101 of the production substrate 1100, that is, the central portion of the slit 1102 and the connecting portion 1103 are cut, and a plurality of substrates 11 individually separated from the production substrate 1100 are manufactured. For example, a dicing cutter is used for cutting, and cutting is performed using mechanical processing.

[電子回路装置の特徴]
このように構成される一実施例に係る電子回路装置1においては、基板11の側面11Cに樹脂被膜37を配設し、基板11と樹脂封止体17との密着性を向上するとともに、基板11の側面11C部分に樹脂被膜37の一部を含浸させた含浸領域37Aを配設したので、薄型化並びに小型化を実現しつつ、水分の浸入等に起因するエレクトロマイグレーションによる導電体間の短絡を防止することができ、電気的信頼性を向上することができる。
[Characteristics of electronic circuit device]
In the electronic circuit device 1 according to the embodiment configured as described above, the resin film 37 is provided on the side surface 11C of the substrate 11 to improve the adhesion between the substrate 11 and the resin sealing body 17, and the substrate. 11 is provided with an impregnation region 37A in which a part of the resin film 37 is impregnated on the side surface 11C portion, so that a short circuit between conductors by electromigration due to moisture intrusion or the like is achieved while realizing a reduction in thickness and size. Can be prevented, and electrical reliability can be improved.

更に、電子回路装置1の製造方法においては、基板11の側面11Cに樹脂被膜37を形成し、この樹脂被膜37の一部を絶縁基材に含浸させて含浸領域37Aを形成することができるので、簡易な方法によって電気的特性を向上することができる。   Furthermore, in the manufacturing method of the electronic circuit device 1, the resin film 37 is formed on the side surface 11C of the substrate 11, and an impregnation region 37A can be formed by impregnating a part of the resin film 37 into the insulating base material. The electrical characteristics can be improved by a simple method.

(その他の実施の形態)
上記のように、本発明を一実施例及び実施例2によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
(Other embodiments)
As described above, the present invention has been described by way of one embodiment and the second embodiment. However, the description and drawings which form part of this disclosure do not limit the present invention. The present invention can be applied to various alternative embodiments, examples, and operational technologies.

例えば、本発明は、電子回路装置1としてDC−DCコンバータに限定されるものではなく、DC−DCコンバータとその前段にそれとともに電源モジュールを構築する高周波対策用力率改善(PFC:Power Factor Correction)回路を電子回路装置1としてもよい。   For example, the present invention is not limited to a DC-DC converter as the electronic circuit device 1, but a power factor correction (PFC: Power Factor Correction) for constructing a DC-DC converter and a power supply module therewith in the preceding stage. The circuit may be the electronic circuit device 1.

本発明は、薄型化並びに小型化を実現しつつ、基板と樹脂封止体との密着性を向上し、エレクトロマイグレーションに起因する導電体間の短絡を防止することができ、電気的信頼性を向上することができる電子回路装置及びその製造方法に広く適用することができる。   The present invention improves the adhesion between the substrate and the resin sealing body while realizing a reduction in thickness and size, can prevent a short circuit between the conductors due to electromigration, and improves electrical reliability. The present invention can be widely applied to electronic circuit devices that can be improved and manufacturing methods thereof.

1…電子回路装置
11…基板
12…トランス基板
111、112…第1の絶縁基材
113…第2の絶縁基材
115、116…第1の導電体
117、118…第2の導電体
1100…製作用基板
1101…基板形成領域
1102…スリット
1103…連結部
17…樹脂封止体
180−193、1800−1808、1900−1903…リード
2…トランジスタ部
21…第1のIGFET
22…第2のIGFET
3…第1のトランス
33…コア
37…樹脂被膜
37A…含浸領域
4…接着層
41−43…コンデンサ
5…ダイオード
6…制御部
7…第2のトランス
8…温度検出部
91…応力緩衝体
DESCRIPTION OF SYMBOLS 1 ... Electronic circuit apparatus 11 ... Board | substrate 12 ... Transformer substrate 111, 112 ... 1st insulation base material 113 ... 2nd insulation base material 115, 116 ... 1st conductor 117, 118 ... 2nd conductor 1100 ... Production substrate 1101 ... Substrate formation region 1102 ... Slit 1103 ... Connection part 17 ... Resin sealing bodies 180-193, 1800-1808, 1900-1903 ... Lead 2 ... Transistor part 21 ... First IGFET
22 ... Second IGFET
DESCRIPTION OF SYMBOLS 3 ... 1st transformer 33 ... Core 37 ... Resin film 37A ... Impregnation area | region 4 ... Adhesion layer 41-43 ... Capacitor 5 ... Diode 6 ... Control part 7 ... 2nd transformer 8 ... Temperature detection part 91 ... Stress buffer

Claims (6)

絶縁基材に導電体が配設された基板と、
前記基板上に配設された電子部品と、
前記基板及び前記電子部品を覆う樹脂封止体と、
前記基板の端面と前記樹脂封止体との間に配設され、前記基板と前記樹脂封止体との密着性に比べて高い密着性を有する樹脂被膜と、
を備えたことを特徴とする電子回路装置。
A substrate having a conductor disposed on an insulating base;
An electronic component disposed on the substrate;
A resin encapsulant covering the substrate and the electronic component;
A resin coating disposed between an end face of the substrate and the resin sealing body, and having a high adhesiveness compared to an adhesiveness between the substrate and the resin sealing body;
An electronic circuit device comprising:
前記基板は前記絶縁基材と前記導電体とを交互に複数積層した多層構造を有し、前記樹脂被膜は前記絶縁基板の端面からそれに積層される他の前記絶縁基板の端面に渡って配設されていることを特徴とする請求項1に記載の電子回路装置。   The substrate has a multilayer structure in which a plurality of the insulating base materials and the conductors are alternately stacked, and the resin coating is disposed from the end surface of the insulating substrate to the end surface of the other insulating substrate stacked thereon. The electronic circuit device according to claim 1, wherein the electronic circuit device is provided. 前記基板の前記絶縁基材は熱硬化型樹脂接着剤を含浸させたガラス繊維クロスにより構成され、前記樹脂被膜は、その一部を前記ガラス繊維クロスに含浸させ、前記絶縁基板間の界面の一部に含浸領域を構成していることを特徴とする請求項2に記載の電子回路装置。   The insulating base material of the substrate is composed of a glass fiber cloth impregnated with a thermosetting resin adhesive, and the resin coating is partially impregnated into the glass fiber cloth to form an interface between the insulating substrates. The electronic circuit device according to claim 2, wherein an impregnation region is formed in the portion. 前記樹脂被膜の前記絶縁基材の端面上の膜厚寸法に対して、前記樹脂被膜の前記絶縁基材の端面から前記界面の一部に至る含浸寸法が大きいことを特徴とする請求項3に記載の電子回路装置。   The impregnation dimension from the end surface of the insulating base material of the resin coating to a part of the interface is larger than the film thickness size of the resin coating on the end surface of the insulating base material. The electronic circuit device described. 樹脂封止体はオルソクレゾールノボラックエポキシ樹脂により構成され、前記樹脂被膜は、ポリイミド樹脂、速硬化型液性エポキシ樹脂、シロキシサン樹脂のいずれか1つにより構成されていることを特徴とする請求項3に記載の電子回路装置。   The resin sealing body is made of orthocresol novolac epoxy resin, and the resin film is made of any one of polyimide resin, fast-curing liquid epoxy resin, and siloxysan resin. The electronic circuit device according to 1. 絶縁基材に導電体を有し、複数の基板形成領域が規則的に配列された製作用基板を形成する工程と、
前記製作用基板において前記基板形成領域間の一部に前記絶縁基材の端面の少なくとも一部が露出するスリットを形成する工程と、
前記製作用基板において前記スリット内壁面の前記絶縁基材の端面に絶縁性を有する樹脂被膜を形成する工程と、
前記製作用基板において前記基板形成領域間の他の一部を切断し、前記製作用基板の切断された基板形成領域から複数の基板を形成する工程と、
を備えたことを特徴とする電子回路装置の製造方法。
A step of forming a production substrate having a conductor in an insulating base and a plurality of substrate formation regions regularly arranged;
Forming a slit in which at least a part of an end face of the insulating base material is exposed in a part between the substrate forming regions in the production substrate;
Forming an insulating resin film on the end surface of the insulating base material on the inner wall surface of the slit in the production substrate;
Cutting another part between the substrate formation regions in the production substrate, and forming a plurality of substrates from the cut substrate formation region of the production substrate;
A method of manufacturing an electronic circuit device, comprising:
JP2010220939A 2010-09-30 2010-09-30 Electronic circuit device and manufacturing method thereof Pending JP2012079760A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010220939A JP2012079760A (en) 2010-09-30 2010-09-30 Electronic circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010220939A JP2012079760A (en) 2010-09-30 2010-09-30 Electronic circuit device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2012079760A true JP2012079760A (en) 2012-04-19

Family

ID=46239690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010220939A Pending JP2012079760A (en) 2010-09-30 2010-09-30 Electronic circuit device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2012079760A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284648A (en) * 1997-04-08 1998-10-23 Hitachi Ltd Semiconductor device
JPH1117348A (en) * 1997-06-25 1999-01-22 Kyocera Corp Wiring board and manufacture thereof
JPH11251492A (en) * 1998-02-27 1999-09-17 Nippon Circuit Kogyo Kk Semiconductor package protected at end faces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284648A (en) * 1997-04-08 1998-10-23 Hitachi Ltd Semiconductor device
JPH1117348A (en) * 1997-06-25 1999-01-22 Kyocera Corp Wiring board and manufacture thereof
JPH11251492A (en) * 1998-02-27 1999-09-17 Nippon Circuit Kogyo Kk Semiconductor package protected at end faces

Similar Documents

Publication Publication Date Title
US11094449B2 (en) Methods and apparatus for isolation barrier with integrated magnetics for high power modules
JP5614286B2 (en) Semiconductor device and power supply circuit
JP2012134291A (en) Electronic circuit device
JP5985452B2 (en) Semiconductor device
JP5088310B2 (en) Electronic circuit equipment
WO2013038749A1 (en) Electrode terminal with wiring sheet, wiring structure body, semiconductor device, and method of manufacturing said semiconductor device
WO2012039114A1 (en) Circuit device
US11948721B2 (en) Packaged isolation barrier with integrated magnetics
US8664755B2 (en) Power module package and method for manufacturing the same
JP2006121861A (en) Power converter
WO2012039115A1 (en) Circuit device
JP3767296B2 (en) Power converter
JP2007081146A (en) Semiconductor device with inductor
JP2010287684A (en) Inductor element, dc (direct current)-dc converter module with the inductor element, method of manufacturing dc-dc converter, and electronic apparatus
EP3770962A1 (en) Semiconductor module arrangement
JP2012079761A (en) Electronic circuit device and manufacturing method thereof
JP2012079760A (en) Electronic circuit device and manufacturing method thereof
EP4254482A1 (en) Power sub-module and manufacturing method therefor, and transfer-molded crimping-type power module
JP2010251559A (en) Electronic circuit device
JP2012019150A (en) Electronic circuit device
JP2010147171A (en) Electronic circuit device
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
JP2010199484A (en) Electronic circuit device
CN106601694B (en) Stack structure and manufacturing method thereof
US11870341B2 (en) Isolated power converter package with molded transformer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028