JP2012076267A - 光プリントヘッド及び画像形成装置 - Google Patents

Abstract

【課題】コネクタ端子ピンを増設することなく、スタンバイ時の低消費電力化を図ると共に、不良品の検出を可能にする。
【解決手段】光プリントヘッド１３は、複数のＬＥＤ２０１，２０２，・・・が配列された発光素子アレイ２００と、信号ＨＤ−ＨＳＹＮＣ−Ｎによりオン状態になり、シリアルクロックＳＣＫに基づき、格納された光量補正データをシリアルに出力するＥＥＰＲＯＭ６０と、ＳＣＫによりオン状態になって基準電圧ＶＲＥＦを出力する基準電圧発生回路７０と、光量補正データによりＬＥＤに対する光量補正を行い、この光量補正結果及びＶＲＥＦに基づき、駆動電流の基準電流値を設定して発光素子アレイ２００を駆動するドライバＩＣ１００とを備えている。基準電圧発生回路７０は、ＳＣＫの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になる。
【選択図】図１

Description

本発明は、被駆動素子の群、例えば、光源に発光素子である発光ダイオード（以下「ＬＥＤ」という。）や発光サイリスタ等を用いた電子写真プリンタにおけるＬＥＤの列や発光サイリスタの列等を選択的に且つサイクリックに駆動する光プリントヘッドと、これを用いた画像形成装置に関するものである。

従来、電子写真プリンタ等の画像形成装置には、発光素子を多数配列させて露光部としての光プリントヘッドを形成したものがある。発光素子としては、ＬＥＤの他、発光サイリスタ、有機エレクトロルミネセンス（以下「有機ＥＬ」という。）等が用いられる。光プリントヘッドは、複数の発光素子が配列された発光素子アレイと、これを駆動するドライバ集積回路（以下「ドライバＩＣ」という。）等とを備えている。

ＬＥＤを用いた光プリントヘッドでは、ドライバＩＣ内に設けられる駆動回路とＬＥＤとが１対１、もしくは１対Ｎ（Ｎ＞１）に対応するように設けられ、そのＬＥＤのアノード端子（以下単に「アノード」という。）及びカソード端子（以下単に「カソード」という。）間に駆動電流を流すか否かにより、発光／非発光の状態を切り替えている。発光状態におけるＬＥＤの光出力は前記駆動電流の値により決まるものであり、その駆動電流を調整することで光プリントヘッドへの露光エネルギー量を調整するようにしている。

ここで、前記駆動回路として、ＭＯＳトランジスタを飽和領域で動作させることで定電流特性を持たせ、ＬＥＤの定電流駆動を行うと共に、ＬＥＤの駆動電流値をドット毎（即ち、ＬＥＤ毎）に調整可能とすることでＬＥＤの光量ばらつきを補正可能にする構成が知られている。

前記ＭＯＳトランジスタを飽和領域で動作させるため、そのゲート端子（以下単に「ゲート」という。）及びソース端子（以下単に「ソース」という。）間に所定の制御電圧を印加し、この制御電圧値を演算増幅器（以下「オペアンプ」という。）を含む制御回路により発生させることができる。

前記制御回路を有する光プリントヘッドでは、その制御回路に対する駆動電流値を指令するための基準電圧を与えることを目的として、基準電圧発生回路を備えている。

特許文献１には、前記基準電圧発生回路の出力基準電圧に正の温度係数を与えることで、発光素子であるＬＥＤの温度補償を行う構成が開示されている。前記基準電圧発生回路は、前記ドライバＩＣとは別の素子として構成され、定常的に静的消費電流を生じている。

又、前記ＬＥＤの光量補正のための補正データを格納するために、光プリントヘッドには不揮発性メモリであるＥＥＰＲＯＭ（Electrically Erasable Programable Read Only Memory）を備えることが通例である。

特開２００９−６４３２３号公報

しかしながら、従来の光プリントヘッド及びこれを用いた画像形成装置では、次のような課題があった。

光プリントヘッドは、例えば、基板ユニットを備えている。基板ユニットは、プリント配線板を有し、このプリント配線板上に、多数の発光素子アレイと多数のドライバＩＣとが搭載され、これらのドライバＩＣの端子パッドとプリント配線板の端子パッドとの間が、ワイヤボンディングにより接続されている。基板ユニットを構成しているプリント配線板上に搭載されるドライバＩＣは多数であり、前記ボンディングワイヤの数も多数におよぶので、その製造過程において、ごく稀にではあるが前記ワイヤボンディングを行う時に実装位置ずれを生じて、ボンディングワイヤの接続部がドライバＩＣ側の端子パッドからはみ出してしまい、前記端子パッドに隣接配置されているドライバＩＣ内の回路素子を押し潰して損傷を与える可能性がある。

このようにして生じる損傷ドライバＩＣの有無を検出するためには、例えば、その損傷箇所を通じて電流が流れることによる電源電流（即ち、ＩＤＤｑ電流）の増加を測定するＩＤＤｑテストが有効である。

ＩＤＤｑテストについて簡単に説明する。即ち、相補型ＭＯＳトランジスタ（以下「ＣＭＯＳ」という。）回路は、信号が変化する時には電流が流れるが、信号が変化しない静止時においては、電源電圧ＶＤＤを出力するＶＤＤ電源とグランドＧＮＤとの間に電流パスがなく、数ｐＡから数μＡの電流しか流れない。ＩＤＤｑテストとは、このようなＣＭＯＳ回路の特性を利用し、静止時における電源電流を測定し、電源電流の僅かな増加を判別することにより、隣接配線間の短絡故障等のＩＣ内部の故障を効率的に検出するという手法である。

一方、発光素子としてのＬＥＤにおける発光パワーの温度依存性は、負の温度係数を持ち、発光素子アレイにおけるジャンクション温度の上昇に伴って発光パワーが減少するので、ＬＥＤ駆動電流値の温度係数を正にして温度補償を行い、発光パワーを所定値に維持することが望ましい。例えば、ドライバＩＣからの駆動電流出力値は、ドライバＩＣ内に配置された抵抗と基準電圧発生回路の出力電圧値とで決定されるため、抵抗の温度係数（通常、正の値を持つ）を考慮して基準電圧発生回路の出力電圧には正の温度特性を与えることが望ましい。

そこで、特許文献１に記載された光プリントヘッドでは、所望の温度係数や出力電圧値を任意に設定可能な基準電圧発生回路を有し、ＬＥＤ発光パワーの負の温度依存性とドライバＩＣ内の基準抵抗の温度依存性を補償している。基準電圧発生回路は、所定電圧を出力する三端子レギュレータ、バイポーラトランジスタ、及び抵抗により構成されている。ところが、三端子レギュレータを用いているので、静的な電源電流（典型的な例では１０ｍＡ）を生じてしまい、前記の損傷により生じる微小なＩＤＤｑ電流（典型例では１μＡ以下）の有無により生じる差異をＩＤＤｑテストにて検出することができない。

そこで、光プリントヘッドの外部から入力する制御信号により、基準電圧発生回路がオン／オフ動作する構成にし、ＩＤＤｑテスト時に、制御信号により基準電圧発生回路をオフ状態にして静的消費電流を遮断することが考えられる。しかし、外部から制御信号を入力するためのコネクタ端子ピンを増設しなければならず、回路規模の小型化が困難になるという課題がある。

本発明の内の第１の発明の光プリントヘッドは、駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、不揮発性のシリアルメモリと、基準電圧発生回路と、基準電圧発生回路とを備えている。

ここで、前記不揮発性のシリアルメモリは、駆動オン／オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力するメモリである。

前記基準電圧発生回路は、前記シリアルクロック又は前記シリアルクロックが反転された反転シリアルクロックを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記シリアルクロック又は前記反転シリアルクロックによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する回路である。

更に、前記駆動回路は、前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する回路である。

そして、前記シリアルメモリの前記クロック入力端子と前記基準電圧発生回路の前記イネーブル入力端子とは、共通のコネクタ端子ピンに接続され、前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機（以下「スタンバイ」という。）状態になり、前記基準電圧発生回路は、前記シリアルクロック又は前記反転シリアルクロックの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になることを特徴とする。

第２の発明の光プリントヘッドは、駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、不揮発性のシリアルメモリと、基準電圧発生回路と、基準電圧発生回路とを備えている。

ここで、前記不揮発性のシリアルメモリは、駆動オン／オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力するメモリである。

前記基準電圧発生回路は、前記光量補正データを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記光量補正データによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する回路である。

更に、前記駆動回路は、前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する回路である。

そして、前記基準電圧発生回路の前記イネーブル入力端子は、前記シリアルメモリの前記データ出力端子に接続され、前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になり、前記基準電圧発生回路は、前記光量補正データの非活性化時にオフ状態になって、静的消費電流が遮断されるスタンバイ状態になることを特徴とする。

第３の発明の画像形成装置は、前記第１又は第２の発明の光プリントヘッドを備え、前記光プリントヘッドにより露光されて記録媒体に画像を形成することを特徴とする。

本発明の内の第１及び第２の発明の光プリントヘッドによれば、駆動回路と基準電圧発生回路の静的消費電流を遮断することが可能になり、光プリントヘッドの実装組立て時に駆動回路に損傷を与えたとしても、その破損駆動回路を内在した光プリントヘッドを不良として検出することができ、その品質レベルを向上させることが可能になる。しかも、光プリントヘッドにおけるコネクタ端子ピンを増設する必要が無く、回路規模の小型化が可能になる。

第３の発明の画像形成装置によれば、前記光プリントヘッドを搭載しているので、スタンバイ時消費電力を略ゼロにすることができ、大幅な低消費電力化を実現できる。しかも、前記光プリントヘッドを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置を提供することができる。

図１は本発明の実施例１における図３中の光プリントヘッド１３を示す構成図である。 図２は本発明の実施例１における画像形成装置を示す概略の構成図である。 図３は図２の画像形成装置１におけるプリンタ制御回路の構成を示すブロック図である。 図４は図１の光プリントヘッド１３における光プリントヘッド基板の実装構成を示す概略の構成図である。 図５は図１の光プリントヘッド１３の実装構造を示す概略の断面図である。 図６は図１中の基準電圧発生回路７０の構成を示す回路図である。 図７は図６中の三端子レギュレータ８０の構成を示す回路図である。 図８は図６の基準電圧発生回路７０における他の構成を示す変形例の回路図である。 図９は図８中の二端子レギュレータ８０Ａの構成を示す回路図である。 図１０は本発明の実施例１における画像形成装置１の電源投入後に、図１の光プリントヘッド１３に対して行われる制御の様子を示すタイミングチャートである。 図１１は図１の光プリントヘッド１３を低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。 図１２は図１の光プリントヘッド１３の変形例を示す光プリントヘッド１３Ａの構成図である。 図１３は図１２の光プリントヘッド１３Ａを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。 図１４は本発明の実施例２における光プリントヘッド１３Ｂを示す構成図である。 図１５は図１４の光プリントヘッド１３Ｂを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の画像形成装置）
図２は、本発明の実施例１における画像形成装置を示す概略の構成図である。

この画像形成装置１は、被駆動素子（例えば、発光素子としてＬＥＤ）を用いた発光素子アレイを有する半導体複合装置を備えた露光装置（例えば、光プリントヘッド）が搭載されたタンデム型電子写真カラープリンタにより構成されており、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色の画像を各々に形成する４つのプロセスユニット１０−１〜１０−４を有し、これらが記録媒体（例えば、用紙）２０の搬送経路の上流側から順に配置されている。各プロセスユニット１０−１〜１０−４の内部構成は共通しているため、例えば、マゼンタのプロセスユニット１０−３を例にとり、これらの内部構成を説明する。

プロセスユニット１０−３には、像担持体としての感光体（例えば、感光体ドラム）１１が図２中の矢印方向に回転可能に配置されている。感光体ドラム１１の周囲には、この回転方向上流側から順に、感光体ドラム１１の表面に電荷を供給して帯電させる帯電装置１２と、帯電された感光体ドラム１１の表面に選択的に光を照射して静電潜像を形成する露光装置としての光プリントヘッド１３が配設されている。更に、静電潜像が形成された感光体ドラム１１の表面に、マゼンタ（所定色）のトナーを付着させて顕像を発生させる現像器１４と、感光体ドラム１１上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置１５が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。

画像形成装置１の下部には、用紙２０を堆積した状態で収納する用紙カセット２１が装着され、その上方に、用紙２０を１枚ずつ分離させて搬送するためのホッピングローラ２２が配設されている。用紙２０の搬送方向におけるホッピングローラ２２の下流側には、ピンチローラ２３，２４と共に用紙２０を挟持することによってこの用紙２０を搬送する搬送ローラ２５と、用紙２０の斜行を修正し、プロセスユニット１０−１に搬送するレジストローラ２６とが配設されている。これらのホッピングローラ２２、搬送ローラ２５及びレジストローラ２６は、図示しない駆動源からギア等を経由して動力が伝達され回転する。

プロセスユニット１０−１〜１０−４の各感光体ドラム１１に対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ２７が配設されている。各転写ローラ２７には、感光体ドラム１１上に付着されたトナーによる顕像を用紙２０に転写する転写時に、各感光体ドラム１１の表面電位とこれら各転写ローラ２７の表面電位に電位差を持たせるための電位が印加されている。

プロセスユニット１０−４の下流には、定着器２８が配設されている。定着器２８は、加熱ローラとバックアップローラとを有し、用紙２０上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ２９，３０、排出部のピンチローラ３１，３２、及び用紙スタッカ部３３が設けられている。排出ローラ２９，３０は、定着器２８から排出された用紙２０を、排出部のピンチローラ３１，３２と共に挟持し、用紙スタッカ部３３に搬送する。これらの定着器２８及び排出ローラ２９等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。

このように構成される画像記録装置１は、次のように動作する。
先ず、用紙カセット２１に堆積した状態で収納されている用紙２０が、ホッピングローラ２２によって、上から１枚ずつ分離されて搬送される。続いて、この用紙２０は、搬送ローラ２５、レジストローラ２６及びピンチローラ２３，２４に挟持されて、プロセスユニット１０−１の感光体ドラム１１と転写ローラ２７の間に搬送される。その後、用紙２０は、感光体ドラム１１及び転写ローラ２７に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム１０−１の回転によって搬送される。同様にして、用紙２０は、順次プロセスユニット１０−２〜１０−４を通過し、その通過過程で、各光プリントヘッド１３により形成された静電潜像を各現像器１４によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。

このようにして記録面上に各色のトナー像が重ね合わされた後、定着器２８によってトナー像が定着された用紙２０は、排出ローラ２９，３０及びピンチローラ３１，３２に挟持されて、画像形成装置１の外部の用紙スタッカ部３３に排出される。以上の過程を経て、カラー画像が用紙２０上に形成される。

（プリンタ制御回路）
図３は、図２の画像形成装置１におけるプリンタ制御回路の構成を示すブロック図である。

このプリンタ制御回路は、画像形成装置１における印字部の内部に配設された印刷制御部４０を有している。印刷制御部４０は、マイクロプロセッサ、読み出し専用メモリ（ＲＯＭ）、随時読み書き可能なメモリ（ＲＡＭ）、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない画像処理部からの制御信号ＳＧｌ、及びビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によって画像形成装置全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部４０には、プロセスユニット１０−１〜１０−４の４つの光プリントヘッド１３、定着器２８のヒータ２８ａ、ドライバ４１，４３、用紙吸入口センサ４５、用紙排出口センサ４６、用紙残量センサ４７、用紙サイズセンサ４８、定着器用温度センサ４９、帯電用高圧電源５０、及び転写用高圧電源５１等が接続されている。ドライバ４１には現像・転写プロセス用モータ（ＰＭ）４２が、ドライバ４３には用紙送りモータ（ＰＭ）４４が、帯電用高圧電源５０には現像器１４が、転写用高圧電源５１には転写器２７が、それぞれ接続されている。用紙送りモータ４４には図示しない遊星ギア機構が接続されており、ドライバ４３を介して双方向に回転させることが可能になっている。これにより、用紙送りモータ４４の回転方向を変えることにより、画像形成装置内部の図示しない異なる紙送りローラを選択的に駆動することが可能な構成になっている。

このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部４０は、画像処理部からの制御信号ＳＧｌによって印刷指示を受信すると、先ず、温度センサ４９によって定着器２８内のヒータ２８ａが使用可能な温度範囲にあるか否かを検出し、温度範囲になければヒータ２８ａに通電し、使用可能な温度まで定着器２８を加熱する。次に、ドライバ４１を介して現像・転写プロセス用モータ４２を回転させ、同時にチャージ信号ＳＧＣによって帯電用高圧電源５０をオンにし、現像器１４の帯電を行う。

そして、セットされている図２中の用紙２０の有無及び種類が用紙残量センサ４７、用紙サイズセンサ４８によって検出され、その用紙２０に合った用紙送りが開始される。ここで、用紙送りモータ４４はドライバ４３を介して双方向に回転させることが可能になっている。１ページの印刷開始毎に、用紙送りモータ４４を最初に逆転させて、用紙吸入口センサ４５が検知するまで、セットされた用紙２０を予め設定された量だけ送る。続いて、正回転させて用紙２０を画像形成装置内部の印刷機構内に搬送する。

印刷制御部４０は、用紙２０が印刷可能な位置まで到達した時点において、図示しない画像処理部に対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。画像処理部においてページ毎に編集され、印刷制御部４０に受信されたビデオ信号ＳＧ２は、印刷データ信号（以下単に「印刷データ」という。）ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０として各光プリントヘッド１３に転送される。各光プリントヘッド１３は、それぞれ１ドット（ピクセル）の印字のために設けられたＬＥＤを複数個線上に配列したものである。

印刷制御部４０は１ライン分のビデオ信号ＳＧ２を受信すると、各光プリントヘッド１３にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データＨＤ−ＤＡＴＡを各光プリントヘッド１３内に保持させる。又、印刷制御部４０は、画像処理部から次のビデオ信号ＳＧ２を受信している最中においても、各光プリントヘッド１３に保持した印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０について印刷することができる。

なお、印刷制御部４０から各光プリントヘッド１３に送信されるクロックＨＤ−ＣＬＫ、主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎ（但し、「−Ｎ」は負論理を意味する。）、及び駆動オン／オフ指令用の制御信号（例えば、ストローブ信号である印刷駆動指令信号）ＨＤ−ＳＴＢ−Ｎの内、クロックＨＤ−ＣＬＫは、印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を光プリントヘッド１３へ送信するための信号である。

ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。各光プリントヘッド１３からの発光は、負電位に帯電された各感光体ドラム１１上に照射される。これにより、印刷される情報は、各感光体ドラム１１上において電位の上昇したドットとして潜像化される。そして、現像器１４において、負電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。

その後、トナー像は転写器２７へ送られ、一方、転写信号ＳＧ４によって正電位に転写用高圧電源５１がオン状態になり、転写器２７は感光体ドラム１１と転写器２７との間隔を通過する用紙２０上にトナー像を転写する。転写されたトナー像を有する用紙２０は、ヒータ２８ａを内蔵する定着器２８に当接して搬送され、この定着器２８の熱によって用紙２０に定着される。この定着された画像を有する用紙２０は、更に搬送されて画像形成装置１の印刷機構から用紙排出口センサ４６を通過して画像形成装置外部へ排出される。

印刷制御部４０は、用紙サイズセンサ４８、及び用紙吸入口４５の検知に対応して、用紙２０が転写器２７を通過している間だけ転写用高圧電源５１からの電圧を転写器２７に印加する。印刷が終了し、用紙２０が用紙排出口センサ４６を通過すると、帯電用高圧電源５０による現像器１４への電圧の印加を終了し、同時に現像・転写プロセス用モータ４２の回転を停止させる。以後、上記の動作を繰り返す。

（光プリントヘッド）
図１は、本発明の実施例１における図３中の光プリントヘッド１３を示す構成図である。

この光プリントヘッド１３は、例えば、Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能な構成になっている。

光プリントヘッド１３は、電源電圧ＶＤＤ３を入力するコネクタ端子ピンとしてのＶＤＤ３端子に接続された付帯回路としての不揮発性のシリアルメモリ（例えば、ＥＥＰＲＯＭ）６０と、付帯回路としての基準電圧発生回路７０とを有し、これらのＥＥＰＲＯＭ６０及び基準電圧発生回路７０に、駆動回路としての複数のドライバＩＣ１００（＝１００−１，１００−２，・・・）が接続されている。更に、各ドライバＩＣ１００には、被駆動素子である複数のＬＥＤが配列された発光素子アレイ２００（＝２００−１，２００−２，・・・）がそれぞれ接続されている。

ＥＥＰＲＯＭ６０は、ＶＤＤ３端子から供給される電源電圧ＶＤＤ３を電源電圧ＶＣＣとして入力するＶＣＣ端子、主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎ端子への信号を負論理チップイネーブル信号ＣＥ−Ｎとして入力するＣＥ−Ｎ端子、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎ端子への信号をシリアルデータＳＩとして入力するＳＩ端子、シリアルクロックＳＣＫ端子への信号を入力するＳＣＫ端子、及び格納されたＬＥＤの光量補正データをシリアルデータＳＯとして出力するＳＯ端子を有している。このＥＥＰＲＯＭ６０は、ＣＥ−Ｎ端子から入力される主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎにより活性化され、シリアルクロックＳＣＫに同期して印刷駆動指令信号ＨＤ−ＳＴＢ−ＮをシリアルデータＳＩとして入力し、格納された光量補正データをシリアルデータＳＯとしてＳＯ端子から出力する半導体メモリである。主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎは、時分割駆動において奇数（以下「ＯＤＤ」という。）番目のＬＥＤ駆動であるか偶数（以下「ＥＶＥＮ」という。）番目のＬＥＤ駆動であるかの初期状態を設定するための信号である。

基準電圧発生回路７０は、ＳＣＫ端子に接続されてシリアルクロックＳＣＫをイネーブル信号ＥＮＢとして入力するＥＮＢ端子と、ＬＥＤ駆動のための駆動電流値を指令するための基準電圧ＶＲＥＦを出力するＶＲＥＦ端子等とを有し、ＥＮＢ端子から入力されるシリアルクロックＳＣＫにより活性化され（即ち、シリアルクロックＳＣＫのレベルによって内部の動作状態がオン／オフし）、基準電圧ＶＲＥＦを発生してＶＲＥＦ端子から出力し、各ドライバＩＣ１００へ供給する回路である。

本実施例では、被駆動素子としてのＬＥＤ２０１，２０２の総数は４９９２ドットであり、これを構成するために２６個の発光素子アレイ２００（＝２００−１，２００−２，・・・）が配列されている。各発光素子アレイ２００は、各々１９２個のＬＥＤ２０１，２０２，・・・を有し、各発光素子アレイ２００内の各ＬＥＤ２００−１，２００−２，・・・において、ＯＤＤ番目のＬＥＤ２０１，・・・のカソード同士が共通線２１１に接続され、ＥＶＥＮ番目のＬＥＤ２０２，・・・のカソード同士が共通線２１２に接続され、隣接して配置される２個のＬＥＤ２０１，２０２，・・・のアノード同士が接続されており、ＯＤＤ番目のＬＥＤ２０１，・・・とＥＶＥ番目のＬＥＤ２０２，・・・とは時分割に駆動される。

２６個の発光素子アレイ２００（＝２００−１，２００−２，・・・）に対応して、駆動回路である２６個のドライバＩＣ１００（＝１００−１，１００−２，・・・）が配列されている。これらの２６個のドライバＩＣは、同一の回路により構成され、隣接するドライバＩＣ１００−１，１００−２，・・・がカスケード接続（縦続接続）されている。

各ドライバＩＣ１００は、４本の印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を入力する４個のＤＡＴＡＩ３〜ＤＡＴＡＩ０端子、ラッチ信号ＨＤ−ＬＯＡＤを入力するＬＯＡＤ端子、クロックＨＤ−ＣＬＫを入力するＣＬＫ端子、基準電圧発生回路７０から供給される基準電圧ＶＲＥＦを入力するＶＲＥＦ端子、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎを入力するＳＴＢ端子、電源電圧ＶＤＤを入力するＶＤＤ端子、グランドＧＮＤに接続されるＧＮＤ端子、主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎを入力するＨＳＹＮＣ端子、ＯＤＤ／ＥＶＥＮのゲート信号ＫＤＲＶを出力するＫＤＲＶ端子、データＤＡＴＡＯ３〜ＤＡＴＡＯ０を次段のドライバＩＣ１００へ出力する４個のＤＡＴＡＯ３〜ＤＡＴＡＯ０端子、及び各発光素子アレイ２００内のＬＥＤ２０１，２０２，・・・に対して駆動電流ＤＯ１〜ＤＯ９６を出力するＤＯ１端子〜ＤＯ９６端子を有している。

ここで、ＥＥＰＲＯＭ６０のＣＥ−Ｎ端子及びＳＩ端子と、各ドライバＩＣ１００のＨＳＹＮＣ端子及びＳＴＢ端子とがそれぞれ接続されて、コネクタ端子ピンが共有化されている。更に、ＥＥＰＲＯＭ６０のＳＣＫ端子と、基準電圧発生回路７０のＥＮＢ端子とが接続されて、コネクタ端子ピンが共有化されている。このように接続することにより、コネクタ端子ピンの数を削減することができる。

発光素子アレイ２００−１，２００−２，・・・の近傍には、ＯＤＤ側とＥＶＥＮ側の２個のパワーＭＯＳトランジスタ（例えば、ＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）２１３，２１４が設けられている。ＯＤＤ側のＮＭＯＳ２１３のドレーン端子（以下単に「ドレーン」という。）は、共通線２１１を介してＯＤＤ側のＬＥＤ２０１，・・・のカソードと共通に接続され、ＥＶＥＮ側のＮＭＯＳ２１４のドレーンは、共通線２１２を介してＥＶＥＮ側のＬＥＤ２０２，・・・のカソードと共通に接続されている。各ＮＭＯＳ２１３，２１４のソースは、グランドＧＮＤに接続されている。ＮＭＯＳ２１３のゲートは、ドライバＩＣ１００−１のＫＤＲＶ端子から供給されるゲート信号ＫＤＲＶによりオン／オフ制御され、ＮＭＯＳ２１４のゲートは、ドライバＩＣ１００−２のＫＤＲＶ端子から供給されるゲート信号ＫＤＲＶによりオン／オフ制御される構成になっている。

このように構成される図１のドライバＩＣ１００における概略の機能を説明する。
図１に示す構成においては、印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は４本であり、隣接するＬＥＤ８個の内、ＯＤＤ番目同士あるいはＥＶＥＮ番目同士の４画素分のデータをクロックＨＤ−ＣＬＫ毎に同時に送出する構成になっている。そのため、図３の印刷制御部４０から出力された印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は、クロック端子ＣＬＫに入力されるクロックＨＤ−ＣＬＫと共に、全ドライバＩＣ１００のＤＡＴＡＩ３〜ＤＡＴＡＩ０端子に入力される。ここで印刷データは、前述の総数が４９９２個のＬＥＤの内、ＯＤＤ側のＬＥＤ２０１，・・・に対応する２４９６ドット分の印刷データが、印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０として後述する各ドライバＩＣ１００内の図示しないフリップフロップ回路（以下「ＦＦ」という。）からなるシフトレジスタ中を順次転送される。

次に、ラッチ信号ＨＤ−ＬＯＡＤが全ドライバＩＣ１００のＬＯＡＤ端子に入力され、シフトレジスタ内に格納された前述の２４９６ドット分の印刷データが、各ドライバＩＣ１００内のシフトレジスタを構成する各ＦＦに対応して設けられた図示しないラッチ回路にラッチされる。続いて、ラッチ回路にラッチされた印刷データと、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎとによって、２４９６ドットのＯＤＤ側のＬＥＤ２０１，２０３，・・・の内、高レベル（以下「Ｈレベル」という。）であるＤＯ１，ＤＯ３，・・・端子に対応するものが点灯される。

ＥＶＥＮのＬＥＤ２０２，２０４，・・・に対応する残り２４９６ドット分の印刷データについても、ＯＤＤ側のＬＥＤ２０１，２０３，・・・と同様にして順次、転送、ラッチ、及び点灯される。

ここで、前記各ドライバＩＣ１００において、ＶＤＤ端子に印加される電源電圧はＶＤＤであり、典型的な例では５Ｖである。これに対し、前記ＥＥＰＲＯＭ６０のＶＣＣ端子に印加される電源電圧はＶＤＤ３であり、典型的な例では３、３Ｖが用いられる。このようにする理由は、以下の（１）、（２）の通りである。

（１） 各ドライバＩＣ１００の電源電圧ＶＤＤ
各ＬＥＤ２０１，２０２，・・・の点灯時の順電圧が略１．６Ｖであり、この定電流駆動を行う各ドライバＩＣ１００の駆動電源電圧ＶＤＤとして通常のロジックＬＳＩ（大規模集積回路）の多くで採用されている３．３Ｖでは電圧が不足してしまう。そのため、これより高い５Ｖが選ばれている。

（２） ＥＥＰＲＯＭ６０の電源電圧ＶＤＤ３
ＥＥＰＲＯＭ６０の電源電圧ＶＤＤ３は、典型例では３．３Ｖが選ばれており、光プリントヘッド１３を制御する図３の印刷制御部４０内の制御回路の電源電圧も、通常のロジックＬＳＩの多くで採用されている電源電圧と同様の３．３Ｖとされ、同じ電源系統に属するように構成されている。このようにするのは、下記の理由による。

ＥＥＰＲＯＭ６０においては、この記憶保持されている光量補正データの誤書き込みを防止するため、内部に自身の電源電圧が正常動作範囲内にあるか否かを判定する図示しない電源電圧検知回路を備えている。

光プリントヘッド１３が搭載された画像形成装置１の電源投入や電源断時におけるこの素子の電源電圧の立ち上がり、立ち下がり時において、電源電圧が正常動作範囲外にある時は、これを制御している図示しない上位装置（例えば、画像処理部）が誤動作して誤った書き込み指令が入力されるおそれがある。このような場合でも、ＥＥＰＲＯＭ６０内に前記電源電圧検知回路を備えることで、書き込み動作を禁止して、格納されている光量補正データの誤書き込みを防止することができる。又、ＥＥＰＲＯＭ６０の電源電圧ＶＤＤ３が正常動作範囲にある時、図３の印刷制御部４０内の制御回路の電源電圧も同じ電源系統に属するように構成されているので、その電源電圧ＶＤＤ３も正常動作範囲にあり、誤った書き込み指令信号が発せられるおそれがない。

このように、図１の構成とすることで、光プリントヘッド１３を搭載した画像形成装置１の電源投入や電源断時において、ＥＥＰＲＯＭ６０の記憶データが破壊されることを防止できるように工夫されている。

（光プリントヘッド基板）
図４（ａ）〜（ｃ）は、図１の光プリントヘッド１３における光プリントヘッド基板の実装構成を示す概略の構成図である。ここで、図４（ａ）は、光プリントヘッド１３における電子部品が搭載された光プリントヘッド基板の全体構成図である。図４（ｂ）は、ドライバＩＣ１００の一部（１００−１〜１００−３）と発光素子アレイ２００の一部（２００−１〜２００−３）との接続状態を示す拡大平面図である。更に、図４（ｃ）は、図４（ｂ）に対比して描かれた断面図である。

光プリントヘッド１３における光プリントヘッド基板３００は、略長方形のプリント配線板３０１を有している。プリント配線板３０１上において、長手方向の縁部に沿って複数の端子パッド３０２が形成されると共に、その複数の端子パッド３０２に接続された複数の配線パターン３０３が形成されている。更に、プリントヘッド基板３００上において、長手方向に沿って複数の発光素子アレイ２００（＝２００−１，２００−２，２００−３，・・・）が固着され、これに対向して複数のドライバＩＣ１００（＝１００−１，１００−２，１００−３，・・・，１００−２６）が固着されている。ドライバＩＣ１００−１及び発光素子アレイ２００−１の近傍には、光プリントヘッド１３のコネクタが取り付けられるコネクタ端子３０４と、ＥＥＰＲＯＭ６０と、基準電圧発生回路７０とが固定されている。コネクタ端子３０４には、図１中のＶＤＤ３端子、ＨＤ−ＨＳＹＮＣ−Ｎ端子、ＨＤ−ＳＴＢ−Ｎ端子、ＳＣＫ端子、ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０端子、ＨＤ−ＬＯＡＤ端子、ＶＤＤ端子、ＧＮＤ端子といった複数のコネクタ端子ピンが収容されている。

光プリントヘッド基板３００は、ボンディングワイヤ３０５，３０６，３０７を有し、発光素子アレイ２００の共通線２１１，２１２と、プリント配線板３０１上に設けられた図示しないカソードパッドとが、ボンディングワイヤ３０７により接続されている。発光素子アレイ２００の図示しないアノードパッドと、ドライバＩＣ１００の図示しないＬＥＤ駆動端子パッドとの間は、ボンディングワイヤ３０６により接続されている。更に、ドライバＩＣ１００の図示しない制御信号パッドと、プリント配線板３０１の端子パッド３０２とが、ボンディングワイヤ３０５により接続されている。

プリント配線板１０１上に形成された配線パターン３０３は、例えば、ドライバＩＣ１００−１におけるＤＡＴＡＯ３端子〜ＤＡＴＡＯ０端子の端子パッド３０２に接続されたボンディングワイヤ３０５が、プリント配線板３０１の端子パッド３０２に一旦接続され、この配線パターン３０３を経由してプリント配線板３０１の別の端子パッド３０２に接続され、再びボンデイングワイヤ３０５によって、ドライバＩＣ１００−２におけるＤＡＴＡＩ３端子〜ＤＡＴＡＩ０端子の端子パッド３０２に接続されている。

ＥＥＰＲＯＭ６０及び基準電圧発生回路７０は、例えば、プラスチックパッケージに収容されたディスクリート部品を集合して構成され、プリント配線板３０１の上層に半田付け実装されている。基準電圧発生回路７０と発光素子アレイ２００とは、プリント配線板３０１に形成されたベタ状の銅箔配線の上層に配置され、両者がその銅箔配線を経由して熱的に結合されており、発光素子アレイ２００のチップ温度と基準電圧発生回路７０の温度とが略等しくなるように構成されている。

（光プリントヘッド）
図５は、図１の光プリントヘッド１３の実装構造を示す概略の断面図である。

この光プリントヘッド１３は、ベース部材３１０を有し、このベース部材３１０上に図４の光プリントヘッド基板３００が固定されている。光プリントヘッド基板３００上には、複数のチップ状のドライバＩＣ１００と複数のチップ状の発光素子アレイ２００等とが熱硬化性樹脂等により固着され、それらの複数のドライバＩＣ１００と複数の発光素子アレイ２００とが、図４のボンディングワイヤ３０６により相互に接続されている。複数の発光素子アレイ１００上には、柱状の光学素子を多数配列してなるロッドレンズアレイ３１１が配置され、このロッドレンズアレイ３１１がホルダ３１２により固定されている。ベース部材３１０、光プリントヘッド基板３００及びホルダ３１２は、クランプ部材３１３，３１４により固定されている。

（基準電圧発生回路）
図６は、図１中の基準電圧発生回路７０の構成を示す回路図である。

この基準電圧発生回路７０は、電源電圧ＶＤＤが入力されるＶＤＤ端子と、シリアルクロックＳＣＫが入力されるＥＮＢ端子と、基準電圧ＶＲＥＦを出力するＶＲＥＦ端子と、そのＶＤＤ端子及びＥＮＢ端子に接続された三端子レギュレータ８０と、このレギュレータ８０の出力側ノードＮ１に接続された温度検出回路９０と、この温度検出回路９０の出力側ノードＮ２に接続された抵抗値Ｒ９４の抵抗９４とを有している。温度検出回路９０は、例えば、バイポーラトランジスタであるＮＰＮトランジスタ（以下「ＮＰＮＴＲ」という。）９１と、このＮＰＮＴＲ９１に接続された抵抗値Ｒ９２の抵抗９２及び抵抗値Ｒ９３の抵抗９３とを有している。

レギュレータ８０は、ＶＤＤ端子に接続されて電源電圧ＶＤＤ（例えば、５Ｖ）を入力する電源電圧Ｖｉ端子、ＥＮＢ端子に接続されてシリアルクロックSCKを入力するチップイネーブル信号ＣＥ端子、グランドＧＮＤに接続されるＧＮＤ端子、及び出力電圧Ｖｏ端子を有し、ＥＮＢ端子から供給されるシリアルクロックＳＣＫがＣＥ端子に入力され、シリアルクロックＳＣＫがＨレベルの時には、レギュレータ８０がオン状態になって動作し、温度依存性を持たず、且つ電源電圧ＶＤＤの値にも依存しない設計的に定められた所定の出力電圧ＶｏをＶｏ端子から出力し、シリアルクロックＳＣＫがＬレベルの時には、レギュレータ８０がオフ状態になって動作を停止し、Ｖｏ端子からの出力電流をゼロにすると共に内部の電力消費を略ゼロとする回路である。このようなレギュレータ８０としては、例えば、セイコーインスツル社製ＣＭＯＳボルテージレギュレータＳ−８１８シリーズ等を用いることができる。

レギュレータ８０のＶｏ端子側のノードＮ１には、ＮＰＮＴＲ９１のコレクタ端子（以下単に「コレクタ」という。）が接続され、このコレクタとベース端子（以下単に「ベース」という。）との間に、抵抗９２が接続されている。ＮＰＮＴＲ９１のベースとエミッタ端子（以下単に「エミッタ」という。）との間には、ベース・エミッタ間電圧Ｖｂｅを印加するための抵抗９３が接続されている。ＮＰＮＴＲ９１のエミッタ・コレクタ間電圧は、Ｖｘである。ＮＰＮＴＲ９１のエミッタ側のノードＮ２及びＶＲＥＦ端子間とグランドＧＮＤとの間には、抵抗９４が接続されている。

ＥＮＢ端子から入力されるシリアルクロックＳＣＫがＬレベルの時には、レギュレータ８０が動作を停止してＶｏ端子からの出力電流がゼロとなるので、ＮＰＮＴＲ９１及び抵抗９２，９３，９４に流れる電流が全てゼロとなる。

このように構成される基準電圧発生回路７０の動作を簡単に説明する。
ＮＰＮＴＲ９１のベース電流は、抵抗値Ｒ９２の抵抗９２及び抵抗値Ｒ９３の抵抗９３に流れる電流値に比べて無視できるほど小さいとして基準電圧ＶＲＥＦを計算すると、次式が得られる。
ＶＲＥＦ＝Ｖｏ−Ｖｘ＝Ｖｏ−（１＋Ｒ９２／Ｒ９３）×Ｖｂｅ

ＮＰＮＴＲ９１のベース・エミッタ間電圧Ｖｂｅは、略−２ｍＶ／℃の温度依存性を持ち、温度が高くなると、ベース・エミッタ間電圧Ｖｂｅが減少する特性となる。一方、レギュレータ８０の出力電圧Ｖｏは、温度依存性が略ゼロとされるので、この結果、図６の基準電圧発生回路７０においては、温度が高くなると基準電圧ＶＲＥＦが増加する正の温度係数Ｔｃを備えたものとなる。基準電圧ＶＲＥＦの温度係数Ｔｃは、

として定義される。そのため、基準電圧発生回路７０から出力される基準電圧ＶＲＥＦの温度係数Ｔｃは、次式のようになる。

前述したように、ＮＰＮＴＲ９１のベース・エミッタ間電圧Ｖｂｅは、略−２ｍＶ／℃の温度依存性を持つので、式（２）の第１項は正の値となり、抵抗値の比（Ｒ９２／Ｒ９３）を大きくすることで温度係数Ｔｃを大きくすることができ、又、基準電圧ＶＲＥＦの値を小さくすることでも、その温度係数Ｔｃが大きくなる。このように、基準電圧ＶＲＥＦの値は、レギュレータ８０の出力電圧Ｖｏによっても増減させることができるので、その電圧値及び温度係数Ｔｃは、設計上の必要に応じて様々に設定できる。

なお、基準電圧発生回路７０においては、温度検出用にＮＰＮＴＲ９１を用いているが、これに代えて、ＰＮＰトランジスタ（以下「ＰＮＰＴＲ」という。）を用いることもできる。この場合、電流の流れる向きの違いに注意して、レギュレータ８０のＶｏ端子側のノードＮ１にＰＮＰＴＲのエミッタを、ノードＮ２にＰＮＰＴＲのコレクタを接続するようにすれば良い。この際、抵抗９２と抵抗９３の抵抗値の定義を入れ替えて、抵抗９２の抵抗値をＲ９３とし、抵抗９３の抵抗値をＲ９２として定義し直すことで、前述した計算式が同様に成り立つ。

図７は、図６中の三端子レギュレータ８０の構成を示す回路図である。
この三端子レギュレータ８０は、ＣＥ端子から入力されるシリアルクロックＳＣＫがＨレベルの時にはオン状態になって動作し、Ｌレベルの時にはオフ状態になって動作を停止する定電流源８１、基準電圧生成回路８２及び誤差増幅器８３を有し、この定電流源８１及び基準電圧生成回路８２が、Ｖｉ端子とＧＮＤ端子との間に直列に接続されている。定電流源８１と基準電圧生成回路８２との接続点は、誤差増幅器８３の反転入力端子（−）に接続されている。

誤差増幅器８３の出力端子には、出力トランジスタ（例えば、ＰチャネルＭＯＳトランジスタ、以下「ＰＭＯＳ」という。）８４のゲートが接続され、このＰＭＯＳ８４のソースがＶｉ端子に接続され、ドレーンがＶｏ端子に接続されている。Ｖｏ端子とＧＮＤ端子との間には、２個の帰還抵抗８５，８６が直列に接続され、この帰還抵抗８５，８６の接続点が、誤差増幅器８３の反転入力端子（＋）に接続されている。

このような構成のレギュレータ８０において、誤差増幅器８３は、帰還抵抗８５，８６によって電圧分割された出力電圧Ｖｏの一部と、基準電圧生成回路８２により生成された基準電圧Ｖｒｅｆとを比較し、Ｖｉ端子から入力される電源電圧ＶＤＤや温度変化の影響を受けない一定の出力電圧Ｖｏを保持するのに必要なゲート電圧をＰＭＯＳ８４のゲートに供給する。

（基準電圧発生回路の変形例）
図８は、図６の基準電圧発生回路７０における他の構成を示す変形例の回路図であり、図６中の要素と共通の要素には共通の符号が付されている。

図８の基準電圧発生回路７０Ａは、図６と同様に、ＶＤＤ端子、ＥＮＢ端子、及びＶＲＥＦ端子を有し、そのＥＮＢ端子に、インバータ７１を介して抵抗７２の一端が接続されている。抵抗７２の他端には、スイッチ素子（例えば、ＰＮＰＴＲ）７３のベースが接続されている。ＰＮＰＴＲ７３のエミッタはＶＤＤ端子に接続され、コレクタに二端子レギュレータ８０Ａの入力側が接続されている。

レギュレータ８０Ａは、ＰＮＰＴＲ７３のコレクタに接続され、このＰＮＰＴＲ７３のエミッタ・コレクタを介して電源電圧ＶＤＤを入力するＶｉ端子と、グランドＧＮＤに接続されるＧＮＤ端子と、出力電圧Ｖｏを出力するＶｏ端子とを有し、電源電圧ＶＤＤがＰＮＰＴＲ７３を介してＶｉ端子に入力されると、温度依存性を持たず、且つ電源電圧ＶＤＤの値にも依存しない設計的に定められた所定の出力電圧ＶｏをＶｏ端子から出力する回路である。このようなレギュレータ８０Ａとしては、例えば、セイコーインスツル社製ＣＭＯＳボルテージレギュレータＳ−８１７シリーズ等を用いることができる。

レギュレータ８０ＡのＶｏ端子には、温度検出回路９０Ａが接続されている。温度検出回路９０Ａは、例えば、順方向に直列に接続された複数のシリコンダイオード９５，９６により構成され、この出力端子に、ＶＲＥＦ端子が接続されている。ＶＲＥＦ端子とグランドＧＮＤとの間には、電流Ｉ１を流す抵抗値Ｒ９７の抵抗９７と、電流Ｉ２を流す抵抗値Ｒ９８の抵抗９８とが、直列に接続されている。抵抗９７と抵抗９８との接続点は、レギュレータ８０Ａにおける電流Ｉｓｓを流すＧＮＤ端子に接続されている。

このように構成される基準電圧発生回路７０Ａの動作を簡単に説明する。
ＥＮＢ端子に入力されるシリアルクロックＳＣＫがＨレベルの時には、これがインバータ７１で反転されてＬレベルとなり、抵抗７２を介してＰＮＰＴＲ７３のベースに印加される。すると、ＰＮＰＴＲ７３がオン状態になり、ＶＤＤ端子に印加された電源電圧ＶＤＤがそのＰＮＰＴＲ７３を介してレギュレータ８０ＡのＶｉ端子に入力される。これにより、レギュレータ８０Ａが動作し、温度依存性を持たず、且つ電源電圧ＶＤＤの値に依存しない所定の出力電圧ＶｏがＶｏ端子から出力される。

一方、ＥＮＢ端子に入力されるシリアルクロックＳＣＫがＬレベルの時には、これがインバータ７１で反転されてＨレベルとなり、抵抗７２を介してＰＮＰＴＲ７３のベースに印加されるので、このＰＮＰＴＲ７３がオフ状態になる。すると、レギュレータ８０Ａは電源供給が絶たれて、Ｖｏ端子からの出力電流がゼロになると共に、このレギュレータ８０Ａの内部における電力消費が略ゼロになる。そのため、ＥＮＢ端子に入力されるシリアルクロックＳＣＫがＬレベルの時には、ＰＮＰＴＲ７３、温度検出回路９０Ａ、及び抵抗９７，９８に流れる電流が全てゼロになる。

ここで、ＥＮＢ端子に入力されるシリアルクロックＳＣＫがＨレベルの場合、レギュレータ８０ＡのＧＮＤ端子に流れる電流Ｉｓｓは、抵抗９７，９８に流れる電流Ｉ１，Ｉ２の値に比べて無視できるほど小さい。この時のＶＲＥＦ端子から出力される基準電圧ＶＲＥＦは、次式のようになる。
ＶＲＥＦ＝（１＋Ｒ９８／Ｒ９７）×（Ｖｏ−２×Ｖｆ）
但し、Ｖｏ；レギュレータ８０ＡのＶｏ端子とＧＮＤ端子との間に生じる出力電圧
Ｖｆ；温度検出回路９０Ａを構成している各シリコンダイオード９５，９６の
順電圧

各シリコンダイオード９５，９６の順電圧Ｖｆは、略２ｍＶ／℃の温度依存性を持ち、温度が高くなると順電圧Ｖｆが減少する特性となる。一方、レギュレータ８０Ａの出力電圧Ｖｏは、温度依存性が略ゼロであり、抵抗９７，９８の温度係数もまた無視することができる。この結果、基準電圧発生回路７０Ａから出力される基準電圧ＶＲＥＦは、温度が高くなると増加する正の温度係数を備えたものとなり、この基準電圧ＶＲＥＦを基に、図１の光プリントヘッド１３内のＬＥＤ２０１，２０２，・・・の駆動電流を発生させることで、このＬＥＤ２０１，２０２，・・・の温度特性を補償することが可能となる。

図９は、図８中の二端子レギュレータ８０Ａの構成を示す回路図であり、三端子レギュレータ８０を示す図７中の要素と共通の要素には共通の符号が付されている。

この二端子レギュレータ８０Ａは、電源電圧ＶＤＤがＶｉ端子に入力されると、オン状態になって動作する定電流源８１Ａ、基準電圧生成回路８２Ａ及び誤差増幅器８３Ａを有し、この定電流源８１Ａ及び基準電圧生成回路８２Ａが、図７の三端子レギュレータ８０と同様に、Ｖｉ端子とＧＮＤ端子との間に直列に接続されている。定電流源８１Ａと基準電圧生成回路８２Ａとの接続点は、誤差増幅器８３Ａの反転入力端子（−）に接続されている。

誤差増幅器８３Ａの出力端子には、図７と同様に、出力トランジスタ（例えば、ＰＭＯＳ）８４のゲートが接続され、このＰＭＯＳ８４のソースがＶｉ端子に接続され、ドレーンがＶｏ端子に接続されている。Ｖｏ端子とＧＮＤ端子との間には、２個の帰還抵抗８５，８６が直列に接続され、この帰還抵抗８５，８６の接続点が、誤差増幅器８３Ａの反転入力端子（＋）に接続されている。

このような構成のレギュレータ８０Ａにおいて、電源電圧ＶＤＤがＶｉ端子に入力されると、誤差増幅器８３Ａは、帰還抵抗８５，８６によって電圧分割された出力電圧Ｖｏの一部と、基準電圧生成回路８２Ａにより生成された基準電圧Ｖｒｅｆとを比較し、Ｖｉ端子から入力される電源電圧ＶＤＤや温度変化の影響を受けない一定の出力電圧Ｖｏを保持するのに必要なゲート電圧をＰＭＯＳ８４のゲートに供給する。

（光プリントヘッドの全体の動作）
図１０は、本発明の実施例１における画像形成装置１の電源投入後に、図１の光プリントヘッド１３に対して行われる制御の様子を示すタイミングチャートである。

図１０において、主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎに併記されたＣＥ−Ｎは、図１のシリアルメモリ６０におけるＣＥ―Ｎ端子に入力される負論理のチップイネーブル信号（＝主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎ）である。又、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎに併記されたＳＩは、シリアルメモリ６０において印刷駆動指令信号ＨＤ−ＳＴＢ−ＮをＳＩ端子から入力するシリアルデータである。

図１０に示す制御は、次の３つの処理からなる。
（Ｉ） 第１ステップ：ＥＥＰＲＯＭ６０からの光量補正データ読み出し処理（Ｌ部）

（ＩＩ） 第２ステップ：読み出された光量補正データのドライバＩＣ１００に対しての補正データ転送処理（Ｙ部）

（ＩＩＩ） 第３ステップ：印刷データ転送処理（Ｚ部）

以下、この３つの処理について説明する。
（Ｉ） 第１ステップ：ＥＥＰＲＯＭ６０から光量補正データ読み出し処理（Ｌ部）
図１０のＡ部に示すように、処理の開始において、引き続くデータ転送がＬＥＤ駆動を伴わない補正データ転送であることを示すため、ラッチ信号ＨＤ−ＬＯＡＤをＨレベルに立ち上げる。次いで、Ｂ部に示すように、主走査同期信号ＨＤ−ＨＳＹＮＣ−ＮをＬレベルに立ち下げてアクティブにする。

図１のドライバＩＣ１００の内部回路において、補正データ転送中にストローブ信号である印刷駆動指令信号ＨＤ−ＳＴＢ−ＮがＬレベルにされても、ＬＥＤ駆動が行われないように禁止機能を設けることができる。そのため、ラッチ信号ＨＤ−ＬＯＡＤをＨレベルにした状態において、ドライバＩＣ１００のＳＴＢ端子に入力される印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎを他の機能に転用することができる。

ＨＤ−ＨＳＹＮＣ−Ｎ端子は、図１のＥＥＰＲＯＭ６０のＣＥ―Ｎ端子に接続されているので、図１０のＢ部に示すように、主走査同期信号ＨＤ−ＨＳＹＮＣ−ＮがＬレベルのアクティブになることで、そのＥＥＰＲＯＭ６０が動作可能な状態になる。図１０の破線で示すＢ部タイミングにおいて、シリアルクロックＳＣＫは、Ｃ０部に示すように、Ｈレベルになっている。次いで、ＥＥＰＲＯＭ６０のＳＩ端子には、Ｄ１部、Ｄ２部に示すように、ＳＣＫ端子に入力されるシリアルクロックＳＣＫに同期して、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎが入力される。ここで、Ｄ１部に入力されるのは、ＥＥＰＲＯＭ６０に対してデータリードを指令するコマンド列であり、Ｄ２部で入力されているのは、ＥＥＰＲＯＭ６０の読み出し開始アドレスを指定するアドレスデータ列である。前記データ列Ｄ１部、Ｄ２部を転送させるためのシリアルクロックＳＣＫが、図１０のＣ１部、Ｃ２部として示されている。

引き続きＥ部に示すように、シリアルクロックＳＣＫを入力することで、ＥＥＰＲＯＭ６０に格納されているデータが、Ｆ部に示すように、ＥＥＰＲＯＭ６０のＳＯ端子から順次読み出され、図３の印刷制御部４０に一時格納される。

ＥＥＰＲＯＭ６０においては、内部にアドレス値のオートインクリメント機能を備えており、Ｄ２部で読み出し開始アドレスを与えた後には、シリアルクロックＳＣＫに応じてアドレス値を更新しつつ、Ｅ部に示すように、格納されたデータをシリアルに読み出すことができる。ＥＥＰＲＯＭ６０に格納されているデータの必要量の読み出しが完了すると、Ｃ３部に示すように、シリアルクロックＳＣＫの入力が停止してＨレベルに保持される。

次いで、図１０の破線で示すＰ部タイミングにおいて、主走査同期信号ＨＤ−ＨＳＹＮＣ−ＮがＨレベルに立ち上がり、ＥＥＰＲＯＭ６０のＳＯ端子は、ハイインピーダンス（以下「Ｈｉ−Ｚ」という。）状態になる。

このような過程を経て、光プリントヘッド１３内のＥＥＰＲＯＭ６０に格納されていた光量補正データが読み出されて、図３の印刷制御部４０における内部の図示しないメモリ素子に格納される。

（ＩＩ） 第２ステップ：読み出された光量補正データのドライバＩＣ１００に対しての補正データ転送処理（Ｙ部）

図１０のＹ部に示すように、図３の印刷制御部４０に格納された光量補正データ（補正データｂ３，ｂ２，ｂ１，ｂ０）を図１のドライバＩＣ１００内に転送する。補正データｂ３，ｂ２，ｂ１，ｂ０は、ＬＥＤ当たり４ビットからなるものであり、ｂｉｔ（ビット）３〜ｂｉｔ０の各ビット位置に応じて４回に分けて転送される。又、図１を用いて説明したように、ＬＥＤ駆動はＯｄｄ（奇数）番目のＬＥＤ２０１，・・・とＥｖｅｎ（偶数）番目のＬＥＤ２０２，・・・を時分割に駆動されるものであって、それに対応して補正データ転送においても、そのドット補正データをＯｄｄ番目ドット、Ｅｖｅｎ番目ドットの補正データｂ３〜ｂ０に分けて転送処理が行われる。

図１０においても、Ｏｄｄ番目のドット補正データのｂｉｔ３（これを「補正データｂ３＿Ｏｄｄ」と記す。）をクロックＨＤ−ＣＬＫに同期して転送し、この記転送が完了すると、図１０のａ部に示すように、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎが３パルス入力される。印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎの３パルスが入力されると、図示しないドライバＩＣ１００内の制御回路により、ドライバＩＣ１００内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバＩＣ１００内に設けられた補正メモリに書き込まれる。

以下同様に、Ｅｖｅｎ番目のドット補正データのｂｉｔ３（これを「補正データｂ３＿Ｅｖｅｎ」と記す。）をクロックＨＤ−ＣＬＫに同期して転送し、この転送が完了すると、図１０のｂ部に示すように、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎが３パルス入力される。印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎが３パルス入力されると、図示しないドライバＩＣ１００内の制御回路により、ドライバＩＣ１００内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバＩＣ１００内に設けられた補正メモリに書き込まれる。

更に、補正データのｂｉｔ２，ｂｉｔ１について、データ転送が順に行われ、Ｅｖｅｎ番目のドット補正データのｂｉｔ０（これを補正データｂ０＿Ｅｖｅｎ」と記す。）をクロックＨＤ−ＣＬＫに同期して転送し、この転送が完了すると、図１０のｈ部に示すように、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎが３パルス入力される。印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎが３パルス入力されると、図示しないドライバＩＣ１００内の制御回路により、ドライバＩＣ１００内に備えられたシフトレジスタ中に一時格納されている補正データが、ドライバＩＣ１００内に設けられた補正メモリに書き込まれ、補正データのｂｉｔ３〜ｂｉｔ０の全てが補正メモリに格納される。その後、図１０のＱ部に示すように、ラッチ信号ＨＤ−ＬＯＡＤがＬレベルに立ち下がり、Ｙ部に示した補正データ転送が完了する。

（ＩＩＩ） 第３ステップ：印刷データ転送処理（Ｚ部）
図１０のＺ部における印刷データ転送処理では、Ｒ部に示すように、１ラインの印刷開始に際し、引き続くデータ転送がＯｄｄドットのものであることを示すため、主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎが入力される。次いで、Ｕ部において、Ｏｄｄドットの印刷データが転送され、Ｓ部のラッチ信号ＨＤ−ＬＯＡＤのパルスにより、図示しないドライバＩＣ１００内のシフトレジスタにシフト入力されたデータがラッチ回路にラッチされる。更に、Ｗ部に示すように、印刷駆動指令信号ＨＤ−ＳＴＢ−ＮがＬレベルへと遷移して、ＬＥＤ２０１，２０２，・・・の発光駆動が行われる。印刷データＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０がオンであると、印刷駆動指令信号ＨＤ−ＳＴＢ−ＮがＬレベルになる期間、ＬＥＤ２０１，２０２，・・・が発光駆動されることになる。この時駆動されるＬＥＤは、Ｏｄｄ番目のＬＥＤ２０１，・・・である。

同様に、図１０のＶ部において、Ｅｖｅｎドットのデータ転送が行われ、そのデータが、Ｔ部に示すラッチ信号ＨＤ−ＬＯＡＤのパルスによりラッチされ、Ｘ部において、ＬＥＤ２０１，２０２，・・・が発光駆動される。この時駆動されるＬＥＤは、Ｅｖｅｎ番目のＬＥＤ２０２，・・・であって、このような一連の手順によりＬＥＤ２０１，２０２，・・・の分割駆動が行われる。

このようなＺ部に示す動作により、印刷処理が完了して画像形成装置１がスタンバイ状態になると、光プリントヘッド１３のスタンバイ時消費電力を削減するために、低消費電力状態への移行が図３の印刷制御部４０から指令される。そのためには、図１０のＹ部に示す補正データ転送と同様のシーケンスを用いることで、補正データのみならず、ドライバＩＣ１００に対して低消費電力モード（即ち、スタンバイモード）への移行を指令することができる。このスタンバイモードにおいては、ドライバＩＣ１００内に存在する静的に電流消費するルートを遮断して、それによる消費電力を略ゼロとするものである。後述するように、このような機能を設けることで、光プリントヘッド製造時における検査工程を容易にすることができる。

（スタンバイモード設定動作）
図１１は、図１の光プリントヘッド１３を低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートである。

本処理は、光プリントヘッド１３の製造後検査で行われるのみならず、画像形成装置実装後においても、スタンバイ時の消費電力低減のためにも用いることができる。

図１１に示すＡ部、Ｂ部、Ｃ部（Ｃ１部、Ｃ２部）、Ｄ部（Ｄ１部、Ｄ２部）、Ｅ部、Ｆ部、Ｐ部の動作は、図１０を用いて説明したものと同様である。又、図１１のＩ部として示すＰ部からＪ部で挟まれる期間において、図１０におけるＹ部（補正データ転送期間）やＺ部（印刷データ転送期間）の動作を行うことができる。

従来技術の課題の項で説明したように、光プリントヘッド１３の試験工程においてＩＤＤｑ電流の測定を行う時、前記スタンバイモードを用いることで、その測定精度を高めることができる。そのため、図１１のＪ部に示すように、シリアルクロックＳＣＫをＬレベルにする。

前述したように、ＥＥＰＲＯＭ６０に対してデータアクセスしていない時、破線のＣ０部やＣ３部に示すように、シリアルクロックＳＣＫがＨレベルになっている。Ｊ部においてはＥＥＰＲＯＭ６０のチップイネーブル信号ＣＥ−Ｎ端子がＨレベルになっているので、Ｊ部に示すように、その信号レベルが変化したとしても、その動作には支障を与えることがない。一方、図１に示すように、ＳＣＫ端子は、基準電圧発生回路７０のＥＮＢ端子にも接続されており、このＥＮＢ端子に入力されるシリアルクロックＳＣＫがＬレベルにされることで、図６のレギュレータ８０の動作が停止し、基準電圧発生回路７０の消費電力を略ゼロにすることができる。同様に、シリアルクロックＳＣＫがＬレベルにされることで、図８のＰＮＰＴＲ７３がオフ状態になってレギュレータ８０Ａの動作が停止し、基準電圧発生回路７０Ａの消費電力を略ゼロにすることができる。

前述したように、従来の光プリントヘッドにおいては、前記スタンバイモードの設定中において、ドライバＩＣはその消費電力が略ゼロにできるものの、基準電圧発生回路に用いられるレギュレータが動作モードにあり、その出力端子からダイオード（図８のダイオード９５，９６に相当）等を介してグランドＧＮＤに至る電流を生じる結果、前記レギュレータの電源端子にはそれに応じた電源電流を生じていた。この電源電流は、主として前記ダイードに流れる電流に略等しく、典型的な設計例では１０ｍＡと大きなものとなっていた。

これに対し、本実施例１では、図１１のタイミングチャートに示すように、ＳＣＫ端子をＬレベルにすることで、基準電圧発生回路７０（又は７０Ａ）の動作を停止させて、それによる消費電力を略ゼロとするスタンバイモードに設定することができる。この状態は、Ｋ部に示すＳＣＫ端子のシリアルクロックＳＣＫが再びＨレベルにされるまでのスタンバイモード期間Ｔｓｔｂｙの間継続する。

（光プリントヘッドの変形例）
図１２は、図１の光プリントヘッド１３の変形例を示す光プリントヘッド１３Ａの構成図であり、図１中の要素と共通の要素には共通の符号が付されている。

本変形例の光プリントヘッド１３Ａでは、図１の基準電圧発生回路７０に代えて、これとは構成の異なる基準電圧発生回路７０Ｂが設けられている。

本変形例の基準電圧発生回路７０Ｂでは、図１の正論理のＥＮＢ端子とは異なる負論理のＥＮＢ−Ｎ端子と、図１と同様のＶＲＥＦ端子とを有し、そのＥＮＢ−Ｎ端子がＳＣＫ端子に接続されている。この基準電圧発生回路７０Ｂは、ＥＮＢ−Ｎ端子に入力されるシリアルクロックＳＣＫのレベルによって内部の動作状態をオン／オフ状態に切り替えることができ、例えば、図６の基準電圧発生回路７０の構成と類似したもの、あるいは、図８の基準電圧発生回路７０Ａの構成と類似したものを用いることができる。その他の構成は、図１の光プリントヘッド１３と同様である。

（変形例の光プリントヘッドのスタンバイモード設定動作）
図１３は、図１２の光プリントヘッド１３Ａを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートであり、図１１中の要素と共通の要素には共通の符号が付されている。

図１３に示すＡ部、Ｂ部、Ｃ部（Ｃ１部、Ｃ２部）、Ｄ部（Ｄ１部、Ｄ２部）、Ｅ部、Ｆ部、Ｐ部の動作は、図１１を用いて説明したものと同様である。図１３においては、図１２の基準電圧発生回路７０ＢにおけるＥＮＢ−Ｎ端子を負論理にしたのに伴い、図１３のＣ０部、Ｃ３部におけるシリアルクロックＳＣＫのレベルをＬレベルにしている。シリアルクロックＳＣＫにおけるＪ部とＫ部との間のＨレベルの期間は、図１１と同様に、スタンバイモード期間Ｔｓｔｂｙである。又、図１３のＩ部として示すＰ部からＪ部で挟まれる期間において、図１１と同様に、図１０におけるＹ部（補正データ転送期間）やＺ部（印刷データ転送期間）の動作を行うことができる。

前述したように、光プリントヘッド１３Ａの試験工程においてＩＤＤｑ電流の測定を行う時、スタンバイモードを用いることでその測定精度を高めることができるので、図１３のＪ部に示すように、シリアルクロックＳＣＫをＨレベルにする。

図１２のＥＥＰＲＯＭ６０に対してデータアクセスしていない時、図１３のＣ０部やＣ３部に示すように、シリアルクロックＳＣＫはＬレベルになっている。Ｊ部においては、ＥＥＰＲＯＭ６０のチップイネーブル信号ＣＥ−Ｎ端子がＨレベルになり、その動作が禁止状態にされているので、Ｊ部に示すように、その信号レベルが変化したとしても、そのＥＥＰＲＯＭ６０の動作には支障を与えることがない。

一方、図１２に示すように、ＳＣＫ端子は基準電圧発生回路７０ＢのＥＮＢ−Ｎ端子にも接続されており、そのＥＮＢ−Ｎ端子が負論理であるので、このＥＮＢ−Ｎ端子に入力されるシリアルクロックＳＣＫがＨレベルにされることで、基準電圧発生回路７０Ｂの動作が停止して、その消費電力を略ゼロとすることができる。この状態は、図１３のＫ部に示すように、シリアルクロックＳＣＫが再びＬレベルとされるまでのスタンバイモード期間Ｔｓｔｂｙの間、継続する。

（実施例１の効果）
本実施例１及びこの変形例の光プリントヘッド１３，１３Ａ及びこれを用いた画像形成装置１によれば、次の（ａ）〜（ｄ）のような効果がある。

（ａ） 光プリントヘッド１３，１３Ａにおいて、光量補正データが格納されるＥＥＰＲＯＭ６０の制御のためのＳＣＫ端子を用いて、このＳＣＫ端子に入力されるシリアルクロックＳＣＫにより、基準電圧発生回路７０，７０Ａ，７０Ｂのオン／オフ動作を切り替える構成にしているので、基準電圧発生回路７０，７０Ａ，７０Ｂにより生じていた静的消費電流を遮断して、光プリントヘッド全体での消費電流を略ゼロにすることができる。この結果、実装組立て後の試験工程において、ＩＤＤｑ電流を測定することで、実装不具合による損傷チップの有無を高精度に判別することができ、その品質レベルを格段に向上させることが可能になる。

（ｂ） 光プリントヘッド１３，１３Ａにおいて、前記静的消費電流を遮断して消費電流を略ゼロにできる構成にしたので、この光プリントヘッド１３，１３Ａを用いた画像形成装置１のスタンバイ時消費電力を略ゼロに低減することも可能になり、大幅な低消費電力化を実現できる。

（ｃ） 基準電圧発生回路７０，７０Ａ，７０Ｂの静的消費電流を遮断するために、ＥＮＢ端子又はＥＮＢ−Ｎ端子に入力されるシリアルクロックＳＣＫを用いているので、新たにコネクタ端子ピンを増設する必要が無く、回路規模の小型化が可能になる。

（ｄ） 本実施例１の画像形成装置１によれば、前記光プリントヘッド１３，１３Ａを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置（プリンタ、複写機、ファクシミリ装置、複合機等）を提供することができる。即ち、前記光プリントヘッド１３，１３Ａを用いることにより、上述したフルカラーの画像形成装置１に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。

本発明の実施例２における画像形成装置１の全体構成は、実施例１と同様であるが、この画像形成装置１に設けられる光プリントヘッドの構成及び動作が実施例１と異なるので、この異なる点を以下説明する。

（光プリントヘッド）
図１４は、本発明の実施例２における光プリントヘッド１３Ｂを示す構成図であり、実施例１の光プリントヘッド１３を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２の光プリントヘッド１３Ｂでは、実施例１の光プリントヘッド１３において、基準電圧発生回路７０の正論理のＥＮＢ端子をＳＣＫ端子に接続する構成に代えて、そのＥＮＢ端子がＥＥＰＲＯＭ６０のＳＯ端子に接続されると共に、そのＥＮＢ端子及びＳＯ端子が新たに追加されたプルアップ抵抗６１を介してＶＤＤ３端子に接続されている。そのため、本実施例２の基準電圧発生回路７０は、ＥＥＰＲＯＭ６０のＳＯ端子から出力されるシリアルデータをＥＮＢ端子から入力し、そのシリアルデータのレベルによってオン／オフ動作が切り替わる構成になっている。その他の構成は、実施例１と同様である。

（スタンバイモード設定動作）
図１５は、図１４の光プリントヘッド１３Ｂを低消費電力状態とするスタンバイモード設定を行う時の動作を示すタイミングチャートであり、実施例１を示す図１１中の要素と共通の要素には共通の符号が付されている。

図１５に示すＡ部、Ｂ部、Ｃ部（Ｃ１部、Ｃ２部）、Ｄ部（Ｄ１部、Ｄ２部）、Ｅ部、Ｆ部、Ｐ部の動作は、図１１を用いて説明したものと同様である。又、図１５のＯ部として示すＰ部からＩ部で挟まれる期間において、図１１と同様に、図１０におけるＹ部（補正データ転送期間）やＺ部（印刷データ転送期間）の動作を行うことができる。

前述したように、光プリントヘッド１３Ｂの試験工程においてＩＤＤｑ電流の測定を行う時、スタンバイモードを用いることでその測定精度を高めることができる。そのためには、ドライバＩＣ１００の消費電力を略ゼロとなるように設定することのみならず、これまで定常的な電力消費が不可欠であった基準電圧発生回路７０における電力消費を略ゼロにする必要がある。そこで、本実施例２の光プリントヘッド１３Ｂでは、ＥＥＰＲＯＭ６０からの読み出しデータを用いて基準電圧発生回路７０の動作状態を制御するように工夫している。

前述したように、ＥＥＰＲＯＭ６０から読み出しデータが出力されていない時、ＥＥＰＲＯＭ６０のＳＯ端子はＨｉ−Ｚ状態になっている。又、ＳＯ端子は、抵抗６１を用いてプルアップされているので、前記Ｈｉ−Ｚ状態においてはその端子レベルがＨレベルになる。

図１５においては、Ｇ部、Ｈ部が前記Ｈｉ−Ｚ状態であり、プルアップによりＨレベルにあることを示すために、破線にてその状態が示されている。

前述したように、Ｏ部として示すＰ部からＩ部で挟まれる期間において、図１０におけるＹ部（補正データ転送期間）やＺ部（印刷データ転送期間）の動作を行うことができる。この時、ＥＥＰＲＯＭ６０のＳＯ端子、即ち基準電圧発生回路７０のＥＮＢ端子は、プルアップ抵抗６１の働きによりＨレベルになるので、基準電圧発生回路７０が動作状態となり、光プリントヘッド１３Ｂとして通常通りの動作を行うことができる。

これに対し、基準電圧発生回路７０の動作を停止させて電力消費を略ゼロにするために、以下のようなシーケンスを行う。

先ず、図１５のＩ部に示すように、主走査同期信号ＨＤ−ＨＳＹＮＣ−ＮをＬレベルにする。次いで、ＥＥＰＲＯＭ６０のＳＩ端子に、Ｌ部に示すように、印刷駆動指令信号ＨＤ−ＳＴＢ−Ｎにおいてリードコマンド列を与え、ＳＣＫ端子には、Ｍ部に示すように、シリアルクロックＳＣＫ列を与える。

前記Ｌ部に入力されるリードコマンドは、Ｄ部に示すものと同様のものであるが、前記Ｄ部は、図１０を用いて説明したように、ＥＥＰＲＯＭ６０の読み出しを指令するコマンドＤ１部と、読み出し回路アドレスを指定するＤ２部よりなる。図１５のＬ部における読み出し回路アドレスは、ＥＥＰＲＯＭ６０中の未使用エリアに設けられたデータ“０”からなる固定データ部を示すものであるが、これはまた光量補正データ列中のいずれかのデータ“０”となるアドレス、あるいはビット位置であっても良い。

このように、Ｌ部、Ｍ部にて固定データ“０”となるアドレス及びビット位置が指定されると、Ｊ部に示すように、シリアルクロックＳＣＫの立ち下がりにより、ＥＥＰＲＯＭ６０のＳＯ端子からシリアルデータが出力され、ＳＯ端子がＮ部に示すようにＬレベルになる。ＥＥＰＲＯＭ６０のＳＯ端子は、基準電圧発生回路７０のＥＮＢ端子に接続されているので、ＳＯ端子がＬレベルにされることで、基準電圧発生回路７０の動作が停止して消費電力が略ゼロになる。

前述したように、従来構成の光プリントヘッドにおいては、前記スタンバイモードの設定中において、ドライバＩＣの消費電力を略ゼロにできるものの、基準電圧発生回路に用いられるレギュレータが動作モードにあり、その出力端子を通じてダイード（図８のダイオード９５，９６に相当）等を通じてグランドＧＮＤに至る電流を生じる結果、前記レギュレータの電源端子にはそれに応じた電源電流を生じていた。前記電源電流は、主として前記ダイードに流れる電流に略等しく、典型的な設計例では１０ｍＡと大きなものとなっていた。

これに対し、本実施例２の光プリントヘッド１３Ｂでは、図１５のタイミングチャートに示すように、ＥＥＰＲＯＭ６０のＳＯ端子をＬレベルにすることで、基準電圧発生回路７０の動作を停止させて、それによる消費電力を略ゼロにするスタンバイモードに設定することができる。この状態は、図１５のＫ部に示すように、シリアルクロックＳＣＫを上げ下げして、ＥＥＰＲＯＭ６０のデータ“１”となるアドレスあるいはビット位置を読み出して、Ｑ部に示すように、ＳＯ端子を再びＨレベルにするまでのスタンバイモード期間Ｔｓｔｂｙの間、継続する。

（実施例２の効果）
本実施例２の光プリントヘッド１３Ｂによれば、光量補正データが格納されるＥＥＰＲＯＭ６０のＳＯ端子から出力されるシリアルデータを用いて、光プリントヘッド１３Ｂの付帯回路である基準電圧発生回路７０の動作を停止させ、その消費電流を遮断可能にして光プリントヘッド全体の消費電流を略ゼロにすることができる構成にしたので、実施例１の効果（ａ）〜（ｄ）と同様の効果がある。

（実施例の他の変形例）
本発明は、上記実施例１、２やこれらの変形例に限定されず、その他の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ｉ）、（ｉｉ）のようなものがある。

（ｉ） ＬＥＤ２０１，２０２，・・・が光源として用いられる発光素子に適用した場合について説明したが、本発明はこれに限らず、他の被駆動素子（例えば、発光サイリスタ、有機ＥＬ素子等）を用いる光プリントヘッドや、それを用いて構成される画像形成装置において利用することができる。

（ｉｉ） 不揮発性のシリアルメモリは、ＥＥＰＲＯＭ６０以外の他のメモリにより構成しても良い。

１ 画像形成装置
１３，１３Ａ，１３Ｂ 光プリントヘッド
６０ ＥＥＰＲＯＭ
７０，７０Ａ，７０Ｂ 基準電圧発生回路
１００，１００−１，１００−２ ドライバＩＣ
２００，２００−１，２００−２ ＬＥＤアレイ
２０１，２０２ ＬＥＤ

Claims (4)

1. 駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、
   駆動オン／オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力する不揮発性のシリアルメモリと、
   前記シリアルクロック又は前記シリアルクロックが反転された反転シリアルクロックを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記シリアルクロック又は前記反転シリアルクロックによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する基準電圧発生回路と、
   前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する駆動回路とを備え、
   前記シリアルメモリの前記クロック入力端子と前記基準電圧発生回路の前記イネーブル入力端子とは、共通のコネクタ端子ピンに接続され、
   前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になり、
   前記基準電圧発生回路は、前記シリアルクロック又は前記反転シリアルクロックの非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になることを特徴とする光プリントヘッド。
2. 駆動電流により駆動されて発光する複数の発光素子が配列された発光素子アレイと、
   駆動オン／オフ指令用の制御信号をシリアルに入力するデータ入力端子、シリアルクロックを入力するクロック入力端子、及びシリアルデータ出力用のデータ出力端子を有し、前記制御信号によりオン状態になり、前記シリアルクロックに基づき、格納された前記発光素子の光量補正データを前記データ出力端子からシリアルに出力する不揮発性のシリアルメモリと、
   前記光量補正データを入力するイネーブル入力端子、及び基準電圧出力端子を有し、前記光量補正データによりオン状態になって基準電圧を発生し、前記基準電圧を前記基準電圧出力端子から出力する基準電圧発生回路と、
   前記制御信号、前記光量補正データ、及び前記基準電圧を入力し、前記制御信号によりオン状態になって、前記光量補正データにより前記発光素子に対する光量補正を行い、前記光量補正結果及び前記基準電圧に基づき、前記駆動電流の基準電流値を設定して前記発光素子アレイを駆動する駆動回路とを備え、
   前記基準電圧発生回路の前記イネーブル入力端子は、前記シリアルメモリの前記データ出力端子に接続され、
   前記シリアルメモリ及び前記駆動回路は、前記制御信号の非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になり、
   前記基準電圧発生回路は、前記光量補正データの非活性化時にオフ状態になって、静的消費電流が遮断される待機状態になることを特徴とする光プリントヘッド。
3. 前記基準電圧発生回路は、前記発光素子の温度特性を補償した前記基準電圧を発生する温度補償機能を有することを特徴とする請求項１又は２記載の光プリントヘッド。
4. 請求項１〜３のいずれか１項に記載の光プリントヘッドを備え、
   前記光プリントヘッドにより露光されて記録媒体に画像を形成することを特徴とする画像形成装置。

Images