JP2012053010A - Tdr type testing apparatus - Google Patents
Tdr type testing apparatus Download PDFInfo
- Publication number
- JP2012053010A JP2012053010A JP2010197919A JP2010197919A JP2012053010A JP 2012053010 A JP2012053010 A JP 2012053010A JP 2010197919 A JP2010197919 A JP 2010197919A JP 2010197919 A JP2010197919 A JP 2010197919A JP 2012053010 A JP2012053010 A JP 2012053010A
- Authority
- JP
- Japan
- Prior art keywords
- tdr
- probe
- thickness
- signal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
この発明は、検査装置に関し、特にTDR信号を利用して半導体集積回路を計測する検査装置に関するものである。 The present invention relates to an inspection apparatus, and more particularly to an inspection apparatus that measures a semiconductor integrated circuit using a TDR signal.
半導体装置のパッケージの一形態に、BGA(Ball Grid Array)パッケージおよびSOJ(Small Outline J-leaded)パッケージがある。BGAでは、パッケージの底面にはんだボールがグリッド状に配設されており、このはんだボールを介してプリント基板等との接続が行われる。SOJでは、パッケージの両側の長辺から出たリードの先端が、パッケージ本体を抱え込むように内側に曲がっている。 One type of semiconductor device package includes a BGA (Ball Grid Array) package and a SOJ (Small Outline J-leaded) package. In the BGA, solder balls are arranged in a grid shape on the bottom surface of the package, and connection with a printed circuit board or the like is performed via the solder balls. In the SOJ, the leading ends of the leads coming out from the long sides on both sides of the package are bent inward so as to hold the package body.
近年のLSI(Large Scale Integration)は構造が複雑化し、かつ多ピン構造になっている。その為BGAパッケージ等の基板集積密度を向上させたパッケージが利用されるようになった。それらのパッケージは、シリコンチップに代表される半導体チップを利用している。半導体チップは、はんだボールがはんだ付けされた樹脂基板上に接着固定される。電気的には半導体チップのパッドと樹脂基板パッドはワイヤーボンドやフリップチップ等の手法で接続されている。 Recent LSI (Large Scale Integration) has a complicated structure and a multi-pin structure. For this reason, packages with improved substrate integration density such as BGA packages have come to be used. These packages use semiconductor chips typified by silicon chips. The semiconductor chip is bonded and fixed on a resin substrate to which solder balls are soldered. Electrically, the pads of the semiconductor chip and the resin substrate pads are connected by a method such as wire bonding or flip chip.
パッケージの接続部の構成も小型化と高密度化が進んでいるため、断線・短絡等の不具合が発生する場合も多い。それらの検出は困難で、容易に検査する手法が必要となっている。近年ではLSIにおいても模倣品が横行している。模倣品の多くは、外見と電気特性は本物と同じに作られており、電気特性試験や目視検査で見分けるのは困難である。 Since the structure of the connection part of the package has been reduced in size and density, problems such as disconnection and short circuit often occur. Their detection is difficult and a method for easily inspecting them is required. In recent years, counterfeit products are rampant in LSIs. Many counterfeit products have the same appearance and electrical properties as the real ones, and are difficult to distinguish by electrical property tests and visual inspections.
LSIを検査する手法として半導体テスター等がある。これは、電気特性のみを検査するものであり詳細な故障原因を特定する事は難しい。また不良原因の調査を非破壊で実施する手法としてX線による検査が行われている。しかしながらX線では、画像の分解能が荒く、実際に検出したいLSI内部の微小な配線亀裂等による接続不良箇所を見つけるのは極めて困難である。 As a method for inspecting an LSI, there is a semiconductor tester. This is to inspect only the electrical characteristics, and it is difficult to specify the detailed cause of failure. In addition, X-ray inspection is performed as a method for investigating the cause of defects in a non-destructive manner. However, with X-rays, the resolution of the image is rough, and it is extremely difficult to find a connection failure location due to a minute wiring crack or the like inside the LSI that is actually desired to be detected.
一方、TDR(Time Domain Reflectmetry:時間領域反射測定装置)を利用したはんだ付け検査装置が提案されている。この検査装置によれば、測定用の専用パッドをプリント基板に設けてこれに電気パルスを入力し、その反射特性によってはんだボールの接続信頼性が検査される。その他には、バウンダリスキャンを用いた検査手法が存在する。 On the other hand, a soldering inspection apparatus using TDR (Time Domain Reflectmetry) has been proposed. According to this inspection apparatus, a dedicated pad for measurement is provided on the printed circuit board, and an electric pulse is input thereto, and the connection reliability of the solder ball is inspected by its reflection characteristics. In addition, there is an inspection method using a boundary scan.
TDRでは高周波プローブを通じ基板に高速立ち上がりパルスを入力しその反射特性で基板の良否を判定する。基板上の多数のBGAや回路を測定するため、百ピン以上の多ピンプローブを用い、一括でプローブする事で測定時間の短縮を図っている。TDRによる検査では、LSI内部の配線の長さや太さの違い、パッケージの材質の違い、シリコンチップの構造の違い等が検出され、目視や電気特性だけでは検出不可能な模造品検出が可能になる。 In TDR, a high-speed rising pulse is input to a substrate through a high-frequency probe, and the quality of the substrate is determined by its reflection characteristics. In order to measure a large number of BGAs and circuits on a substrate, a multi-pin probe having a pin count of 100 or more is used, and the probe time is used to shorten the measurement time. Inspection by TDR detects differences in the length and thickness of LSI internal wiring, differences in package materials, differences in the structure of silicon chips, etc., enabling detection of counterfeit products that cannot be detected by visual or electrical characteristics alone Become.
TDRにて、BGAパッケージのLSIを検査する上ではTDR信号の入力方法が問題となる。BGAやLGA(Land Grid Array)では、はんだボールはグリッド形状に配置され、その間隔は1mmから0.6mm程度である。しかしその信号、GND、電源などのピンアサインはLSIの種類によって違う。実際に測定したいBGAのピンはLSIによりまちまちである。既存のBGAソケットはBGAが脱着可能な構成であるが、測定時の信号、GND、電源等の配線はプリント基板に施され固定であった。量産時の測定には便利であるが、LSI毎にプリント基板を準備する必要がある。準備にはコストと時間がかかり多品種のBGAパッケージLSIを測定するのは困難である。 The TDR signal input method becomes a problem in testing the LSI of the BGA package by TDR. In BGA and LGA (Land Grid Array), solder balls are arranged in a grid shape, and the interval is about 1 mm to 0.6 mm. However, pin assignments such as signal, GND, and power supply differ depending on the type of LSI. The BGA pins that are actually measured vary depending on the LSI. The existing BGA socket has a configuration in which the BGA can be attached and detached, but wiring such as a signal at the time of measurement, GND, power supply, etc. is applied to the printed circuit board and fixed. Although convenient for measurement at the time of mass production, it is necessary to prepare a printed circuit board for each LSI. Preparation is costly and time consuming, and it is difficult to measure a wide variety of BGA package LSIs.
本願は以上のような課題を解決するために成されたもので、はんだボールのピッチや形状は同じであるが、ピンアサインの異なる多品種のLSIに対し、容易にTDR検査を実施することを可能にすることを目的にする。 The present application was made to solve the above-described problems. The pitch and shape of the solder balls are the same, but TDR inspection can be easily performed on a wide variety of LSIs with different pin assignments. The purpose is to make it possible.
本願に関わる検査装置は、TDR信号を発生するTDR装置と、TDR装置で発生したTDR信号の接続先を選定する分岐路が形成されている信号分岐基板と、第1の太さを有する第1のプローブと、第1の太さよりも細い第2の太さを有する第2のプローブと、第1の太さに対応する貫通穴がグリッド状に複数個開口しているプローブソケットと、第2の太さに対応する係止穴がグリッド状に複数個開口していて信号分岐基板で接続先を分岐されたTDR信号が入力する係止ソケット基板とを備えていて、係止ソケット基板は表層にGND配線が形成され、係止穴の側面部分に形成された電極と信号分岐基板の分岐路は対応つけて繋がっているものである。 The inspection apparatus according to the present application includes a TDR apparatus that generates a TDR signal, a signal branch board on which a branch path for selecting a connection destination of the TDR signal generated by the TDR apparatus, and a first thickness having a first thickness. A second probe having a second thickness smaller than the first thickness, a probe socket in which a plurality of through holes corresponding to the first thickness are opened in a grid, and a second And a locking socket substrate for inputting a TDR signal whose connection destination is branched by a signal branching substrate. The locking socket substrate is a surface layer. GND wiring is formed, and the electrode formed on the side surface portion of the locking hole and the branch path of the signal branching board are connected in association with each other.
BGAやLGAICには、ピッチが同一であるがピンアサインの異なるパッケージが多品種存在する。本願によれば、これらのパッケージを簡易にTDRによる非破壊検査することが可能になる。 BGA and LGAIC have many types of packages with the same pitch but different pin assignments. According to the present application, these packages can be easily nondestructively inspected by TDR.
実施の形態1.
本発明の実施の形態を、図に基づいて説明する。図1はこの発明に関わるTDR式検査装置の全体構成を示している。半導体装置の検査装置100は、固定治具60、ソケット基板1、高周波コネクタ20と42、信号分岐部プリント基板40およびTDR装置50から構成されている。BGAパッケージLSI30は被測定物である。BGAパッケージLSI30にはソケット基板1が対向配置されている。TDR装置50は測定時に高周波パルス(TDR信号)を発生する。
Embodiment 1 FIG.
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows the overall configuration of a TDR inspection apparatus according to the present invention. The semiconductor
TDR装置50は信号分岐部プリント基板40に接続されている。信号分岐部プリント基板(信号分岐基板)40には、高周波リレー41が複数個配設されていて、TDR装置50で発生したTDR信号の接続先を選定する分岐路が形成されている。ソケット基板1は信号分岐部の高周波コネクタ42とソケット基板用の高周波コネクタ20を経由して、信号分岐部プリント基板40と連絡している。BGAパッケージLSI30には固定治具60が搭載される。固定治具60でBGAパッケージLSI30を上から押さえる事で、ソケット基板1とBGAパッケージLSI30の接続が確保できる。
The
図2はBGAパッケージLSIと組み立て前のソケット基板の構成を説明している。被測定物であるBGAパッケージLSI30には、複数個のはんだボール31が実装されている。ソケット基板1は、プローブ3と4、プローブソケット5および係止ソケット基板14に分離できる。係止ソケット基板14はプリント基板2と固定ソケット6からなり、組み立て後には一体物として扱われる。プローブには、太いプローブ(第1のプローブ)3と細いプローブ(第2のプローブ)4の2種類が存在する。
FIG. 2 illustrates the configuration of the BGA package LSI and the socket substrate before assembly. A plurality of
太いプローブ3はGND用で、細いプローブ4はTDR信号用である。樹脂製のプローブソケット5は太いプローブ3を支える。プローブソケット5を貫通するピン穴5aは、プローブ3の大きさに対応していて、プローブ3を抜き差しできるようになっている。樹脂製の固定ソケット6は細いプローブ4を支える。固定ソケット6に設けられている係止穴6aは、プローブ4の大きさに対応していて、プローブ4を抜き差しできるようになっている。プリント基板2を貫通するピン穴2aはプローブ4の大きさに対応していて、プローブ4を抜き差しできるようになっている。係止穴6aは片側は開口されているが、途中から塞がれている。
The
プリント基板2の構造を図3に基づいて説明する。プリント基板2は最上層に太いプローブ3が接触するGND(Ground)配線層7が配設されている。GND配線層7にはプローブとの接触部に金メッキを施し、接触抵抗を下げる事が望ましい。プリント基板2の2層目から最下層までの構造はビア構造である。ビアにはプローブ4に接触するビアホール電極8が形成されている。ビアホール電極8は信号配線10と導通している。絶縁パターン9はプリント基板2の最上層に設けられていて、GND配線層7とビアホール電極8を絶縁する。2層目から最下層にはコプレナーライン、或いはマイクロストリップライン等の高周波特性を考慮した信号配線10が配置されていて、信号配線10は高周波コネクタ20に接続されている。ビア構造はBGAの配置に合わせた形状(グリッド状)になっていて、数百ピン分が配置されている。
The structure of the printed
図4はプローブソケットの形態を表している。プローブソケット5にはプローブ3の太さに対応している貫通穴が複数個開口されている。貫通穴の配置はBGAの配置に合わせた形(グリッド状)になっている。貫通穴にBGAのはんだボール31を入れる事でBGAとプローブ3、4の位置合わせが完了する。例えばBGAパッケージLSI30のボールピッチが1mmピッチであれば、直径0.6mmのはんだボール31が使用されている。このとき望ましいプローブソケット5の穴径は0.7mmである。
FIG. 4 shows a probe socket configuration. A plurality of through holes corresponding to the thickness of the
図5は固定ソケットの形態を表している。固定ソケット6もプローブソケット5と同様にBGAの配置に合わせた形にグリッド状に係止穴が開いている。係止穴の直径はプローブ4の太さに対応している。細いプローブ4を支える事が目的になる。プローブ3、4は、両端または方端稼動のスプリングピンを用いる。例えば1mmピッチのBGAパッケージLSI30を測定する場合であれば、プローブ3は直径0.7mm、長さ5mm程度で、稼動範囲は0.5mm程度が望ましい。プローブ4は直径0.3mm、長さ10mm程度で、稼動範囲は1.5mm程度が望ましい。プローブ3、4の先端構造はBGAに対応するクラウン型が好ましい。
FIG. 5 shows the form of the fixed socket. Similarly to the
実際の測定時には、ソケット基板1は組み立てられた状態で使用する。図6は、測定時のソケット基板1と、BGAパッケージLSI30の関係を示している。図1に示したように、固定治具60でBGAパッケージLSI30を上からソケット基板1に押えつけると、はんだボール31はプローブ3、或いはプローブ4の上端に機械的に接触する。
At the time of actual measurement, the socket substrate 1 is used in an assembled state. FIG. 6 shows the relationship between the socket substrate 1 and the
太いプローブ3の下端はプリント基板2の最上層のGND配線層7に接触している。細いプローブ4は信号配線10に電気的に接続されている。本発明の目的でもあるようにプローブ3、4は脱着可能で、どちらか一方を選択する事ができる。太いプローブ3を選択すれば、そのピンはGNDとなり、細いプローブ4を選択すればTDR信号入力ピンとなる。
The lower end of the
BGAのピン数は数百ピン以上である。それらのピンを全て測定するためにはTDR信号を切り替える信号分岐部が必要である。図7に測定系統の電気的な接続関係を示す。信号分岐部プリント基板40には信号分岐部の高周波リレー41が高周波ラインを使って4段にわたって配設されている。高周波リレー41はTDR装置からの信号を分岐する。高周波リレー41の最終段は高周波コネクタ42に接続されている。プリント基板2には高周波コネクタ20が設けられている。
BGA has more than several hundred pins. In order to measure all of these pins, a signal branching section for switching the TDR signal is necessary. FIG. 7 shows the electrical connection relationship of the measurement system. The signal branching portion printed
プリント基板2の高周波コネクタ20は信号分岐部の高周波コネクタ42と結合されていて、信号分岐部プリント基板40で切り替え分岐されたTDR信号を電気的に中継する。高周波コネクタ20はプリント基板2の内装に形成された信号配線10を経由して、細いプローブ4に繋がっている。プリント基板2の信号配線10は高周波特性を考慮して、マイクロストリップライン構造やコプレナーライン構造になっている。信号分岐部プリント基板40の配線も高周波特性を考慮して、マイクロストリップライン構造やコプレナーライン構造になっている。
The
信号分岐部プリント基板40はTDR装置50から入力されたTDR信号を分岐し、その接続先を任意のプローブ4に切り替える。上記構成では、プローブ3、4を除く全ての配線、リレー、コネクタは任意の特性インピーダンスに整合され、高周波特性が保たれている。任意の特性インピーダンスは一般的には50Ωであるが、特に50Ωに限定するものでは無い。
The signal branching printed
実際の測定手順について説明する。TDR装置50より出力される高周波パルスは信号分岐部プリント基板40により分岐され、高周波コネクタ42、20を通じ、ソケット基板1に入力する。ソケット基板1から細いプローブ4に伝送された高周波パルスは、BGAパッケージLSI30に入力され反射波を発生する。良品である基準品で反射波測定し、不具合品との反射波の波形比較をする事で良否判定及び模倣品の検出を行う。
An actual measurement procedure will be described. The high frequency pulse output from the
実施の形態2.
本願に関わる実施の形態2を図8、9に基づいて説明する。実施の形態1のうち係止ソケット基板14の配線方法を変更し、太いプローブ3と細いプローブ4の役割を反対にする事でピン数の少ないBGAに対応することが可能となる。多層基板を利用する必要が無くなるので、構成が容易で安価に製作可能となる。BGAのピン数が少ない場合(目安として50ピン以下)には図8に示すように、係止ソケット基板14の最上層に信号配線11を設け、2層目にGNDパターン12を設ける。その場合太いプローブ3を選択すればTDR信号線に、細いプローブ4を選択すればGNDになる。基板の構造が簡素化しコスト的にも有利である。また基板最下層をGNDパターン12にし、固定ソケット部13を金属製にする事でGNDの強化が図れる。
A second embodiment related to the present application will be described with reference to FIGS. By changing the wiring method of the locking
図9に測定系統の電気的な接続関係を示す。信号分岐部プリント基板40には信号分岐部の高周波リレー41が高周波ラインを使って4段にわたって配設されている。高周波リレー41はTDRからの信号を分岐する。高周波リレー41の最終段は信号分岐部の高周波コネクタ42に接続されている。係止ソケット基板14には高周波コネクタ20が設けられている。信号分岐部プリント基板40はTDR装置50から入力されたTDR信号を分岐し、その接続先を任意のプローブ3に切り替える。
FIG. 9 shows the electrical connection relationship of the measurement system. The signal branching portion printed
1 ソケット基板、2 プリント基板、3 プローブ、4 プローブ、5 プローブソケット、6 固定ソケット、7 GND配線層、8 ビアホール電極、14 係止ソケット基板、20 高周波コネクタ、30 BGAパッケージLSI、31 はんだボール、40 信号分岐部プリント基板、41 高周波リレー、42 高周波コネクタ、50 TDR装置、60 固定治具、100 検査装置 1 socket substrate, 2 printed circuit board, 3 probe, 4 probe, 5 probe socket, 6 fixed socket, 7 GND wiring layer, 8 via hole electrode, 14 locking socket substrate, 20 high frequency connector, 30 BGA package LSI, 31 solder ball, 40 signal branch printed circuit board, 41 high frequency relay, 42 high frequency connector, 50 TDR device, 60 fixing jig, 100 inspection device
Claims (3)
前記TDR装置で発生したTDR信号の接続先を選定する分岐路が形成されている信号分岐基板と、
第1の太さを有する第1のプローブと、
前記第1の太さよりも細い第2の太さを有する第2のプローブと、
前記第1の太さに対応する貫通穴がグリッド状に複数個開口しているプローブソケットと、
前記第2の太さに対応する係止穴がグリッド状に複数個開口していて前記信号分岐基板で接続先を分岐されたTDR信号が入力する係止ソケット基板とを備えていて、
前記係止ソケット基板は表層にGND配線が形成され、前記係止穴の側面部分に形成された電極と前記信号分岐基板の分岐路は対応つけて繋がっていることを特徴とするTDR式検査装置。 A TDR device for generating a TDR signal;
A signal branch board on which a branch path for selecting a connection destination of a TDR signal generated in the TDR device is formed;
A first probe having a first thickness;
A second probe having a second thickness smaller than the first thickness;
A probe socket in which a plurality of through holes corresponding to the first thickness are opened in a grid shape;
A plurality of locking holes corresponding to the second thickness are provided in a grid shape, and a locking socket substrate to which a TDR signal branched from the connection destination by the signal branching substrate is input.
The locking socket substrate is formed with GND wiring on the surface layer, and the electrode formed on the side surface portion of the locking hole and the branch path of the signal branching substrate are connected in association with each other. .
前記TDR装置で発生したTDR信号の接続先を選定する分岐路が形成されている信号分岐基板と、
第1の太さを有する第1のプローブと、
前記第1の太さよりも細い第2の太さを有する第2のプローブと、
前記第1の太さに対応する貫通穴がグリッド状に複数個開口しているプローブソケットと、
前記第2の太さに対応する係止穴がグリッド状に複数個開口していて信号分岐基板で接続先を分岐されたTDR信号が入力する係止ソケット基板とを備えていて、
前記係止ソケット基板は表層にGND配線が形成され、前記係止穴の側面部分に形成された電極と前記信号分岐基板の分岐路は対応つけて繋がっていることを特徴とするTDR式検査装置。 A TDR device for generating a TDR signal;
A signal branch board on which a branch path for selecting a connection destination of a TDR signal generated in the TDR device is formed;
A first probe having a first thickness;
A second probe having a second thickness smaller than the first thickness;
A probe socket in which a plurality of through holes corresponding to the first thickness are opened in a grid shape;
A plurality of locking holes corresponding to the second thickness are provided in a grid shape, and a locking socket substrate for inputting a TDR signal branched at a signal branching substrate is provided.
The locking socket substrate is formed with GND wiring on the surface layer, and the electrode formed on the side surface portion of the locking hole and the branch path of the signal branching substrate are connected in association with each other. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010197919A JP5342526B2 (en) | 2010-09-03 | 2010-09-03 | TDR type inspection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010197919A JP5342526B2 (en) | 2010-09-03 | 2010-09-03 | TDR type inspection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012053010A true JP2012053010A (en) | 2012-03-15 |
JP5342526B2 JP5342526B2 (en) | 2013-11-13 |
Family
ID=45906468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010197919A Expired - Fee Related JP5342526B2 (en) | 2010-09-03 | 2010-09-03 | TDR type inspection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5342526B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106461702A (en) * | 2014-04-21 | 2017-02-22 | 英特尔公司 | Alignment fixtures for integrated circuit packages |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005006003A1 (en) * | 2003-07-10 | 2005-01-20 | Nec Corporation | Lsi test socket for bga |
JP2006098375A (en) * | 2004-09-30 | 2006-04-13 | Yokowo Co Ltd | Inspection unit |
JP2008089536A (en) * | 2006-10-05 | 2008-04-17 | Mitsubishi Electric Corp | Connection inspection apparatus for integrated circuit device |
-
2010
- 2010-09-03 JP JP2010197919A patent/JP5342526B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005006003A1 (en) * | 2003-07-10 | 2005-01-20 | Nec Corporation | Lsi test socket for bga |
JP2006098375A (en) * | 2004-09-30 | 2006-04-13 | Yokowo Co Ltd | Inspection unit |
JP2008089536A (en) * | 2006-10-05 | 2008-04-17 | Mitsubishi Electric Corp | Connection inspection apparatus for integrated circuit device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106461702A (en) * | 2014-04-21 | 2017-02-22 | 英特尔公司 | Alignment fixtures for integrated circuit packages |
JP2017514134A (en) * | 2014-04-21 | 2017-06-01 | インテル コーポレイション | Alignment fixture for multiple integrated circuit packages |
US10228418B2 (en) | 2014-04-21 | 2019-03-12 | Intel Corporation | Alignment fixtures for an integrated circuit packages |
CN106461702B (en) * | 2014-04-21 | 2019-08-27 | 英特尔公司 | Line-up jig for ic package |
Also Published As
Publication number | Publication date |
---|---|
JP5342526B2 (en) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6590409B1 (en) | Systems and methods for package defect detection | |
KR101384714B1 (en) | Device for semiconductor test | |
TWI416121B (en) | Probe card | |
JP4252491B2 (en) | Module with inspection function and inspection method thereof. | |
KR20100052959A (en) | Interface structure for wafer test equipments | |
KR101421051B1 (en) | Device for Semiconductor Test | |
KR101047537B1 (en) | Probe card | |
KR20090082783A (en) | Prove card assembly for electrical die sorting process | |
Chen et al. | Nondestructive analysis of interconnection in two-die BGA using TDR | |
JP2009250761A (en) | Substrate connection inspection apparatus | |
JP5105442B2 (en) | Printed circuit board inspection apparatus and inspection method | |
JP2009270835A (en) | Inspection method and device for semiconductor component | |
US20080061812A1 (en) | Component-attach test vehicle | |
JP5342526B2 (en) | TDR type inspection device | |
JP2005315775A (en) | Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe | |
JP2003050262A (en) | High-frequency ic socket, semiconductor testing device, semiconductor test method and manufacturing method of semiconductor device | |
JP2011191185A (en) | Inspection apparatus and manufacturing method of electronic apparatus | |
JP2976321B2 (en) | Probe device | |
US6891392B2 (en) | Substrate impedance measurement | |
JP5495303B2 (en) | Semiconductor module and semiconductor module inspection method | |
JP5631715B2 (en) | Electrical inspection apparatus and wiring board manufacturing method | |
JP2012122972A (en) | Electric inspection device, and manufacturing method for wiring board | |
US6717423B1 (en) | Substrate impedance measurement | |
KR101467381B1 (en) | Device for Semiconductor Test | |
Searls et al. | Time domain reflectometry as a device packaging level failure analysis and failure localization tool |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130809 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5342526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |