JP2012049925A - Voltage supply circuit for crystal oscillation circuit - Google Patents

Voltage supply circuit for crystal oscillation circuit Download PDF

Info

Publication number
JP2012049925A
JP2012049925A JP2010191445A JP2010191445A JP2012049925A JP 2012049925 A JP2012049925 A JP 2012049925A JP 2010191445 A JP2010191445 A JP 2010191445A JP 2010191445 A JP2010191445 A JP 2010191445A JP 2012049925 A JP2012049925 A JP 2012049925A
Authority
JP
Japan
Prior art keywords
type transistor
voltage
voltage source
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010191445A
Other languages
Japanese (ja)
Inventor
Yeong-Cheong Yim
永青 林
Ka-Jun Seo
嘉駿 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Priority to JP2010191445A priority Critical patent/JP2012049925A/en
Publication of JP2012049925A publication Critical patent/JP2012049925A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a voltage supply circuit for a crystal oscillation circuit which can maintain a constant power consumption of the crystal oscillation circuit.SOLUTION: There is provided a voltage supply circuit for a crystal oscillation circuit, in which the voltage supply circuit and the crystal oscillation circuit are formed by the same process. The voltage supply circuit includes a current supply, a first PMOS, a first NMOS, and a regulator unit. The current supply is connected between a voltage supply and an output terminal, and the output terminal outputs a reference voltage. A gate and a drain of the first PMOS are connected to a gate and a drain of the first NMOS respectively, and the first PMOS and the first NMOS are connected between the output terminal and the earth. The regulator unit generates an operating voltage to the crystal oscillation circuit as a voltage supply of the crystal oscillation circuit in accordance with the reference voltage.

Description

この発明は、一般的に電圧源回路に関し、特に、水晶発振回路(crystal oscillation circuit)用の自己調整(self-adjustment)電圧源回路に関する。   The present invention relates generally to a voltage source circuit, and more particularly to a self-adjustment voltage source circuit for a crystal oscillation circuit.

発振器は、しばしば、タイミングモジュール、ロジックゲートおよび発振器チップ等として半導体技術において使用される。従来の発振器は、初期抵抗器を有する一対のキャパシターを付した水晶結晶板を含む。キャパシターおよび抵抗器により形成されたRC回路は、発振器のタイミングを調整することを助けることができる。発振器バッファーおよび水晶結晶板は、並列に接続される。増幅かつ変換された信号を発生させることによって、従来の発振器バッファーは、インバーターのように作動する。水晶発振器、RC回路および発振器バッファーは、予め決定された周波数において予め決定された波形を提供する。   Oscillators are often used in semiconductor technology as timing modules, logic gates, oscillator chips, and the like. Conventional oscillators include a quartz crystal plate with a pair of capacitors having initial resistors. An RC circuit formed by capacitors and resistors can help adjust the timing of the oscillator. The oscillator buffer and the quartz crystal plate are connected in parallel. By generating an amplified and converted signal, a conventional oscillator buffer operates like an inverter. The crystal oscillator, RC circuit and oscillator buffer provide a predetermined waveform at a predetermined frequency.

発振器の電力消耗 (power dissipation)は、発振器バッファーの操作周波数、キャパシターおよび作業電圧により決定されるであろう。一般的に言えば、発振器の電力は、小さな値に維持される必要がある。予め設定(プリセット)された操作周波数およびキャパシターのキャパシタンス(電気容量)は、固定されて、それに従って電力消耗を減少させるので、発振器バッファーの操作電圧が考慮されるであろう。発振器バッファーのバンド(帯域)幅のために、増幅される利得(ゲイン)が操作電圧の変化、処理パラメーターおよびキャパシターによって変化する。しかしながら、多くの実際的な応用において、この利得変動は、しばしば、長い発振トリガー時間という結果になる、あるいは、水晶発振回路が発振できないことにすらなる。従って、発振器が正常に作動するために、発振器バッファーの作業電圧がプロセス変動に対応するために、より高い値に設定されるけれども、このような設定は、正常な情況において不必要な電力消耗を引き起こすものとなる。   The power dissipation of the oscillator will be determined by the operating frequency of the oscillator buffer, the capacitor and the working voltage. Generally speaking, the power of the oscillator needs to be kept small. Since the preset operating frequency and the capacitance of the capacitor are fixed and reduce the power consumption accordingly, the operating voltage of the oscillator buffer will be taken into account. Due to the bandwidth of the oscillator buffer, the amplified gain will vary with operating voltage changes, processing parameters and capacitors. However, in many practical applications, this gain variation often results in a long oscillation trigger time or even the crystal oscillator circuit cannot oscillate. Thus, in order for the oscillator to operate normally, the working voltage of the oscillator buffer is set to a higher value to accommodate process variations, but such a setting can cause unnecessary power consumption in normal circumstances. It will cause.

そこで、この発明の目的は、水晶発振回路の一定の電力消耗を維持できる水晶発振回路用の電圧源回路を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a voltage source circuit for a crystal oscillation circuit that can maintain a constant power consumption of the crystal oscillation circuit.

この発明は、作業電圧を水晶発振回路へ提供することに適した電圧源回路をめざすものであり、そのうち、電圧源回路と水晶発振回路とが同一プロセスにより形成される。電圧源回路が、電流源と、第1P型トランジスターと、第1N型トランジスターと、調整器ユニットとを含む。電流源が電圧源および出力端間に連結される。第1P型トランジスターが出力端に連結されたソースおよび互いに連結されたゲートおよびドレインを有し、そのうち、出力端が参考電圧を調整器ユニットへ出力する。第1N型トランジスターが第1P型トランジスターのドレインに連結されたゲートおよびドレインならびに接地に連結されたソースを有する。調整器ユニットが出力端および水晶発振回路間に連結されるとともに、調整器ユニットが参考電圧に従って電圧源として水晶発振回路への作業電圧を発生させるように配列される。   The present invention aims at a voltage source circuit suitable for providing a working voltage to a crystal oscillation circuit, and the voltage source circuit and the crystal oscillation circuit are formed by the same process. The voltage source circuit includes a current source, a first P-type transistor, a first N-type transistor, and a regulator unit. A current source is coupled between the voltage source and the output end. The first P-type transistor has a source connected to an output terminal and a gate and a drain connected to each other, and the output terminal outputs a reference voltage to the regulator unit. The first N-type transistor has a gate and a drain connected to the drain of the first P-type transistor and a source connected to ground. A regulator unit is connected between the output end and the crystal oscillation circuit, and the regulator unit is arranged to generate a working voltage to the crystal oscillation circuit as a voltage source according to the reference voltage.

発明の一側面が、作業電圧を水晶発振回路へ供給することに適した電圧源回路を提供し、そのうち、電圧源回路と水晶発振回路とが同一プロセスにより形成される。電圧源回路が、電流源と、第1電圧降下ユニットと、第1P型トランジスターと、第1N型トランジスターと、第2電圧降下ユニットと、調整器ユニットとを含む。電流源が電圧源および出力端間に連結される。第1電圧降下ユニットが出力端に連結された一端を有し、そのうち、出力端が参考電圧を出力する。第1P型トランジスターが第1電圧降下ユニットの他端に連結されるソース、および互いに連結されるゲートならびにドレインを有する。第1N型トランジスターが第1P型トランジスターのドレインに連結されるゲートおよびドレインを有する。第2電圧降下ユニットが前記第1N型トランジスターのソースおよび接地間に連結される。調整器ユニットが出力端および水晶発振回路間に連結されるとともに、調整器ユニットが参考電圧に従って電圧源として水晶発振回路への作業電圧を発生させるように配列される。   One aspect of the invention provides a voltage source circuit suitable for supplying a working voltage to a crystal oscillation circuit, in which the voltage source circuit and the crystal oscillation circuit are formed by the same process. The voltage source circuit includes a current source, a first voltage drop unit, a first P-type transistor, a first N-type transistor, a second voltage drop unit, and a regulator unit. A current source is coupled between the voltage source and the output end. The first voltage drop unit has one end connected to the output terminal, and the output terminal outputs a reference voltage. The first P-type transistor has a source connected to the other end of the first voltage drop unit, and a gate and a drain connected to each other. The first N-type transistor has a gate and a drain connected to the drain of the first P-type transistor. A second voltage drop unit is connected between the source of the first N-type transistor and ground. A regulator unit is connected between the output end and the crystal oscillation circuit, and the regulator unit is arranged to generate a working voltage to the crystal oscillation circuit as a voltage source according to the reference voltage.

発明の一側面が、作業電圧を水晶発振回路へ供給することに適した電圧源回路を提供し、そのうち、電圧源回路と水晶発振回路とが同一プロセスにより形成される。電圧源回路が電流源と第1P型トランジスターと第1N型トランジスターと調整器ユニットとを含む。電流源が電圧源および出力端間に連結される。第1N型トランジスターが前記出力端に連結されるドレイン、ならびにこのドレインと互いに連結されるゲートを有し、そのうち、出力端が参考電圧を出力する。第1P型トランジスターが互いに連結されるゲートおよびドレイン、第1N型トランジスターのソースに連結されるソースを有し、かつこのドレインが接地に連結される。調整器ユニットが出力端および水晶発振回路間に連結されるとともに、調整器ユニットが参考電圧に従って電圧源として水晶発振回路への作業電圧を発生させるように配列される。   One aspect of the invention provides a voltage source circuit suitable for supplying a working voltage to a crystal oscillation circuit, in which the voltage source circuit and the crystal oscillation circuit are formed by the same process. The voltage source circuit includes a current source, a first P-type transistor, a first N-type transistor, and a regulator unit. A current source is coupled between the voltage source and the output end. The first N-type transistor has a drain connected to the output terminal and a gate connected to the drain, and the output terminal outputs a reference voltage. The first P-type transistor has a gate and a drain connected to each other, a source connected to the source of the first N-type transistor, and the drain is connected to ground. A regulator unit is connected between the output end and the crystal oscillation circuit, and the regulator unit is arranged to generate a working voltage to the crystal oscillation circuit as a voltage source according to the reference voltage.

発明の一側面が、作業電圧を水晶発振回路へ供給することに適した電圧源回路を提供し、そのうち、電圧源回路と水晶発振回路とが同一プロセスにより形成される。電圧源回路が電流源と第1電圧降下ユニットと第1P型トランジスターと第1N型トランジスターと第2電圧降下ユニットと調整器ユニットとを含む。電流源が電圧源および出力端間に連結される。第1電圧降下ユニットが出力端に連結された一端を有し、そのうち、出力端が参考電圧を出力する。第1N型トランジスターが第1電圧降下ユニットの他端に連結されたドレインとこのドレインと互いに連結されたゲートを有する。第1P型トランジスターが互いに連結されたゲートおよびドレインならびに第1N型トランジスターのソースに連結されたソースを有する。第2電圧降下ユニットが第1P型トランジスターのドレインおよび接地間に連接される。調整器ユニットが出力端および水晶発振回路間に連結されるとともに、調整器ユニットが参考電圧に従って電圧源として水晶発振回路への作業電圧を発生させるように配列される。   One aspect of the invention provides a voltage source circuit suitable for supplying a working voltage to a crystal oscillation circuit, in which the voltage source circuit and the crystal oscillation circuit are formed by the same process. The voltage source circuit includes a current source, a first voltage drop unit, a first P-type transistor, a first N-type transistor, a second voltage drop unit, and a regulator unit. A current source is coupled between the voltage source and the output end. The first voltage drop unit has one end connected to the output terminal, and the output terminal outputs a reference voltage. The first N-type transistor has a drain connected to the other end of the first voltage drop unit and a gate connected to the drain. The first P-type transistor has a gate and a drain connected to each other and a source connected to the source of the first N-type transistor. A second voltage drop unit is connected between the drain of the first P-type transistor and ground. A regulator unit is connected between the output end and the crystal oscillation circuit, and the regulator unit is arranged to generate a working voltage to the crystal oscillation circuit as a voltage source according to the reference voltage.

作用Action

つまり、この発明の実施形態が、P型トランジスターおよびN型トランジスターの作業電圧を制御するために、プロセス条件の変化に従って変動するトランジスターのしきい値を採用するので、水晶発振回路の電力消耗がより変動しないものとなる。   That is, since the embodiment of the present invention employs a transistor threshold value that varies according to changes in process conditions in order to control the working voltage of the P-type transistor and the N-type transistor, the power consumption of the crystal oscillation circuit is further reduced. It will not fluctuate.

上記した観点から、この発明の実施形態は、プロセス条件の変化により変動するトランジスターのしきい値を採用して、P型トランジスターおよびN型トランジスターの作業電圧を制御するため、トランジスターのトランスコンダクタンス値ならびに電流値が縮小するとともに、水晶発振回路の電力消耗が最小化される。また、絶対温度比例電流源(proportional to absolute temperature current source)または絶対温度相補電流源(complementary to absolute temperature current source)を採用すること、および正温度係数抵抗器または負温度係数抵抗器を調整抵抗器として選択することによって、このような電流源が水晶発振回路上で温度補償を実施する。   In view of the above, embodiments of the present invention employ transistor thresholds that vary with changes in process conditions to control the working voltage of P-type and N-type transistors, so that the transistor transconductance value and As the current value decreases, the power consumption of the crystal oscillation circuit is minimized. Also adopt a proportional to absolute temperature current source or a complementary to absolute temperature current source, and adjust a positive temperature coefficient resistor or negative temperature coefficient resistor Such a current source implements temperature compensation on the crystal oscillator circuit.

この発明の実施形態にかかる電圧源回路および水晶発振回路を示すブロック図である。1 is a block diagram showing a voltage source circuit and a crystal oscillation circuit according to an embodiment of the present invention. この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。It is a circuit diagram which shows the voltage source circuit and crystal oscillation circuit concerning another embodiment of this invention. この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。It is a circuit diagram which shows the voltage source circuit and crystal oscillation circuit concerning another embodiment of this invention. この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。It is a circuit diagram which shows the voltage source circuit and crystal oscillation circuit concerning another embodiment of this invention. この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。It is a circuit diagram which shows the voltage source circuit and crystal oscillation circuit concerning another embodiment of this invention. 異なるプロセス条件におけるトランジスター電流値を示す概略図である。It is the schematic which shows the transistor electric current value in a different process condition. 異なるプロセス条件におけるトランジスタートランスコンダクタンス値を示す概略図である。It is the schematic which shows the transistor transconductance value in a different process condition. この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。It is a circuit diagram which shows the voltage source circuit and crystal oscillation circuit concerning another embodiment of this invention. この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。It is a circuit diagram which shows the voltage source circuit and crystal oscillation circuit concerning another embodiment of this invention.

以下、この発明を実施するための形態を図面に基づいて説明する。
図1は、この発明の実施形態にかかる電圧源回路および水晶発振回路を示すブロック図である。図1において、電圧源回路100と水晶発振回路102とが同一プロセスにより形成される。電圧源回路100は、電流源I1と、P型トランジスターQ1と、N型トランジスターM1と、安定化キャパシターCdと、調整器(レギュレーター)ユニット104とを含む。P型トランジスターQ1は、例えば、Pチャネル金属酸化物半導体(P-channel metal-oxide-semiconductor = PMOS)電界効果トランジスター(field effect transistor)である。N型トランジスターM1は、例えば、Nチャネル金属酸化物半導体(N-channel metal-oxide-semiconductor = NMOS)電界効果トランジスター(field effect transistor)である。電流源I1は、絶対温度電流源比例電流源または絶対温度相補電流源である。前記した電流源I1が電圧源VDDおよび出力端OUT間に連結される。P型トランジスターQ1が出力端OUTに連結されるソースを有するとともに、P型トランジスターQ1のゲートがそのドレインに連結される。N型トランジスターM1は、ゲートおよびP型トランジスターQ1のドレインに連結されたドレインならびに接地GNDに連結されるソースを有する。安定化キャパシターCdは、出力端OUTおよび接地GND間に連結される。また、調整器ユニット104は、出力端OUTおよび水晶発振回路102間に連結される。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a voltage source circuit and a crystal oscillation circuit according to an embodiment of the present invention. In FIG. 1, the voltage source circuit 100 and the crystal oscillation circuit 102 are formed by the same process. The voltage source circuit 100 includes a current source I 1, a P-type transistor Q 1, an N-type transistor M 1, a stabilization capacitor Cd, and a regulator (regulator) unit 104. The P-type transistor Q1 is, for example, a P-channel metal-oxide-semiconductor (PMOS) field effect transistor. The N-type transistor M1 is, for example, an N-channel metal-oxide-semiconductor (NMOS) field effect transistor. The current source I1 is an absolute temperature current source proportional current source or an absolute temperature complementary current source. The current source I1 is connected between the voltage source VDD and the output terminal OUT. The P-type transistor Q1 has a source connected to the output terminal OUT, and the gate of the P-type transistor Q1 is connected to its drain. N-type transistor M1 has a gate and a drain connected to the drain of P-type transistor Q1, and a source connected to ground GND. The stabilization capacitor Cd is connected between the output terminal OUT and the ground GND. The regulator unit 104 is connected between the output terminal OUT and the crystal oscillation circuit 102.

P型トランジスターQ1およびN型トランジスターM1にドロップした電圧が出力端OUTに参考電圧を発生させる。調整器ユニット104が参考電圧を安定させて、水晶発振回路102へ作業電圧を発生させるので、水晶発振回路102の電圧源として提供される。この実施形態中のP型トランジスターQ1およびN型トランジスターM1は、実質的にダイオードデバイスと等価であるとともに、P型トランジスターQ1およびN型トランジスターM1の連結位置は、入れ代えられる。言い換えれば、電流源I1に連結される末端がP型トランジスターQ1またはN型トランジスターM1に連結されるとともに、対応するようにN型トランジスターM1またはP型トランジスターQ1が接地GNDに連結される。異なる製造条件に従って、電圧源回路100は、対応する作業電圧を水晶発振回路102へ出力して、水晶発振回路102の電力消耗を減少させる。さらに、採用される電流源のタイプ(例えば、絶対温度比例電流源または絶対温度相補電流源)は、水晶発振回路102上で温度補償を実行するので、水晶発振回路102がより効率的に利用される。   The voltage dropped on the P-type transistor Q1 and the N-type transistor M1 generates a reference voltage at the output terminal OUT. Since the regulator unit 104 stabilizes the reference voltage and generates a working voltage to the crystal oscillation circuit 102, it is provided as a voltage source for the crystal oscillation circuit 102. The P-type transistor Q1 and the N-type transistor M1 in this embodiment are substantially equivalent to a diode device, and the connection positions of the P-type transistor Q1 and the N-type transistor M1 are interchanged. In other words, the terminal connected to the current source I1 is connected to the P-type transistor Q1 or the N-type transistor M1, and the N-type transistor M1 or the P-type transistor Q1 is connected to the ground GND correspondingly. According to different manufacturing conditions, the voltage source circuit 100 outputs a corresponding working voltage to the crystal oscillation circuit 102 to reduce power consumption of the crystal oscillation circuit 102. Furthermore, the type of current source employed (eg, absolute temperature proportional current source or absolute temperature complementary current source) performs temperature compensation on the crystal oscillation circuit 102, so that the crystal oscillation circuit 102 is utilized more efficiently. The

図2は、この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。図2において、調整器ユニット104が、演算増幅器A1と、P型トランジスターQ2と、抵抗器R1と、抵抗器R2とを含む。P型トランジスターQ2は、演算増幅器A1の出力端に連結されたゲートと、電圧源VDDに連結されたソースと、水晶発振回路102に連結されたドレインとを有する。抵抗器R1およびR2は、P型トランジスターQ2のドレインおよび接地GND間に共に直列接続される。抵抗器R1およびR2の共通接続点は、演算増幅器A1の正入力端に連結されるとともに、操作増幅器A1の負入力端に連結される。注意すべきことは、この実施形態中の調整器ユニット104が図解の目的だけのものであり、限定するためのものではないことである。参考電圧を安定化できる如何なる回路もこの実施形態において調整器ユニット104として提供することができる。   FIG. 2 is a circuit diagram showing a voltage source circuit and a crystal oscillation circuit according to another embodiment of the present invention. In FIG. 2, the regulator unit 104 includes an operational amplifier A1, a P-type transistor Q2, a resistor R1, and a resistor R2. The P-type transistor Q2 has a gate connected to the output terminal of the operational amplifier A1, a source connected to the voltage source VDD, and a drain connected to the crystal oscillation circuit 102. Resistors R1 and R2 are connected in series between the drain of P-type transistor Q2 and ground GND. The common connection point of the resistors R1 and R2 is connected to the positive input terminal of the operational amplifier A1 and to the negative input terminal of the operational amplifier A1. It should be noted that the regulator unit 104 in this embodiment is for illustration purposes only and is not intended to be limiting. Any circuit capable of stabilizing the reference voltage can be provided as the regulator unit 104 in this embodiment.

また、水晶発振回路102は、P型トランジスターQ3と、N型トランジスターM2と、抵抗器R3と、水晶(クリスタル)XTALと、キャパシターC1と、キャパシターC2とを含む。P型トランジスターQ3は、調整器ユニット104により提供される作業電圧を受信するため調整器ユニット104に連結されるソースと、水晶発振回路102の出力端XTALoutに連結されるドレインと、N型トランジスターM2のゲートに連結されるゲートとを有する。N型トランジスターM2は、ドレインと、P型トランジスターQ3のドレインおよび接地GNDにそれぞれ連結されるソースとを有する。抵抗器R3と水晶XTALとは、P型トランジスターQ3およびN型トランジスターM2により形成されたインバーターに並列接続される(即ち、抵抗器R3と水晶XTALとがN型トランジスターM2のゲートおよびドレイン間に並列接続される)。キャパシターC1およびC2は、水晶XTALおよび接地GNDの2端間にそれぞれ連結される。キャパシターC1およびC2が並列共振のために必要な負荷を水晶XTALへ提供する。   The crystal oscillation circuit 102 includes a P-type transistor Q3, an N-type transistor M2, a resistor R3, a crystal (crystal) XTAL, a capacitor C1, and a capacitor C2. The P-type transistor Q3 includes a source connected to the regulator unit 104 for receiving a working voltage provided by the regulator unit 104, a drain connected to the output terminal XTALout of the crystal oscillation circuit 102, and an N-type transistor M2. And a gate connected to the gate. N-type transistor M2 has a drain and a source connected to the drain of P-type transistor Q3 and to ground GND. Resistor R3 and crystal XTAL are connected in parallel to an inverter formed by P-type transistor Q3 and N-type transistor M2 (ie, resistor R3 and crystal XTAL are connected in parallel between the gate and drain of N-type transistor M2). Connected). Capacitors C1 and C2 are connected between two ends of crystal XTAL and ground GND, respectively. Capacitors C1 and C2 provide the crystal XTAL with the load necessary for parallel resonance.

図2に描いた回路が示すように、トランジスターQ3およびM2により消耗された電力は、トランジスターを介して、またはトランジスターQ3およびM2のトランスコンダクタンスのサイズにより流出した電流サイズと相互に関連している。飽和領域にある期間のトランジスターQ3およびM2の電流は、以下の数式1により表される。
[数1]
I=k(Vgs−Vt)
As the circuit depicted in FIG. 2 shows, the power dissipated by transistors Q3 and M2 correlates with the current size drained through the transistors or by the size of the transconductance of transistors Q3 and M2. The currents of the transistors Q3 and M2 during the period in the saturation region are expressed by the following Equation 1.
[Equation 1]
I = k (Vgs−Vt) 2

式中、Iが電流を表し、kが定数を表し、Vgsがゲートおよびソース間の電圧差を表し、Vtがトランジスターしきい値電圧を表す。また、トランジスターQ3およびM2のトランスコンダクタンスGmは、数1を差異化することにより数2として導かれる。

Figure 2012049925
Where I represents current, k represents a constant, Vgs represents the voltage difference between the gate and source, and Vt represents the transistor threshold voltage. In addition, the transconductance Gm of the transistors Q3 and M2 is derived as Equation 2 by differentiating Equation 1.
Figure 2012049925

数1に示すように、トランジスターのしきい値電圧が増大する時、トランジスターのトランスコンダクタンスおよびトランジスターを介して流出する電流が減少する。即ち、トランジスターのトランスコンダクタンスGmおよびトランジスターを介して流出する電流が小さいほど、トランジスターの電力消耗が小さくなる。   As shown in Equation 1, when the threshold voltage of the transistor increases, the transconductance of the transistor and the current flowing through the transistor decrease. That is, the smaller the transconductance Gm of the transistor and the current flowing through the transistor, the smaller the power consumption of the transistor.

異なるしきい値電圧値が、FFコーナープロセス条件またはSSコーナープロセス条件のような、異なるプロセス条件の元のトランジスターにより生成されるため、しきい値電圧値が、このような変化する製造条件に従って増大または減少する。同一操作電圧値と仮定すれば、しきい値電圧値が減少する時(即ち、FFコーナープロセス条件)、トランジスターのトランスコンダクタンスおよびトランジスターを介して流出する電流が増大するとともに、トランジスターによる電力消耗が増大する。反対に、しきい値電圧値が増大する時(即ち、SSコーナープロセス条件)、トランジスターのトランスコンダクタンスおよびトランジスターを介して流出する電流が減少するとともに、トランジスターによる電力消耗が減少する。   Since different threshold voltage values are generated by original transistors with different process conditions, such as FF corner process conditions or SS corner process conditions, the threshold voltage values increase according to such changing manufacturing conditions. Or decrease. Assuming the same operating voltage value, when the threshold voltage value decreases (ie, FF corner process conditions), the transistor transconductance and the current flowing through the transistor increase, and the power consumption by the transistor increases. To do. Conversely, when the threshold voltage value increases (i.e., SS corner process conditions), the transistor transconductance and the current flowing through the transistor decrease and the power consumption by the transistor decreases.

発明のこの実施形態中、トランジスターQ3およびM2の電圧源は、調整器ユニット104により安定化かつ増幅される作業電圧だけでなく、トランジスターQ1およびM1の電圧降下値の合計(即ち、出力端OUT上の参考電圧)によって作りだされる。トランジスターQ1およびM1およびトランジスターQ3およびM2が同一プロセスにより形成されるため、プロセスパラメーターが変化する時、トランジスターQ1およびM1が影響を受けるとともに、しきい値電圧値中に同一の変動を作りだす。それ故に、トランジスターQ1およびM1が、調整器ユニット104によって提供される水晶発振回路102の作業電圧に間接的に影響を及ぼすとともに、それにより不必要な電力消耗を防止する。   In this embodiment of the invention, the voltage sources of transistors Q3 and M2 are not only the working voltage stabilized and amplified by regulator unit 104, but also the sum of the voltage drop values of transistors Q1 and M1 (ie, on output OUT). Of reference voltage). Since transistors Q1 and M1 and transistors Q3 and M2 are formed by the same process, when process parameters change, transistors Q1 and M1 are affected and produce the same variation in threshold voltage values. Therefore, transistors Q1 and M1 indirectly affect the working voltage of crystal oscillator circuit 102 provided by regulator unit 104, thereby preventing unnecessary power consumption.

例えば、FFコーナープロセス条件において、トランジスターQ3およびM2のしきい値電圧が減少するので、しきい値を狭くしてトランジスターQ3およびM2をオンにする。それ故に、同一作業電圧の元で操作する時、トランジスターQ3およびM2の電力消耗が増大する。また、トランジスターQ1およびM1もまたFFコーナープロセス条件により影響を受けるため、トランジスターQ1およびM1上に落ちる電圧が縮小する。反対に、出力端OUT上の参考電圧(即ち、トランジスターQ1およびM1上の電圧降下値の合計)もまた減少する。同時に、調整器ユニット104が安定化かつ増幅された操作電圧を縮小させる。トランジスターQ3およびM2のしきい値電圧がFFコーナープロセス条件により影響を受けて縮小するため、トランジスターQ3およびM2へ提供される作業電圧もまた結果的に減少する。このような情況のもと、調整器ユニット104によって提供される作業電圧が縮小するものの、縮小した作業電圧がなおトランジスターQ3およびM2の正常動作を維持するころができる。また、縮小した作業電圧がゲートおよびソース間の電圧差を減少させ、かつトランジスタートランスコンダクタンスおよびトランジスターQ3およびM2を介する電流流出を縮小するので、トランジスターQ3およびM2の電力消耗を縮小させる。   For example, in the FF corner process condition, the threshold voltage of the transistors Q3 and M2 decreases, so the threshold value is narrowed and the transistors Q3 and M2 are turned on. Therefore, when operating under the same working voltage, the power consumption of transistors Q3 and M2 increases. In addition, since the transistors Q1 and M1 are also affected by the FF corner process conditions, the voltage dropped on the transistors Q1 and M1 is reduced. Conversely, the reference voltage on the output OUT (ie, the sum of the voltage drop values on transistors Q1 and M1) also decreases. At the same time, the regulator unit 104 reduces the stabilized and amplified operating voltage. As the threshold voltages of transistors Q3 and M2 are affected and reduced by the FF corner process conditions, the working voltage provided to transistors Q3 and M2 is also reduced as a result. Under such circumstances, although the working voltage provided by the regulator unit 104 is reduced, the reduced working voltage can still maintain the normal operation of the transistors Q3 and M2. Also, the reduced working voltage reduces the voltage difference between the gate and source and reduces transistor transconductance and current outflow through transistors Q3 and M2, thus reducing power consumption of transistors Q3 and M2.

注意すべきことは、発明の別な実施形態中、図1と図2との電圧源回路100が更に調整抵抗器を含むことである。図3A〜図3Bは、この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。安定化キャパシターCdが出力端OUTおよび接地GND間に連結されている。調整抵抗器RaがトランジスターQ1およびトランジスターM1間の連結経路、または接地GNDおよびトランジスターQ1間の連結経路にセットされる。そのうち、調整抵抗器Raが正温度係数抵抗器または負温度係数抵抗器である。抵抗器の適正なタイプを選択することによって、水晶発振回路102上の温度補償を実施するので、水晶発振回路102がより効率よく利用できる。   It should be noted that in another embodiment of the invention, the voltage source circuit 100 of FIGS. 1 and 2 further includes a regulating resistor. 3A to 3B are circuit diagrams showing a voltage source circuit and a crystal oscillation circuit according to another embodiment of the present invention. A stabilizing capacitor Cd is connected between the output terminal OUT and the ground GND. The adjusting resistor Ra is set to a connection path between the transistor Q1 and the transistor M1, or a connection path between the ground GND and the transistor Q1. Among them, the adjusting resistor Ra is a positive temperature coefficient resistor or a negative temperature coefficient resistor. Since the temperature compensation on the crystal oscillation circuit 102 is performed by selecting an appropriate type of resistor, the crystal oscillation circuit 102 can be used more efficiently.

図4Aは、異なるプロセス条件におけるトランジスター電流値を示す概略図である。図4Bは、異なるプロセス条件におけるトランジスタートランスコンダクタンス値を示す概略図である。図4Aと図4Bとにおいて、図4Aは、異なるプロセス条件および温度におけるトランジスターの複数の電流サイズを示しており、それに対して、図4Bは、異なるプロセス条件および温度におけるトランジスターの複数のトランスコンダクタンスサイズを示している。図4Aと図4Bとに示すように、従来の水晶発振回路と比較して、発明のこの実施形態を利用する電圧源回路100は、異なるプロセス条件および温度におけるトランスコンダクタンス値および電流値を劇的に縮減する。とりわけ、FFコーナーのプロセス条件および−45℃のもと、電流値が半分に縮減するとともに、トランスコンダクタンス値が0.3倍まで縮小する。また、全てのプロセス条件および温度のもと、トランスコンダクタンス値および電流値が最小(即ち、SSコーナーのプロセス条件および−95℃)である時さえ、この実施形態の技術を採用すると、なお従来の水晶発振回路の同一なトランスコンダクタンス値および電流値を維持する。従って、たとえトランジスターしきい値電圧がそれらの最大である時でさえ、発明のこの実施形態により開示された技術は、なお水晶発振回路102の正常な作動を成功裏に維持する。よって、水晶発振回路102の正常な作動を維持すると同時に、この実施形態により開示された技術は、トランジスターのトランスコンダクタンス値および電流値を縮小するとともに、それにより水晶発振回路102を電力消耗から保護する。   FIG. 4A is a schematic diagram showing transistor current values under different process conditions. FIG. 4B is a schematic diagram showing transistor transconductance values at different process conditions. In FIG. 4A and FIG. 4B, FIG. 4A shows transistor current sizes at different process conditions and temperatures, whereas FIG. 4B shows transistor transconductance sizes at different process conditions and temperatures. Is shown. As shown in FIGS. 4A and 4B, compared to a conventional crystal oscillator circuit, the voltage source circuit 100 utilizing this embodiment of the invention dramatically reduces the transconductance and current values at different process conditions and temperatures. Reduced to. In particular, under the process conditions of the FF corner and −45 ° C., the current value is reduced to half and the transconductance value is reduced to 0.3 times. Moreover, even when the transconductance value and the current value are minimum (that is, the SS corner process condition and −95 ° C.) under all the process conditions and temperatures, if the technique of this embodiment is adopted, The same transconductance value and current value of the crystal oscillation circuit are maintained. Thus, even when the transistor threshold voltages are at their maximum, the technique disclosed by this embodiment of the invention still successfully maintains the normal operation of the crystal oscillator circuit 102. Therefore, while maintaining the normal operation of the crystal oscillation circuit 102, the technique disclosed by this embodiment reduces the transconductance value and current value of the transistor and thereby protects the crystal oscillation circuit 102 from power consumption. .

発明の別な実施形態中、図2中に電流源I1と連結されるように描いたトランジスターの数量は、トランジスターQ1およびM1に限定されない。図5は、この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。図5において、電圧源回路500および図2の電圧源100間の差異は、この実施形態の電圧源回路500が更に電圧降下ユニット502と電圧降下ユニット504を含むことである。電圧降下ユニット502が出力端OUTおよびP型トランジスターQ1のソース間に連結され、それに対して、電圧降下ユニット504がN型トランジスターM1のソースおよび接地GND間に連結される。電圧降下ユニット502が電流源I1およびP型トランジスターQ1間に直列連結された少なくとも1つのP型トランジスターQ4を含み、P型トランジスターQ4が互いに連結されたゲートとソースとを有する。同様に、電圧降下ユニット504がN型トランジスターM1のソースおよび接地GND間に直列連結された少なくともN型トランジスターM3を含むとともに、N型トランジスターM3が互いに連結されたゲートとドレインとを有する。   In another embodiment of the invention, the number of transistors depicted in FIG. 2 as being coupled to current source I1 is not limited to transistors Q1 and M1. FIG. 5 is a circuit diagram showing a voltage source circuit and a crystal oscillation circuit according to another embodiment of the present invention. In FIG. 5, the difference between the voltage source circuit 500 and the voltage source 100 of FIG. 2 is that the voltage source circuit 500 of this embodiment further includes a voltage drop unit 502 and a voltage drop unit 504. A voltage drop unit 502 is connected between the output terminal OUT and the source of the P-type transistor Q1, while a voltage drop unit 504 is connected between the source of the N-type transistor M1 and the ground GND. The voltage drop unit 502 includes at least one P-type transistor Q4 connected in series between the current source I1 and the P-type transistor Q1, and the P-type transistor Q4 has a gate and a source connected to each other. Similarly, the voltage drop unit 504 includes at least an N-type transistor M3 connected in series between the source of the N-type transistor M1 and the ground GND, and the N-type transistor M3 has a gate and a drain connected to each other.

実際的な情況に従い、電圧降下ユニット502および504中のトランジスターの数量を調整することによって、ユーザーは、異なるプロセス条件のもとで、電圧源回路500により提供される作業電圧の様々な大きさを決定できるので、水晶発振回路102の電力消耗を最小にする。この実施形態中の電圧源回路500および水晶発振回路102の作業原則は、図2に描いた電圧源回路100ならびに水晶発振回路102のそれらに類似しているので、その技術において通常の知識を有する者(当業者)であれば、図2に示した実施形態を使用することによって、この実施形態中の装置操作を引き出すことができるため、その更なる記載は省略する。   By adjusting the number of transistors in voltage drop units 502 and 504 according to practical circumstances, the user can vary the magnitude of the working voltage provided by voltage source circuit 500 under different process conditions. Since it can be determined, power consumption of the crystal oscillation circuit 102 is minimized. The working principles of the voltage source circuit 500 and the crystal oscillation circuit 102 in this embodiment are similar to those of the voltage source circuit 100 and the crystal oscillation circuit 102 depicted in FIG. 2, and thus have ordinary knowledge in the art. A person skilled in the art can extract the operation of the apparatus in this embodiment by using the embodiment shown in FIG. 2, and further description thereof will be omitted.

発明の別な実施形態中、図5に描いたP型トランジスターQ1および電圧降下ユニット502は、それぞれN型トランジスターM1および電圧降下ユニット504と置き換えることができる。図6は、この発明の別な実施形態にかかる電圧源回路および水晶発振回路を示す回路図である。図6において、電圧源回路600中の電圧降下ユニット504は、出力端OUTおよびN型トランジスターM1のドレイン間に連結される。N型トランジスターM1のソースは、P型トランジスターQ1のソースに連結され、P型トランジスターQ1のドレインは、電圧降下ユニット502に連結されるとともに、電圧降下ユニット502の他端が接地GNDに連結される。この実施形態中の電圧源回路600および水晶発振回路102の操作原則は、図2に描いた電圧源回路100ならびに水晶発振回路102のそれらに類似しているので、その更なる記載は省略する。また、図5および図6の電圧降下ユニット502と電圧降下ユニット504とトランジスターQ1とトランジスターM1とからなる回路構造は、図3A〜図3Cの調整抵抗器RaとトランジスターQ1とトランジスターM1とからなる回路構造と置き換えることができ、水晶発振回路102上で温度補償を実施するので、水晶発振回路102がより効率的に利用される。   In another embodiment of the invention, the P-type transistor Q1 and voltage drop unit 502 depicted in FIG. 5 can be replaced with an N-type transistor M1 and voltage drop unit 504, respectively. FIG. 6 is a circuit diagram showing a voltage source circuit and a crystal oscillation circuit according to another embodiment of the present invention. In FIG. 6, the voltage drop unit 504 in the voltage source circuit 600 is connected between the output terminal OUT and the drain of the N-type transistor M1. The source of the N-type transistor M1 is connected to the source of the P-type transistor Q1, the drain of the P-type transistor Q1 is connected to the voltage drop unit 502, and the other end of the voltage drop unit 502 is connected to the ground GND. . The operating principles of the voltage source circuit 600 and the crystal oscillation circuit 102 in this embodiment are similar to those of the voltage source circuit 100 and the crystal oscillation circuit 102 depicted in FIG. 2, and thus further description thereof is omitted. The circuit structure comprising the voltage drop unit 502, the voltage drop unit 504, the transistor Q1, and the transistor M1 in FIGS. 5 and 6 is the circuit comprising the adjustment resistor Ra, the transistor Q1, and the transistor M1 in FIGS. 3A to 3C. Since the structure can be replaced and temperature compensation is performed on the crystal oscillation circuit 102, the crystal oscillation circuit 102 is used more efficiently.

以上のように、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。   As described above, the present invention has been disclosed by the embodiments. However, the present invention is not intended to limit the present invention, and within the scope of the technical idea of the present invention, as can be easily understood by those skilled in the art, Appropriate changes and modifications can be made, so that the scope of protection of the patent right must be determined on the basis of the scope of claims and the equivalent area.

100(500,600) 電圧源回路
102 水晶発振回路
104 調整器ユニット
502、504 電圧降下ユニット
Q1 第1P型トランジスター
Q2 第2P型トランジスター
Q3 第3P型トランジスター
Q4 第4P型トランジスター
M1 第1N型トランジスター
M2 第2N型トランジスター
M3 第3N型トランジスター
VDD 電圧源
I1 電流源
GND 接地
OUT 出力端
XTALout 水晶発振回路の出力端
A1 演算増幅器
R1,R2,R3 抵抗器
C1,C2 キャパシター
Cd 安定化キャパシター
XTAL 水晶(クリスタル)
100 (500, 600) voltage source circuit 102 crystal oscillation circuit 104 regulator unit 502, 504 voltage drop unit
Q1 First P-type transistor Q2 Second P-type transistor Q3 Third P-type transistor Q4 Fourth P-type transistor M1 First N-type transistor M2 Second N-type transistor M3 Third N-type transistor VDD Voltage source I1 Current source GND Ground OUT Output terminal XTALout Crystal oscillation circuit Output terminal A1 operational amplifier R1, R2, R3 resistor C1, C2 capacitor Cd stabilization capacitor XTAL crystal

Claims (28)

水晶発振回路に作業電圧を提供することに適合した電圧源回路であり、そのうち、前記電圧源回路および前記水晶発振回路が同一プロセスで形成されるものであって、前記電圧源回路が:
電圧源および出力端間に連結される電流源と;
前記出力端に連結されるソースならびに互いに連結されるゲートおよびドレインを有し、そのうち、前記出力端が参考電圧を出力する、第1P型トランジスターと;
前記第1P型トランジスターのドレインに連結されるゲートおよびドレインならびに接地に連結されるソースを有する、第1N型トランジスターと;
前記出力端および前記水晶発振回路間に連結されて、前記参考電圧に従って前記水晶発振回路の電圧源として前記水晶発振回路への前記作業電圧を発生させるように配列される調整器ユニットと
を備える電圧源回路。
A voltage source circuit adapted to provide a working voltage to a crystal oscillation circuit, wherein the voltage source circuit and the crystal oscillation circuit are formed in the same process, and the voltage source circuit includes:
A current source coupled between the voltage source and the output;
A first P-type transistor having a source connected to the output terminal and a gate and a drain connected to each other, wherein the output terminal outputs a reference voltage;
A first N-type transistor having a gate and drain coupled to the drain of the first P-type transistor and a source coupled to ground;
A regulator unit connected between the output terminal and the crystal oscillation circuit and arranged to generate the working voltage to the crystal oscillation circuit as a voltage source of the crystal oscillation circuit according to the reference voltage. Source circuit.
前記電圧源が、絶対温度比例電流源または絶対温度相補電流源である請求項1に記載の電圧源回路。   The voltage source circuit according to claim 1, wherein the voltage source is an absolute temperature proportional current source or an absolute temperature complementary current source. さらに、調整抵抗器を含み、前記調整抵抗器が、前記第1P型トランジスターの前記ソースおよび前記出力端間の連結経路に設置され、そのうち、前記調整抵抗器が正温度係数抵抗器または負温度係数抵抗器である請求項1または2に記載の電圧源回路。   The adjusting resistor is disposed in a connection path between the source and the output terminal of the first P-type transistor, and the adjusting resistor is a positive temperature coefficient resistor or a negative temperature coefficient. The voltage source circuit according to claim 1, wherein the voltage source circuit is a resistor. さらに、調整抵抗器を含み、前記調整抵抗器が、前記第1P型トランジスターの前記ドレインおよび前記第1N型トランジスターの前記ドレイン間の連結経路に設置され、そのうち、前記調整抵抗器が正温度係数抵抗器または負温度係数抵抗器である請求項1または2に記載の電圧源回路。   Furthermore, an adjustment resistor is included, and the adjustment resistor is disposed in a connection path between the drain of the first P-type transistor and the drain of the first N-type transistor, and the adjustment resistor is a positive temperature coefficient resistor. The voltage source circuit according to claim 1, wherein the voltage source circuit is a negative temperature coefficient resistor. さらに、調整抵抗器を含み、前記調整抵抗器が、前記第1N型トランジスターの前記ソースおよび前記接地間の連結経路に設置され、そのうち、前記調整抵抗器が正温度係数抵抗器または負温度係数抵抗器である請求項1または2に記載の電圧源回路。   Furthermore, an adjustment resistor is included, and the adjustment resistor is installed in a connection path between the source of the first N-type transistor and the ground, and the adjustment resistor is a positive temperature coefficient resistor or a negative temperature coefficient resistor. The voltage source circuit according to claim 1, wherein the voltage source circuit is a voltage generator. 前記調整器ユニットが:
前記出力端に連結された負入力端を有する演算増幅器と;
前記演算増幅器の出力端に連結されたゲート、前記電圧源に連結されたソース、および前記水晶発振回路に連結されたドレインを有する第2P型トランジスターと;
前記第2P型トランジスターの前記ドレインおよび前記演算増幅器の正入力端に連結された第1抵抗器と;
前記演算増幅器の前記正入力端および前記接地間に連結された第2抵抗器と
を備える請求項1から5の何れか1項に記載の電圧源回路。
The regulator unit is:
An operational amplifier having a negative input connected to the output;
A second P-type transistor having a gate connected to an output terminal of the operational amplifier, a source connected to the voltage source, and a drain connected to the crystal oscillation circuit;
A first resistor connected to the drain of the second P-type transistor and a positive input terminal of the operational amplifier;
The voltage source circuit according to claim 1, further comprising: a second resistor connected between the positive input terminal of the operational amplifier and the ground.
前記水晶発振回路が:
前記調整器ユニットに連結されたソースを有する第3P型トランジスターと;
前記第3P型トランジスターのゲートに連結されるゲート、前記第3P型トランジスターのドレインに連結されるドレイン、および前記接地に連結されるソースを有する第2N型トランジスターと;
前記第2N型トランジスターの前記ゲートおよび前記ドレイン間に水晶と並列接続される第3抵抗器と;
前記水晶の第1端および前記接地間に連結される第1キャパシターと;
前記水晶の第2端および前記接地間に連結される第2キャパシターと
を備える請求項6記載の電圧源回路。
The crystal oscillation circuit is:
A third P-type transistor having a source coupled to the regulator unit;
A second N-type transistor having a gate connected to the gate of the third P-type transistor, a drain connected to the drain of the third P-type transistor, and a source connected to the ground;
A third resistor connected in parallel with a crystal between the gate and drain of the second N-type transistor;
A first capacitor coupled between the first end of the crystal and the ground;
The voltage source circuit according to claim 6, further comprising: a second capacitor connected between the second end of the crystal and the ground.
前記第1〜第3P型トランジスターが、Pチャネル金属酸化物半導体(P-channel metal-oxide-semiconductor = PMOS)電界効果トランジスターであるとともに、前記第1〜第2N型トランジスターが、Nチャネル金属酸化物半導体(N-channel metal-oxide-semiconductor = NMOS)電界効果トランジスターである請求項7に記載の電圧源回路。   The first to third P-type transistors are P-channel metal-oxide-semiconductor (PMOS) field effect transistors, and the first to second N-type transistors are N-channel metal oxides. 8. The voltage source circuit according to claim 7, wherein the voltage source circuit is a semiconductor (N-channel metal-oxide-semiconductor = NMOS) field effect transistor. 水晶発振回路に作業電圧を提供することに適合した電圧源回路であり、そのうち、前記電圧源回路および前記水晶発振回路が同一プロセスで形成されるものであって、前記電圧源回路が:
電圧源および出力端間に連結される電流源と;
前記出力端に連結される第1端を有し、そのうち、前記出力端が参考電圧を出力する第1電圧降下ユニットと;
前記第1電圧降下ユニットの他端に連結されるソース、ならびに互いに連結されるゲートおよびドレインを有する第1P型トランジスターと;
前記第1P型トランジスターの前記ドレインに連結されるゲートおよびドレインを有する第1N型トランジスターと;
前記第1N型トランジスターのソースおよび接地に連結される第2電圧降下ユニットと;
前記出力端および前記水晶発振回路間に連結されて、前記参考電圧に従って前記水晶発振回路の電圧源として前記水晶発振回路への前記作業電圧を発生させるように配列される調整器ユニットと
を備える電圧源回路。
A voltage source circuit adapted to provide a working voltage to a crystal oscillation circuit, wherein the voltage source circuit and the crystal oscillation circuit are formed in the same process, and the voltage source circuit includes:
A current source coupled between the voltage source and the output;
A first voltage drop unit having a first end connected to the output end, wherein the output end outputs a reference voltage;
A first P-type transistor having a source coupled to the other end of the first voltage drop unit and a gate and a drain coupled to each other;
A first N-type transistor having a gate and a drain coupled to the drain of the first P-type transistor;
A second voltage drop unit coupled to the source and ground of the first N-type transistor;
A regulator unit connected between the output terminal and the crystal oscillation circuit and arranged to generate the working voltage to the crystal oscillation circuit as a voltage source of the crystal oscillation circuit according to the reference voltage. Source circuit.
前記第1電圧降下ユニットが、前記電流源および前記第1P型トランジスター間に直列連結される少なくとも1つの第2P型トランジスターを有するとともに、前記第2P型トランジスターが互いに連結されるゲートおよびドレインを有する請求項9に記載の電圧源回路。   The first voltage drop unit has at least one second P-type transistor connected in series between the current source and the first P-type transistor, and has a gate and a drain connected to each other. Item 10. The voltage source circuit according to Item 9. 前記第2電圧降下ユニットが、前記第1N型トランジスターおよび前記接地間に直列連結される少なくとも1つの第2N型トランジスターを有するとともに、前記第2N型トランジスターが互いに連結されるゲートおよびドレインを有する請求項10に記載の電圧源回路。   The second voltage drop unit has at least one second N-type transistor connected in series between the first N-type transistor and the ground, and the second N-type transistor has a gate and a drain connected to each other. The voltage source circuit according to 10. 前記電圧源が、絶対温度比例電流源である請求項9から11の何れか1項に記載の電圧源回路。   The voltage source circuit according to claim 9, wherein the voltage source is an absolute temperature proportional current source. 前記電圧源が、絶対温度相補電流源である請求項9から12の何れか1項に記載の電圧源回路。   The voltage source circuit according to claim 9, wherein the voltage source is an absolute temperature complementary current source. 前記調整器ユニットが:
前記出力端に連結された負入力端を有する演算増幅器と;
前記演算増幅器の出力端に連結されるゲート、前記電圧源に連結されるソース、および前記水晶発振回路に連結されるドレインを有する第3P型トランジスターと;
前記第3P型トランジスターの前記ドレインおよび前記演算増幅器の正入力端間に連結される第1抵抗器と;
前記演算増幅器の前記正入力端および前記接地間に連結される第2抵抗器と
を備える請求項11に記載の電圧源回路。
The regulator unit is:
An operational amplifier having a negative input connected to the output;
A third P-type transistor having a gate connected to the output terminal of the operational amplifier, a source connected to the voltage source, and a drain connected to the crystal oscillation circuit;
A first resistor connected between the drain of the third P-type transistor and a positive input terminal of the operational amplifier;
The voltage source circuit according to claim 11, further comprising: a second resistor connected between the positive input terminal of the operational amplifier and the ground.
前記水晶発振回路が:
前記調整器ユニットに連結されるソースを有する第4P型トランジスターと;
前記第4P型トランジスターの前記ゲートに連結されるゲートおよび前記第4P型トランジスターの前記ドレインに連結されるドレインならびに前記接地に連結されるソースを有する第3N型トランジスターと;
前記第3N型トランジスターの前記ゲートおよび前記ドレイン間で水晶に並列接続される第3抵抗器と;
前記水晶の第1端および前記接地間に連結される第1キャパシターと;
前記水晶の第2端および前記接地間に連結される第2キャパシターと
を備える請求項14に記載の電圧源回路。
The crystal oscillation circuit is:
A fourth P-type transistor having a source coupled to the regulator unit;
A third N-type transistor having a gate connected to the gate of the fourth P-type transistor, a drain connected to the drain of the fourth P-type transistor, and a source connected to the ground;
A third resistor connected in parallel with the crystal between the gate and drain of the third N-type transistor;
A first capacitor coupled between the first end of the crystal and the ground;
The voltage source circuit according to claim 14, further comprising: a second capacitor coupled between the second end of the crystal and the ground.
前記第1〜第4P型トランジスターがPMOSトランジスターであるとともに、前記第1から第3N型トランジスターがNMOSトランジスターである請求項15に記載の電圧源回路。   16. The voltage source circuit according to claim 15, wherein the first to fourth P-type transistors are PMOS transistors, and the first to third N-type transistors are NMOS transistors. 水晶発振回路に作業電圧を提供することに適合した電圧源回路であり、そのうち、前記電圧源回路および前記水晶発振回路が同一プロセスで形成されるものであって、前記電圧源回路が:
電圧源および出力端間に連結される電流源と;
前記出力端に連結されるドレイン、ならびにこのドレインと互いに連結されるゲートを有し、そのうち、前記出力端が参考電圧を出力する第1N型トランジスターと;
互いに連結されるゲートおよびドレイン、ならびに前記第1N型トランジスターのソースに連結されるソースを有し、かつこのドレインが接地に連結される第1P型トランジスターと;
前記出力端および前記水晶発振回路間に連結されて、前記参考電圧に従って前記水晶発振回路の電圧源として前記水晶発振回路への前記作業電圧を発生させるように配列される調整器ユニットと
を備える電圧源回路。
A voltage source circuit adapted to provide a working voltage to a crystal oscillation circuit, wherein the voltage source circuit and the crystal oscillation circuit are formed in the same process, and the voltage source circuit includes:
A current source coupled between the voltage source and the output;
A first N-type transistor having a drain connected to the output terminal and a gate connected to the drain, the output terminal outputting a reference voltage;
A first P-type transistor having a gate and a drain coupled to each other, and a source coupled to a source of the first N-type transistor, the drain of which is coupled to ground;
A regulator unit connected between the output terminal and the crystal oscillation circuit and arranged to generate the working voltage to the crystal oscillation circuit as a voltage source of the crystal oscillation circuit according to the reference voltage. Source circuit.
前記電圧源が、絶対温度比例電流源又は絶対温度相補電流源である請求項17に記載の電圧源回路。   The voltage source circuit according to claim 17, wherein the voltage source is an absolute temperature proportional current source or an absolute temperature complementary current source. 前記調整器ユニットが:
前記出力端に連結された負入力端を有する演算増幅器と;
前記演算増幅器の出力端に連結されたゲート、前記電圧源に連結されたソース、および前記水晶発振回路に連結されたドレインを有する第2P型トランジスターと;
前記第2P型トランジスターの前記ドレインおよび前記演算増幅器の正入力端に連結された第1抵抗器と;
前記演算増幅器の前記正入力端および前記接地間に連結された第2抵抗器と
を備える請求項17または18に記載の電圧源回路。
The regulator unit is:
An operational amplifier having a negative input connected to the output;
A second P-type transistor having a gate connected to an output terminal of the operational amplifier, a source connected to the voltage source, and a drain connected to the crystal oscillation circuit;
A first resistor connected to the drain of the second P-type transistor and a positive input terminal of the operational amplifier;
The voltage source circuit according to claim 17, comprising: a second resistor connected between the positive input terminal of the operational amplifier and the ground.
前記水晶発振回路が:
前記調整器ユニットに連結されたソースを有する第3P型トランジスターと;
前記第3P型トランジスターのゲートに連結されるゲート、前記第3P型トランジスターのドレインに連結されるドレイン、および前記接地に連結されるソースを有する第2N型トランジスターと;
前記第2N型トランジスターの前記ゲートおよび前記ドレイン間に水晶と並列接続される第3抵抗器と;
前記水晶の第1端および前記接地間に連結される第1キャパシターと;
前記水晶の第2端および前記接地間に連結される第2キャパシターと
を備える請求項19に記載の電圧源回路。
The crystal oscillation circuit is:
A third P-type transistor having a source coupled to the regulator unit;
A second N-type transistor having a gate connected to the gate of the third P-type transistor, a drain connected to the drain of the third P-type transistor, and a source connected to the ground;
A third resistor connected in parallel with a crystal between the gate and drain of the second N-type transistor;
A first capacitor coupled between the first end of the crystal and the ground;
The voltage source circuit according to claim 19, further comprising: a second capacitor connected between the second end of the crystal and the ground.
前記第1〜第3P型トランジスターがPMOSトランジスターであるとともに、前記第1から第2N型トランジスターがNMOSトランジスターである請求項20に記載の電圧源回路。   21. The voltage source circuit according to claim 20, wherein the first to third P-type transistors are PMOS transistors, and the first to second N-type transistors are NMOS transistors. 水晶発振回路に作業電圧を提供することに適合した電圧源回路であり、そのうち、前記電圧源回路および前記水晶発振回路が同一プロセスで形成されるものであって、前記電圧源回路が:
電圧源および出力端間に連結される電流源と;
前記出力端に連結された第1端を有し、そのうち、前記出力端が参考電圧を出力する第1電圧降下ユニットと;
前記第1電圧降下ユニットの他端に連結されたドレインならびにこのドレインと互いに連結されたゲートを有する第1N型トランジスターと;
互いに連結されたゲートおよびドレインならびに前記第1N型トランジスターのソースに連結されたソースを有する第1P型トランジスターと;
前記第1P型トランジスターの前記ドレインおよび接地間に連接された第2電圧降下ユニットと;
前記出力端および前記水晶発振回路間に連結されて、前記参考電圧に従って前記水晶発振回路の電圧源として前記水晶発振回路への前記作業電圧を発生させるように配列される調整器ユニットと
を備える電圧源回路。
A voltage source circuit adapted to provide a working voltage to a crystal oscillation circuit, wherein the voltage source circuit and the crystal oscillation circuit are formed in the same process, and the voltage source circuit includes:
A current source coupled between the voltage source and the output;
A first voltage drop unit having a first end connected to the output end, wherein the output end outputs a reference voltage;
A first N-type transistor having a drain connected to the other end of the first voltage drop unit and a gate connected to the drain;
A first P-type transistor having a gate and a drain coupled to each other and a source coupled to a source of the first N-type transistor;
A second voltage drop unit connected between the drain of the first P-type transistor and ground;
A regulator unit connected between the output terminal and the crystal oscillation circuit and arranged to generate the working voltage to the crystal oscillation circuit as a voltage source of the crystal oscillation circuit according to the reference voltage. Source circuit.
前記第1電圧降下ユニットが、前記電流源および前記第1N型トランジスター間に直列連結される少なくとも1つの第2N型トランジスターを有するとともに、前記第2N型トランジスターが互いに連結されるゲートおよびドレインを有する請求項22に記載の電圧源回路。   The first voltage drop unit has at least one second N-type transistor connected in series between the current source and the first N-type transistor, and has a gate and a drain connected to each other. Item 23. The voltage source circuit according to Item 22. 前記第2電圧降下ユニットが、前記第1P型トランジスターおよび前記接地間に直列連結される少なくとも1つの第2P型トランジスターを有し、かつ前記第2P型トランジスターが互いに連結されるゲートおよびドレインを有する請求項23に記載の電圧源回路。   The second voltage drop unit has at least one second P-type transistor connected in series between the first P-type transistor and the ground, and the second P-type transistor has a gate and a drain connected to each other. Item 24. The voltage source circuit according to Item 23. 前記電圧源が、絶対温度比例電流源または絶対温度相補電流源である請求項22から24の何れか1項記載の電圧源回路。   The voltage source circuit according to any one of claims 22 to 24, wherein the voltage source is an absolute temperature proportional current source or an absolute temperature complementary current source. 前記調整器ユニットが:
前記出力端に連結された負入力端を有する演算増幅器と;
前記演算増幅器の出力端に連結されるゲートおよび前記電圧源に連結されるソースならびに前記水晶発振回路に連結されるドレインを有する第3P型トランジスターと;
前記第3P型トランジスターの前記ドレインおよび前記演算増幅器の正入力端間に連結される第1抵抗器と;
前記演算増幅器の前記正入力端および前記接地間に第2抵抗器と
を備える請求項24に記載の電圧源回路。
The regulator unit is:
An operational amplifier having a negative input connected to the output;
A third P-type transistor having a gate connected to the output terminal of the operational amplifier, a source connected to the voltage source, and a drain connected to the crystal oscillation circuit;
A first resistor connected between the drain of the third P-type transistor and a positive input terminal of the operational amplifier;
The voltage source circuit according to claim 24, further comprising: a second resistor between the positive input terminal of the operational amplifier and the ground.
前記水晶発振回路が:
前記調整器ユニットに連結されるソースを有する第4P型トランジスターと;
前記第4P型トランジスターの前記ゲートに連結されるゲート、前記第4P型トランジスターの前記ドレインに連結されるドレイン、および前記接地に連結されるソースを有する第3N型トランジスターと;
前記第3N型トランジスターの前記ゲートおよび前記ドレイン間で水晶に並列接続される第3抵抗器と;
前記水晶の第1端および前記接地間に連結される第1キャパシターと;
前記水晶の第2端および前記接地間に連結される第2キャパシターと
を備える請求項26記載の電圧源回路。
The crystal oscillation circuit is:
A fourth P-type transistor having a source coupled to the regulator unit;
A third N-type transistor having a gate connected to the gate of the fourth P-type transistor, a drain connected to the drain of the fourth P-type transistor, and a source connected to the ground;
A third resistor connected in parallel with the crystal between the gate and drain of the third N-type transistor;
A first capacitor coupled between the first end of the crystal and the ground;
The voltage source circuit according to claim 26, further comprising: a second capacitor connected between the second end of the crystal and the ground.
前記第1〜第4P型トランジスターがPMOSトランジスターであるとともに、前記第1から第3N型トランジスターがNMOSトランジスターである請求項27記載の電圧源回路。   28. The voltage source circuit according to claim 27, wherein the first to fourth P-type transistors are PMOS transistors, and the first to third N-type transistors are NMOS transistors.
JP2010191445A 2010-08-27 2010-08-27 Voltage supply circuit for crystal oscillation circuit Pending JP2012049925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010191445A JP2012049925A (en) 2010-08-27 2010-08-27 Voltage supply circuit for crystal oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010191445A JP2012049925A (en) 2010-08-27 2010-08-27 Voltage supply circuit for crystal oscillation circuit

Publications (1)

Publication Number Publication Date
JP2012049925A true JP2012049925A (en) 2012-03-08

Family

ID=45904260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010191445A Pending JP2012049925A (en) 2010-08-27 2010-08-27 Voltage supply circuit for crystal oscillation circuit

Country Status (1)

Country Link
JP (1) JP2012049925A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014167731A (en) * 2013-02-28 2014-09-11 Toshiba Corp Power supply circuit
KR20150064689A (en) * 2013-12-03 2015-06-11 센사타 테크놀로지스, 인크 Circuit designs for induced transient immunity

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918231A (en) * 1995-07-03 1997-01-17 Seiko Epson Corp Constant voltage circuit
JPH10213686A (en) * 1997-01-27 1998-08-11 Seiko Epson Corp Oscillation circuit, constant voltage generating circuit semiconductor device, and portable electronic device and timepiece equipped with them
JPH11282550A (en) * 1998-03-27 1999-10-15 Seiko Epson Corp Constant voltage control circuit, semiconductor device and portable electronic device containing the circuit and device
JP2001298326A (en) * 1997-03-04 2001-10-26 Seiko Epson Corp Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock
WO2004093308A1 (en) * 2003-04-15 2004-10-28 Fujitsu Limited Crystal oscillation circuit
JP2006165720A (en) * 2004-12-03 2006-06-22 Ricoh Co Ltd Oscillation circuit
JP2008125103A (en) * 2007-12-11 2008-05-29 Fujitsu Ltd Crystal oscillator circuit
JP2008236629A (en) * 2007-03-23 2008-10-02 Seiko Epson Corp Oscillation apparatus, semiconductor device, electronic appliance and clock
JP2010136001A (en) * 2008-12-03 2010-06-17 Renesas Electronics Corp Oscillator

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918231A (en) * 1995-07-03 1997-01-17 Seiko Epson Corp Constant voltage circuit
JPH10213686A (en) * 1997-01-27 1998-08-11 Seiko Epson Corp Oscillation circuit, constant voltage generating circuit semiconductor device, and portable electronic device and timepiece equipped with them
JP2001298326A (en) * 1997-03-04 2001-10-26 Seiko Epson Corp Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock
JPH11282550A (en) * 1998-03-27 1999-10-15 Seiko Epson Corp Constant voltage control circuit, semiconductor device and portable electronic device containing the circuit and device
WO2004093308A1 (en) * 2003-04-15 2004-10-28 Fujitsu Limited Crystal oscillation circuit
JP2006165720A (en) * 2004-12-03 2006-06-22 Ricoh Co Ltd Oscillation circuit
JP2008236629A (en) * 2007-03-23 2008-10-02 Seiko Epson Corp Oscillation apparatus, semiconductor device, electronic appliance and clock
JP2008125103A (en) * 2007-12-11 2008-05-29 Fujitsu Ltd Crystal oscillator circuit
JP2010136001A (en) * 2008-12-03 2010-06-17 Renesas Electronics Corp Oscillator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014167731A (en) * 2013-02-28 2014-09-11 Toshiba Corp Power supply circuit
KR20150064689A (en) * 2013-12-03 2015-06-11 센사타 테크놀로지스, 인크 Circuit designs for induced transient immunity
JP2015130787A (en) * 2013-12-03 2015-07-16 センサータ テクノロジーズ インコーポレーテッド Circuit design for induced transient immunity
KR102128124B1 (en) 2013-12-03 2020-06-29 센사타 테크놀로지스, 인크 Circuit designs for induced transient immunity

Similar Documents

Publication Publication Date Title
TWI405402B (en) Voltage source circuit for crystal oscillation circuit
JP6632358B2 (en) Amplifier and voltage regulator
US10848102B2 (en) Crystal oscillator
US9722538B2 (en) Constant voltage circuit and oscillation device
CN109845110A (en) The compensation device that PVT for compensating analog and/or digital circuit changes
CN107071679B (en) Dynamic reverse biasing in CMOS processing for optimized power consumption
CN110858082B (en) Single transistor controlled voltage stabilizer and integrated circuit using same
WO2019243473A1 (en) Oscillator circuit with two current supplies
JP2007537539A (en) Voltage adjustment implementation circuit
JP5061677B2 (en) Oscillator, semiconductor device, electronic device, and watch
CN108886354B (en) Temperature compensation signal generator for power supply voltage monitoring
JP5788755B2 (en) Oscillator
JP2012049925A (en) Voltage supply circuit for crystal oscillation circuit
KR101520820B1 (en) Ring oscillator
JP2012222575A (en) Oscillation circuit
JP2015005985A (en) Voltage control oscillator
CN110365293B (en) Oscillating device
CN114337548A (en) Crystal oscillation circuit, integrated circuit, and electronic device
TWI528369B (en) Reference supply voltage generator
JP5198971B2 (en) Oscillator circuit
KR20140130779A (en) Bias voltage generator, clock buffer including the same and method of operating clock buffer
JP5321715B2 (en) Oscillator, semiconductor device, electronic device, and watch
JP6846248B2 (en) Constant voltage output circuit
CN110932670B (en) Oscillator circuit and related oscillator device
JP2006222645A (en) Temperature-compensated oscillator

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016