JP2012049347A - Silicon carbide schottky barrier diode and method of manufacturing the same - Google Patents

Silicon carbide schottky barrier diode and method of manufacturing the same Download PDF

Info

Publication number
JP2012049347A
JP2012049347A JP2010190414A JP2010190414A JP2012049347A JP 2012049347 A JP2012049347 A JP 2012049347A JP 2010190414 A JP2010190414 A JP 2010190414A JP 2010190414 A JP2010190414 A JP 2010190414A JP 2012049347 A JP2012049347 A JP 2012049347A
Authority
JP
Japan
Prior art keywords
silicon carbide
guard ring
layer
barrier diode
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010190414A
Other languages
Japanese (ja)
Other versions
JP5651410B2 (en
Inventor
Shuichi Ono
修一 小野
Manabu Arai
学 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2010190414A priority Critical patent/JP5651410B2/en
Publication of JP2012049347A publication Critical patent/JP2012049347A/en
Application granted granted Critical
Publication of JP5651410B2 publication Critical patent/JP5651410B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an SiC Schottky barrier diode which can be formed by low temperature heat treatment and can have desired characteristics, and to provide a method of manufacturing the same.SOLUTION: The silicon carbide Schottky barrier diode has a Schottky electrode 5 on the surface of a first conductivity type silicon carbide layer 3, and a guard ring layer 4 formed on the periphery of the Schottky electrode 5 to overlap a part thereof. P type impurity ions are injected into a region of an N type silicon carbide layer 3 where the guard ring layer is formed. Thereafter, the ion implantation region is recrystallized and a part of injected impurity ions are heat treated in an activation temperature range thus forming the guard ring layer 4.

Description

本発明はシリコンカーバイドショットキーバリアダイオードおよびその製造方法に関し、特に、ガードリング層を備えたシリコンカーバイドショットキーバリアダイオードおよびその製造方法に関する。   The present invention relates to a silicon carbide Schottky barrier diode and a manufacturing method thereof, and more particularly to a silicon carbide Schottky barrier diode including a guard ring layer and a manufacturing method thereof.

シリコンカーバイド(SiC)は、絶縁破壊電界がシリコンの約10倍、熱伝導率がシリコンの約3倍、電子の飽和速度がシリコンの約2倍と大きいことから、シリコンを用いたパワーデバイスと比較して、デバイスの高耐圧化が容易であり、更に、デバイス能動層を薄層かつ高濃度化することによって低損失パワーデバイスを実現できる材料として着目されている。特に、SiCショットキーバリアダイオードは、2000年代初頭に、SiCデバイス中で最も早く実用化され、スイッチング回路に搭載した場合に、同性能の耐圧を持つシリコンバイポーラ型のファーストリカバリーダイオードと比較して、逆回復時間と回復電流が小さいために、回路の低損失化が実現できるデバイスとなっている。   Silicon carbide (SiC) has a dielectric breakdown electric field about 10 times that of silicon, thermal conductivity is about 3 times that of silicon, and electron saturation rate is about 2 times that of silicon, so it is compared with power devices using silicon. Thus, it has been attracting attention as a material that can easily increase the breakdown voltage of the device and can realize a low-loss power device by thinning and increasing the concentration of the device active layer. In particular, SiC Schottky barrier diodes were first put into practical use among SiC devices in the early 2000s, and when mounted in switching circuits, compared to silicon bipolar fast recovery diodes with the same breakdown voltage, Since the reverse recovery time and the recovery current are small, the device can realize a reduction in circuit loss.

一方SiCの物性を活かして、高い耐圧特性を示すショットキーバリアダイオードを実現するためには、逆方向バイアス動作時にシリコンパワーデバイスと同様にショットキー接合終端部に集中する電界を緩和する必要がある(非特許文献1参照)。   On the other hand, in order to realize a Schottky barrier diode exhibiting high withstand voltage characteristics by utilizing the physical properties of SiC, it is necessary to relax the electric field concentrated on the Schottky junction termination portion in the same way as a silicon power device during reverse bias operation. (Refer nonpatent literature 1).

図5に従来のこの種のSiCショットキーバリアダイオードの構造を示す。高不純物濃度のn型六方晶SiCからなるn+型SiC基板1上に、不純物濃度がn+型SiC基板より低い不純物濃度のn型SiCエピタキシャル層2と、n型SiCエピタキシャル層2よりも不純物濃度の低いn-型SiCエピタキシャル層3が形成されている。n-型SiCエピタキシャル層3上には、n-型SiCエピタキシャル層にショットキー接触するショットキー電極5が形成され、n+型SiC基板1の裏面側にはオーミック電極6が形成されている。そして、ショットキー電極5の外周部に、一部が重なるように、ガードリング層9が形成されている。なお、7はパッド電極、8はパッシベーション膜である。 FIG. 5 shows the structure of a conventional SiC Schottky barrier diode of this type. An n-type SiC epitaxial layer 2 having an impurity concentration lower than that of the n + -type SiC substrate on the n + -type SiC substrate 1 made of n-type hexagonal SiC having a high impurity concentration, and an impurity higher than that of the n-type SiC epitaxial layer 2 A low concentration n -type SiC epitaxial layer 3 is formed. On n type SiC epitaxial layer 3, Schottky electrode 5 that is in Schottky contact with the n type SiC epitaxial layer is formed, and ohmic electrode 6 is formed on the back surface side of n + type SiC substrate 1. A guard ring layer 9 is formed so as to partially overlap the outer peripheral portion of the Schottky electrode 5. In addition, 7 is a pad electrode and 8 is a passivation film.

一般的にSiCショットキーバリアダイオードでは、JTE(Junction Termination Extension)のようなP型のイオン注入層(P型ガードリング層)を用いたガードリング構造が形成されている。このようなガードリング構造としては、SiCに対してP型の不純物となるホウ素やアルミニウムを、500℃程度の高温でイオン注入し、その後、1500℃以上の熱処理を行うことで形成されるのが一般的である(非特許文献2参照)。   In general, a SiC Schottky barrier diode has a guard ring structure using a P-type ion implantation layer (P-type guard ring layer) such as JTE (Junction Termination Extension). Such a guard ring structure is formed by ion-implanting boron or aluminum which is a P-type impurity to SiC at a high temperature of about 500 ° C., and then performing a heat treatment at 1500 ° C. or higher. It is general (refer nonpatent literature 2).

また、ガードリング構造の別の例として、アルゴンイオンを注入することにより結晶欠陥領域(高抵抗ガードリング層)を形成して高抵抗ガードリング構造を形成する方法も知られている。アルゴンは、SiCに対してP型やN型の不純物とならないため、イオン注入によって結晶構造を崩し、SiCのバンドギャップ内で、伝導帯から深いエネルギー準位にアクセプター型トラップを形成することによって、電界が緩和される。このような高抵抗ガードリング構造は、逆方向動作におけるリーク電流が大きいという課題があることも知られている(非特許文献3参照)。   As another example of the guard ring structure, a method of forming a high resistance guard ring structure by forming a crystal defect region (high resistance guard ring layer) by implanting argon ions is also known. Since argon does not become a P-type or N-type impurity with respect to SiC, the crystal structure is destroyed by ion implantation, and an acceptor trap is formed from the conduction band to a deep energy level within the SiC band gap. The electric field is relaxed. It is also known that such a high resistance guard ring structure has a problem that a leak current is large in a reverse operation (see Non-Patent Document 3).

以上説明したような従来のP型ガードリング構造では、P型層が空乏化することで、ガードリング構造の外周端に集中する電界を緩和し、所望の耐圧を確保している。そのため、注入した不純物イオンを十分に活性化させるための1500℃以上の高温の活性化処理を行う必要があった。   In the conventional P-type guard ring structure as described above, the P-type layer is depleted, so that the electric field concentrated on the outer peripheral edge of the guard ring structure is relaxed and a desired breakdown voltage is secured. Therefore, it is necessary to perform an activation process at a high temperature of 1500 ° C. or higher in order to sufficiently activate the implanted impurity ions.

また高抵抗ガードリング構造では、高抵抗層に電界が集中した際、ショットキー電極端とガードリング層の外周端の高抵抗層を介してリーク電流を流すことで、過度の電界集中が発生しないようにしている。従って、ショットキー電極端からガードリング層の外周端までに寸法を所望の耐圧が得られる程度長く設定する必要があった。   Also, in the high resistance guard ring structure, when an electric field is concentrated on the high resistance layer, an excessive electric field concentration does not occur by allowing a leakage current to flow through the high resistance layer at the Schottky electrode end and the outer peripheral end of the guard ring layer. I am doing so. Therefore, it is necessary to set the dimension long enough to obtain a desired breakdown voltage from the Schottky electrode end to the outer peripheral end of the guard ring layer.

B Jayant Baliga、「Silicon Carbide Power Devices」、(米国)、World Scientific、2005年、p.38−70B Jayant Baliga, “Silicon Carbide Power Devices” (USA), World Scientific, 2005, p. 38-70 松波弘之編著、「半導体SiC技術と応用」、日刊工業新聞社、2003年、p.143−185Edited by Hiroyuki Matsunami, “Semiconductor SiC Technology and Applications”, Nikkan Kogyo Shimbun, 2003, p. 143-185 Dev Alok他, IEEE ELECTRON DEVICE LETTERS、Vol.15、No.10、1994年、p.394−395Dev Alok et al., IEEE ELECTRON DEVICE LETTERS, Vol.15, No.10, 1994, p. 394-395

従来提案されているガードリング構造の内、P型ガードリング構造は、1500℃以上の熱処理を行う必要があり、低温で形成できる方法が望まれている。一方、高抵抗ガードリング構造では、逆方向リーク抵抗の低減が望まれている。さらに、高抵抗ガードリング構造では、ガードリング構造の小型化が望まれている。   Of the conventionally proposed guard ring structures, the P-type guard ring structure needs to be heat-treated at 1500 ° C. or higher, and a method that can be formed at a low temperature is desired. On the other hand, in the high resistance guard ring structure, it is desired to reduce the reverse leakage resistance. Furthermore, in the high resistance guard ring structure, downsizing of the guard ring structure is desired.

本発明は、上記のようなに実状に鑑み、低温の熱処理で形成することができ、かつ所望の特性を得ることができるSiCショットキーバリアダイオードとその製造方法を提供することを目的とする。   In view of the actual situation as described above, an object of the present invention is to provide a SiC Schottky barrier diode that can be formed by low-temperature heat treatment and that can obtain desired characteristics, and a method for manufacturing the same.

上記目的を達成するため、本願請求項1に係る発明は、第1の導電型のシリコンカーバイド層表面にショットキー電極を備え、該ショットキー電極の周囲に一部が重畳するように形成されたガードリング層を備えたシリコンカーバイドショットキーバリアダイオードにおいて、前記ガードリング層は、前記第1の導電型のシリコンカーバイド層に第2の導電型となる不純物イオンが注入された領域が再結晶化した領域からなり、かつ注入された前記不純物イオンの一部が活性化されて第2の導電型を示す領域であることを特徴とする。   In order to achieve the above object, the invention according to claim 1 of the present application is formed such that a Schottky electrode is provided on the surface of the first-conductivity-type silicon carbide layer, and a part thereof is overlapped around the Schottky electrode. In the silicon carbide Schottky barrier diode provided with a guard ring layer, the guard ring layer is recrystallized in a region where impurity ions of the second conductivity type are implanted into the silicon carbide layer of the first conductivity type. It is characterized in that it is a region which is made of a region and a part of the implanted impurity ions are activated to show the second conductivity type.

本願請求項2に係る発明は、請求項1記載のシリコンカーバイドショットキーバリアダイオードにおいて、前記ガードリング層は、N型のシリコンカーバイド層にP型となる不純物イオンが注入された領域が再結晶化した領域からなり、かつ注入された前記P型となる不純物イオンの一部が活性化されてP型の導電型を示す領域であることを特徴とする。   The invention according to claim 2 of the present application is the silicon carbide Schottky barrier diode according to claim 1, wherein the guard ring layer is recrystallized in a region in which impurity ions to be P-type are implanted in the N-type silicon carbide layer. And a portion of the implanted impurity ions of the P type are activated to show a P type conductivity type.

本願請求項3に係る発明は、第1の導電型のシリコンカーバイド層表面にショットキー電極を備え、該ショットキー電極の周囲に一部が重畳するように形成されたガードリング層を備えたシリコンカーバイドショットキーバリアダイオードの製造方法において、第1の導電型のシリコンカーバイド層表面の前記ガードリング層形成予定領域に、第2の導電型となる不純物イオンを、少なくとも前記シリコンカーバイド層に結晶欠陥が生じる注入条件でイオン注入する工程と、該イオン注入領域を再結晶化すると共に、注入された前記不純物イオンの一部を活性化する温度範囲で熱処理し、前記ガードリング層を形成する工程と、前記第1の導電型のシリコンカーバイド層表面に、ショットキー接触するショットキー電極を、該ショットキー電極の周囲が前記ガードリング層と一部重畳するように形成する工程と、を含むことを特徴とする。   The invention according to claim 3 of the present application is a silicon including a Schottky electrode provided on the surface of a silicon carbide layer of the first conductivity type and a guard ring layer formed so as to partially overlap the periphery of the Schottky electrode. In the method for manufacturing a carbide Schottky barrier diode, impurity ions of the second conductivity type are formed in the region where the guard ring layer is to be formed on the surface of the silicon carbide layer of the first conductivity type, and crystal defects are present in at least the silicon carbide layer. A step of ion implantation under the implantation conditions to be generated; a step of recrystallizing the ion implantation region, and a heat treatment in a temperature range in which a part of the implanted impurity ions is activated to form the guard ring layer; A Schottky electrode in Schottky contact with the surface of the first conductivity type silicon carbide layer is provided. Wherein the periphery of and forming so as to overlap partially with the guard ring layer.

本願請求項4に係る発明は、請求項3記載のシリコンカーバイドショットキーバリアダイオードの製造方法において、前記不純物イオンが、ホウ素あるいはアルミニウムであり、注入量が、5×1013cm-2〜5×1015cm-2であり、前記熱処理の温度範囲が、900℃〜1300℃であることを特徴とする。 The invention according to claim 4 of the present application is the method for manufacturing a silicon carbide Schottky barrier diode according to claim 3, wherein the impurity ions are boron or aluminum, and the implantation amount is 5 × 10 13 cm −2 to 5 ×. 10 15 cm −2 , and the temperature range of the heat treatment is 900 ° C. to 1300 ° C.

本発明の製造方法により形成したSiCショットキーバリアダイオードは、従来報告されている高抵抗ガードリング構造と、P型ガードリング構造の中間的特性を持ったガードリング層を備えることにより、従来の高抵抗ガードリング構造と比較して、逆方向リーク電流を低減し、1500℃程度の高温処理を必要とする従来方法より低温の熱処理しか行っていないにもかかわらず、同等の逆方向リーク電流特性を有するSiCショットキーダイオードを得ることができる。   The SiC Schottky barrier diode formed by the manufacturing method of the present invention has a conventional high resistance guard ring structure and a guard ring layer having an intermediate characteristic between the P-type guard ring structure and the conventional high resistance guard ring structure. Compared to the resistance guard ring structure, the reverse leakage current is reduced, and the equivalent reverse leakage current characteristics are achieved despite the fact that the heat treatment is performed at a lower temperature than the conventional method requiring a high temperature treatment of about 1500 ° C. A SiC Schottky diode having the same can be obtained.

さらに本発明のSiCショットキーバリアダイオードは、従来の高抵抗ガードリング構造ほど、ショットキー電極端からガードリング外周端までの距離を長くする必要はなく、半導体装置の小型化ができるという利点もある。   Furthermore, the SiC Schottky barrier diode of the present invention has the advantage that the distance from the Schottky electrode end to the outer periphery of the guard ring need not be increased as in the conventional high resistance guard ring structure, and the semiconductor device can be miniaturized. .

本発明の製造方法によれば、従来よりも数100度以上低い温度で処理すればよいので、通常のシリコン半導体装置の製造工程で使用する製造装置を用意するだけでよく、SiCショットキーバリアダイオードを低コストで製造できるという利点がある。   According to the manufacturing method of the present invention, it is sufficient that the processing is performed at a temperature lower by several hundred degrees or more than the conventional one. Therefore, it is only necessary to prepare a manufacturing apparatus used in a normal manufacturing process of a silicon semiconductor device. Can be manufactured at low cost.

本発明の実施例のSiCショットキーバリアダイオードの断面図である。It is sectional drawing of the SiC Schottky barrier diode of the Example of this invention. 本発明のガードリング層と従来の高抵抗ガードリング層を用いたSiCショットキーバリアダイオードの逆方向電圧-流特性を示す図である。It is a figure which shows the reverse voltage-current characteristic of the SiC Schottky barrier diode using the guard ring layer of this invention, and the conventional high resistance guard ring layer. 本発明のガードリング構造と従来の高抵抗ガードリング構造を用いたSiCショットキーバリアダイオードの逆方向耐圧を示す図である。It is a figure which shows the reverse breakdown voltage of the SiC Schottky barrier diode using the guard ring structure of this invention and the conventional high resistance guard ring structure. 本発明のガードリング層の電圧−電流特性を示す図である。It is a figure which shows the voltage-current characteristic of the guard ring layer of this invention. 従来のSiCショットキーバリアダイオードの断面図である。It is sectional drawing of the conventional SiC Schottky barrier diode.

本発明のSiCショットキーバリアダイオードのガードリング層は、従来報告されている高抵抗ガードリング構造と、イオン注入されたP型不純物を十分に活性化した場合のP型ガードリング構造との中間的特性を示す層で構成される。即ち、本発明のガードリング層は、イオン注入によって生じた結晶欠陥は、熱処理によって回復(再結晶化)している。さらにイオン注入された不純物イオンの活性化率は1%以下程度のため、不純物イオン濃度が非常に低い領域となっている。従って、本発明のガードリング層は、不純物イオンの注入量を低く設定すると共に、注入した不純物イオンの活性化率を高くして形成した不純物イオン濃度の低い領域、即ち、注入量が少ないためイオン注入によって結晶欠陥がほとんど発生しない領域に、活性化したイオン種が低濃度で存在する領域とは異なる。   The guard ring layer of the SiC Schottky barrier diode of the present invention is an intermediate between a conventionally reported high resistance guard ring structure and a P type guard ring structure when ion-implanted P type impurities are sufficiently activated. Consists of layers that exhibit properties. That is, in the guard ring layer of the present invention, crystal defects caused by ion implantation are recovered (recrystallized) by heat treatment. Further, since the activation rate of the impurity ions implanted is about 1% or less, the impurity ion concentration is a very low region. Therefore, the guard ring layer according to the present invention has a low impurity ion concentration region formed by setting the implantation amount of impurity ions low and increasing the activation rate of the implanted impurity ions, that is, the ion implantation because the implantation amount is small. This is different from a region where activated ion species are present at a low concentration in a region where crystal defects are hardly generated by implantation.

また本発明のSiCショットキーバリアダイオードの製造方法は、通常のP型ガードリング層を形成するためのイオン注入を行った後、このイオン注入によって生じた結晶欠陥は再結晶化するが、注入された不純物イオンは、ほとんど活性化しない温度範囲で熱処理することで形成することができる。以下、本発明の実施例について、製造工程に従い説明する。   Further, in the method of manufacturing the SiC Schottky barrier diode of the present invention, after performing ion implantation for forming a normal P-type guard ring layer, crystal defects generated by this ion implantation are recrystallized. The impurity ions can be formed by heat treatment in a temperature range in which they are hardly activated. Examples of the present invention will be described below according to the manufacturing process.

図1は、本発明の実施例のSiCショットキーバリアダイオードの断面図である。高不純物濃度のn型六方晶SiCからなるn+型SiC基板1上に、不純物濃度がn+型SiC基板より低いn型SiCエピタキシャル層2と、n型SiCエピタキシャル層2よりも不純物濃度の低いn-型SiCエピタキシャル層3が形成されている。n-型SiCエピタキシャル層3上には、n-型SiCエピタキシャル層にショットキー接触するショットキー電極5が形成されている。そして、ショットキー電極5の外周部に、一部が重なるように本発明のガードリング層4が形成されている。ショットキー電極5上には、パッド電極7が形成されており、更にn-型SiCエピタキシャル層3の露出する表面、ショットキー電極5、パッド電極7を覆うようにパッシベーション層8が形成されている。このパッシベーション層8は、本発明のショットキーダイオードをパッケージに組立てる際に、パッド電極7上にワイヤーボンディングを行なうため開口が形成されている。また、n+型SiC基板1の裏面側には、オーミック電極6が形成されている。 FIG. 1 is a sectional view of a SiC Schottky barrier diode according to an embodiment of the present invention. An n-type SiC epitaxial layer 2 having an impurity concentration lower than that of the n + -type SiC substrate and an impurity concentration lower than that of the n-type SiC epitaxial layer 2 on the n + -type SiC substrate 1 made of n-type hexagonal SiC having a high impurity concentration An n type SiC epitaxial layer 3 is formed. On n type SiC epitaxial layer 3, Schottky electrode 5 that is in Schottky contact with the n type SiC epitaxial layer is formed. The guard ring layer 4 of the present invention is formed so as to partially overlap the outer peripheral portion of the Schottky electrode 5. A pad electrode 7 is formed on the Schottky electrode 5, and a passivation layer 8 is formed so as to cover the exposed surface of the n -type SiC epitaxial layer 3, the Schottky electrode 5, and the pad electrode 7. . The passivation layer 8 has an opening formed on the pad electrode 7 for wire bonding when the Schottky diode of the present invention is assembled into a package. An ohmic electrode 6 is formed on the back side of the n + type SiC substrate 1.

なお、ガードリング層4は、通常の半導体装置の製造方法に従い、例えば、n-型SiCエピタキシャル層3に、フォトレジストやCVD酸化膜等のマスクをパターニングすることによる選択イオン注入する。注入するイオン種としてホウ素を用いる場合、注入エネルギー30keV、注入量1×1015cm-2を、室温でイオン注入する。その後、イオン注入によって生じた結晶欠陥を回復させるために、窒素やアルゴン等の不活性ガス雰囲気で、1050℃で90分程度の熱処理を行う。この熱処理によって、イオン注入によって結晶欠陥が生じた部分は再結晶化する。一方、1050℃程度の熱処理では、注入されたイオンの活性化率は非常に低く、一般的には1%以下と言われ、P型の導電型は示すが、非常に不純物濃度の低い領域となる。 The guard ring layer 4 is selectively ion-implanted, for example, by patterning a mask such as a photoresist or a CVD oxide film into the n -type SiC epitaxial layer 3 in accordance with a normal method for manufacturing a semiconductor device. When boron is used as an ion species to be implanted, ion implantation is performed with an implantation energy of 30 keV and an implantation amount of 1 × 10 15 cm −2 at room temperature. Thereafter, in order to recover crystal defects caused by the ion implantation, heat treatment is performed at 1050 ° C. for about 90 minutes in an inert gas atmosphere such as nitrogen or argon. By this heat treatment, the portion where crystal defects are generated by ion implantation is recrystallized. On the other hand, in the heat treatment at about 1050 ° C., the activation rate of implanted ions is very low, generally said to be 1% or less, indicating a P-type conductivity type, but a region with a very low impurity concentration. Become.

このような構造のSiCショットキーバリアダイオードの耐圧は、n-型SiCエピタキシャル層3の不純物濃度と厚さに依存し、図1に示す構造の場合、不純物濃度が5×1015cm-3から2×1016cm-3、深さが5μm以上となるように設定することで、耐圧1000V以上の動作が可能である。 The breakdown voltage of the SiC Schottky barrier diode having such a structure depends on the impurity concentration and thickness of the n -type SiC epitaxial layer 3, and in the case of the structure shown in FIG. 1, the impurity concentration is from 5 × 10 15 cm −3. By setting 2 × 10 16 cm −3 and the depth to be 5 μm or more, an operation with a withstand voltage of 1000 V or more is possible.

また、不純物濃度5×1015cm-3、厚さ10μmの場合、1200V以上の逆方向耐圧を得ることができた。 Further, when the impurity concentration was 5 × 10 15 cm −3 and the thickness was 10 μm, a reverse breakdown voltage of 1200 V or more could be obtained.

図2は、本発明と従来の高抵抗ガードリング層を備えたSiCショットキーバリアダイオードの逆方向電流―電圧特性を比較した図である。図2に示すように、本発明の方が、逆方向のリーク電流が小さいことがわかる。このような特性は、注入するイオン種はアルミニウムであっても同様であることが確認されている。   FIG. 2 is a diagram comparing reverse current-voltage characteristics of the present invention and a conventional SiC Schottky barrier diode having a high resistance guard ring layer. As shown in FIG. 2, it can be seen that the leakage current in the reverse direction is smaller in the present invention. Such characteristics have been confirmed to be the same even when the ion species to be implanted is aluminum.

本発明のガードリング層を形成するためには、上記実施例に限定されず、SiCショットキーバリアダイオードの所望の特性が得られる範囲で、以下の条件を適宜設定すればよい。まず、注入するイオン種はホウ素あるいはアルミニウムとし、注入エネルギーは30〜180eV、注入量は5×1013cm-2〜5×1015cm-2の範囲に設定する。注入エネルギーを一定として注入量を増加させると、不純物イオンが注入された領域のアモルファス化の度合いが強まり、熱処理による結晶性の回復が悪くなる傾向となる。そこで、本発明では、以下に説明する熱処理条件で所望の再結晶化が生じるように、上記の注入量に設定している。注入エネルギーは、注入深さを決めるために設定している。 In order to form the guard ring layer of the present invention, the present invention is not limited to the above embodiment, and the following conditions may be set as appropriate within a range in which desired characteristics of the SiC Schottky barrier diode can be obtained. First, the ion species to be implanted is boron or aluminum, the implantation energy is set to 30 to 180 eV, and the implantation amount is set to the range of 5 × 10 13 cm −2 to 5 × 10 15 cm −2 . When the implantation energy is made constant and the implantation amount is increased, the degree of amorphization of the region into which the impurity ions are implanted becomes stronger, and the crystallinity recovery by the heat treatment tends to deteriorate. Therefore, in the present invention, the above implantation amount is set so that desired recrystallization occurs under the heat treatment conditions described below. The implantation energy is set to determine the implantation depth.

次に熱処理温度範囲は、イオン注入によって結晶に欠陥を生じさせた後、再結晶化させると共に、注入した不純物イオンの活性化率の低い温度範囲に設定している。イオン注入後の熱処理温度の下限は、再結晶化するといわれている800℃(例えば、T.NakamuraらによってMaterials Science Forum Vols.389-393、2002年、p839-842に、イオン注入された領域が800℃以上で再結晶化すると報告されている)より高い温度である900℃に設定することにより、確実に再結晶化させている。さらに、熱処理温度の上限は、注入した不純物イオンがアクセプターとして活性化する活性化率が1%程度となる1500℃(例えば、J.Appl.Phys.,Vol.91,No.7,1 April 2002年p.4242-4248に、アルミニウムイオンおよびホウ素イオンは、1500℃ではほとんど活性化していないと報告されている)より低い1300℃に設定することで、注入した不純物イオンのほとんどがアクセプターとして活性化しないことになる。従って本発明では、熱処理温度を900℃〜1300℃の温度範囲としている。   Next, the heat treatment temperature range is set to a temperature range in which defects are generated in the crystal by ion implantation and then recrystallized, and the activation rate of the implanted impurity ions is low. The lower limit of the heat treatment temperature after ion implantation is 800 ° C., which is said to be recrystallized (for example, Materials Science Forum Vols. 389-393, 2002, p839-842 by T. Nakamura et al. Recrystallization is ensured by setting the temperature to 900 ° C., which is higher than that reported to be recrystallized at 800 ° C. or higher. Furthermore, the upper limit of the heat treatment temperature is 1500 ° C. (for example, J. Appl. Phys., Vol. 91, No. 7, 1 April 2002) where the activation rate at which the implanted impurity ions are activated as acceptors is about 1%. In year p.4242-4248, aluminum ions and boron ions are reported to be hardly activated at 1500 ° C.) By setting a lower 1300 ° C., most of the implanted impurity ions are activated as acceptors. Will not. Therefore, in this invention, the heat processing temperature is made into the temperature range of 900 degreeC-1300 degreeC.

なお、結晶性が十分に回復していないと、従来の高抵抗ガードリング構造と同一となり、逆方向バイアス時のリーク電流が増加してしまうので、本発明の効果は得られない。上述の通り、本発明では、逆方向バイアス時のリーク電流が低減されるため、本発明のガードリング構造は、従来の高抵抗ガードリング構造とは相違することがわかる。   If the crystallinity is not sufficiently recovered, it becomes the same as the conventional high resistance guard ring structure, and the leakage current at the time of reverse bias increases, so the effect of the present invention cannot be obtained. As described above, according to the present invention, since the leakage current at the time of reverse bias is reduced, it can be seen that the guard ring structure of the present invention is different from the conventional high resistance guard ring structure.

次に本発明のガードリング層が、従来のP型ガードリング層と異なることを説明する。まず、本発明のガードリング層と従来のガードリング層は、不純物濃度が異なる。先に説明したとおり、従来のガードリング層は、イオン注入によって形成したP型層を空乏化することによって、電界集中を緩和している。従って、P型層は、ある程度不純物濃度が高くなっている。これに対し本発明のガードリング層は、注入したイオンは、一部しか活性化されていない。従って、不純物濃度は低いことがわかる。   Next, it will be described that the guard ring layer of the present invention is different from the conventional P-type guard ring layer. First, the guard ring layer of the present invention and the conventional guard ring layer have different impurity concentrations. As described above, the conventional guard ring layer relaxes electric field concentration by depleting a P-type layer formed by ion implantation. Therefore, the P-type layer has a somewhat high impurity concentration. On the other hand, in the guard ring layer of the present invention, only a part of the implanted ions are activated. Therefore, it can be seen that the impurity concentration is low.

ところで、低不純物濃度のイオン注入領域を形成する場合、注入量を少なくし、注入した不純物の活性化率を高くして形成することもできる。このように活性化率を高くしてイオン注入領域を形成する場合は、活性化のための熱処理は、当然高くなる。すなわち、1500℃程度の熱処理を行う必要がある。その結果、イオン注入領域は、イオン注入によって発生した結晶欠陥(注入量が少ないため、結晶欠陥は少ない)は回復し、不純物濃度の低いイオン注入領域となる。しかし、このように不純物濃度の低い領域をガードリング層とすると、低濃度のP型層は、空乏化されず、十分な耐圧を得ることができない。   By the way, when an ion implantation region having a low impurity concentration is formed, the ion implantation region can be formed by reducing the implantation amount and increasing the activation rate of the implanted impurity. When the ion implantation region is formed by increasing the activation rate in this way, the heat treatment for activation is naturally high. That is, it is necessary to perform a heat treatment at about 1500 ° C. As a result, in the ion implantation region, crystal defects generated by the ion implantation (since the amount of implantation is small, the crystal defects are small) are recovered and become an ion implantation region having a low impurity concentration. However, if a region with a low impurity concentration is used as a guard ring layer, the low-concentration P-type layer is not depleted, and a sufficient breakdown voltage cannot be obtained.

これに対し、本発明のガードリング層は、低濃度のP型層でありながら、十分な耐圧を得ることができた。つまり、本発明のガードリング層は、従来のP型ガードリング層とは全く異なる構成であることがわかる。   In contrast, the guard ring layer of the present invention was able to obtain a sufficient withstand voltage while being a low concentration P-type layer. That is, it can be seen that the guard ring layer of the present invention has a completely different structure from the conventional P-type guard ring layer.

次に、本発明のガードリング構造が、従来の高抵抗ガードリング構造とは異なることを説明する。先に説明したように、高抵抗ガードリング構造では、高抵抗ガードリング層を微少な電流が流れる。従って、十分な耐圧を確保するためには、図5にW3で示す寸法を長く設定する必要がある。図3は、ガードリング層の横方向の寸法と耐圧の関係を説明する図で、従来例の場合、W3に相当する寸法が横軸となり、ショットキー電極と重畳する寸法は20μmとしている。高抵抗ガードリング構造では、高抵抗ガードリング層に電流を流すことによって、過度の電界集中が発生しないようにしている。従って、ある程度W3の寸法を大きくしないと高耐圧が得られないことになる。   Next, it will be described that the guard ring structure of the present invention is different from the conventional high resistance guard ring structure. As described above, in the high resistance guard ring structure, a minute current flows through the high resistance guard ring layer. Therefore, in order to ensure a sufficient breakdown voltage, it is necessary to set the dimension indicated by W3 in FIG. 5 longer. FIG. 3 is a diagram for explaining the relationship between the lateral dimension of the guard ring layer and the breakdown voltage. In the case of the conventional example, the dimension corresponding to W3 is the horizontal axis, and the dimension overlapping with the Schottky electrode is 20 μm. In the high resistance guard ring structure, excessive electric field concentration is prevented from occurring by passing a current through the high resistance guard ring layer. Therefore, a high breakdown voltage cannot be obtained unless the dimension of W3 is increased to some extent.

これに対して本発明のガードリング構造は、図1に示すW2の寸法、即ちショットキー電極と重なり合う寸法をある程度大きくすれば、十分な耐圧が得られることを確認した。図3には、W1=20μmとして、W2の寸法を横軸として耐圧との関係を示している。図3に示すように、本発明のガードリング構造ではW2=5μmで、800V以上の耐圧が得られることが確認された。   On the other hand, it was confirmed that the guard ring structure of the present invention can obtain a sufficient breakdown voltage if the dimension of W2 shown in FIG. 1, that is, the dimension overlapping with the Schottky electrode is increased to some extent. FIG. 3 shows the relationship with the breakdown voltage with W1 = 20 μm and the dimension of W2 as the horizontal axis. As shown in FIG. 3, it was confirmed that with the guard ring structure of the present invention, a breakdown voltage of 800 V or more can be obtained when W2 = 5 μm.

つまりW1+W2=25μmあれば、十分な耐圧が得られることがわかる。さらにW1=10μm程度まで寸法を小さくできることも確認され、ショットキーバリアダイオードを小型化するこも可能となる。   That is, it can be seen that if W1 + W2 = 25 μm, a sufficient breakdown voltage can be obtained. Further, it has been confirmed that the size can be reduced to about W1 = 10 μm, and the Schottky barrier diode can be downsized.

本発明のガードリング層について、さらに詳細に説明するため、ガードリング層を構成する半導体領域の特性について、以下に説明する。   In order to describe the guard ring layer of the present invention in more detail, the characteristics of the semiconductor region constituting the guard ring layer will be described below.

まず、図1で説明したSiCショットキーバリアダイオードを形成した半導体基板を使用し、不純物濃度が5×1015cm-3のn-型SiCエピタキシャル層3の全面に、ホウ素イオンを注入エネルギー30keV、注入量1×1015cm-2、室温でイオン注入する。その後、活性化のため、1050℃の加熱処理を行う。このように形成したイオン注入領域表面に、ショットキー電極としてチタン電極を形成し、このショットキー特性を調べた。SiC基板の裏面には、オーミック電極を形成した。 First, using the semiconductor substrate on which the SiC Schottky barrier diode described in FIG. 1 is formed, boron ions are implanted into the entire surface of the n type SiC epitaxial layer 3 having an impurity concentration of 5 × 10 15 cm −3 at an energy of 30 keV, Ion implantation is performed at an implantation amount of 1 × 10 15 cm −2 and at room temperature. Thereafter, a heat treatment at 1050 ° C. is performed for activation. A titanium electrode was formed as a Schottky electrode on the surface of the ion implantation region thus formed, and the Schottky characteristics were examined. An ohmic electrode was formed on the back surface of the SiC substrate.

図4は、オーミック電極6側を接地し、ショットキー電極側に正バイアスと負バイアスを印加した場合に電圧―電流特性を示している。測定温度は、25℃、100℃、175℃とした。図3に示すように、正バイアス時には、測定温度を上昇させた場合、電流の立ち上がり電圧が徐々に小さくなっている。さらに負バイアス時には、測定温度を上昇させた場合、ブレークダウン電圧が次第に大きくなっている。図4に示すように、本発明のガードリング層は、n-型SiCエピタキシャル層3との間で、PN接合が形成されていることが確認された。 FIG. 4 shows voltage-current characteristics when the ohmic electrode 6 side is grounded and a positive bias and a negative bias are applied to the Schottky electrode side. The measurement temperature was 25 ° C, 100 ° C, and 175 ° C. As shown in FIG. 3, at the time of positive bias, when the measurement temperature is increased, the rising voltage of the current gradually decreases. Further, at the time of negative bias, when the measurement temperature is increased, the breakdown voltage is gradually increased. As shown in FIG. 4, it was confirmed that a PN junction was formed between the guard ring layer of the present invention and the n -type SiC epitaxial layer 3.

しかしながら、本発明では、注入した不純物イオンを活性化するための熱処理温度は、通常より非常に低く設定しているため、イオン注入されたホウ素がアクセプターとして活性化する割合は、非常に低い。一般的には、ホウ素がアクセプターとして活性化される割合は、1500℃で、1%未満であること、さらにSiCに対してP型の不純物となるホウ素は、イオン化エネルギーが0.3eV程度と大きいため、室温におけるホール密度はさらに小さくなる。   However, in the present invention, since the heat treatment temperature for activating the implanted impurity ions is set to be much lower than usual, the rate at which the implanted boron is activated as an acceptor is very low. In general, the rate at which boron is activated as an acceptor is less than 1% at 1500 ° C. Further, boron, which is a P-type impurity with respect to SiC, has a large ionization energy of about 0.3 eV. Therefore, the hole density at room temperature is further reduced.

1:n+型SiC基板、2:n型SiCエピタキシャル層、3:n-型SiCエピタキシャル層、4:ガードリング層、5:ショットキー電極、6:オーミック電極、7:パッド電極、8:パッシベーション膜、9:ガードリング層 1: n + type SiC substrate, 2: n type SiC epitaxial layer, 3: n type SiC epitaxial layer, 4: guard ring layer, 5: Schottky electrode, 6: ohmic electrode, 7: pad electrode, 8: passivation Membrane, 9: Guard ring layer

Claims (4)

第1の導電型のシリコンカーバイド層表面にショットキー電極を備え、該ショットキー電極の周囲に一部が重畳するように形成されたガードリング層を備えたシリコンカーバイドショットキーバリアダイオードにおいて、
前記ガードリング層は、前記第1の導電型のシリコンカーバイド層に第2の導電型となる不純物イオンが注入された領域が再結晶化した領域からなり、かつ注入された前記不純物イオンの一部が活性化されて第2の導電型を示す領域であることを特徴とするシリコンカーバイドショットキーバリアダイオード。
In a silicon carbide Schottky barrier diode comprising a Schottky electrode on the surface of a silicon carbide layer of the first conductivity type and a guard ring layer formed so as to partially overlap the periphery of the Schottky electrode,
The guard ring layer includes a region obtained by recrystallizing a region in which impurity ions of the second conductivity type are implanted into the silicon carbide layer of the first conductivity type, and a part of the implanted impurity ions. A silicon carbide Schottky barrier diode, wherein the region is activated and exhibits the second conductivity type.
請求項1記載のシリコンカーバイドショットキーバリアダイオードにおいて、
前記ガードリング層は、N型のシリコンカーバイド層にP型となる不純物イオンが注入された領域が再結晶化した領域からなり、かつ注入された前記P型となる不純物イオンの一部が活性化されてP型の導電型を示す領域であることを特徴とするシリコンカーバイドショットキーバリアダイオード。
The silicon carbide Schottky barrier diode according to claim 1,
The guard ring layer is formed by recrystallizing a region in which impurity ions to be P-type are implanted into an N-type silicon carbide layer, and a part of the implanted impurity ions to be P-type is activated. A silicon carbide Schottky barrier diode, which is a region exhibiting a P-type conductivity.
第1の導電型のシリコンカーバイド層表面にショットキー電極を備え、該ショットキー電極の周囲に一部が重畳するように形成されたガードリング層を備えたシリコンカーバイドショットキーバリアダイオードの製造方法において、
第1の導電型のシリコンカーバイド層表面の前記ガードリング層形成予定領域に、第2の導電型となる不純物イオンを、少なくとも前記シリコンカーバイド層に結晶欠陥が生じる注入条件でイオン注入する工程と、
該イオン注入領域を再結晶化すると共に、注入された前記不純物イオンの一部を活性化する温度範囲で熱処理し、前記ガードリング層を形成する工程と、
前記第1の導電型のシリコンカーバイド層表面に、ショットキー接触するショットキー電極を、該ショットキー電極の周囲が前記ガードリング層と一部重畳するように形成する工程と、を含むことを特徴とするシリコンカーバイドショットキーバリアダイオードの製造方法。
In a method for manufacturing a silicon carbide Schottky barrier diode comprising a Schottky electrode on the surface of a silicon carbide layer of the first conductivity type and a guard ring layer formed so as to partially overlap the periphery of the Schottky electrode ,
A step of ion-implanting impurity ions of the second conductivity type into the guard ring layer formation scheduled region on the surface of the silicon carbide layer of the first conductivity type under an implantation condition that causes crystal defects in at least the silicon carbide layer;
Recrystallizing the ion-implanted region, heat-treating in a temperature range that activates part of the implanted impurity ions, and forming the guard ring layer;
Forming a Schottky electrode in Schottky contact with the surface of the first conductivity type silicon carbide layer so that the periphery of the Schottky electrode partially overlaps the guard ring layer. A method for manufacturing a silicon carbide Schottky barrier diode.
請求項3記載のシリコンカーバイドショットキーバリアダイオードの製造方法において、
前記不純物イオンが、ホウ素あるいはアルミニウムであり、
注入量が、5×1013cm-2〜5×1015cm-2であり、
前記熱処理の温度範囲が、900℃〜1300℃であることを特徴とするシリコンカーバイドショットキーバリアダイオードの製造方法。
In the manufacturing method of the silicon carbide Schottky barrier diode according to claim 3,
The impurity ions are boron or aluminum;
The injection amount is 5 × 10 13 cm −2 to 5 × 10 15 cm −2 ,
The method of manufacturing a silicon carbide Schottky barrier diode, wherein a temperature range of the heat treatment is 900 ° C. to 1300 ° C.
JP2010190414A 2010-08-27 2010-08-27 Silicon carbide Schottky barrier diode and manufacturing method thereof Active JP5651410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010190414A JP5651410B2 (en) 2010-08-27 2010-08-27 Silicon carbide Schottky barrier diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010190414A JP5651410B2 (en) 2010-08-27 2010-08-27 Silicon carbide Schottky barrier diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012049347A true JP2012049347A (en) 2012-03-08
JP5651410B2 JP5651410B2 (en) 2015-01-14

Family

ID=45903881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010190414A Active JP5651410B2 (en) 2010-08-27 2010-08-27 Silicon carbide Schottky barrier diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5651410B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157679A1 (en) * 2011-05-18 2012-11-22 ローム株式会社 Semiconductor device and method for producing same
JP2013235960A (en) * 2012-05-09 2013-11-21 Mitsubishi Electric Corp Semiconductor device
JP2014116333A (en) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp Semiconductor device
JP2015149374A (en) * 2014-02-06 2015-08-20 住友電気工業株式会社 diode
JP2015149373A (en) * 2014-02-06 2015-08-20 住友電気工業株式会社 diode
JP5804203B2 (en) * 2012-07-11 2015-11-04 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP2015222784A (en) * 2014-05-23 2015-12-10 新日本無線株式会社 Silicon carbide Schottky barrier diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188406A (en) * 1998-12-24 2000-07-04 Fuji Electric Co Ltd Silicon carbide schottky barrier diode and its manufacture
JP2005079339A (en) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology Semiconductor device, power converter using semiconductor device, driving inverter, general-purpose inverter, and high power high frequency communication equipment
JP2006339396A (en) * 2005-06-02 2006-12-14 Kwansei Gakuin Ion implantation annealing method, method of manufacturing semiconductor element, and semiconductor element
WO2009101668A1 (en) * 2008-02-12 2009-08-20 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP2010068008A (en) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp Method of manufacturing silicon carbide schottky barrier diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188406A (en) * 1998-12-24 2000-07-04 Fuji Electric Co Ltd Silicon carbide schottky barrier diode and its manufacture
JP2005079339A (en) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology Semiconductor device, power converter using semiconductor device, driving inverter, general-purpose inverter, and high power high frequency communication equipment
JP2006339396A (en) * 2005-06-02 2006-12-14 Kwansei Gakuin Ion implantation annealing method, method of manufacturing semiconductor element, and semiconductor element
WO2009101668A1 (en) * 2008-02-12 2009-08-20 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP2010068008A (en) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp Method of manufacturing silicon carbide schottky barrier diode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157679A1 (en) * 2011-05-18 2012-11-22 ローム株式会社 Semiconductor device and method for producing same
US9111769B2 (en) 2011-05-18 2015-08-18 Rohm Co., Ltd. Semiconductor device and method for producing same
US9548353B2 (en) 2011-05-18 2017-01-17 Rohm Co., Ltd. Wide band-gap semiconductor device including schotky electrode and method for producing same
JP2013235960A (en) * 2012-05-09 2013-11-21 Mitsubishi Electric Corp Semiconductor device
JP5804203B2 (en) * 2012-07-11 2015-11-04 三菱電機株式会社 Semiconductor device and manufacturing method thereof
US9543252B2 (en) 2012-07-11 2017-01-10 Mitsubishi Electric Corporation Semiconductor apparatus and method for producing the same
JP2014116333A (en) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp Semiconductor device
JP2015149374A (en) * 2014-02-06 2015-08-20 住友電気工業株式会社 diode
JP2015149373A (en) * 2014-02-06 2015-08-20 住友電気工業株式会社 diode
JP2015222784A (en) * 2014-05-23 2015-12-10 新日本無線株式会社 Silicon carbide Schottky barrier diode

Also Published As

Publication number Publication date
JP5651410B2 (en) 2015-01-14

Similar Documents

Publication Publication Date Title
JP5651410B2 (en) Silicon carbide Schottky barrier diode and manufacturing method thereof
KR100937276B1 (en) Semiconductor device and manufacturing method thereof
JP2022065153A (en) Schottky barrier diode and pn junction
JP6237915B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8901699B2 (en) Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP5101985B2 (en) Junction barrier Schottky diode
JP5044117B2 (en) Silicon carbide bipolar semiconductor device
JP5439215B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6641488B2 (en) Semiconductor device
JP6658137B2 (en) Semiconductor device and manufacturing method thereof
US9184229B2 (en) Semiconductor device and method for manufacturing same
JP6113298B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP5046083B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2008211178A (en) Insulated gate bipolar transistor comprising current suppressing layer
JP2017168561A (en) Semiconductor device and manufacturing method of the same
JP2012186318A (en) High-breakdown-voltage semiconductor device
WO2013146329A1 (en) High-voltage-resistant semiconductor
JP2014138137A (en) Silicon carbide semiconductor device and manufacturing method of the same
JP5802333B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5476439B2 (en) Junction barrier Schottky diode
CN113892189A (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
JP5867609B2 (en) Manufacturing method of semiconductor device
JP2015222784A (en) Silicon carbide Schottky barrier diode
JP2014130913A (en) Semiconductor device and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5651410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250