JP2012049320A - Semiconductor device and lead frame - Google Patents

Semiconductor device and lead frame Download PDF

Info

Publication number
JP2012049320A
JP2012049320A JP2010189726A JP2010189726A JP2012049320A JP 2012049320 A JP2012049320 A JP 2012049320A JP 2010189726 A JP2010189726 A JP 2010189726A JP 2010189726 A JP2010189726 A JP 2010189726A JP 2012049320 A JP2012049320 A JP 2012049320A
Authority
JP
Japan
Prior art keywords
pair
terminal
plate
semiconductor chip
terminal plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010189726A
Other languages
Japanese (ja)
Other versions
JP5564367B2 (en
Inventor
Yuji Morinaga
雄司 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010189726A priority Critical patent/JP5564367B2/en
Publication of JP2012049320A publication Critical patent/JP2012049320A/en
Application granted granted Critical
Publication of JP5564367B2 publication Critical patent/JP5564367B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To drive a semiconductor device while saving power even if a semiconductor device, formed by connecting a semiconductor chip electrically to each one end of a pair of terminal boards produced by bending so that the other end is located lower than one end in the longitudinal direction, sealing a pair of one ends and the semiconductor chip with mold resin and then projecting the other ends of the pair of terminal boards reversely from the mold resin, is manufactured by a lead frame, and to provide a large semiconductor chip.SOLUTION: A lead frame 1 used for manufacturing a semiconductor device is produced by forming, on a conductive plate material, a pair of terminal boards 2 and 3 having the other ends 21 and 31 arranged in the longitudinal direction, and a frame 4 which is connected to a pair of the other ends 21 and 31 and coupling them integrally. One ends 22 and 32 of the pair of terminal boards 2 and 3 are arranged in the width direction perpendicular to the longitudinal direction of the terminal boards 2 abd 3 along the surface direction of the conductive plate material.

Description

この発明は、半導体装置及びその製造に使用するリードフレームに関する。   The present invention relates to a semiconductor device and a lead frame used for manufacturing the semiconductor device.

従来の半導体装置には、例えば特許文献１のように、一対の端子板の各長手方向の一端部（インナーリード部）を半導体チップに電気接続した上で、これら一対のインナーリード部及び半導体チップをモールド樹脂により封止し、さらに、一対の端子板の他端部（アウターリード部）をモールド樹脂から互いに逆向きに突出させたものがある。すなわち、この半導体装置では、一対の端子板がその長手方向に配列されている。なお、この半導体装置では、通電時に半導体チップにおいて生じた熱を効率よく外方に逃がすことができるように、各端子板に折り曲げ加工を施して、インナーリード部をアウターリード部よりも低く位置させている。
また、この種の半導体装置では、例えば図６に示すように、第一端子板２０１のインナーリード部２１１自体に半導体チップ２０３を搭載した上で、導電性を有するボンディングワイヤや接続板等の接続子２０４により半導体チップ２０３と第二端子板２０２のインナーリード部２２１とを電気接続したものも考えられている。なお、図６において、符号２０５はモールド樹脂を示している。 In a conventional semiconductor device, for example, as in Patent Document 1, one end portion (inner lead portion) in each longitudinal direction of a pair of terminal plates is electrically connected to a semiconductor chip, and then the pair of inner lead portions and the semiconductor chip are connected. Is sealed with mold resin, and the other end portions (outer lead portions) of the pair of terminal boards are protruded in opposite directions from the mold resin. That is, in this semiconductor device, a pair of terminal plates are arranged in the longitudinal direction. In this semiconductor device, each terminal plate is bent so that the heat generated in the semiconductor chip when it is energized can be efficiently released outward, so that the inner lead portion is positioned lower than the outer lead portion. ing.
Further, in this type of semiconductor device, for example, as shown in FIG. 6, a semiconductor chip 203 is mounted on the inner lead portion 211 itself of the first terminal plate 201 and then a conductive bonding wire, a connection plate, or the like is connected. A device in which the semiconductor chip 203 and the inner lead part 221 of the second terminal plate 202 are electrically connected by the child 204 is also considered. In FIG. 6, reference numeral 205 denotes a mold resin.

特開２００９−２３８８０４号公報JP 2009-238804 A

ところで、このような半導体装置は、その製造に際して一対の端子板２０１，２０２の相対的な位置決め精度が要求されるため、図７（ａ）に示すように、導電性板材に一対の端子板２０１，２０２を一体に形成したリードフレームを用いて製造することが考えられる。
しかしながら、上述した構成の半導体装置では、一対の端子板２０１，２０２がその長手方向に配列されていることから、リードフレームの状態において各端子板２０１，２０２のインナーリード部２１１，２２１をアウターリード部２１２，２２２よりも低く位置させるように各端子板２０１，２０２に折り曲げ加工を施した場合にはリードフレームの性質上、図７（ｂ）に示すように、一対のインナーリード部２１１，２２１間の距離（ピッチ）Ｐ２が長くなってしまう。 By the way, since such a semiconductor device requires relative positioning accuracy of the pair of terminal plates 201 and 202 in the manufacture thereof, as shown in FIG. , 202 may be manufactured using a lead frame integrally formed.
However, in the semiconductor device having the above-described configuration, since the pair of terminal plates 201 and 202 are arranged in the longitudinal direction, the inner lead portions 211 and 221 of the terminal plates 201 and 202 are used as outer leads in the state of the lead frame. When the terminal plates 201 and 202 are bent so as to be positioned lower than the portions 212 and 222, a pair of inner lead portions 211 and 221 is formed as shown in FIG. The distance (pitch) P2 between them becomes long.

この場合、第一端子板２０１のインナーリード部２１１に搭載された半導体チップ２０３と第二端子板２０２のインナーリード部２２１とを接続する接続子２０４の長手寸法が長くなることに伴って接続子２０４の電気抵抗が大きくなり、その結果として、半導体装置を省電力で駆動することが困難となる。
また、一対のアウターリード部２１２，２２２間の距離を基準とした場合、この基準長さに対して、半導体チップ２０３を搭載する第一端子板２０１のインナーリード部２１１の長手寸法が極端に小さくなってしまう。その結果、一対のアウターリード部２１２，２２２間の距離を大きく設定しなければ、大電流ダイオード等のように大型の半導体チップ２０３を搭載することができない、という問題も生じる。 In this case, as the longitudinal dimension of the connector 204 connecting the semiconductor chip 203 mounted on the inner lead portion 211 of the first terminal plate 201 and the inner lead portion 221 of the second terminal plate 202 becomes longer, the connector becomes longer. As a result, it becomes difficult to drive the semiconductor device with power saving.
When the distance between the pair of outer lead portions 212 and 222 is used as a reference, the longitudinal dimension of the inner lead portion 211 of the first terminal board 201 on which the semiconductor chip 203 is mounted is extremely small with respect to the reference length. turn into. As a result, there arises a problem that unless the distance between the pair of outer lead portions 212 and 222 is set large, a large semiconductor chip 203 such as a large current diode cannot be mounted.

本発明は、上述した事情に鑑みたものであって、省電力で駆動することができ、かつ、大型の半導体チップを設けることが可能な半導体装置、及び、その製造に用いるリードフレームを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and provides a semiconductor device that can be driven with low power consumption and can be provided with a large semiconductor chip, and a lead frame used for manufacturing the semiconductor device. For the purpose.

この課題を解決するために、本発明のリードフレームは、一対の端子板の各長手方向の一端部を半導体チップに電気接続した上で、前記一対の端子板の一端部及び前記半導体チップをモールド樹脂により封止し、前記一対の端子板の他端部を前記モールド樹脂から互いに逆向きに突出させてなる半導体装置の製造に用いるリードフレームであって、導電性板材に、一対の前記他端部が前記長手方向に配列された前記一対の端子板、及び、前記一対の他端部に接続されて前記一対の端子板を一体に連結する枠体部を形成して構成され、一対の前記一端部が、前記導電性板材の面方向に沿って前記長手方向に直交する幅方向に配列されていることを特徴とする。
なお、前記一対の一端部を前記幅方向に配列させるためには、例えば、前記一対の端子板のうち少なくとも一つの前記端子板の一端部を、前記他端部に対して前記幅方向にずれらして位置させればよい。 In order to solve this problem, a lead frame according to the present invention is configured such that one end of each pair of terminal plates in the longitudinal direction is electrically connected to a semiconductor chip, and then the one end of the pair of terminal plates and the semiconductor chip are molded. A lead frame used for manufacturing a semiconductor device that is sealed with resin and has the other end portions of the pair of terminal plates projecting in opposite directions from the mold resin, and the pair of the other end portions on a conductive plate material A pair of terminal plates arranged in the longitudinal direction, and a frame body portion that is connected to the pair of other end portions and integrally connects the pair of terminal plates, One end is arranged in the width direction perpendicular to the longitudinal direction along the surface direction of the conductive plate.
In order to arrange the pair of one end portions in the width direction, for example, one end portion of at least one of the pair of terminal plates is displaced in the width direction with respect to the other end portion. Just place it.

本発明のリードフレームを用いて半導体装置を製造する際に、各端子板の一端部が他端部よりも低く位置するように各端子板に折り曲げ加工を施したとしても、各端子板の一端部は、他端部に対して端子板の長手方向に移動するだけである。すなわち、各端子板に折り曲げ加工を施しても、端子板の幅方向に配列された一対の一端部間の距離（ピッチ）は変化しない。   When manufacturing a semiconductor device using the lead frame of the present invention, even if each terminal plate is bent so that one end of each terminal plate is positioned lower than the other end, one end of each terminal plate The part only moves in the longitudinal direction of the terminal plate relative to the other end. That is, even if each terminal plate is bent, the distance (pitch) between a pair of one end portions arranged in the width direction of the terminal plate does not change.

そして、このように折り曲げ加工を施したリードフレームに対し、例えば一方の端子板の一端部に半導体チップを搭載した上で、ワイヤー等の接続子の両端を、半導体チップ及び他方の端子板の一端部に接合して電気接続した状態では、接続子が端子板の幅方向に延びるように配されることになる。すなわち、接続子の長さを短く設定してその電気抵抗を小さく抑えることができる。その結果として、半導体装置を省電力で駆動することが可能となる。
また、一対の端子板の他端部間の距離を基準長さとした場合、この基準長さに対して、一方の端子板の一端部の長手寸法を従来よりも大きく設定できるため、一対の他端部間の距離を長く設定しなくても、一方の端子板の一端部に大型の半導体チップを搭載することが可能となる。 For example, after mounting the semiconductor chip on one end portion of one terminal plate, the ends of the connector such as a wire are connected to one end of the semiconductor chip and the other terminal plate. In a state in which the connector is joined and electrically connected, the connector is arranged to extend in the width direction of the terminal board. That is, the electrical resistance can be kept small by setting the length of the connector short. As a result, the semiconductor device can be driven with power saving.
Further, when the distance between the other end portions of the pair of terminal plates is set as a reference length, the longitudinal dimension of one end portion of one terminal plate can be set larger than the conventional length with respect to the reference length. Even if the distance between the end portions is not set long, a large semiconductor chip can be mounted on one end portion of one terminal board.

そして、前記リードフレームにおいては、前記一対の端子板の一端部が、前記他端部に対して前記幅方向に沿って互いに逆向きにずれて位置していることがより好ましい。
この場合には、一つの端子板の一端部のみを端子板の幅方向にずらす場合と比較して、他端部に対する一端部のずれ量を小さく設定できるため、端子板の幅方向に沿う半導体装置の寸法をより小さく設定することが可能となり、コンパクトな構成の半導体装置を提供することができる。 In the lead frame, it is more preferable that one end portions of the pair of terminal plates are shifted in opposite directions along the width direction with respect to the other end portion.
In this case, compared with the case where only one end of one terminal board is shifted in the width direction of the terminal board, the amount of deviation of the one end relative to the other end can be set smaller, so the semiconductor along the width direction of the terminal board The size of the device can be set smaller, and a semiconductor device having a compact configuration can be provided.

さらに、前記リードフレームにおいては、前記一対の端子板のうち一方の前記一端部が、前記半導体チップを搭載する配置板部をなし、他方の端子板の一端部の前記幅方向の寸法を、前記一方の端子板の一端部よりも小さく設定することが好ましい。
この構成では、配置板部における半導体チップの搭載面積を確保しながらも、端子板の幅方向に沿う半導体装置の寸法を小さく設定できるため、コンパクトな構成の半導体装置を提供することが可能となる。 Further, in the lead frame, one end portion of the pair of terminal plates forms an arrangement plate portion on which the semiconductor chip is mounted, and the dimension in the width direction of the one end portion of the other terminal plate is It is preferable to set it smaller than one end of one terminal board.
With this configuration, it is possible to provide a semiconductor device with a compact configuration because the size of the semiconductor device along the width direction of the terminal plate can be set small while securing the mounting area of the semiconductor chip in the placement plate portion. .

また、前記リードフレームにおいては、前記一端部のうち前記長手方向に沿って前記他端部から離れて位置する先端が、前記モールド樹脂に係合する係合部とされ、当該係合部が前記モールド樹脂に係合した状態で、前記モールド樹脂に対する前記先端の前記長手方向への移動が規制されるとよい。
なお、前記係合部は、例えば、前記一端部の先端に形成されて前記幅方向に窪む凹部によって構成されているとよい。 Further, in the lead frame, a tip of the one end portion that is located away from the other end portion along the longitudinal direction is an engagement portion that engages with the mold resin, and the engagement portion is the In the state engaged with the mold resin, the movement of the tip with respect to the mold resin in the longitudinal direction may be restricted.
In addition, it is good for the said engaging part to be comprised by the recessed part which is formed in the front-end | tip of the said one end part, and is depressed in the said width direction, for example.

半導体装置の状態においてモールド樹脂内に埋設される端子板の一端部は、導電性板材とモールド樹脂との熱膨張係数の差に基づいて、端子板の長手方向に伸縮し易い。これに対し、上記リードフレームでは、端子板の一端部の先端が係合部をなしていることで、モールド樹脂に対する端子板の一端部の先端の長手方向への移動が規制される。一方、端子板の一端部の基端側には、前述したように、端子板の一端部を低く位置させる折り曲げ部分が形成されるため、この折り曲げ部分がモールド樹脂内に埋設されることで、端子板の一端部の基端の長手方向への移動が規制される。   One end portion of the terminal plate embedded in the mold resin in the state of the semiconductor device is easily expanded and contracted in the longitudinal direction of the terminal plate based on the difference in thermal expansion coefficient between the conductive plate material and the mold resin. On the other hand, in the lead frame, since the tip of one end of the terminal plate forms an engaging portion, movement of the tip of one end of the terminal plate relative to the mold resin in the longitudinal direction is restricted. On the other hand, on the base end side of the one end portion of the terminal plate, as described above, a bent portion for lowering the one end portion of the terminal plate is formed, so that this bent portion is embedded in the mold resin, Movement in the longitudinal direction of the base end of one end of the terminal board is restricted.

すなわち、端子板の長手方向に沿う一端部の両端がモールド樹脂に固定されているため、半導体装置が加熱冷却されても、モールド樹脂に対して端子板の一端部がその長手方向に伸縮することを防止できる。したがって、端子板の一端部に固定される接続子や半導体チップが端子板の一端部から剥離することを防止して、半導体装置の信頼性向上を図ることができる。   That is, since both ends of one end portion along the longitudinal direction of the terminal plate are fixed to the mold resin, even if the semiconductor device is heated and cooled, the one end portion of the terminal plate expands and contracts in the longitudinal direction with respect to the mold resin. Can be prevented. Therefore, the reliability of the semiconductor device can be improved by preventing the connector or the semiconductor chip fixed to one end of the terminal plate from being peeled off from the one end of the terminal plate.

そして、前記リードフレームを用いて製造される本発明の半導体装置は、前記一端部と前記他端部との間に当該一端部を当該他端部よりも低く位置させる折曲部を形成してなる前記一対の端子板と、前記一対の端子板のうち一方の一端部に搭載されて電気接続される半導体チップと、当該半導体チップと他方の端子板の一端部とを電気接続する接続子と、前記一対の端子板の一端部、前記半導体チップ及び前記接続子を封止するモールド樹脂とを備え、前記半導体チップ及び前記他方の端子板の一端部に接合される前記接続子の両端が、前記端子板の幅方向に配列されていることを特徴とする。   In the semiconductor device of the present invention manufactured using the lead frame, a bent portion that positions the one end portion lower than the other end portion is formed between the one end portion and the other end portion. The pair of terminal plates, a semiconductor chip mounted on and electrically connected to one end of the pair of terminal plates, and a connector for electrically connecting the semiconductor chip and one end of the other terminal plate An end portion of the pair of terminal plates, a mold resin for sealing the semiconductor chip and the connector, and both ends of the connector joined to one end portion of the semiconductor chip and the other terminal plate, It is arranged in the width direction of the terminal board.

本発明によれば、複数の端子板を一体に形成したリードフレームを用いて半導体装置を製造しても、半導体装置を省電力で駆動することができ、かつ、大型の半導体チップを設けることも可能となる。   According to the present invention, even when a semiconductor device is manufactured using a lead frame in which a plurality of terminal plates are integrally formed, the semiconductor device can be driven with power saving, and a large semiconductor chip can be provided. It becomes possible.

本発明の一実施形態に係るリードフレームを示す上面図であり、（ａ）は折り曲げ加工前の状態、（ｂ）は折り曲げ加工後の状態を示している。It is a top view which shows the lead frame which concerns on one Embodiment of this invention, (a) has shown the state before a bending process, (b) has shown the state after a bending process. 図１のリードフレームにより半導体装置を製造する工程の一例を示す斜視図である。FIG. 3 is a perspective view showing an example of a process for manufacturing a semiconductor device with the lead frame of FIG. 1. 図１のリードフレームを用いて製造される半導体装置を示す概略上面図である。FIG. 2 is a schematic top view showing a semiconductor device manufactured using the lead frame of FIG. 1. 図３のＡ−Ａ矢視断面図である。It is AA arrow sectional drawing of FIG. 図１のリードフレームにより半導体装置を製造する工程の変形例を示す斜視図である。FIG. 10 is a perspective view showing a modification of the process for manufacturing a semiconductor device using the lead frame of FIG. 1. 従来の半導体装置の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the conventional semiconductor device. 図６の半導体装置の製造に用いるリードフレームの一例を示す上面図であり、（ａ）は折り曲げ加工前の状態、（ｂ）は折り曲げ加工後の状態を示している。7A is a top view illustrating an example of a lead frame used for manufacturing the semiconductor device of FIG. 6, and FIG. 7A illustrates a state before bending, and FIG. 7B illustrates a state after bending.

以下、図１〜４を参照して本発明の一実施形態について説明する。
この実施形態に係るリードフレームは、図３，４に示すように、ヒートシンク５、絶縁性板材６、複数の端子板２，３、半導体チップ７及びボンディングワイヤ（接続子）８をモールド樹脂９で封止した構成の半導体装置１００の製造に使用するものである。
図１（ａ）に示すように、リードフレーム１は、銅板をはじめとする導電性板材に、複数（図示例では四つ）の端子板２，３、及び、複数の端子板２，３を一体に連結する板状の枠体部４を形成して大略構成されている。このリードフレーム１は、導電性板材にプレス加工やエッチング加工等を施すことで得られる。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
As shown in FIGS. 3 and 4, the lead frame according to this embodiment includes a heat sink 5, an insulating plate 6, a plurality of terminal plates 2 and 3, a semiconductor chip 7, and bonding wires (connectors) 8 with a mold resin 9. It is used for manufacturing the semiconductor device 100 having a sealed configuration.
As shown in FIG. 1 (a), the lead frame 1 has a plurality of (four in the illustrated example) terminal plates 2, 3 and a plurality of terminal plates 2, 3 on a conductive plate material such as a copper plate. A plate-shaped frame portion 4 that is integrally connected is formed to be roughly configured. The lead frame 1 is obtained by subjecting a conductive plate material to press processing, etching processing, or the like.

なお、図示例のリードフレーム１には、一つの半導体装置１００の製造に要する端子板２，３のユニットが一つだけ形成されているが、例えば、枠体部４を介して複数のユニットが連ねて形成されていてもよい。すなわち、リードフレーム１は、複数の半導体装置１００を同時に製造できるように構成されていてもよい。
枠体部４は、平面視矩形状の内縁を有する外枠部４１、及び、外枠部４１の内縁と複数の端子板２，３とを接続する複数のタイバー４２を備えて構成されている。 In the illustrated lead frame 1, only one unit of the terminal plates 2 and 3 required for manufacturing one semiconductor device 100 is formed. For example, a plurality of units are provided via the frame body portion 4. They may be formed in series. That is, the lead frame 1 may be configured so that a plurality of semiconductor devices 100 can be manufactured simultaneously.
The frame body portion 4 includes an outer frame portion 41 having a rectangular inner edge in plan view, and a plurality of tie bars 42 that connect the inner edge of the outer frame portion 41 and the plurality of terminal plates 2 and 3. .

各端子板２，３は、平面視した外枠部４１の内縁から内側に延びるように形成されており、タイバー４２に接続される平板状の基端板部（他端部）２１，３１と、基端板部２１，３１に対して外枠部４１内縁の内側に突出した先端板部（一端部）２２，３２とを備えている。
各端子板２，３の先端板部２２，３２は、半導体装置１００において、半導体チップ７に電気接続されると共にモールド樹脂９によって封止されるインナーリード部となる部分である。一方、基端板部２１，３１は、モールド樹脂９から外側に突出して半導体チップ７を外部に電気接続するためのアウターリード部となる部分である。なお、枠体部４のタイバー４２は、この基端板部２１，３１の幅方向（導電性板材の面方向に沿って端子板２，３の長手方向に直交する方向）の両側端に接続されており、これによって、各端子板２，３が外枠部４１に連結されている。 Each terminal plate 2, 3 is formed so as to extend inward from the inner edge of the outer frame portion 41 in plan view, and has flat base plate portions (other end portions) 21, 31 connected to the tie bar 42. The front end plate portions 21 and 31 are provided with front end plate portions (one end portions) 22 and 32 that protrude inward of the inner edge of the outer frame portion 41.
The front end plate portions 22 and 32 of the terminal plates 2 and 3 are portions that serve as inner lead portions that are electrically connected to the semiconductor chip 7 and sealed by the mold resin 9 in the semiconductor device 100. On the other hand, the base end plate portions 21 and 31 are portions that project outward from the mold resin 9 and serve as outer lead portions for electrically connecting the semiconductor chip 7 to the outside. The tie bars 42 of the frame body part 4 are connected to both side ends of the base end plate parts 21 and 31 in the width direction (direction perpendicular to the longitudinal direction of the terminal plates 2 and 3 along the surface direction of the conductive plate material). Accordingly, the terminal plates 2 and 3 are connected to the outer frame portion 41.

そして、複数の端子板２，３は、一対の端子板２，３がタイバー４２側から互いに近づく方向に延びるように配されている。
一対の端子板２，３の基端板部２１，３１は、端子板２，３の長手方向に配列されている。一方、一対の端子板２，３の先端板部２２，３２は、各々の基端板部２１，３１に対して端子板２，３の幅方向に沿って互いに逆向きにずれて位置している。これにより、一対の端子板２，３の先端板部２２，３２が、端子板２，３の幅方向に間隔をあけて配列されている。 The plurality of terminal boards 2 and 3 are arranged so that the pair of terminal boards 2 and 3 extend in a direction approaching each other from the tie bar 42 side.
The base end plate portions 21 and 31 of the pair of terminal plates 2 and 3 are arranged in the longitudinal direction of the terminal plates 2 and 3. On the other hand, the distal end plate portions 22 and 32 of the pair of terminal plates 2 and 3 are positioned so as to be shifted in the opposite directions along the width direction of the terminal plates 2 and 3 with respect to the respective proximal end plate portions 21 and 31. Yes. Thereby, the front end plate portions 22 and 32 of the pair of terminal plates 2 and 3 are arranged at intervals in the width direction of the terminal plates 2 and 3.

一対の端子板２，３のうち一方（第一端子板２）の先端板部２２は、半導体チップ７を搭載する配置板部をなしている。一方、他方の端子板（第二端子板３）の先端板部３２は、電気接続用のボンディングワイヤ８の一端を接合する接合板部をなしている。この第二端子板３の先端板部３２の幅方向の寸法は、第一端子板２の先端板部２２よりも小さく設定されている。
また、第二端子板３の先端板部３２のうち端子板２，３の長手方向に沿って基端板部３１から離れて位置する先端には、先端板部３２の幅方向に窪む凹部３４が形成されている。この凹部３４を形成した先端板部３２の先端は、半導体装置１００の状態においてモールド樹脂９が凹部３４内に入り込むことでモールド樹脂９に係合する係合部として機能する。 One end plate portion 22 of the pair of terminal plates 2 and 3 (first terminal plate 2) forms an arrangement plate portion on which the semiconductor chip 7 is mounted. On the other hand, the tip plate portion 32 of the other terminal plate (second terminal plate 3) forms a bonding plate portion for bonding one end of the bonding wire 8 for electrical connection. The dimension in the width direction of the distal end plate portion 32 of the second terminal plate 3 is set smaller than the distal end plate portion 22 of the first terminal plate 2.
In addition, a concave portion recessed in the width direction of the distal end plate portion 32 at the distal end of the distal end plate portion 32 of the second terminal plate 3 that is located away from the proximal end plate portion 31 along the longitudinal direction of the terminal plates 2 and 3. 34 is formed. The tip of the tip plate portion 32 in which the recess 34 is formed functions as an engaging portion that engages with the mold resin 9 when the mold resin 9 enters the recess 34 in the state of the semiconductor device 100.

さらに、本実施形態のリードフレーム１においては、第一端子板２及び第二端子板３が、それぞれ二つ形成され、それぞれ端子板２，３の幅方向に間隔をあけて配列されている。また、二つの第一端子板２の基端板部２１同士の間隔は、二つの第二端子板３の基端板部３１同士の間隔と等しくなるように設定されている。
そして、二つの第一端子板２の先端板部２２同士の間隔は、二つの基端板部２１同士の間隔よりも狭く設定されている。すなわち、二つの第一端子板２の先端板部２２は、端子板２，３の幅方向に互いに近づくように、各々の基端板部２１に対して逆向きにずれて位置している。一方。二つの第二端子板３の先端板部３２同士の間隔は、二つの基端板部３１同士の間隔よりも広く設定されている。すなわち、二つの第二端子板３の先端板部３２は、端子板２，３の幅方向に互いに離れるように、各々の基端板部３１に対して逆向きにずれて位置している。
したがって、本実施形態のリードフレーム１では、二つの第一端子板２の先端板部２２が、二つの第二端子板３の先端板部３２の間に位置するように、端子板２，３の幅方向に配列されている。 Further, in the lead frame 1 of the present embodiment, two first terminal plates 2 and two second terminal plates 3 are formed and arranged in the width direction of the terminal plates 2 and 3 with an interval therebetween. Further, the interval between the base end plate portions 21 of the two first terminal plates 2 is set to be equal to the interval between the base end plate portions 31 of the two second terminal plates 3.
The distance between the distal end plate portions 22 of the two first terminal plates 2 is set to be narrower than the interval between the two proximal end plate portions 21. That is, the front end plate portions 22 of the two first terminal plates 2 are shifted in opposite directions with respect to the respective base end plate portions 21 so as to approach each other in the width direction of the terminal plates 2 and 3. on the other hand. The interval between the distal end plate portions 32 of the two second terminal plates 3 is set wider than the interval between the two proximal end plate portions 31. That is, the front end plate portions 32 of the two second terminal plates 3 are positioned so as to be shifted in the opposite directions with respect to the respective base end plate portions 31 so as to be separated from each other in the width direction of the terminal plates 2 and 3.
Therefore, in the lead frame 1 of the present embodiment, the terminal plates 2 and 3 are arranged such that the tip plate portions 22 of the two first terminal plates 2 are located between the tip plate portions 32 of the two second terminal plates 3. Are arranged in the width direction.

次に、このリードフレーム１を用いて半導体装置１００を製造する方法の一例について説明する。
半導体装置１００を製造する際には、はじめに、導電性板材にプレス加工やエッチング加工等を施すことで、上記構成のリードフレーム１を用意する（フレーム準備工程）。また、このフレーム準備工程では、各端子板２，３の長手方向の中途部分に折り曲げ加工を施すことで、図１（ｂ），図２に示すように、各端子板２，３の先端板部２２，３２を基端板部２１，３１よりも低く位置させる（折曲工程）。
具体的に説明すれば、各端子板２，３は、基端板部２１，３１と先端板部２２，３２との間に位置してこれらを一体に連結する段差板部２３，３３を備えており、折曲工程では、基端板部２１，３１と段差板部２３，３３との境界、及び、段差板部２３，３３と先端板部２２，３２との境界において端子板２，３を折り曲げる。 Next, an example of a method for manufacturing the semiconductor device 100 using the lead frame 1 will be described.
When manufacturing the semiconductor device 100, first, the lead frame 1 having the above-described configuration is prepared by subjecting the conductive plate material to press processing, etching processing, or the like (frame preparation step). Also, in this frame preparation step, the end plate of each terminal plate 2, 3 is formed by bending the middle part in the longitudinal direction of each terminal plate 2, 3 as shown in FIGS. The parts 22 and 32 are positioned lower than the base end plate parts 21 and 31 (bending step).
More specifically, each of the terminal plates 2 and 3 includes step plate portions 23 and 33 that are located between the base end plate portions 21 and 31 and the front end plate portions 22 and 32 and integrally connect them. In the bending process, the terminal plates 2 and 3 are located at the boundary between the base plate portions 21 and 31 and the step plate portions 23 and 33 and at the boundary between the step plate portions 23 and 33 and the tip plate portions 22 and 32. Bend.

これにより、折曲工程後のリードフレーム１では、各端子板２，３の基端板部２１，３１が枠体部４と同一の高さに位置し、段差板部２３，３３が基端板部２１，３１に対して枠体部４の厚さ方向に延びることで、先端板部２２，３２が基端板部２１，３１よりも枠体部４の厚さ方向にずれて低く位置している。すなわち、段差板部２３，３３は、先端板部２２，３２を基端板部２１，３１よりも低く位置させる折曲部をなしている。
なお、図１に示すように、平面視したリードフレーム１では、この折曲工程によって、各端子板２，３の先端板部２２，３２が、基端板部２１，３１に近づくように端子板２，３の長手方向のみに移動する。したがって、端子板２，３の幅方向に配列された一対の先端板部２２，３２間の距離（ピッチ）Ｐ１は、折曲工程の前後で変化しない。 Thus, in the lead frame 1 after the bending process, the base end plate portions 21 and 31 of the terminal plates 2 and 3 are positioned at the same height as the frame body portion 4, and the step plate portions 23 and 33 are the base end. By extending in the thickness direction of the frame body part 4 with respect to the plate parts 21 and 31, the distal end plate parts 22 and 32 are positioned lower than the proximal end plate parts 21 and 31 in the thickness direction of the frame body part 4. is doing. That is, the step plate portions 23 and 33 form bent portions that position the front end plate portions 22 and 32 lower than the base end plate portions 21 and 31.
As shown in FIG. 1, in the lead frame 1 in plan view, the terminal plate 2, 32 of each terminal plate 2, 3 is connected to the base plate 21, 31 by this bending process. It moves only in the longitudinal direction of the plates 2 and 3. Therefore, the distance (pitch) P1 between the pair of front end plate portions 22 and 32 arranged in the width direction of the terminal plates 2 and 3 does not change before and after the bending step.

折曲工程後には、図２〜４に示すように、ヒートシンク５の上面５ａに、絶縁性板材６、リードフレーム１を順次重ねて配置し、さらに、第一端子板２の各先端板部２２の上面２２ａに半導体チップ７を重ねて配置する（積層工程）。
この積層工程では、セラミックス等の電気絶縁性を有する絶縁性板材６を接合剤によりヒートシンク５の上面５ａに固定すればよい。なお、ヒートシンク５は、半導体チップ７において生じた熱を効率よく放熱する役割を果たすものである。このヒートシンク５は、少なくとも銅（Ｃｕ）、タングステン、モリブデン等の放熱性の高い材料によって形成されていればよいが、例えばこれに加えてＮｉメッキを施したものでもよい。 After the bending step, as shown in FIGS. 2 to 4, the insulating plate material 6 and the lead frame 1 are sequentially stacked on the upper surface 5 a of the heat sink 5, and each tip plate portion 22 of the first terminal plate 2 is further disposed. The semiconductor chip 7 is disposed so as to overlap the upper surface 22a (stacking step).
In this laminating step, an insulating plate 6 having electrical insulation such as ceramics may be fixed to the upper surface 5a of the heat sink 5 with a bonding agent. The heat sink 5 serves to efficiently dissipate heat generated in the semiconductor chip 7. The heat sink 5 may be made of at least a material having high heat dissipation such as copper (Cu), tungsten, molybdenum, etc., but may be Ni plated, for example.

さらに、積層工程では、接合剤により複数の先端板部２２，３２の下面２２ｂ，３２ｂを絶縁性板材６の上面６ａに接合して、リードフレーム１を絶縁性板材６の上面６ａに固定すればよい。
なお、ヒートシンク５と絶縁性板材６との接合、及び、絶縁性板材６と複数の先端板部２２，３２との接合に使用する接合剤は、導電性あるいは電気絶縁性のいずれであっても構わない。 Further, in the laminating step, the lower surfaces 22b and 32b of the plurality of front end plate portions 22 and 32 are bonded to the upper surface 6a of the insulating plate 6 with a bonding agent, and the lead frame 1 is fixed to the upper surface 6a of the insulating plate 6. Good.
The bonding agent used for bonding the heat sink 5 and the insulating plate 6 and bonding the insulating plate 6 and the plurality of tip plate portions 22 and 32 may be either conductive or electrically insulating. I do not care.

また、積層工程では、半田等のように導電性を有する導電性接合剤により、各第一端子板２をなす先端板部２２の上面２２ａに、板状の半導体チップ７をそれぞれ固定すればよい。ここで、半導体チップ７は、上面７ａ及び下面７ｂに電極を有し、ダイオード等のように通電により発熱するものである。このため、半導体チップ７を先端板部２２の上面２２ａに接合した状態では、半導体チップ７が第一端子板２に電気接続されることになる。
なお、この積層工程では、例えば、ヒートシンク５、絶縁性板材６、リードフレーム１及び半導体チップ７を順番に重ねた状態で、リフローにより半田を溶融、固化させることで、ヒートシンク５、絶縁性板材６、リードフレーム１及び半導体チップ７を一体に固定してもよい。 Further, in the laminating step, the plate-like semiconductor chip 7 may be fixed to the upper surface 22a of the tip plate portion 22 constituting each first terminal plate 2 by a conductive bonding agent such as solder. . Here, the semiconductor chip 7 has electrodes on the upper surface 7a and the lower surface 7b, and generates heat when energized like a diode. For this reason, the semiconductor chip 7 is electrically connected to the first terminal plate 2 in a state where the semiconductor chip 7 is bonded to the upper surface 22 a of the tip plate portion 22.
In this stacking step, for example, the heat sink 5, the insulating plate 6, the lead frame 1, and the semiconductor chip 7 are sequentially stacked, and then the solder is melted and solidified by reflow, whereby the heat sink 5 and the insulating plate 6. The lead frame 1 and the semiconductor chip 7 may be fixed integrally.

積層工程後には、半導体チップ７の上面７ａと第二端子板３をなす先端板部３２の上面３２ａとの間にボンディングワイヤ８を配して、半導体チップ７と第二端子板３とを電気接続する（接続工程）。この状態においては、半導体チップ７の上面７ａ及び先端板部３２の上面３２ａに接合されるボンディングワイヤ８の両端が、端子板２，３の幅方向に配列されている。言い換えれば、ボンディングワイヤ８は、複数の先端板部２２，３２の配列方向に延びている。   After the stacking step, the bonding wire 8 is arranged between the upper surface 7a of the semiconductor chip 7 and the upper surface 32a of the tip plate portion 32 forming the second terminal plate 3, and the semiconductor chip 7 and the second terminal plate 3 are electrically connected. Connect (connection process). In this state, both ends of the bonding wire 8 bonded to the upper surface 7 a of the semiconductor chip 7 and the upper surface 32 a of the tip plate portion 32 are arranged in the width direction of the terminal plates 2 and 3. In other words, the bonding wire 8 extends in the arrangement direction of the plurality of tip plate portions 22 and 32.

その後、ヒートシンク５の上面５ａ及び側面５ｃ、絶縁性板材６、複数の端子板２，３の先端板部２２，３２及び段差板部２３，３３、半導体チップ７、並びに、ボンディングワイヤ８をモールド樹脂９により封止する（樹脂封止工程）。この状態においては、枠体部４、及び、複数の端子板２，３の基端板部２１，３１が、モールド樹脂９の外側に位置している（図２参照）。また、ヒートシンク５の下面５ｂが、モールド樹脂９によって封止されずに外方に露出している。
最後に、枠体部４を端子板２，３の基端板部２１，３１から切り落とす（切断工程）ことで、半導体装置１００の製造が完了する。この切断工程を実施することで、複数の端子板２，３が互いに電気的に分離されることになる。 Thereafter, the upper surface 5a and the side surface 5c of the heat sink 5, the insulating plate material 6, the tip plate portions 22 and 32 and the step plate portions 23 and 33 of the plurality of terminal plates 2 and 3, the semiconductor chip 7 and the bonding wire 8 are molded resin. 9 is sealed (resin sealing step). In this state, the frame body portion 4 and the base end plate portions 21 and 31 of the plurality of terminal plates 2 and 3 are located outside the mold resin 9 (see FIG. 2). Further, the lower surface 5 b of the heat sink 5 is exposed to the outside without being sealed by the mold resin 9.
Finally, the frame body part 4 is cut off from the base end plate parts 21 and 31 of the terminal plates 2 and 3 (cutting process), whereby the manufacture of the semiconductor device 100 is completed. By performing this cutting step, the plurality of terminal boards 2 and 3 are electrically separated from each other.

以上のようにして製造される半導体装置１００では、ヒートシンク５の上面５ａ及び側面５ｃ、絶縁性板材６、複数の端子板２，３の先端板部２２，３２及び段差板部２３，３３、半導体チップ７、並びに、ボンディングワイヤ８がモールド樹脂９によって封止されている。そして、アウターリード部をなす一対の端子板２，３の基端板部２１，３１が、モールド樹脂から互いに逆向きに突出している。   In the semiconductor device 100 manufactured as described above, the upper surface 5a and the side surface 5c of the heat sink 5, the insulating plate material 6, the tip plate portions 22 and 32 and the step plate portions 23 and 33 of the plurality of terminal plates 2 and 3, the semiconductor Chip 7 and bonding wire 8 are sealed with mold resin 9. And the base end plate parts 21 and 31 of a pair of terminal plates 2 and 3 which comprise an outer lead part protrude in the mutually opposite direction from mold resin.

また、モールド樹脂９内に埋設された複数の端子板２，３の先端板部２２，３２及び段差板部２３，３３は、複数の端子板２，３の間に介在するモールド樹脂９によって互いに電気的に絶縁されている。また、ヒートシンク５と複数の端子板２，３との間に絶縁性板材６が介在していることで、ヒートシンク５と複数の端子板２，３とが電気的に絶縁されている。
さらに、ヒートシンク５の下面５ｂが外側に露出しているため、通電によって半導体チップ７において生じた熱は、主に第一端子板２、絶縁性板材６及びヒートシンク５に伝えられ、ヒートシンク５の下面５ｂから外部に放熱することができる。 Further, the end plate portions 22 and 32 and the step plate portions 23 and 33 of the plurality of terminal plates 2 and 3 embedded in the mold resin 9 are mutually connected by the mold resin 9 interposed between the plurality of terminal plates 2 and 3. It is electrically insulated. Further, since the insulating plate 6 is interposed between the heat sink 5 and the plurality of terminal plates 2 and 3, the heat sink 5 and the plurality of terminal plates 2 and 3 are electrically insulated.
Further, since the lower surface 5 b of the heat sink 5 is exposed to the outside, the heat generated in the semiconductor chip 7 by energization is mainly transmitted to the first terminal plate 2, the insulating plate material 6 and the heat sink 5, and the lower surface of the heat sink 5. Heat can be radiated from 5b to the outside.

また、この半導体装置１００では、第二端子板３の先端板部３２の先端に形成された凹部３４にモールド樹脂９が入り込むことで、この先端板部３２の先端がモールド樹脂９に係合する。この係合状態においては、モールド樹脂９に対する先端板部３２の先端の長手方向への移動が規制されている。一方、第二端子板３の先端板部３２の基端側には、先端板部３２の上面３２ａから突出するように延びる段差板部３３が形成されているため、この段差板部３３がモールド樹脂９内に埋設されることで、第二端子板３の先端板部３２の基端の長手方向への移動が規制されている。これにより、端子板２，３の長手方向に沿う第二端子板３の先端板部３２の両端が、モールド樹脂９に固定されている。   Further, in this semiconductor device 100, the mold resin 9 enters the recess 34 formed at the tip of the tip plate portion 32 of the second terminal plate 3, so that the tip of the tip plate portion 32 engages with the mold resin 9. . In this engaged state, the movement of the tip end of the tip plate portion 32 relative to the mold resin 9 in the longitudinal direction is restricted. On the other hand, a step plate portion 33 extending so as to protrude from the upper surface 32a of the tip plate portion 32 is formed on the base end side of the tip plate portion 32 of the second terminal plate 3, so that the step plate portion 33 is molded. By being embedded in the resin 9, the movement of the proximal end of the distal end plate portion 32 of the second terminal plate 3 in the longitudinal direction is restricted. Thereby, both ends of the front end plate portion 32 of the second terminal plate 3 along the longitudinal direction of the terminal plates 2 and 3 are fixed to the mold resin 9.

以上のように、本実施形態のリードフレーム１及びこれによって製造される半導体装置１００によれば、半導体チップ７と第二端子板３の先端板部３２とを電気接続するボンディングワイヤ８が、折曲工程の前後でピッチＰ１が変化しない一対の端子板２，３の先端板部２２，３２間に延びるように配されているため、ボンディングワイヤ８の長さを短く設定してその電気抵抗を小さく抑えることができる。その結果として、半導体装置１００を省電力で駆動することが可能となる。   As described above, according to the lead frame 1 of the present embodiment and the semiconductor device 100 manufactured thereby, the bonding wire 8 that electrically connects the semiconductor chip 7 and the tip plate portion 32 of the second terminal plate 3 is folded. Since it is arranged to extend between the tip plate portions 22 and 32 of the pair of terminal plates 2 and 3 where the pitch P1 does not change before and after the bending process, the length of the bonding wire 8 is set short and its electric resistance is set. It can be kept small. As a result, the semiconductor device 100 can be driven with power saving.

また、一対の端子板２，３の先端板部２２，３２が端子板２，３の幅方向に配列されているため、一対の端子板２，３の基端板部２１，３１間の距離を基準長さとした場合には、この基準長さに対して、半導体チップ７を搭載する第一端子板２の先端板部２２の長手寸法を従来よりも大きく設定できる。したがって、一対の基端板部２１，３１間の距離を長く設定しなくても、第一端子板２の先端板部２２には、大型の半導体チップ７を搭載することが可能となる。   Further, since the distal end plate portions 22 and 32 of the pair of terminal plates 2 and 3 are arranged in the width direction of the terminal plates 2 and 3, the distance between the proximal end plate portions 21 and 31 of the pair of terminal plates 2 and 3. Is the reference length, the longitudinal dimension of the front end plate portion 22 of the first terminal board 2 on which the semiconductor chip 7 is mounted can be set larger than the conventional length. Therefore, the large-sized semiconductor chip 7 can be mounted on the distal end plate portion 22 of the first terminal plate 2 without setting a long distance between the pair of base end plate portions 21 and 31.

また、本実施形態の半導体装置１００では、一対の先端板部２２，３２が、各々の基端板部２１，３１に対して端子板２，３の幅方向に沿って互いに逆向きにずれて配されているため、一対の端子板２，３のうち一方の先端板部２２，３２のみを幅方向にずらす場合と比較して、基端板部２１，３１に対する先端板部２２，３２のずれ量を小さく設定することができる。したがって、端子板２，３の幅方向に沿う半導体装置１００の寸法をより小さく設定することが可能となる。
さらに、第二端子板３の先端板部３２の幅寸法が、半導体チップ７を搭載する第一端子板２の先端板部２２よりも小さく設定されていることで、第一端子板２の先端板部２２における半導体チップ７の搭載面積を確保しながらも、端子板２，３の幅方向に沿う半導体装置１００の寸法を小さく設定できる。
以上のことから、本実施形態のリードフレーム１によれば、コンパクトな構成の半導体装置１００を提供することが可能となる。 Further, in the semiconductor device 100 of the present embodiment, the pair of distal end plate portions 22 and 32 are shifted from each other in the opposite directions along the width direction of the terminal plates 2 and 3 with respect to the respective proximal end plate portions 21 and 31. Therefore, compared with the case where only one of the distal end plate portions 22 and 32 of the pair of terminal plates 2 and 3 is shifted in the width direction, the distal end plate portions 22 and 32 with respect to the proximal end plate portions 21 and 31 are arranged. The amount of deviation can be set small. Therefore, the dimension of the semiconductor device 100 along the width direction of the terminal plates 2 and 3 can be set smaller.
Furthermore, since the width dimension of the front end plate portion 32 of the second terminal plate 3 is set smaller than the front end plate portion 22 of the first terminal plate 2 on which the semiconductor chip 7 is mounted, the front end of the first terminal plate 2 is obtained. While securing the mounting area of the semiconductor chip 7 on the plate portion 22, the size of the semiconductor device 100 along the width direction of the terminal plates 2 and 3 can be set small.
From the above, according to the lead frame 1 of the present embodiment, it is possible to provide the semiconductor device 100 having a compact configuration.

また、第二端子板３の先端板部３２は、端子板２，３の長手方向に延びる細長い短冊状に形成されているため、半導体チップ７等の熱によって加熱冷却された際に、導電性板材とモールド樹脂９との熱膨張係数の差に基づいて端子板２，３の長手方向に伸縮し易い。これに対し、本実施形態の半導体装置１００では、第二端子板３の段差板部３３及び凹部３４によって第二端子板３の先端板部３２の両端がモールド樹脂９に固定されているため、半導体装置１００が加熱冷却されてもモールド樹脂９に対して第二端子板３の先端板部３２がその長手方向に伸縮することを防止できる。したがって、ボンディングワイヤ８が第二端子板３の先端板部３２から剥離することを防止して、半導体装置１００の信頼性向上を図ることができる。   Moreover, since the front end plate portion 32 of the second terminal plate 3 is formed in a long and narrow strip shape extending in the longitudinal direction of the terminal plates 2 and 3, when it is heated and cooled by the heat of the semiconductor chip 7 or the like, it becomes conductive. It is easy to expand and contract in the longitudinal direction of the terminal plates 2 and 3 based on the difference in thermal expansion coefficient between the plate material and the mold resin 9. On the other hand, in the semiconductor device 100 of the present embodiment, both ends of the front end plate portion 32 of the second terminal plate 3 are fixed to the mold resin 9 by the step plate portion 33 and the concave portion 34 of the second terminal plate 3. Even if the semiconductor device 100 is heated and cooled, the tip plate portion 32 of the second terminal plate 3 can be prevented from expanding and contracting in the longitudinal direction with respect to the mold resin 9. Therefore, it is possible to prevent the bonding wire 8 from being peeled off from the distal end plate portion 32 of the second terminal plate 3 and improve the reliability of the semiconductor device 100.

以上、上記実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、半導体チップ７と第二端子板３とは、ボンディングワイヤ８によって電気接続されるとしたが、図５に示すように、導電性を有する帯板状に形成された接続板（接続子）１８によって電気接続されてもよい。この場合には、接続工程において、半田等の導電性接合剤を介して、接続板１８の両端を半導体チップ７の上面７ａ及び第二端子板３をなす先端板部３２の上面３２ａに接合すればよい。なお、接続板１８の両端は、上記実施形態と同様に、端子板２，３の幅方向に配列されている。すなわち、接続板の長手方向が複数の先端板部２２，３２の配列方向に延びている。 As mentioned above, although the detail of this invention was demonstrated by the said embodiment, this invention is not limited to embodiment mentioned above, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, the semiconductor chip 7 and the second terminal plate 3 are electrically connected by the bonding wire 8, but as shown in FIG. 5, a connection plate (connector) formed in the shape of a conductive strip. 18 may be electrically connected. In this case, in the connection step, both ends of the connection plate 18 are bonded to the upper surface 7a of the semiconductor chip 7 and the upper surface 32a of the tip plate portion 32 forming the second terminal plate 3 via a conductive bonding agent such as solder. That's fine. Note that both ends of the connection plate 18 are arranged in the width direction of the terminal plates 2 and 3 as in the above embodiment. That is, the longitudinal direction of the connection plate extends in the arrangement direction of the plurality of tip plate portions 22 and 32.

また、半導体装置１００は、絶縁性板材６を備えているが、少なくともヒートシンク５と複数の端子板２，３とが電気的に絶縁されていればよいため、特に備えていなくてもよい。この構成では、例えばヒートシンク５の上面５ａと複数の端子板２，３の先端板部２２，３２との間にモールド樹脂９を介在させることで、モールド樹脂９によってヒートシンク５と複数の端子板２，３とを電気的に絶縁させることができる。そして、この構成では、半導体装置の構成部品点数を削減して、半導体装置の製造効率の向上、及び、製造コストの削減を図ることができる。
さらに、半導体装置１００は、ヒートシンクを備えているが、例えば備えていなくても構わない。 In addition, the semiconductor device 100 includes the insulating plate material 6, but may be omitted because at least the heat sink 5 and the plurality of terminal plates 2 and 3 are electrically insulated. In this configuration, for example, the mold resin 9 is interposed between the upper surface 5 a of the heat sink 5 and the tip plate portions 22 and 32 of the plurality of terminal plates 2 and 3, so that the heat sink 5 and the plurality of terminal plates 2 are formed by the mold resin 9. , 3 can be electrically insulated from each other. In this configuration, the number of component parts of the semiconductor device can be reduced to improve the manufacturing efficiency of the semiconductor device and reduce the manufacturing cost.
Furthermore, although the semiconductor device 100 includes the heat sink, for example, it may not be included.

また、リードフレーム１では、第二端子板３をなす先端板部３２の長手方向の先端が、先端板部３２の幅方向に窪む凹部３４を形成して構成されているが、少なくともモールド樹脂９に係合する係合部をなしていればよい。したがって、この先端板部３２の先端には、例えば、折り曲げ加工を施した屈曲部、あるいは、先端板部３２の厚さ方向に貫通する貫通孔が形成されていてもよい。   Further, in the lead frame 1, the distal end in the longitudinal direction of the distal end plate portion 32 forming the second terminal plate 3 is formed by forming a recess 34 that is recessed in the width direction of the distal end plate portion 32, but at least the mold resin What is necessary is just to make the engaging part engaged with 9. FIG. Therefore, for example, a bent portion subjected to bending processing or a through-hole penetrating in the thickness direction of the tip plate portion 32 may be formed at the tip of the tip plate portion 32.

さらに、リードフレーム１においては、第二端子板３の先端板部３２の先端のみが、モールド樹脂９に係合する係合部をなすとしたが、例えば第一端子板２の先端板部２２の先端が、モールド樹脂９に係合する係合部をなしてもよい。
この構成では、第二端子板３の先端板部３２の場合と同様に、端子板２，３の長手方向に沿う第一端子板２の先端板部２２の両端がモールド樹脂９に固定される。このため、半導体装置１００の加熱冷却によって、モールド樹脂９に対して第一端子板２の先端板部２２がその長手方向に伸縮することを防止できる。したがって、半導体チップ７が第一端子板２の先端板部２２から剥離することを防止して、半導体装置１００の信頼性向上を図ることができる。 Furthermore, in the lead frame 1, only the tip of the tip plate portion 32 of the second terminal plate 3 is an engaging portion that engages with the mold resin 9. For example, the tip plate portion 22 of the first terminal plate 2 is used. The tip of each may form an engaging portion that engages with the mold resin 9.
In this configuration, as in the case of the front end plate portion 32 of the second terminal plate 3, both ends of the front end plate portion 22 of the first terminal plate 2 along the longitudinal direction of the terminal plates 2 and 3 are fixed to the mold resin 9. . For this reason, it is possible to prevent the distal end plate portion 22 of the first terminal plate 2 from expanding and contracting in the longitudinal direction with respect to the mold resin 9 by heating and cooling the semiconductor device 100. Therefore, it is possible to prevent the semiconductor chip 7 from being peeled off from the distal end plate portion 22 of the first terminal plate 2 and to improve the reliability of the semiconductor device 100.

また、上記実施形態では、一対の端子板２，３両方の先端板部２２，３２が、各々の基端板部２１，３１に対して端子板２，３の幅方向に沿って互いに逆向きにずれて位置しているが、少なくとも一対の先端板部２２，３２が、端子板２，３の幅方向に配列されていればよい。例えば、第二端子板３の先端板部３２だけが、これに連なる基端板部３１に対して端子板２，３の幅方向にずれて位置していてもよい。
さらに、上記実施形態のリードフレーム１には、一対の端子板２，３が二組形成されているが、例えば一組だけ形成されていてもよいし、三組以上形成されていてもよい。
また、半導体チップ７は、その上面７ａ及び下面７ｂの両方に電極を有するとしたが、少なくとも第一の端子板２の先端板部２２に搭載されればよいため、例えば上面７ａのみに複数の電極を有してもよい。この場合には、例えばボンディングワイヤ８や接続板１８により第一端子板２と半導体チップ７とを電気接続すればよい。 Moreover, in the said embodiment, both front-end | tip board parts 22 and 32 of a pair of terminal boards 2 and 3 are mutually opposite to the base end board parts 21 and 31 along the width direction of the terminal boards 2 and 3. However, it suffices that at least the pair of tip plate portions 22 and 32 be arranged in the width direction of the terminal plates 2 and 3. For example, only the distal end plate portion 32 of the second terminal plate 3 may be shifted from the proximal end plate portion 31 connected thereto in the width direction of the terminal plates 2 and 3.
Furthermore, although two pairs of terminal plates 2 and 3 are formed on the lead frame 1 of the above embodiment, for example, only one set may be formed, or three or more sets may be formed.
Further, the semiconductor chip 7 has electrodes on both the upper surface 7a and the lower surface 7b. However, since the semiconductor chip 7 only needs to be mounted on at least the front end plate portion 22 of the first terminal plate 2, for example, a plurality of only on the upper surface 7a. You may have an electrode. In this case, the first terminal plate 2 and the semiconductor chip 7 may be electrically connected by, for example, the bonding wire 8 or the connection plate 18.

１ リードフレーム
２ 第一端子板（一方の端子板）
２１ 基端板部（他端部）
２２ 先端板部（一端部）
２３ 段差板部（折曲部）
３ 第二端子板（他方の端子板）
３１ 基端板部（他端部）
３２ 先端板部（一端部）
３３ 段差板部（折曲部）
３４ 凹部
４ 枠体部
７ 半導体チップ
８ ボンディングワイヤ（接続子）
９ モールド樹脂
１８ 接続板（接続子）
１００ 半導体装置
Ｐ１ ピッチ 1 Lead frame 2 First terminal board (one terminal board)
21 Base end plate (other end)
22 Tip plate (one end)
23 Step plate part (bent part)
3 Second terminal board (the other terminal board)
31 Base end plate (other end)
32 Tip plate (one end)
33 Step plate part (folded part)
34 Recessed part 4 Frame part 7 Semiconductor chip 8 Bonding wire (connector)
9 Mold resin 18 Connection board (connector)
100 Semiconductor device P1 pitch

Claims (7)

一対の端子板の各長手方向の一端部を半導体チップに電気接続した上で、前記一対の端子板の一端部及び前記半導体チップをモールド樹脂により封止し、前記一対の端子板の他端部を前記モールド樹脂から互いに逆向きに突出させてなる半導体装置の製造に用いるリードフレームであって、
導電性板材に、一対の前記他端部が前記長手方向に配列された前記一対の端子板、及び、前記一対の他端部に接続されて前記一対の端子板を一体に連結する枠体部、を形成して構成され、
一対の前記一端部が、前記導電性板材の面方向に沿って前記長手方向に直交する幅方向に配列されていることを特徴とするリードフレーム。 After electrically connecting one end of each pair of terminal plates in the longitudinal direction to a semiconductor chip, one end of the pair of terminal plates and the semiconductor chip are sealed with a mold resin, and the other end of the pair of terminal plates A lead frame used for manufacturing a semiconductor device in which the mold resin protrudes in opposite directions from each other,
A pair of terminal plates in which a pair of the other end portions are arranged in the longitudinal direction and a frame body portion that is connected to the pair of other end portions and integrally connects the pair of terminal plates to a conductive plate material Formed, configured,
A pair of said one end parts are arranged in the width direction orthogonal to the said longitudinal direction along the surface direction of the said electroconductive board | plate material, The lead frame characterized by the above-mentioned. 少なくとも一つの前記端子板の一端部が、前記他端部に対して前記幅方向にずれて位置していることを特徴とする請求項１に記載のリードフレーム。   2. The lead frame according to claim 1, wherein one end portion of at least one of the terminal plates is positioned to be shifted in the width direction with respect to the other end portion. 前記一対の端子板の一端部が、前記他端部に対して前記幅方向に沿って互いに逆向きにずれて位置していることを特徴とする請求項１に記載のリードフレーム。   2. The lead frame according to claim 1, wherein one end portions of the pair of terminal boards are positioned so as to be shifted in opposite directions along the width direction with respect to the other end portion. 前記一対の端子板のうち一方の前記一端部が、前記半導体チップを搭載する配置板部をなし、
他方の端子板の一端部の前記幅方向の寸法が、前記一方の端子板の一端部よりも小さく設定されていることを特徴とする請求項１から請求項３に記載のリードフレーム。 The one end portion of the pair of terminal plates constitutes a placement plate portion on which the semiconductor chip is mounted,
4. The lead frame according to claim 1, wherein a dimension in the width direction of one end portion of the other terminal plate is set smaller than that of one end portion of the one terminal plate. 5. 前記一端部のうち前記長手方向に沿って前記他端部から離れて位置する先端が、前記モールド樹脂に係合する係合部とされ、
当該係合部が前記モールド樹脂に係合した状態では、前記モールド樹脂に対する前記先端の前記長手方向への移動が規制されることを特徴とする請求項１から請求項４のいずれか１項に記載のリードフレーム。 A tip located away from the other end along the longitudinal direction of the one end is an engagement portion that engages with the mold resin,
5. The movement according to claim 1, wherein movement of the tip with respect to the mold resin in the longitudinal direction is restricted when the engagement portion is engaged with the mold resin. The described lead frame. 前記係合部が、前記一端部の先端に形成されて前記幅方向に窪む凹部によって構成されていることを特徴とする請求項５に記載のリードフレーム。   The lead frame according to claim 5, wherein the engagement portion is formed by a recess formed at a tip end of the one end portion and recessed in the width direction. 請求項１から請求項６のいずれか１項に記載のリードフレームを用いて製造される半導体装置であって、
前記一端部と前記他端部との間に当該一端部を当該他端部よりも低く位置させる折曲部を形成してなる前記一対の端子板と、前記一対の端子板のうち一方の一端部に搭載されて電気接続される半導体チップと、当該半導体チップと他方の端子板の一端部とを電気接続する接続子と、前記一対の端子板の一端部、前記半導体チップ及び前記接続子を封止するモールド樹脂とを備え、
前記半導体チップ及び前記他方の端子板の一端部に接合される前記接続子の両端が、前記端子板の幅方向に配列されていることを特徴とする半導体装置。 A semiconductor device manufactured using the lead frame according to any one of claims 1 to 6,
The pair of terminal plates formed by forming a bent portion that positions the one end portion lower than the other end portion between the one end portion and the other end portion, and one end of one of the pair of terminal plates A semiconductor chip that is mounted and electrically connected, a connector that electrically connects the semiconductor chip and one end of the other terminal plate, one end of the pair of terminal plates, the semiconductor chip, and the connector A mold resin for sealing,
Both ends of the connector joined to one end of the semiconductor chip and the other terminal plate are arranged in the width direction of the terminal plate.
JP2010189726A 2010-08-26 2010-08-26 Semiconductor device and lead frame Expired - Fee Related JP5564367B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010189726A JP5564367B2 (en) 2010-08-26 2010-08-26 Semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010189726A JP5564367B2 (en) 2010-08-26 2010-08-26 Semiconductor device and lead frame

Publications (2)

Publication Number Publication Date
JP2012049320A true JP2012049320A (en) 2012-03-08
JP5564367B2 JP5564367B2 (en) 2014-07-30

Family

ID=45903860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010189726A Expired - Fee Related JP5564367B2 (en) 2010-08-26 2010-08-26 Semiconductor device and lead frame

Country Status (1)

Country Link
JP (1) JP5564367B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212349A (en) * 2016-05-26 2017-11-30 三菱電機株式会社 Semiconductor device and manufacturing method of the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188346A (en) * 1992-12-18 1994-07-08 Rohm Co Ltd Manufacture of electronic component
JPH06196602A (en) * 1992-12-25 1994-07-15 Rohm Co Ltd Manufacture of electronic component
JP2006190798A (en) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp Semiconductor device
JP2006216989A (en) * 2006-04-28 2006-08-17 Matsushita Electric Ind Co Ltd Semiconductor device and inverter circuit using the same
JP2007096357A (en) * 2007-01-11 2007-04-12 Rohm Co Ltd Method of manufacturing surface-mounting electronic component
JP2010212727A (en) * 2010-05-20 2010-09-24 Mitsubishi Electric Corp Semiconductor device
JP2011238906A (en) * 2010-04-14 2011-11-24 Denso Corp Semiconductor module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188346A (en) * 1992-12-18 1994-07-08 Rohm Co Ltd Manufacture of electronic component
JPH06196602A (en) * 1992-12-25 1994-07-15 Rohm Co Ltd Manufacture of electronic component
JP2006190798A (en) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp Semiconductor device
JP2006216989A (en) * 2006-04-28 2006-08-17 Matsushita Electric Ind Co Ltd Semiconductor device and inverter circuit using the same
JP2007096357A (en) * 2007-01-11 2007-04-12 Rohm Co Ltd Method of manufacturing surface-mounting electronic component
JP2011238906A (en) * 2010-04-14 2011-11-24 Denso Corp Semiconductor module
JP2010212727A (en) * 2010-05-20 2010-09-24 Mitsubishi Electric Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212349A (en) * 2016-05-26 2017-11-30 三菱電機株式会社 Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP5564367B2 (en) 2014-07-30

Similar Documents

Publication Publication Date Title
JP5279632B2 (en) Semiconductor module
JP6634778B2 (en) Semiconductor device and manufacturing method thereof
KR20120127535A (en) Press fit terminal and semiconductor device
JPWO2018179981A1 (en) Semiconductor device
JP2009130044A (en) Method of manufacturing semiconductor device
JP2019153752A (en) Semiconductor device
JP2012074543A (en) Semiconductor device
JP2008270527A (en) Power semiconductor module
KR101988064B1 (en) Power semiconductor module and method for manufacturing a power semiconductor module
JP2005340639A (en) Semiconductor device and three-phase inverter device
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP5440427B2 (en) Semiconductor device and manufacturing method thereof
CN110771027B (en) Power semiconductor device and power conversion device using the same
JP2012142466A (en) Semiconductor device
JP2009283656A (en) Semiconductor device and manufacturing method thereof
JP2014049582A (en) Semiconductor device
JP5564367B2 (en) Semiconductor device and lead frame
JP2015179702A (en) Semiconductor device and manufacturing method thereof
JP5564369B2 (en) Lead frame, semiconductor device and manufacturing method thereof
US9252086B2 (en) Connector and resin-sealed semiconductor device
JP5703008B2 (en) Frame assembly, semiconductor device and manufacturing method thereof
JP5793295B2 (en) Semiconductor device
JP5409551B2 (en) Semiconductor device
CN115206905A (en) Semiconductor device and semiconductor module using the same
JP2012238749A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5564367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees