JP2012039266A5 - 通信装置およびその制御方法 - Google Patents

通信装置およびその制御方法 Download PDF

Info

Publication number
JP2012039266A5
JP2012039266A5 JP2010175735A JP2010175735A JP2012039266A5 JP 2012039266 A5 JP2012039266 A5 JP 2012039266A5 JP 2010175735 A JP2010175735 A JP 2010175735A JP 2010175735 A JP2010175735 A JP 2010175735A JP 2012039266 A5 JP2012039266 A5 JP 2012039266A5
Authority
JP
Japan
Prior art keywords
storage unit
unit
addition
received data
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010175735A
Other languages
English (en)
Other versions
JP5729938B2 (ja
JP2012039266A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010175735A priority Critical patent/JP5729938B2/ja
Priority claimed from JP2010175735A external-priority patent/JP5729938B2/ja
Priority to US13/188,022 priority patent/US8842547B2/en
Publication of JP2012039266A publication Critical patent/JP2012039266A/ja
Publication of JP2012039266A5 publication Critical patent/JP2012039266A5/ja
Application granted granted Critical
Publication of JP5729938B2 publication Critical patent/JP5729938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、通信装置およびその制御方法に関する。
上記の目的を達成するための本発明の一態様による通信装置は以下の構成を有する。すなわち、
他の通信装置からデータを受信する受信手段と、
前記受信手段により受信した受信データを第1の記憶部に転送すると共に、前記受信データのヘッダ部を第2の記憶部に転送する転送手段と、
前記受信データのチェックサム値を得るために前記第1の記憶部に転送される前記受信データの加算演算を行う加算手段と、
前記第2の記憶部への前記ヘッダ部の転送終了に応答して、前記第2の記憶部へ転送された前記ヘッダ部を解析する解析手段と、
前記第2の記憶部に転送された前記ヘッダ部に基づいて、前記受信データにおける誤り判定のためのチェックサム演算対象領域以外の加算値を取得する取得手段と、
前記加算手段による前記受信データの加算演算結果と前記取得手段により取得した前記加算値とを用いて、前記受信データの誤りを判定する判定手段と、を有する

Claims (8)

  1. 通信装置であって、
    他の通信装置からデータを受信する受信手段と、
    前記受信手段により受信した受信データを第1の記憶部に転送すると共に、前記受信データのヘッダ部を第2の記憶部に転送する転送手段と、
    前記受信データのチェックサム値を得るために前記第1の記憶部に転送される前記受信データの加算演算を行う加算手段と、
    前記第2の記憶部への前記ヘッダ部の転送終了に応答して、前記第2の記憶部へ転送された前記ヘッダ部を解析する解析手段と、
    前記第2の記憶部に転送された前記ヘッダ部に基づいて、前記受信データにおける誤り判定のためのチェックサム演算対象領域以外の加算値を取得する取得手段と、
    前記加算手段による前記受信データの加算演算結果と前記取得手段により取得した前記加算値とを用いて、前記受信データの誤りを判定する判定手段と、を有することを特徴とする通信装置。
  2. 前記第1の記憶部と前記第2の記憶部とは異なるバスに接続されることを特徴とする請求項1に記載の通信装置。
  3. 無線通信部と有線通信部とを更に有し、
    前記解析手段は、前記受信データが前記無線通信部と前記有線通信部のいずれにおいて受信されたものであるかに基づいて、前記ヘッダ部に対して異なる解析処理を行うことを特徴とする請求項1または2に記載の通信装置。
  4. 前記転送手段は、他の通信装置との間で無線通信の接続設定のための通信が行なわれている場合には、前記受信データを前記第1の記憶部に転送することなく、前記受信データを前記第2の記憶部に転送することを特徴とする請求項1乃至3のいずれか1項に記載の通信装置。
  5. 前記第2の記憶部は、前記第1の記憶部よりも記憶容量が小さいが、前記解析手段からのアクセス速度が前記第1の記憶部よりも速いことを特徴とする請求項1乃至4のいずれか1項に記載の通信装置。
  6. 前記判定手段は、前記加算手段による前記加算演算結果から前記取得手段により取得した前記加算値を減算した値を用いて、前記受信データの誤りを判定することを特徴とする請求項1乃至5のいずれか1項に記載の通信装置。
  7. 通信装置の制御方法であって、
    他の通信装置からデータを受信する受信工程と、
    前記受信工程で受信した受信データを第1の記憶部に転送すると共に、前記受信データのヘッダ部を第2の記憶部に転送する転送工程と、
    前記受信データのチェックサム値を得るために前記第1の記憶部に転送される前記受信データの加算演算を行う加算工程と、
    前記第2の記憶部への前記ヘッダ部の転送終了に応答して、前記第2の記憶部へ転送された前記ヘッダ部を解析する解析工程と、
    前記第2の記憶部に転送された前記ヘッダ部に基づいて、前記受信データにおける誤り判定のためのチェックサム演算対象領域以外の加算値を取得する取得工程と、
    前記加算工程で得られた前記受信データの加算演算結果と、前記取得工程で取得された前記加算値とを用いて、前記受信データの誤りを判定する判定工程と、を有することを特徴とする通信装置の制御方法。
  8. コンピュータを、請求項1乃至6のいずれか1項に記載された通信装置の各手段として機能させるためのプログラム。
JP2010175735A 2010-08-04 2010-08-04 通信装置およびその制御方法 Expired - Fee Related JP5729938B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010175735A JP5729938B2 (ja) 2010-08-04 2010-08-04 通信装置およびその制御方法
US13/188,022 US8842547B2 (en) 2010-08-04 2011-07-21 Communication control apparatus and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010175735A JP5729938B2 (ja) 2010-08-04 2010-08-04 通信装置およびその制御方法

Publications (3)

Publication Number Publication Date
JP2012039266A JP2012039266A (ja) 2012-02-23
JP2012039266A5 true JP2012039266A5 (ja) 2013-09-12
JP5729938B2 JP5729938B2 (ja) 2015-06-03

Family

ID=45556106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010175735A Expired - Fee Related JP5729938B2 (ja) 2010-08-04 2010-08-04 通信装置およびその制御方法

Country Status (2)

Country Link
US (1) US8842547B2 (ja)
JP (1) JP5729938B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015014967A (ja) * 2013-07-05 2015-01-22 富士通コンポーネント株式会社 通信装置、および通信システム並びに通信方法
JP6009025B1 (ja) * 2015-03-27 2016-10-19 アンリツ株式会社 通信障害監視装置、通信障害監視方法及び通信システム
JP6800514B2 (ja) * 2016-12-08 2020-12-16 キヤノン株式会社 通信装置、その制御方法、およびプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146641A (ja) * 1986-12-10 1988-06-18 Nec Corp 受信装置
JP3286377B2 (ja) * 1993-01-12 2002-05-27 株式会社日立製作所 加算システムおよび加算部を備える通信システム
JPH06216970A (ja) * 1993-01-21 1994-08-05 Hitachi Ltd 通信制御アダプタ及び通信管理方式
JP2001197092A (ja) * 2000-01-12 2001-07-19 Yokogawa Electric Corp サムチェック装置
KR20010076328A (ko) * 2000-01-19 2001-08-11 이정태 티씨피/아이피를 하드웨어적으로 처리하는 장치 및 그동작방법
US7321599B1 (en) * 2002-07-30 2008-01-22 Otc Wireless, Inc. Wired protocol to wireless protocol converter
KR100492490B1 (ko) * 2002-10-31 2005-06-02 크로스반도체기술 주식회사 IPv4/IPv6 변환에 있어서 TCP 세그먼트/UDP 데이터그램의체크섬 계산 장치 및 방법
JP4344576B2 (ja) * 2003-09-26 2009-10-14 株式会社ルネサステクノロジ パケット通信装置
US7826614B1 (en) * 2003-11-05 2010-11-02 Globalfoundries Inc. Methods and apparatus for passing initialization vector information from software to hardware to perform IPsec encryption operation
US7826457B2 (en) * 2004-05-11 2010-11-02 Broadcom Corp. Method and system for handling out-of-order segments in a wireless system via direct data placement
US7596144B2 (en) * 2005-06-07 2009-09-29 Broadcom Corp. System-on-a-chip (SoC) device with integrated support for ethernet, TCP, iSCSI, RDMA, and network application acceleration
US7836220B2 (en) * 2006-08-17 2010-11-16 Apple Inc. Network direct memory access
JP4922279B2 (ja) * 2008-10-30 2012-04-25 株式会社東芝 データ受信装置、データ受信方法、及びデータ受信プログラム

Similar Documents

Publication Publication Date Title
JP2015092706A5 (ja)
JP2014032668A5 (ja)
EP4177760A3 (en) Pooled memory address translation
JP5866422B2 (ja) コネクタ・インターフェース・ピンのマッピング
JP2016012910A5 (ja)
EP2736262A3 (en) Calibration of plenoptic imaging system
JP2012108677A5 (ja)
JP2016076744A5 (ja)
JP2012038304A5 (ja)
JP2010219604A5 (ja)
JP2021502624A5 (ja)
JP2013232231A5 (ja) プログラム、情報処理装置及び制御方法
JP2010011367A5 (ja)
JP2012070342A5 (ja)
JP2016532105A5 (ja)
JP2015011557A5 (ja)
JP2012039266A5 (ja) 通信装置およびその制御方法
WO2014008441A3 (en) Configurable host interface using multi-radio device and architecture for wlan offload
JP2008033693A5 (ja)
JP2014216911A5 (ja)
JP2021503798A5 (ja)
JP2016513376A5 (ja)
JP2014216767A5 (ja)
JP2013026981A5 (ja)
JP2014241570A5 (ja) 印刷装置、印刷装置の制御方法、およびプログラム