JPS63146641A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPS63146641A JPS63146641A JP29533686A JP29533686A JPS63146641A JP S63146641 A JPS63146641 A JP S63146641A JP 29533686 A JP29533686 A JP 29533686A JP 29533686 A JP29533686 A JP 29533686A JP S63146641 A JPS63146641 A JP S63146641A
- Authority
- JP
- Japan
- Prior art keywords
- header
- memory
- information
- frame
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 18
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 239000002699 waste material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信装置における受信装置に関する。
放送性を有する伝送路上でパケット(フレーム)通信を
行う通信システムにおいては、通信装置の受信装置は通
常入来する情報フレームのあて先アドレス部分を見て自
通信装置あてのフレームたけを受信してバッファに蓄え
る。しかし自分あての情報フレーム以外でもネットワー
クの管理および制御のためにその通信制御情報を利用す
る場合がある。例えばダイナミックなルーティングを行
う場合には入来するすべての情報フレームの送信元アド
レス部分を見てそのアドレスの端末の位置を学習する。
行う通信システムにおいては、通信装置の受信装置は通
常入来する情報フレームのあて先アドレス部分を見て自
通信装置あてのフレームたけを受信してバッファに蓄え
る。しかし自分あての情報フレーム以外でもネットワー
クの管理および制御のためにその通信制御情報を利用す
る場合がある。例えばダイナミックなルーティングを行
う場合には入来するすべての情報フレームの送信元アド
レス部分を見てそのアドレスの端末の位置を学習する。
上述した従来の受信装置では情報フレームをまるごと受
信するかしないかの区別しかできないので結局すべての
情報フレームを一旦バツファに蓄えなければならなかっ
た。一般に情報フレーム長はヘッダ部情報に比べて数倍
から数十万倍の大きさが有るので、すべての情報フレー
ムを蓄えることはバッファのオーバーフローの原因とな
る問題があった。
信するかしないかの区別しかできないので結局すべての
情報フレームを一旦バツファに蓄えなければならなかっ
た。一般に情報フレーム長はヘッダ部情報に比べて数倍
から数十万倍の大きさが有るので、すべての情報フレー
ムを蓄えることはバッファのオーバーフローの原因とな
る問題があった。
本発明の通信装置における受信装置は、入来する情報フ
レームが自分あてのときこれを蓄えるバッファと、前記
情報フレームのヘッダ情報部分を分離してこのヘッダ情
報部分だけを蓄えるヘッダメモリとを備えている。
レームが自分あてのときこれを蓄えるバッファと、前記
情報フレームのヘッダ情報部分を分離してこのヘッダ情
報部分だけを蓄えるヘッダメモリとを備えている。
次に本発明の実施例について図面を用いて説明する。
第1図は本発明の受信装置の一実施例を示すブロック図
である。伝送路1上の情報フレームは送受信器2を介し
て通信装置内に収り込まれた後アドレス判別装置3.F
IF○バツフア4およびヘッダメ七す5に入力される。
である。伝送路1上の情報フレームは送受信器2を介し
て通信装置内に収り込まれた後アドレス判別装置3.F
IF○バツフア4およびヘッダメ七す5に入力される。
アドレス判別装置3では情報フレームのヘッダ部分に書
かれたあて先アドレスを見て受信すべきか否かの判断を
し、受信すべき時だけゲート6を開ける。FIF○バ・
ソファ4はアドレスの判別時間の間だけ遅延を与えるた
めのバッファで、所定の遅延ののち入力データをそのま
まゲート6へ出力する。ゲート6はアドレス判別装置3
によって開閉され、開いている時だけFIFOバッファ
4からの情報フレームがメモリ7内の、バッファ管理装
置8によって指定された番地内に書き込まれる。ここま
でが通常の受信装置の構成である。
かれたあて先アドレスを見て受信すべきか否かの判断を
し、受信すべき時だけゲート6を開ける。FIF○バ・
ソファ4はアドレスの判別時間の間だけ遅延を与えるた
めのバッファで、所定の遅延ののち入力データをそのま
まゲート6へ出力する。ゲート6はアドレス判別装置3
によって開閉され、開いている時だけFIFOバッファ
4からの情報フレームがメモリ7内の、バッファ管理装
置8によって指定された番地内に書き込まれる。ここま
でが通常の受信装置の構成である。
本実施例の受信装置ではこれらと並列に送受信器2から
ヘッダメモリ5にも情報フレームが入力され、ヘッダメ
モリ5にはアドレス判別の結果に関わらず、すべての情
報フレームのヘッダ部分だけがバッファ管理装置9の指
定する番地に書き込まれる。メモリ7、ヘッダメモリ5
.バッファ管理装置8およびつば内部バス11を介して
CPU10からアクセスされる。
ヘッダメモリ5にも情報フレームが入力され、ヘッダメ
モリ5にはアドレス判別の結果に関わらず、すべての情
報フレームのヘッダ部分だけがバッファ管理装置9の指
定する番地に書き込まれる。メモリ7、ヘッダメモリ5
.バッファ管理装置8およびつば内部バス11を介して
CPU10からアクセスされる。
以上説明したように本発明の受信装置は、受信する必要
のない情報フレームはヘッダ情報部分だけ分離して別の
メモリに蓄えることによりメモリの無駄がなくなる。ま
た、ヘッダ部分は固定長なのでバッファの管理も簡単に
なる効果がある。
のない情報フレームはヘッダ情報部分だけ分離して別の
メモリに蓄えることによりメモリの無駄がなくなる。ま
た、ヘッダ部分は固定長なのでバッファの管理も簡単に
なる効果がある。
第1図は本発明の受信装置の一実施例を示すブロック図
である。 1・・・伝送路、2・・・送受信器、3・・アドレス判
別装置、4・・・FIFOバッファ、5・・・ヘッダメ
モリ、6・・・ゲート、7・・・メモリ、8.9・・・
バッファ管理装置、10・・・CPU、11・・・内部
バス。 、σ
である。 1・・・伝送路、2・・・送受信器、3・・アドレス判
別装置、4・・・FIFOバッファ、5・・・ヘッダメ
モリ、6・・・ゲート、7・・・メモリ、8.9・・・
バッファ管理装置、10・・・CPU、11・・・内部
バス。 、σ
Claims (1)
- 通信装置における受信装置において、入来する情報フレ
ームが自分あてのときこれを蓄えるバッファと、前記情
報フレームのヘッダ情報部分を分離してこのヘッダ情報
部分だけを蓄えるヘッダメモリとを備えることを特徴と
する受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29533686A JPS63146641A (ja) | 1986-12-10 | 1986-12-10 | 受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29533686A JPS63146641A (ja) | 1986-12-10 | 1986-12-10 | 受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63146641A true JPS63146641A (ja) | 1988-06-18 |
Family
ID=17819295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29533686A Pending JPS63146641A (ja) | 1986-12-10 | 1986-12-10 | 受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63146641A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012039266A (ja) * | 2010-08-04 | 2012-02-23 | Canon Inc | 通信制御装置及び方法 |
-
1986
- 1986-12-10 JP JP29533686A patent/JPS63146641A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012039266A (ja) * | 2010-08-04 | 2012-02-23 | Canon Inc | 通信制御装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2720957B2 (ja) | パケット・バッファ装置 | |
US5400326A (en) | Network bridge | |
US20030112818A1 (en) | Deferred queuing in a buffered switch | |
JPH07154421A (ja) | バッファへのアクセス制御方法およびデータパケットの一時的記憶装置およびこのような装置を有する交換器 | |
KR850700202A (ko) | 패키트 스위칭 시스템용 플로우 제어방법 | |
US6952739B2 (en) | Method and device for parameter independent buffer underrun prevention | |
US20040233923A1 (en) | Method and system for transmitting data from a first data network into a second data network | |
US20020027879A1 (en) | Packet fluctuation absorbing method and apparatus | |
US6418118B1 (en) | Network device including selective discard of packets | |
JPS63146641A (ja) | 受信装置 | |
US7313093B1 (en) | Methods and apparatus for selectively discarding packets during overload conditions | |
US7496679B2 (en) | Packet communication apparatus | |
JPH01225261A (ja) | パケット送信装置 | |
JPH06177912A (ja) | データ伝送装置及びそのデータ伝送装置を使用したデータ伝送方式 | |
JP2005210385A (ja) | 他装置とのバッファ共有方法及び装置 | |
JPH0145261B2 (ja) | ||
JPS6113662B2 (ja) | ||
JPH05191436A (ja) | セル転送方式 | |
JP2604494B2 (ja) | トークンリングlanフロー制御方式 | |
US6151303A (en) | Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment | |
JP2756766B2 (ja) | セル優先処理装置 | |
JP2504313B2 (ja) | マルチプロセッサシステム | |
JPH01144836A (ja) | パケットバッファ回路 | |
US6977947B1 (en) | Frame-relay frame transmission circuit | |
JPS63157543A (ja) | アドレス判別装置 |