JP2012038168A - 記録ユニット及び故障チップ特定方法 - Google Patents
記録ユニット及び故障チップ特定方法 Download PDFInfo
- Publication number
- JP2012038168A JP2012038168A JP2010179020A JP2010179020A JP2012038168A JP 2012038168 A JP2012038168 A JP 2012038168A JP 2010179020 A JP2010179020 A JP 2010179020A JP 2010179020 A JP2010179020 A JP 2010179020A JP 2012038168 A JP2012038168 A JP 2012038168A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- error
- data
- memory
- correction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合であっても、故障したメモリチップを特定することが可能な記録ユニット及び故障チップ特定方法を提供する。
【解決手段】 記録ユニットは、記録部、誤り検出符号付加部、書込み用バッファメモリ、誤り訂正符号付加部及びメモリコントローラを具備する。記録部は、所定の書込み容量単位でデータを書き込み可能な複数のメモリチップを備える。誤り検出符号付加部は、受信したデータストリームの所定容量のデータセグメント毎に誤り検出符号を付加する。書込み用バッファメモリは、誤り検出符号付加部からのデータストリームを一時的に保持して出力する。誤り訂正符号付加部は、書込み用バッファメモリからのデータストリームに誤り訂正符号を付加する。メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。
【選択図】図1
Description
本発明の実施形態は、複数のフラッシュメモリを備え、これらのフラッシュメモリに映像及び音声のデータを記録する記録ユニット及びこの記録ユニットで用いられる故障チップ特定方法に関する。
一枚の基板に複数のメモリチップを搭載し、これらの複数のメモリチップを記憶媒体として用いる記録ユニットが提案されている。この種の記録ユニットでは、信頼性を確保するため、リードソロモン誤り訂正等の誤り訂正符号を、映像及び音声のデータに付加して記録する。記録ユニットは、データの読み出し時に誤り訂正符号を参照することにより、故障したメモリチップにより発生したエラーを訂正することが可能である。
しかしながら、記録した誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合、記録ユニットは、誤り訂正能力を超えた分のエラーを訂正することができない。この場合、記録ユニットは、エラーを含むデータを判別できず、故障したメモリチップを特定できないという問題がある。
以上のように、従来の記録ユニットでは、記録した誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合、故障したメモリチップを特定できないという問題がある。
そこで目的は、誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合であっても、故障したメモリチップを特定することが可能な記録ユニット及びこの記録ユニットで用いられる故障チップ特定方法を提供することにある。
実施形態によれば、記録ユニットは、記録部、誤り検出符号付加部、書込み用バッファメモリ、誤り訂正符号付加部及びメモリコントローラを具備する。記録部は、予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備える。誤り検出符号付加部は、データストリームを受信し、前記データストリームの所定容量のデータセグメント毎に、エラーを検出するための誤り検出符号を付加する。前記誤り検出符号は、前記データセグメントに前記誤り検出符号を付加したデータブロックの容量が前記書込み容量と等しくなるように前記データセグメントに付加される。書込み用バッファメモリは、前記誤り検出符号が付加されたデータストリームが予め設定された容量蓄積されると、蓄積したデータストリームを出力する。誤り訂正符号付加部は、前記書込み用バッファメモリからのデータストリームに、エラーを訂正するための誤り訂正符号を付加する。メモリコントローラは、前記データストリームに含まれる前記複数のデータブロックが前記複数のメモリチップのうち一部のメモリチップに、前記誤り訂正符号が前記複数のメモリチップのうちその他のメモリチップに、それぞれ並列して書き込まれるように、前記複数のメモリチップを制御する。
以下、実施の形態について、図面を参照して説明する。
図1は、一実施形態に係る記録ユニットの機能構成を示すブロック図である。図1に示す記録ユニットは、記録部10、FPGA(Field Programmable Gate Array)20、バッファメモリ30及びCPU(Central Processing Unit)40を具備する。
記録部10は、複数のメモリチップ(以下、物理チップと称する。)を備える。物理チップは、その内部を所定の容量の複数の領域(以下、論理チップと称する。)に分割されている。本実施形態では、1個の物理チップが、2個の論理チップを有する場合を例に説明する。
図1に示す記録部10は、32個の物理チップ、つまり、64個の論理チップを有する。論理チップ11〜164は、予め設定された書込み容量単位、つまりページ容量単位で、データを書き込むことが可能である。論理チップ11〜132は、FPGA20からのデータバスDB1〜DB32にそれぞれ並列して接続される。また、論理チップ11〜132には、制御バスCB1〜CB32がそれぞれ接続される。以下では、並列に接続された論理チップ11〜132をチップ群G1と称する。
論理チップ133〜164は、同様にデータバスDB1〜DB32及び制御バスCB1〜CB32に、それぞれ並列して接続される。以下では、並列に接続された論理チップ133〜164をチップ群G2と称する。
FPGA20は、誤り検出符号付加部21、誤り訂正符号付加部22、バス幅変換部23、メモリコントローラ24、バス幅変換部25、誤り訂正符号復号部26及び誤り検出部27を備える。
誤り検出符号付加部21は、上段から供給されるデータストリームを受信し、受信したデータストリームの所定のデータセグメント毎に、チェックサム等の誤り検出符号を付加する。ここで、誤り検出符号付加部21は、データセグメントと誤り検出符号とからなるデータブロックの容量が、ページ容量以内となるように、データセグメントに誤り検出符号を付加する。誤り検出符号付加部21は、誤り検出符号を付加したデータストリームをバッファメモリ30へ出力する。
バッファメモリ30は、例えばDDR SDRAM(Double Data Rate Synchronous Dynamic Random-Access Memory)から成る。バッファメモリ30は、誤り検出符号付加部21からのデータストリームを、所定の容量分蓄積されるまで保持する。ここで、所定の容量とは、チップ群を構成する論理チップの並列数に応じて設定される容量であり、例えば、チップ群を構成する論理チップのうち一部の論理チップのページ容量の和に基づく。バッファメモリ30は、データストリームが所定の容量分蓄積されると、蓄積したデータストリームを誤り訂正符号付加部22へ出力する。なお、バッファメモリ30は、書き込み用の領域と、読み出し用の領域とを備えるため、書込み処理と読出し処理とを同時に実行することが可能である。バッファメモリ30の読出し処理については、後ほど説明する。
誤り訂正符号付加部22は、バッファメモリ30からのデータストリームに、リード・ソロモン訂正符号等の誤り訂正符号を付加する。このとき、誤り訂正符号付加部22は、チップ群を構成する論理チップのうちその他の論理チップに誤り訂正符号が記録されるように、データストリームに誤り訂正符号を付加する。誤り訂正符号付加部22は、誤り訂正符号を付加したデータストリームをバス幅変換部23へ出力する。
バス幅変換部23は、誤り訂正符号付加部22からの64ビットバスの入力を、論理チップの並列数に対応した数の8ビットバスの出力に変換する。バス幅変換部23は、誤り訂正符号付加部22からのデータストリームからデータブロック及び誤り訂正符号を分配し、それぞれを各バスを介してメモリコントローラ24へ出力する。
CPU40は、論理チップの論理アドレスを指定した書込み指示又は読出し指示を、メモリコントローラ24へ与える。このとき、CPU40は、チップ群を構成する論理チップを並列して制御するため、メモリコントローラ24に対して、チップ群を構成する論理チップの論理アドレスを指定する。なお、CPU40は、チップ群G1の容量が一杯である場合には、チップ群G2を構成する論理チップ133〜164の論理アドレスを指定した書込み指示をメモリコントローラ24へ出力する
メモリコントローラ24は、論理チップの論理アドレスを指定した書込み指示をCPU40から受けた場合、制御バスCB1〜CB32を介し、論理アドレスにより指定される論理チップへチップセレクト及びライトイネーブルを出力する。また、メモリコントローラ24は、チップセレクト及びライトイネーブルを出力した論理チップへ、データバスDB1〜DB32を介してデータブロック又は誤り訂正符号を出力する。これにより、論理チップ11〜164のうち該当する論理チップにデータブロック又は誤り訂正符号が書き込まれる。
メモリコントローラ24は、論理チップの論理アドレスを指定した書込み指示をCPU40から受けた場合、制御バスCB1〜CB32を介し、論理アドレスにより指定される論理チップへチップセレクト及びライトイネーブルを出力する。また、メモリコントローラ24は、チップセレクト及びライトイネーブルを出力した論理チップへ、データバスDB1〜DB32を介してデータブロック又は誤り訂正符号を出力する。これにより、論理チップ11〜164のうち該当する論理チップにデータブロック又は誤り訂正符号が書き込まれる。
また、メモリコントローラ24は、論理チップの論理アドレスを指定した読出し指示をCPU40から受けた場合、制御バスCB1〜CB32を介して、該当する論理チップへチップセレクト及びリードイネーブルを出力する。これにより、該当する論理チップに記録されたデータブロック又は誤り訂正符号が読み出される。論理チップから読み出されたデータブロック又は誤り訂正符号は、データバスDB1〜DB32を介して、メモリコントローラ24へ供給される。
バス幅変換部25は、メモリコントローラ24からの8ビットバスの入力を、64ビットバスの出力に変換する。バス幅変換部25は、メモリコントローラ24により読み出されたデータブロック及び誤り訂正符号を誤り訂正符号復号部26へ出力する。
誤り訂正符号復号部26は、データブロックにエラーが発生している場合、誤り訂正符号を用いて、発生したエラーを訂正する。誤り訂正符号復号部26は、エラーを訂正したデータブロックと、正常なデータブロックとをバッファメモリ30へ出力する。ただし、メモリコントローラ24により例えば2個の誤り訂正符号が読み出された場合には、これらの誤り訂正符号によっては1個のデータブロックに発生したエラーしか訂正することができない。そのため、2個以上のデータブロックにエラーが発生した場合、エラーを含むデータブロックがバッファメモリ30へ出力されることとなる。
バッファメモリ30は、誤り訂正符号復号部26からのデータブロックを一時的に保持する。バッファメモリ30は、1フレーム分のデータブロックが蓄積されると、1フレーム分のデータブロックをデータストリームとして誤り検出部27へ出力する。
誤り検出部27は、バッファメモリ30からのデータストリームに付加された誤り検出符号をフレーム単位で検出する。誤り検出部27は、検出した誤り検出符号に基づいて、フレームを構成するデータブロックがエラーを含むか否かを判断する。誤り検出部27は、エラーを含むデータブロックがあると判断した場合、検出信号をCPU40へ出力すると共に、エラーを含むデータブロックの識別番号をCPU40へ通知する。誤り検出部27は、誤り検出符号を検出した後のデータストリームを後段へ出力する。
CPU40は、検出信号及びデータブロックの識別番号を受けると、そのデータブロックが記録されていた論理チップを特定する。そして、CPU40は、特定した論理チップが属する物理チップが故障したと判断する。CPU40は、故障した物理チップに関する情報をログに記録する。
次に、以上のように構成された記録ユニットによる映像及び音声のデータの記録/再生動作をFPGA20の処理手順に従い説明する。
図2は、図1のFPGA20が記録部10にデータブロック及び誤り訂正符号を記録する際の処理を示すフローチャートである。図2の説明では、図1の論理チップ11〜164は、ページ容量が8568バイトであるとする。また、CPU40からは、チップ群G1を構成する論理チップ11〜132の論理アドレスを指定した書込み指示が与えられるものとする。
まず、記録ユニットは、前段からデータストリームを受信する。
誤り検出符号付加部21は、データストリームに対して8192バイトのデータセグメント毎に誤り検出符号を付加する(ステップS21)。このとき、8192バイトのデータセグメントに誤り検出符号を付加することにより、データブロックの容量は、ページ容量である8568バイトと等しいものとなる。誤り検出符号付加部21は、誤り検出符号を付加したデータストリームを、バッファメモリ30へ出力する。
バッファメモリ30は、8568×30バイトのデータストリームを保持すると、保持したデータストリームを誤り訂正符号付加部22へ出力する(ステップS22)。つまり、バッファメモリ30は、論理チップ11〜130へ書き込むためのデータブロックを保持すると、保持したデータストリームを誤り訂正符号付加部22へ出力する。
誤り訂正符号付加部22は、バッファメモリ30からのデータストリームに対して、8568バイトの誤り訂正符号を2個付加する(ステップS23)。誤り訂正符号付加部22は、誤り訂正符号を付加したデータストリームをバス幅変換部23へ出力する。バス幅変換部23は、バス幅を変換し、データブロック及び誤り訂正符号のそれぞれが各8ビットバスへ供給されるようにする。
CPU40から論理チップ11〜132の論理アドレスを指定した書込み指示を受けている場合、メモリコントローラ24は、制御バスCB1〜CB32を介して、チップセレクト及びライトイネーブルを論理チップ11〜132へ出力する。そして、メモリコントローラ24は、接続線L1〜L30を介して、論理チップ11〜130へデータブロックをそれぞれ出力する。また、メモリコントローラ24は、接続線L31,L32を介して、論理チップ131〜132へ誤り訂正符号をそれぞれ出力する。これにより、データブロックが論理チップ11〜130へ、また、誤り訂正符号が論理チップ131〜132へ、並列して書き込まれることとなる(ステップS24)。
図3は、図1の記録部10のチップ群G1にデータブロック及び誤り訂正符号が記録された際の模式図を示す。
図4は、図1の記録ユニットが故障した物理チップを特定する際の記録ユニットの処理を示すフローチャートである。図4の説明では、CPU40からは、論理チップ11〜132の論理アドレスを指定した読出し指示が与えられるものとする。
メモリコントローラ24は、CPU40の指示に従い、制御バスCB1〜CB32を介して、チップセレクト及びリードイネーブルを論理チップ11〜132へ出力する(ステップS41)。これにより、論理チップ11〜130に記録されたデータブロックと、論理チップ131〜132に記録された誤り訂正符号とが並列して読み出される。読み出されたデータブロック及び誤り訂正符号は、データバスDB1〜DB32を介してメモリコントローラ24へ供給される。メモリコントローラ24は、読み出したデータブロック及び誤り訂正符号をバス幅変換部25へ出力する。バス幅変換部25は、バス幅を変換し、データブロック及び誤り訂正符号を誤り訂正符号復号部26へ出力する。
誤り訂正符号復号部26は、誤り訂正符号を用い、データブロックに発生したエラーを訂正する(ステップS42)。ここで、論理チップ110,120が故障している場合を想定する。記録部10から読み出された誤り訂正符号は2個であるため、誤り訂正符号復号部26は、1個のエラーしか訂正することができない。つまり、論理チップ110から読み出されたデータブロックD1のエラーを訂正した場合、論理チップ120から読み出されたデータブロックD2のエラーは訂正することができない。誤り訂正符号復号部26は、エラーを含むデータブロックD2を、エラーを訂正したデータブロックD1及びその他の通常のデータブロックと共にバッファメモリ30へ出力する。
バッファメモリ30は、誤り訂正符号復号部26からのデータブロックを保持し、保持するデータブロックが1フレーム分に達した場合、1フレーム分のデータブロックをデータストリームとして誤り検出部27へ出力する。
誤り検出部27は、1フレーム分のデータストリームに含まれる誤り検出符号に基づいて、データストリーム中の複数のデータブロックにエラーを含むデータブロックが存在するか否かを判断する(ステップS43)。ここでは、データストリーム中にエラーを含むデータブロックD2が存在している。誤り検出部27は、データブロックD2に付加されている誤り検出符号に基づいて、エラーを含むデータブロックD2を検出する。そして、誤り検出部27は、データブロックD2を検出した場合(ステップS43のYes)、検出信号をCPU40へ出力すると共に、データブロックD2にエラーが含まれる旨をCPU40へ通知する(ステップS44)。また、データストリーム中にエラーを含むデータブロックが存在していない場合(ステップS43のNo)、故障した物理チップは存在していないとして、処理を終了する。
CPU40は、検出信号及びデータブロックD2にエラーが含まれている旨の通知を受けると、データブロックD2が記録されていた論理チップ120を特定し、論理チップ120が属する物理チップが故障したと判断する(ステップS45)。
以上のように、上記実施形態では、誤り検出符号付加部21により、論理チップのページ容量毎に誤り検出符号が含まれるようにする。これにより、論理チップに対する書込み処理の度に、論理チップに誤り検出符号が書き込まれることとなる。
また、上記実施形態では、論理チップからデータブロックを読み出す場合、読み出されたデータブロック毎に含まれる誤り検出符号を参照し、エラーを含むデータブロックを検出するようにしている。これにより、誤り訂正符号復号部26で訂正されないエラーがある場合であっても、そのエラーを含むデータブロックを検出することが可能となる。これにより、エラーを含むデータブロックが記録されていた論理チップを特定することが可能となるため、故障した物理チップを特定することが可能となる。
したがって、上記実施形態に係る記録ユニット及び故障チップ特定方法によれば、誤り訂正符号の誤り訂正能力を超えた数のメモリチップが故障した場合であっても、故障したメモリチップを特定することができる。
このため、上記実施形態に係る記録ユニットを修理する際には、ログを確認することで、故障したメモリチップを確認し、故障したメモリチップを新品のメモリチップに交換すれば良い。すなわち、本実施形態に係る記録ユニットでは、故障したメモリチップの特定が可能であるため、故障したメモリチップが搭載された基板を丸ごと廃棄する必要がなく、経済性及び保守性の観点からも有利である。
なお、上記実施形態では、1個の物理チップが2個の論理チップを有する場合を例に説明した。しかしながら、これに限定される訳ではない。例えば、一つの物理チップに、二つ以上の論理チップを有する場合であっても構わない。
また、上記実施形態では、記録部10が32個の物理チップを備える場合を例に説明した。しかしながら、これに限定される訳ではない。例えば、記録部10は、64個、96個及び128個の物理チップを備える場合であっても同様に実施可能である。
また、上記実施形態では、誤り訂正符号付加部22により、2個の誤り訂正符号が付加される例を説明した。しかしながら、誤り訂正符号付加部22により付加される誤り訂正符号は、偶数個であるならば、2個に限定される訳ではない。
また、本発明における実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…記録部
11〜164…メモリチップ
20…FPGA
21…誤り検出符号付加部
22…誤り訂正符号付加部
23,25…バス幅変換部
24…メモリコントローラ
26…誤り訂正符号復号部
27…誤り検出部
30…バッファメモリ
40…CPU
11〜164…メモリチップ
20…FPGA
21…誤り検出符号付加部
22…誤り訂正符号付加部
23,25…バス幅変換部
24…メモリコントローラ
26…誤り訂正符号復号部
27…誤り検出部
30…バッファメモリ
40…CPU
Claims (11)
- 予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備える記録部と、
データストリームを受信し、前記データストリームの所定容量のデータセグメント毎に、エラーを検出するための誤り検出符号を付加し、前記誤り検出符号は、前記データセグメントに前記誤り検出符号を付加したデータブロックの容量が前記書込み容量と等しくなるように前記データセグメントに付加される誤り検出符号付加部と、
前記誤り検出符号が付加されたデータストリームが予め設定された容量蓄積されると、蓄積したデータストリームを出力する書込み用バッファメモリと、
前記書込み用バッファメモリからのデータストリームに、エラーを訂正するための誤り訂正符号を付加する誤り訂正符号付加部と、
前記データストリームに含まれる前記複数のデータブロックが前記複数のメモリチップのうち一部のメモリチップに、前記誤り訂正符号が前記複数のメモリチップのうちその他のメモリチップに、それぞれ並列して書き込まれるように、前記複数のメモリチップを制御するメモリコントローラと
を具備することを特徴とする記録ユニット。 - 前記記録部は、前記複数のメモリチップによりチップ群を構成し、
前記書込み用バッファメモリは、前記チップ群を構成するメモリチップの数に応じた容量のデータストリームが蓄積された場合、蓄積したデータストリームを出力し、
前記誤り訂正符号付加部は、前記チップ群を構成する複数のメモリチップのいずれかに前記誤り訂正符号が書き込まれるように、前記書込み用バッファメモリからのデータストリームに前記誤り訂正符号を付加し、
前記メモリコントローラは、前記チップ群を構成する複数のメモリチップに、前記複数のデータブロック及び前記誤り訂正符号が並列して記録されるように、前記複数のメモリチップを制御することを特徴とする請求項1記載の記録ユニット。 - 前記誤り検出符号付加部と、前記誤り訂正符号付加部と、前記メモリコントローラとは、FPGA(Field Programmable Gate Array)により実現されることを特徴とする請求項1記載の記録ユニット。
- 前記メモリコントローラは、前記一部のメモリチップに記録された前記データブロックと、前記その他のメモリチップに記録された誤り訂正符号とを並列して読み出し、
前記読み出した複数のデータブロックのうちいずれかにエラーが含まれている場合、前記エラーのうち、前記誤り訂正符号の数に応じた数のエラーを、前記誤り訂正符号を用いて訂正する誤り訂正符号復号部と、
前記誤り訂正符号復号部からの複数のデータブロックがあらかじめ設定された容量蓄積されると、蓄積したデータブロックをデータストリームとして出力する読出し用バッファメモリと、
前記読出し用バッファメモリからのデータストリーム中のデータブロックに含まれる前記誤り検出符号を参照し、前記誤り訂正符号復号部で訂正されなかったエラーを含むデータブロックを検出する誤り検出部と、
前記複数のメモリチップのうち、前記検出されたデータブロックが読み出されたメモリチップが故障していると判断するCPU(Central Processing Unit)と
をさらに具備することを特徴とする請求項1記載の記録ユニット。 - 予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備え、前記複数のメモリチップのうち一部のメモリチップには誤り検出符号が付加されたデータブロックがそれぞれ記録され、その他のメモリチップには誤り訂正符号がそれぞれ記録され、前記データブロックは前記書込み容量と等容量である記録部と、
前記一部のメモリチップに記録された前記データブロックと、前記その他のメモリチップに記録された前記誤り訂正符号とを並列して読み出すメモリコントローラと、
前記読み出した複数のデータブロックのうちいずれかにエラーが含まれている場合、前記エラーのうち、前記誤り訂正符号の数に応じた数のエラーを、前記誤り訂正符号を用いて訂正する誤り訂正符号復号部と、
前記誤り訂正符号復号部からの複数のデータブロックがあらかじめ設定された容量蓄積されると、蓄積したデータブロックをデータストリームとして出力する読出し用バッファメモリと、
前記読出し用バッファメモリからのデータストリーム中のデータブロックに含まれる前記誤り検出符号を参照し、前記誤り訂正符号復号部で訂正されなかったエラーを含むデータブロックを検出する誤り検出部と、
前記複数のメモリチップのうち、前記検出されたデータブロックが読み出されたメモリチップが故障していると判断するCPU(Central Processing Unit)と
を具備することを特徴とする記録ユニット。 - 前記CPUは、前記故障していると判断したメモリチップに関する情報をログに記録することを特徴とする請求項4及び5のいずれかに記載の記録ユニット。
- 前記読出し用バッファメモリは、前記誤り訂正符号復号部からの複数のデータブロックが1フレーム分蓄積されると、蓄積したデータブロックを1フレーム分のデータストリームとして出力することを特徴とする請求項4及び5のいずれかに記載の記録ユニット。
- 前記誤り検出符号付加部と、前記誤り訂正符号付加部と、前記メモリコントローラと、前記誤り訂正符号復号部と、前記誤り検出部とは、FPGA(Field Programmable Gate Array)により実現されることを特徴とする請求項4及び5のいずれかに記載の記録ユニット。
- 予め設定された書込み容量単位でデータを書き込み可能な複数のメモリチップを備える記録部を具備する記録ユニットで用いられる故障チップ特定方法であって、
誤り検出符号化部により、受信したデータストリームの所定容量のデータセグメント毎に、エラーを検出するための誤り検出符号を付加し、
前記誤り検出符号は、前記データセグメントに前記誤り検出符号を付加したデータブロックの容量が前記書込み容量と等しくなるように前記データセグメントに付加され、
書込み用バッファにより、前記誤り検出符号が付加されたデータストリームを予め設定された第1の容量分蓄積すると、蓄積したデータストリームを出力し、
誤り訂正符号付加部により、前記書込み用バッファメモリからのデータストリームに、エラーを訂正するための誤り訂正符号を付加し、
メモリコントローラにより、前記データストリームに含まれる前記複数のデータブロックが前記複数のメモリチップのうち一部のメモリチップに、前記誤り訂正符号が前記複数のメモリチップのうちその他のメモリチップに、それぞれ並列して書き込まれるように、前記複数のメモリチップを制御し、
前記メモリコントローラにより、前記一部のメモリチップに記録された前記データブロックと、前記その他のメモリチップに記録された誤り訂正符号とを並列して読み出し、
前記読み出した複数のデータブロックのうちいずれかにエラーが含まれている場合、誤り訂正符号復号部により、前記エラーのうち、前記誤り訂正符号の数に応じた数のエラーを、前記誤り訂正符号を用いて訂正し、
読出し用バッファメモリにより、前記誤り訂正符号復号部からの複数のデータブロックをあらかじめ設定された第2の容量分蓄積すると、蓄積したデータブロックをデータストリームとして出力し、
誤り検出部により、前記読出し用バッファメモリからのデータストリーム中のデータブロックに含まれる前記誤り検出符号を参照し、前記誤り訂正符号復号部で訂正されなかったエラーを含むデータブロックを検出し、
CPU(Central Processing Unit)により、前記複数のメモリチップのうち、前記検出されたデータブロックが読み出されたメモリチップが故障していると判断することを特徴とする故障チップ特定方法。 - 前記CPUは、前記故障していると判断したメモリチップに関する情報をログに記録することを特徴とする請求項9記載の故障チップ特定方法。
- 前記読出し用バッファメモリは、前記誤り訂正符号復号部からの複数のデータブロックが1フレーム分蓄積されると、蓄積したデータブロックを1フレーム分のデータストリームとして出力することを特徴とする請求項9記載の故障チップ特定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179020A JP5361826B2 (ja) | 2010-08-09 | 2010-08-09 | 記録ユニット及び故障チップ特定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179020A JP5361826B2 (ja) | 2010-08-09 | 2010-08-09 | 記録ユニット及び故障チップ特定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012038168A true JP2012038168A (ja) | 2012-02-23 |
JP5361826B2 JP5361826B2 (ja) | 2013-12-04 |
Family
ID=45850085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010179020A Expired - Fee Related JP5361826B2 (ja) | 2010-08-09 | 2010-08-09 | 記録ユニット及び故障チップ特定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5361826B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018029267A (ja) * | 2016-08-18 | 2018-02-22 | 富士通株式会社 | プログラマブルロジック装置、情報処理装置、処理方法、及び処理プログラム |
JP2020102087A (ja) * | 2018-12-25 | 2020-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置、メモリコントローラ、及びメモリアクセス方法 |
CN113832663A (zh) * | 2021-09-18 | 2021-12-24 | 珠海格力电器股份有限公司 | 控制芯片故障记录方法、装置以及控制芯片故障读取方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211209A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | 半導体記憶装置、その制御方法、および誤り訂正システム |
JP2010020648A (ja) * | 2008-07-12 | 2010-01-28 | Hitachi Ulsi Systems Co Ltd | 記憶装置 |
JP4439578B1 (ja) * | 2008-12-24 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のデータ管理方法 |
JP2011060217A (ja) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | データ蓄積装置及びデータ書込み/読出し方法 |
-
2010
- 2010-08-09 JP JP2010179020A patent/JP5361826B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211209A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | 半導体記憶装置、その制御方法、および誤り訂正システム |
JP2010020648A (ja) * | 2008-07-12 | 2010-01-28 | Hitachi Ulsi Systems Co Ltd | 記憶装置 |
JP4439578B1 (ja) * | 2008-12-24 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のデータ管理方法 |
JP2011060217A (ja) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | データ蓄積装置及びデータ書込み/読出し方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018029267A (ja) * | 2016-08-18 | 2018-02-22 | 富士通株式会社 | プログラマブルロジック装置、情報処理装置、処理方法、及び処理プログラム |
JP2020102087A (ja) * | 2018-12-25 | 2020-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置、メモリコントローラ、及びメモリアクセス方法 |
JP7184632B2 (ja) | 2018-12-25 | 2022-12-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN113832663A (zh) * | 2021-09-18 | 2021-12-24 | 珠海格力电器股份有限公司 | 控制芯片故障记录方法、装置以及控制芯片故障读取方法 |
CN113832663B (zh) * | 2021-09-18 | 2022-08-16 | 珠海格力电器股份有限公司 | 控制芯片故障记录方法、装置以及控制芯片故障读取方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5361826B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7810016B2 (en) | Semiconductor storage device equipped with ECC function | |
US8869007B2 (en) | Three dimensional (3D) memory device sparing | |
US10198314B2 (en) | Memory device with in-system repair capability | |
JP2005202957A (ja) | エラー訂正のためのデータの分割 | |
JP2011192206A (ja) | 半導体メモリ映像蓄積再生装置及びデータ書込み/読出し方法 | |
KR102214556B1 (ko) | 메모리 장치 및 모듈 | |
JP2011060217A (ja) | データ蓄積装置及びデータ書込み/読出し方法 | |
US9513993B2 (en) | Stale data detection in marked channel for scrub | |
KR20180089104A (ko) | 메모리 모듈, 이를 포함하는 메모리 시스템 및 이의 에러 정정 방법 | |
US20120246507A1 (en) | Parallel memory error detection and correction | |
JP2008090442A (ja) | メモリ制御装置 | |
JP2009181425A (ja) | メモリモジュール | |
US20100023840A1 (en) | Ecc circuit, semiconductor memory device, memory system | |
US20130219246A1 (en) | Method and Apparatus for Detecting Free Page and a Method and Apparatus for Decoding Error Correction Code Using the Method and Apparatus for Detecting Free Page | |
JP5361826B2 (ja) | 記録ユニット及び故障チップ特定方法 | |
JP6524126B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
US7075851B2 (en) | Semiconductor memory device inputting/outputting data and parity data in burst operation | |
KR20140108886A (ko) | 이동 통신 시스템에서 메모리 제어 방법 및 장치 | |
JP5213061B2 (ja) | ミラーリング制御装置、ミラーリング制御回路、ミラーリング制御方法およびそのプログラム | |
JP6479638B2 (ja) | ビデオサーバ装置およびデータ書き込み/読み出し方法 | |
JP2013025560A (ja) | メモリ制御装置 | |
CN113345511A (zh) | 存储器件及其测试方法 | |
US11698835B2 (en) | Memory and operation method of memory | |
US20230147227A1 (en) | Memory controllers, memory systems, and memory modules | |
JP2001167002A (ja) | 電子ディスク装置の書き込み/読み出し制御方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130903 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5361826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |