JP2012034010A - 半導体集積回路 - Google Patents

Abstract

【課題】電源遮断時に、電源遮断対象ブロックへの電源配線を有効に活用することのできる半導体集積回路を提供する。
【解決手段】実施形態の半導体集積回路は、第１の電源パッドと、第２の電源パッドと、第１の電源パッドに接続された第１の電源配線と、第２の電源パッドに接続された第２の電源配線と、を備え、第１のスイッチを介して第１の電源配線に接続される電源遮断対象ブロックと、第２の電源配線に接続される常時電源供給対象ブロックと、第１の電源配線と第２の電源配線との間に接続された第２のスイッチと、を備える。
【選択図】 図１

Description

本発明の実施形態は、半導体集積回路に関する。

半導体集積回路の消費電力を低減させるために、半導体集積回路の内部を機能ごとのブロックに分け、動作速度が低くてもよいブロックは低電圧で動作させることや、動作モードに応じて、動作させる必要のないブロックへは電源の供給を遮断することが行われる。

そのため、複数の電源端子を設け、ブロックによって、接続する電源端子を異ならせることが行われる。すなわち、電源供給を遮断するブロックへの電源配線と、電源を常時供給するブロックへの電源配線とを、それぞれ独立に配線することが行われる。

このように、従来、電源遮断対象ブロックへの電源配線と、常時電源供給対象ブロックへの電源配線は、独立に配線されているため、電源遮断時、電源遮断対象ブロックへの電源配線が、常時電源供給対象ブロックの回路動作に利用されることはなかった。

特開２００６−２６１２０１号公報

そこで、本発明の目的は、電源遮断時に、電源遮断対象ブロックへの電源配線を有効に活用することのできる半導体集積回路を提供することにある。

実施形態の半導体集積回路は、第１の電源パッドと、第２の電源パッドと、第１の電源パッドに接続された第１の電源配線と、第２の電源パッドに接続された第２の電源配線と、を備え、第１のスイッチを介して第１の電源配線に接続される電源遮断対象ブロックと、第２の電源配線に接続される常時電源供給対象ブロックと、第１の電源配線と第２の電源配線との間に接続された第２のスイッチと、を備える。

本発明の第１の実施形態に係る半導体集積回路の構成の例を示すブロック図。 第１の実施形態の半導体集積回路の通常動作時のスイッチの設定状態を示す図。 第１の実施形態の半導体集積回路の電源遮断時のスイッチの設定状態を示す図。 本発明の第２の実施形態に係る半導体集積回路の構成の例を示すブロック図。 第２の実施形態の半導体集積回路の通常動作時のスイッチの設定状態を示す図。 第２の実施形態の半導体集積回路の電源遮断時のスイッチの設定状態を示す図。 本発明の第３の実施形態に係る半導体集積回路の構成の例を示すブロック図。 第３の実施形態の半導体集積回路の通常動作時のスイッチの設定状態を示す図。 第３の実施形態の半導体集積回路の電源遮断時のスイッチの第１の設定状態を示す図。 第３の実施形態の半導体集積回路の電源遮断時のスイッチの第２の設定状態を示す図。

以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路の構成の例を示すブロック図である。

本実施形態の半導体集積回路は、外部から電源電圧ＶＤＤ１が印加される電源パッド１と、外部から電源電圧ＶＤＤ２が印加される電源パッド２と、電源パッド１に接続された電源配線であるＶＤＤ１電源線と、電源パッド２に接続された電源配線であるＶＤＤ２電源線と、一端がＶＤＤ１電源線に接続されたスイッチＳＷ１と、スイッチＳＷ１の他端が接続される電源遮断対象ブロック３と、ＶＤＤ２電源線に接続される常時電源供給対象ブロック４と、ＶＤＤ１電源線とＶＤＤ２電源線との間に接続されたスイッチＳＷ２と、を備える。

また、電源遮断対象ブロック３と常時電源供給対象ブロック４は、共通にＶＳＳ電源線に接続され、ＶＳＳ電源線は、パッド１００を介して外部のＶＳＳ電源に接続されている。

スイッチＳＷ１およびスイッチＳＷ２は、本実施形態の半導体集積回路が通常動作であるか、電源遮断動作であるかによって、そのオン／オフの設定が切り替えられる。

図２に、通常動作時のスイッチの設定状態を示す。

通常動作時は、スイッチＳＷ１は‘オン’状態に設定され、スイッチＳＷ２は‘オフ’状態に設定される。この設定により、電源遮断対象ブロック３には電源電圧ＶＤＤ１が供給され、電源遮断対象ブロック３は通常動作を行う。このとき、電源電圧ＶＤＤ１の値は、電源電圧ＶＤＤ２と同じ値であってもよいし、異なる値であってもよい。

次に、図３に、電源遮断時のスイッチの設定状態を示す。

電源遮断時は、スイッチＳＷ１が‘オフ’状態に設定され、スイッチＳＷ２は‘オン’状態に設定される。スイッチＳＷ１が‘オフ’状態に設定されることにより、電源遮断対象ブロック３への電源の供給は行われなくなる。

また、スイッチＳＷ２が‘オン’状態に設定されることにより、ＶＤＤ１電源線とＶＤＤ２電源線は接続される。したがって、このとき、電源電圧ＶＤＤ１の値を電源電圧ＶＤＤ２と同じ値に設定すると、電源パッド１からも、常時電源供給対象ブロック４へ電流が供給されるようになる。

すなわち、常時電源供給対象ブロック４へ電流を供給する電源端子が増加することになる。これにより、電流経路が分散するため、ＶＤＤ２電源線のＩＲドロップを低減させることができる。

このような本実施例によれば、電源遮断時に、電源遮断対象ブロック３用の電源線（ＶＤＤ１電源線）を常時電源供給対象ブロック４用の電源線として活用できるため、常時電源供給対象ブロック４の電源線（ＶＤＤ２電源線）のＩＲドロップによる電源電圧の降下を減少させることができ、常時電源供給対象ブロック４の動作速度の低下を緩和することができる。

（第２の実施形態）
図４は、本発明の第２の実施形態に係る半導体集積回路の構成の例を示すブロック図である。

本実施形態が第１の実施形態と異なる点は、電源パッド１とＶＤＤ１電源線との間に、電圧レギュレータ５が挿入されている点である。

電圧レギュレータ５は、設定された出力電圧ＶｒｅｇをＶＤＤ１電源線へ出力する。この電圧レギュレータ５を用いることにより、電源遮断対象ブロック３の動作電圧を、例えば、スタンバイ時には通常電圧よりも低い電圧にするなど、動作モードによって変化させることができる。

図５に、通常動作時のスイッチの設定状態を示す。

通常動作時は、スイッチＳＷ１は‘オン’状態に設定され、スイッチＳＷ２は‘オフ’状態に設定される。この設定により、電源遮断対象ブロック３には、電圧レギュレータ５の出力電圧Ｖｒｅｇが供給される。

図６に、電源遮断時のスイッチの設定状態を示す。

電源遮断時は、スイッチＳＷ１が‘オフ’状態に設定され、スイッチＳＷ２は‘オン’状態に設定される。スイッチＳＷ１が‘オフ’状態に設定されることにより、電源遮断対象ブロック３への電源の供給は行われなくなる。

また、スイッチＳＷ２が‘オン’状態に設定されることにより、ＶＤＤ１電源線とＶＤＤ２電源線は接続される。そこで、このとき、電圧レギュレータ５の出力電圧Ｖｒｅｇの値を電源電圧ＶＤＤ２と同じ値に設定すると、電圧レギュレータ５からも、常時電源供給対象ブロック４へ電流が供給されるようになる。

すなわち、本実施形態においても、第１の実施形態と同様、電源遮断時には、ＶＤＤ１電源線が常時電源供給対象ブロック４への電源線として活用され、常時電源供給対象ブロック４の電流供給源が増加する。

なお、第１の実施形態では、電源遮断時に電源電圧ＶＤＤ１の値を電源電圧ＶＤＤ２と同じ値に設定する必要があるため、通常動作時の電圧がＶＤＤ２と異なる場合、電源電圧ＶＤＤ１の値を変化させる必要があった。それに対して、本実施形態では、電圧レギュレータ５の出力を調整するため、電源電圧ＶＤＤ１の値は固定のままでよい。

このような本実施例によれば、電源遮断対象ブロック３用の電源電圧（ＶＤＤ１）と常時電源供給対象ブロック４用の電源電圧（ＶＤＤ２）の値が異なっていても、電源遮断時に、電圧レギュレータ５の出力電圧（Ｖｒｅｇ）を電源電圧ＶＤＤ２と同じ値に設定することにより、電源遮断対象ブロック３用の電源線（ＶＤＤ１電源線）を常時電源供給対象ブロック４用の電源線として活用して、電圧レギュレータ５から、常時電源供給対象ブロック４へ電流を供給することができる。これにより、常時電源供給対象ブロック４の電源線（ＶＤＤ２電源線）のＩＲドロップによる電源電圧の降下を減少させることができ、常時電源供給対象ブロック４の動作速度の低下を緩和することができる。

（第３の実施形態）
図７は、本発明の第３の実施形態に係る半導体集積回路の構成の例を示すブロック図である。図７は、半導体集積回路のチップレイアウト上、常時電源供給対象ブロックが、電源遮断対象ブロック３を挟んで、２つのブロック４１、４２に分かれて配置されていることを模式的に示している。

そのため、図７に示す例では、常時電源供給対象ブロック４１は、電源パッド２１に接続されたＶＤＤ２−１電源線により電源電圧ＶＤＤ２が供給され、常時電源供給対象ブロック４２は、電源パッド２２に接続されたＶＤＤ２−２電源線により電源電圧ＶＤＤ２が供給される。また、ＶＤＤ２−１電源線とＶＤＤ１電源線との間にスイッチＳＷ２１が接続され、ＶＤＤ２−２電源線とＶＤＤ１電源線との間にスイッチＳＷ２２が接続される。

本実施形態の半導体集積回路が、第１の実施形態と異なる点は、電源パッド１とＶＤＤ１電源線との間に、スイッチＳＷ３が挿入されている点である。

図８に、通常動作時のスイッチの設定状態を示す。

通常動作時は、スイッチＳＷ１、ＳＷ３は‘オン’状態に設定され、スイッチＳＷ２１、ＳＷ２２は‘オフ’状態に設定される。この設定により、電源遮断対象ブロック３には電源電圧ＶＤＤ１が供給され、常時電源供給対象ブロック４１、４２には電源電圧ＶＤＤ２が供給される。なお、本実施形態では、電源電圧ＶＤＤ１の値は、電源電圧ＶＤＤ２の値とは異なるものとする。

次に、電源遮断時のスイッチの設定について説明する。本実施形態では、電源遮断時に、２通りのスイッチの設定を行うことができる。

図９に、電源遮断時のスイッチの第１の設定状態を示す。

電源遮断時の第１の設定では、スイッチＳＷ１、ＳＷ３が‘オフ’状態に設定され、スイッチＳＷ２１、ＳＷ２２が‘オン’状態に設定される。スイッチＳＷ１、ＳＷ３が‘オフ’状態に設定されることにより、電源遮断対象ブロック３への電源の供給は行われなくなる。

また、スイッチＳＷ２１、ＳＷ２２が‘オン’状態に設定されることにより、ＶＤＤ２−１電源線とＶＤＤ２−２電源線が、ＶＤＤ１電源線を介して接続される。これにより、常時電源供給対象ブロック４１および常時電源供給対象ブロック４２は、電源パッド２１、電源パッド２２の両方から電源電圧ＶＤＤ２の供給を受けることができる。その利点としては、次のようなことが挙げられる。

動作中、常時電源供給対象ブロック４１の動作電流と、常時電源供給対象ブロック４２の動作電流は、必ずしも均等ではない。例えば、常時電源供給対象ブロック４１が多大の動作電流を必要とするときに、常時電源供給対象ブロック４２は、さほど動作電流を必要としないことがある。そのような場合、電源パッド２１単独では常時電源供給対象ブロック４１への電流供給に不足を生じるおそれがあるが、本実施形態では、電源パッド２２からも電流を供給することができ、供給電流が不足する事態を避けることができる。これにより、電流不足による動作速度の低下を避けることができ、常時電源供給対象ブロック４１、４２の動作を安定化することができる。

図１０に、電源遮断時のスイッチの第２の設定状態を示す。

電源遮断時の第２の設定では、スイッチＳＷ１が‘オン’、ＳＷ３が‘オフ’状態に設定され、スイッチＳＷ２１、ＳＷ２２が‘オン’状態に設定される。

この設定では、第１の設定とは異なり、スイッチＳＷ１が‘オンに設定されるため、電源遮断対象ブロック３は、ＶＤＤ１電源線に接続される。このＶＤＤ１電源線には、スイッチＳＷ２１、ＳＷ２２が‘オン’状態であるため、電源電圧ＶＤＤ２が供給される。そこで、本実施形態では、電源遮断時に、電源遮断対象ブロック３へのクロック信号の供給を停止する。このクロック信号の供給の停止により、電源遮断時に、電源遮断対象ブロック３は動作しない。

このように、本実施形態では、電源遮断時に、スイッチＳＷ１が‘オンに設定されることにより、電源遮断対象ブロック３のＶＤＤ１電源線との接続部分に形成される容量が、寄生容量Ｃｐとして、ＶＤＤ１電源線に付加される。さらに、スイッチＳＷ２１、ＳＷ２２が‘オン’状態であるため、この寄生容量Ｃｐは、ＶＤＤ２−１電源線およびＶＤＤ２−２電源線にも付加される。

本実施形態では、この寄生容量Ｃｐをデカップリング・コンデンサとして利用する。すなわち、ＶＤＤ２−１電源線およびＶＤＤ２−２電源線の電位の変動を寄生容量Ｃｐにより吸収し、常時電源供給対象ブロック４１、４２に安定した電源電圧を供給することができる。

このような本実施形態によれば、電源遮断時に、常時電源供給対象ブロック４１、４２の動作を安定化することができる。

以上説明した少なくとも１つの実施形態の半導体集積回路によれば、電源遮断時に、電源遮断対象ブロックへの電源配線を、常時電源供給対象ブロックの動作に有効に活用することができる。

また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、２、２１、２２ 電源パッド
３ 電源遮断対象ブロック
４、４１、４２ 常時電源供給対象ブロック
５ 電圧レギュレータ
１００ パッド
ＳＷ１、ＳＷ２、ＳＷ２１、ＳＷ２２、ＳＷ３ スイッチ
Ｃｐ 寄生容量

Claims (6)

1. 第１の電源パッドと、
   第２の電源パッドと、
   前記第１の電源パッドに接続された第１の電源配線と、
   前記第２の電源パッドに接続された第２の電源配線と、
   一端が前記第１の電源配線に接続された第１のスイッチと、
   前記第１のスイッチの他端が接続される電源遮断対象ブロックと、
   前記第２の電源配線に接続される常時電源供給対象ブロックと、
   前記第１の電源配線と前記第２の電源配線との間に接続された第２のスイッチと
   を備えることを特徴とする半導体集積回路。
2. 電源遮断時に、前記第１のスイッチがオフ状態に制御され、前記第２のスイッチがオン状態に制御される
   ことを特徴とする請求項１に記載の半導体集積回路。
3. 前記第１の電源パッドと前記第１の電源配線との間に挿入され、前記第１の電源配線への出力電圧が制御可能な電圧レギュレータをさらに備え、
   電源遮断時に、前記電圧レギュレータが、前記第２の電源パッドへ印加される電圧と同じ電圧を出力する
   ことを特徴とする請求項２に記載の半導体集積回路。
4. 前記第１の電源パッドと前記第１の電源配線との間に挿入された第３のスイッチをさらに備える
   ことを特徴とする請求項１に記載の半導体集積回路。
5. 電源遮断時に、前記第１のスイッチがオフ状態に制御され、前記第２のスイッチがオン状態に制御され、前記第３のスイッチがオフ状態に制御される
   ことを特徴とする請求項４に記載の半導体集積回路。
6. 電源遮断時に、前記第１のスイッチがオン状態に制御され、前記第２のスイッチがオン状態に制御され、前記第３のスイッチがオフ状態に制御されるとともに、前記電源遮断対象ブロックへのクロック信号の供給が停止される
   ことを特徴とする請求項４に記載の半導体集積回路。

Images