JP2012028477A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2012028477A
JP2012028477A JP2010164474A JP2010164474A JP2012028477A JP 2012028477 A JP2012028477 A JP 2012028477A JP 2010164474 A JP2010164474 A JP 2010164474A JP 2010164474 A JP2010164474 A JP 2010164474A JP 2012028477 A JP2012028477 A JP 2012028477A
Authority
JP
Japan
Prior art keywords
substrate
insulating film
bonding
organic insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010164474A
Other languages
Japanese (ja)
Inventor
Akira Furuya
章 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010164474A priority Critical patent/JP2012028477A/en
Publication of JP2012028477A publication Critical patent/JP2012028477A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent emission of gas from an organic insulating film.SOLUTION: A method of manufacturing a semiconductor device comprises steps of: forming an organic insulating film 18 on a function part 13 of a semiconductor device formed on a substrate 10 so as not to cover the upper end of the substrate 10; forming an inorganic insulating film 20 so as to cover the top surface of the organic insulating film 18 and the side surfaces of the organic insulating film 18 on the upper end,; and bonding the substrate and a supporting base in vacuum after the formation step of the inorganic insulating film 20.

Description

本発明は、半導体装置の製造方法に関し、特に真空中で基板を接合する工程を有する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of bonding substrates in a vacuum.

基板と基板上に形成された半導体層との構造を有する半導体装置において、基板を半導体層から除去することが考案されている(特許文献1)。この場合、半導体層の上面を支持基板を用い支持することになる。   In a semiconductor device having a structure of a substrate and a semiconductor layer formed on the substrate, it has been devised to remove the substrate from the semiconductor layer (Patent Document 1). In this case, the upper surface of the semiconductor layer is supported using a support substrate.

特開2002−353235号公報JP 2002-353235 A

半導体デバイスの能動部分の厚みは通常数μmと薄いので、これを製造時の基板から剥離し、ハンドリングするためには、何らかの支持基板に仮固定することになる。支持基板に仮固定する際には、半導体デバイスの表面は通常凹凸しているので、この凹凸表面を保護するために、有機絶縁膜を形成して保護することが考えられる。しかしながら、有機絶縁膜は真空中でガスの放出をしやすい性質を有している。超高真空中で、材料を接合する方法を使用する際に、超高真空を保持しにくい問題があった。   Since the thickness of the active portion of the semiconductor device is usually as thin as several μm, it is temporarily fixed to some supporting substrate in order to peel it from the substrate at the time of manufacture and handle it. When temporarily fixing to the support substrate, since the surface of the semiconductor device is usually uneven, it is conceivable that an organic insulating film is formed to protect the uneven surface. However, the organic insulating film has a property of easily releasing gas in a vacuum. When using a method for bonding materials in an ultra-high vacuum, there is a problem that it is difficult to maintain the ultra-high vacuum.

本発明は、上記課題に鑑みなされたものであり、有機絶縁膜からのガスの放出を抑制することを特徴とする。   The present invention has been made in view of the above problems, and is characterized by suppressing the release of gas from the organic insulating film.

本発明は、基板上に形成された半導体デバイスの機能部分上に有機絶縁膜を、前記基板の端部上には前記有機絶縁膜が被覆しないように形成する工程と、前記有機絶縁膜の上面と前記端部上の前記有機絶縁膜の側面とを覆うように無機絶縁膜を形成する工程と、前記無機絶縁膜を形成する工程の後、前記基板と支持基板とを真空中において接合する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、有機絶縁膜からのガスの放出を抑制することができる。   The present invention includes a step of forming an organic insulating film on a functional portion of a semiconductor device formed on a substrate so that the organic insulating film is not covered on an end portion of the substrate, and an upper surface of the organic insulating film. And a step of bonding the substrate and the support substrate in a vacuum after the step of forming an inorganic insulating film so as to cover the side surface of the organic insulating film on the end portion and the step of forming the inorganic insulating film A method for manufacturing a semiconductor device, comprising: According to the present invention, it is possible to suppress the release of gas from the organic insulating film.

上記構成において、前記真空中において接合する工程は、表面活性化接合法を用いる構成とすることができる。   In the above structure, the step of bonding in the vacuum may be a structure using a surface activated bonding method.

上記構成において、前記無機絶縁膜を形成する工程の後、前記支持基板の下面と前記無機絶縁膜の上面とにそれぞれ接合層を形成する工程と、前記接合層を形成する工程の後、前記真空中において前記接合層同士を接合することにより、前記基板と前記支持基板とを接合する工程と、を含む構成とすることができる。   In the above configuration, after the step of forming the inorganic insulating film, the step of forming a bonding layer on the lower surface of the support substrate and the upper surface of the inorganic insulating film, and the step of forming the bonding layer, respectively, the vacuum By bonding the bonding layers together, the substrate and the support substrate can be bonded to each other.

上記構成において、前記真空中において接合する工程の後、前記基板を前記半導体デバイスの能動部分の下面から除去する工程と、前記除去する工程の後、真空中において前記半導体デバイスの能動部分の下面に別の基板を接合する工程と、を含む構成とすることができる。   In the above configuration, after the step of bonding in the vacuum, the step of removing the substrate from the lower surface of the active portion of the semiconductor device, and the step of removing the substrate on the lower surface of the active portion of the semiconductor device in vacuum And a step of bonding another substrate.

上記構成において、前記基板は、Si基板であり、前記別の基板はSiC基板である構成とすることができる。   In the above configuration, the substrate may be a Si substrate, and the another substrate may be a SiC substrate.

本発明によれば、有機絶縁膜からのガスの放出を抑制することができる。   According to the present invention, it is possible to suppress the release of gas from the organic insulating film.

図1(a)から図1(c)は、実施例1に係る半導体装置の製造方法を示す断面図(その1)である。FIG. 1A to FIG. 1C are cross-sectional views (part 1) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図2は、ウエハの上面図である。FIG. 2 is a top view of the wafer. 図3(a)および図3(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その2)である。3A and 3B are cross-sectional views (part 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図4(a)および図4(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その3)である。4A and 4B are cross-sectional views (part 3) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図5(a)および図5(b)は、実施例1に係る半導体装置の製造方法を示す断面図(その4)である。5A and 5B are cross-sectional views (part 4) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図6(a)から図6(c)は、実施例1に係る半導体装置の製造方法を示す断面図(その5)である。6A to 6C are cross-sectional views (part 5) illustrating the method for manufacturing the semiconductor device according to the first embodiment.

以下、図面を参照し、本発明の実施例について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1(a)から図1(c)および図3(a)から図6(c)は、実施例1に係る半導体装置の製造方法を示す断面図である。なお、基板10と半導体層12等はウエハを構成する。ウエハ内には複数のFET(Field Effect Transistor)等の半導体素子が形成されるが、簡略化のため各図では1つのFETを図示している。各図の左右端はウエハの端部に対応する。   FIGS. 1A to 1C and FIGS. 3A to 6C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the first embodiment. The substrate 10 and the semiconductor layer 12 constitute a wafer. A plurality of semiconductor elements such as FETs (Field Effect Transistors) are formed in the wafer, but for the sake of simplification, one FET is illustrated. The left and right edges in each figure correspond to the edge of the wafer.

図1(a)のように、基板10上に半導体層12を形成する。半導体層12上にソース電極14、ゲート電極15およびドレイン電極16を形成する。基板10は、例えばSi基板である。半導体層12は、例えば窒化物半導体層である。例えば、半導体層12として、基板10上に、AlNバッファ層、GaNチャネル層、n型AlGaN電子供給層およびn型GaNキャップ層が順次形成されている。ソース電極14およびドレイン電極16として、半導体層12側から例えばTa層およびAl層が形成されている。ゲート電極15として、半導体層12側から例えばNi層およびAu層が形成されている。図示していないが、各電極の抵抗を低下させるため、各電極上に数μmの金属層が形成されている。また、ウエハの最表面は、ボンディングパッド部を除き窒化シリコン膜で覆われている。また、ウエハ、最表面には数μmの凹凸が形成されている。半導体層12、ソース電極14、ゲート電極15、ドレイン電極16、および図示されていない各電極上の数μmの金属層と上記窒化シリコン膜全体が、半導体デバイスの能動部分13を構成する。   As shown in FIG. 1A, the semiconductor layer 12 is formed on the substrate 10. A source electrode 14, a gate electrode 15, and a drain electrode 16 are formed on the semiconductor layer 12. The substrate 10 is, for example, a Si substrate. The semiconductor layer 12 is, for example, a nitride semiconductor layer. For example, as the semiconductor layer 12, an AlN buffer layer, a GaN channel layer, an n-type AlGaN electron supply layer, and an n-type GaN cap layer are sequentially formed on the substrate 10. As the source electrode 14 and the drain electrode 16, for example, a Ta layer and an Al layer are formed from the semiconductor layer 12 side. As the gate electrode 15, for example, an Ni layer and an Au layer are formed from the semiconductor layer 12 side. Although not shown, in order to reduce the resistance of each electrode, a metal layer of several μm is formed on each electrode. Further, the outermost surface of the wafer is covered with a silicon nitride film except for the bonding pad portion. In addition, unevenness of several μm is formed on the outermost surface of the wafer. The semiconductor layer 12, the source electrode 14, the gate electrode 15, the drain electrode 16, and a metal layer of several μm on each electrode (not shown) and the entire silicon nitride film constitute an active portion 13 of the semiconductor device.

図1(b)のように、半導体デバイスの能動部分上に有機絶縁膜18を形成する。有機絶縁膜18により、最表面を平坦化することができる。すなわち、有機絶縁膜18の上面は平坦化している。基板10の端部上には有機絶縁膜18が被覆しないように有機絶縁膜18を形成する。例えば、有機絶縁膜18として感光性ポリイミドを用いる。例えば、膜厚が7μmとなるように有機絶縁膜18を半導体層12上にスピン塗布する。露光現像することにより、基板10端部上の有機絶縁膜18を除去する。熱処理することにより、有機絶縁膜18を硬化させる。   As shown in FIG. 1B, an organic insulating film 18 is formed on the active portion of the semiconductor device. The outermost surface can be planarized by the organic insulating film 18. That is, the upper surface of the organic insulating film 18 is flattened. An organic insulating film 18 is formed on the end portion of the substrate 10 so as not to cover the organic insulating film 18. For example, photosensitive polyimide is used as the organic insulating film 18. For example, the organic insulating film 18 is spin-coated on the semiconductor layer 12 so that the film thickness becomes 7 μm. By exposing and developing, the organic insulating film 18 on the edge of the substrate 10 is removed. The organic insulating film 18 is cured by heat treatment.

図2は、ウエハの上面図である。なお、少なくとウエハの端部の有機絶縁膜18が除去されていればよい。例えば、ウエハの端部と各FET(Field Effect Transistor)等の半導体素子を分離するスクライブライン上との有機絶縁膜18が除去されていてもよい。図2のように、基板10であるウエハの端部を除き有機絶縁膜18が形成されている。有機絶縁膜18としては、例えばポリイミド、BCB(ベンゾジクロブテン)、Alポリマーを用いることができる。有機絶縁膜18は、以降の支持基板との接合を行なうため上面が平坦となるような材料であることが好ましい。また、電極や半導体デバイスの能動部分を保護する程度に柔らかい材料であることが好ましい。さらに、以後の工程の熱処理に耐える程度の耐温度性を有することが好ましい。例えば無機絶縁膜の形成時の温度(例えば200℃〜300℃)により変形しないことが好ましい。   FIG. 2 is a top view of the wafer. Note that at least the organic insulating film 18 at the edge of the wafer may be removed. For example, the organic insulating film 18 on the edge of the wafer and the scribe line that separates semiconductor elements such as FETs (Field Effect Transistors) may be removed. As shown in FIG. 2, the organic insulating film 18 is formed except for the edge of the wafer which is the substrate 10. As the organic insulating film 18, for example, polyimide, BCB (benzodiclobutene), or Al polymer can be used. The organic insulating film 18 is preferably made of a material having a flat upper surface for subsequent bonding with the support substrate. Moreover, it is preferable that the material is soft enough to protect the electrode and the active part of the semiconductor device. Furthermore, it is preferable to have temperature resistance enough to withstand heat treatment in the subsequent steps. For example, it is preferable that the film is not deformed by the temperature (for example, 200 ° C. to 300 ° C.) during the formation of the inorganic insulating film.

図1(c)のように、有機絶縁膜18の上面および端部上の有機絶縁膜18の端面を覆うように無機絶縁膜20を形成する。例えば、無機絶縁膜20として窒化シリコンを用いる。例えば膜厚が300nmの無機絶縁膜20をプラズマCVD(Chemical Vapor Deposition)法を用い形成する。無機絶縁膜20は、有機絶縁膜18からのガスの放出を抑制する程度に緻密であることが好ましい。また、有機絶縁膜18の上面および側面を完全に覆うことが好ましい。さらに、以後の工程で除去可能な膜であることが好ましい。無機絶縁膜20としては、酸化シリコンまたは窒化アルミニウムを用いることもできる。   As shown in FIG. 1C, the inorganic insulating film 20 is formed so as to cover the upper surface of the organic insulating film 18 and the end surface of the organic insulating film 18 on the end portion. For example, silicon nitride is used as the inorganic insulating film 20. For example, the inorganic insulating film 20 having a film thickness of 300 nm is formed using a plasma CVD (Chemical Vapor Deposition) method. The inorganic insulating film 20 is preferably dense enough to suppress the release of gas from the organic insulating film 18. Further, it is preferable to completely cover the upper surface and side surfaces of the organic insulating film 18. Furthermore, it is preferable that the film be removable in the subsequent steps. As the inorganic insulating film 20, silicon oxide or aluminum nitride can also be used.

基板10の端部は、通常ステッパ露光のショット外に当る部分なので、ウェハプロセスにおける不用な絶縁膜や金属膜が残置された結果、大きな凹凸や塵状の表面形態を取ることが多い。このため、この部分に形成された有機絶縁膜18の側面に無機絶縁膜20を形成しても、当該大きな凹凸や塵状の表面形態の影響を受けて、側面の無機絶縁膜20にはピンポール等が形成されてしまい、ガスの放出を有効に抑制することが難しい。実施例1では、基板10端部上の有機絶縁膜18を除去し、有機絶縁膜18の側面に無機絶縁膜20を形成している。これにより、有機絶縁膜18の側面をより効果的に覆うことができる。よって、後の工程において、有機絶縁膜18からのガスの放出を抑制することができる。   Since the end portion of the substrate 10 is usually a portion outside the shot of the stepper exposure, it often takes a large unevenness or dusty surface form as a result of leaving an unnecessary insulating film or metal film in the wafer process. For this reason, even if the inorganic insulating film 20 is formed on the side surface of the organic insulating film 18 formed in this portion, the inorganic insulating film 20 on the side surface is affected by the large unevenness and dusty surface form. It is difficult to effectively suppress the release of gas. In Example 1, the organic insulating film 18 on the edge of the substrate 10 is removed, and the inorganic insulating film 20 is formed on the side surface of the organic insulating film 18. Thereby, the side surface of the organic insulating film 18 can be covered more effectively. Therefore, it is possible to suppress the release of gas from the organic insulating film 18 in a later process.

図3(a)のように、無機絶縁膜20を覆うように、接合層22を形成する。支持基板26の下面にも接合層24が形成されている。接合層22および24としては、例えば、蒸着法を用い形成された膜厚が10μmのAlを用いる。接合層22および24は、相互拡散し接合し易い材料であることが好ましい。また、後の工程で除去し易い材料であることが好ましい。接合層22および24としては、Al以外の金属を用いることもできる。相互拡散し易く、除去し易い材料としてAlを用いることが好ましい。支持基板26としては、例えばサファイア基板を用いる、支持基板26は、基板10を支持可能で、下面が平坦なことが好ましい。   As illustrated in FIG. 3A, the bonding layer 22 is formed so as to cover the inorganic insulating film 20. A bonding layer 24 is also formed on the lower surface of the support substrate 26. As the bonding layers 22 and 24, for example, Al having a film thickness of 10 μm formed by vapor deposition is used. The bonding layers 22 and 24 are preferably made of materials that are easily diffused and bonded together. Moreover, it is preferable that it is a material which is easy to remove in a subsequent process. As the bonding layers 22 and 24, a metal other than Al can be used. It is preferable to use Al as a material that easily diffuses and is easily removed. As the support substrate 26, for example, a sapphire substrate is used. It is preferable that the support substrate 26 can support the substrate 10 and has a flat bottom surface.

図3(b)のように、接合層22と24とを表面活性化接合法(surface activation bonding)を用い接合させる。超高真空中において、接合層22および24の表面にArイオン等を照射する。これにより、表面が活性化する。接合層22および24を密着させることにより、接合層22と24とが接合する。有機絶縁膜18により、無機絶縁膜20および接合層22の上面が平坦なため、接合層22と接合層24とは常温で容易に接合できる。このとき、有機絶縁膜18からガスが放出すると、超高真空に至るのに時間を要する。または、表面活性化接合法用の装置のチャンバ内が汚染される。実施例1では、無機絶縁膜20により有機絶縁膜18からのガスの放出を抑制できる。なお、接合層22として蒸着膜またはスパッタ膜等を用いる場合、接合層22に緻密性が無いため、無機絶縁膜20を用いず接合層22のみで有機絶縁膜18からのガスの放出の抑制することは難しい。   As shown in FIG. 3B, the bonding layers 22 and 24 are bonded using a surface activation bonding method. In the ultra high vacuum, the surfaces of the bonding layers 22 and 24 are irradiated with Ar ions or the like. Thereby, the surface is activated. By bonding the bonding layers 22 and 24 together, the bonding layers 22 and 24 are bonded. Since the top surfaces of the inorganic insulating film 20 and the bonding layer 22 are flat by the organic insulating film 18, the bonding layer 22 and the bonding layer 24 can be easily bonded at room temperature. At this time, if gas is released from the organic insulating film 18, it takes time to reach an ultra-high vacuum. Alternatively, the inside of the chamber of the apparatus for surface activated bonding is contaminated. In Example 1, the inorganic insulating film 20 can suppress the release of gas from the organic insulating film 18. Note that when a vapor deposition film, a sputtered film, or the like is used as the bonding layer 22, since the bonding layer 22 is not dense, the release of gas from the organic insulating film 18 is suppressed only by the bonding layer 22 without using the inorganic insulating film 20. It ’s difficult.

図4(a)のように、基板10の端部をワックス28を用い保護する。ワックス28は例えば100℃〜120℃で溶融するワックス28により、接合層22および24が保護される。図4(b)のように、基板10を除去する。基板10が例えばSi基板の場合、HF(フッ酸)とHNO(硝酸)との混合液によりSiをエッチングする。このとき、窒化物半導体はエッチングされない。基板10を除去する方法としては、基板10をエッチングする方法以外に、基板10と半導体層12との間に剥離層を設け、剥離層から基板10を除去する方法もある。例えば、基板10をサファイア基板とし、AlInNを剥離層として用い、AlInNにレーザを照射することにより、基板10を半導体層12から剥離することもできる。 As shown in FIG. 4A, the end portion of the substrate 10 is protected using wax 28. The bonding layers 22 and 24 are protected by the wax 28 that melts at 100 ° C. to 120 ° C., for example. As shown in FIG. 4B, the substrate 10 is removed. When the substrate 10 is, for example, a Si substrate, Si is etched by a mixed solution of HF (hydrofluoric acid) and HNO 3 (nitric acid). At this time, the nitride semiconductor is not etched. As a method of removing the substrate 10, there is a method of providing a peeling layer between the substrate 10 and the semiconductor layer 12 and removing the substrate 10 from the peeling layer, in addition to the method of etching the substrate 10. For example, the substrate 10 can be separated from the semiconductor layer 12 by using the substrate 10 as a sapphire substrate, using AlInN as a separation layer, and irradiating the AlInN with a laser.

図5(a)のように、ワックス28を除去する。ワックス28の除去には、例えばIPA(イソプロピルアルコール)等の有機溶剤を用いる。図5(b)のように、半導体層12と別の基板30とを表面活性化接合法により接合する。別の基板30としては、例えば多結晶SiC基板を用いることができる。表面活性化接合法を用いることにより、イオン性の高い結晶であっても他の基板と直接接合することができる。これにより、実施例1のようにイオン性の高い窒化物半導体層を異種基板に直接接合することができる。   As shown in FIG. 5A, the wax 28 is removed. For removing the wax 28, for example, an organic solvent such as IPA (isopropyl alcohol) is used. As shown in FIG. 5B, the semiconductor layer 12 and another substrate 30 are bonded by a surface activated bonding method. As another substrate 30, for example, a polycrystalline SiC substrate can be used. By using the surface activated bonding method, even a highly ionic crystal can be directly bonded to another substrate. Thereby, the nitride semiconductor layer having high ionicity can be directly bonded to the dissimilar substrate as in the first embodiment.

単結晶SiC基板は、その上に直接窒化物半導体層が形成でき、かつ熱伝導性がよい材料であるが、大変高価である。そこで、実施例1のように、窒化物半導体層12を形成する基板には安価なSi基板を用いる。図5(a)のように、窒化物半導体層12に安価で高熱伝導である多結晶SiC基板を接合させる。これにより、熱伝導性のよい多結晶SiC基板上に窒化物半導体層12が形成された構造を安価に形成することができる。   A single-crystal SiC substrate is a material that can form a nitride semiconductor layer directly thereon and has good thermal conductivity, but is very expensive. Therefore, as in the first embodiment, an inexpensive Si substrate is used as the substrate on which the nitride semiconductor layer 12 is formed. As shown in FIG. 5A, an inexpensive and high thermal conductivity polycrystalline SiC substrate is bonded to the nitride semiconductor layer 12. Thereby, the structure in which the nitride semiconductor layer 12 is formed on the polycrystalline SiC substrate having good thermal conductivity can be formed at low cost.

図6(a)のように、接合層22および24を除去することにより、支持基板26を除去する。例えば、接合層22および24がAlの場合、塩酸を用い接合層22および24をエッチングする。図6(b)のように、無機絶縁膜20を除去する。例えば、無機絶縁膜20が窒化シリコンの場合、緩衝フッ酸溶液またはフッ素系ガスを用い無機絶縁膜20をエッチングする。図6(c)のように、有機絶縁膜18を除去する。例えば、有機絶縁膜18がポリイミドの場合、酸素アッシングにより有機絶縁膜18をエッチングする。以上により、実施例1に係る半導体装置が完成する。   As shown in FIG. 6A, the support substrate 26 is removed by removing the bonding layers 22 and 24. For example, when the bonding layers 22 and 24 are Al, the bonding layers 22 and 24 are etched using hydrochloric acid. As shown in FIG. 6B, the inorganic insulating film 20 is removed. For example, when the inorganic insulating film 20 is silicon nitride, the inorganic insulating film 20 is etched using a buffered hydrofluoric acid solution or a fluorine-based gas. As shown in FIG. 6C, the organic insulating film 18 is removed. For example, when the organic insulating film 18 is polyimide, the organic insulating film 18 is etched by oxygen ashing. Thus, the semiconductor device according to Example 1 is completed.

実施例1によれば、図1(b)のように、半導体デバイスの能動部分上に有機絶縁膜18を形成することにより、有機絶縁膜18上を平坦にすることができる。これにより、図3(b)のように、基板10を支持基板26に接合することができる。図2のように、基板10の端部上には有機絶縁膜18が被覆しない。図1(c)のように、無機絶縁膜20が有機絶縁膜18の上面および端部上の有機絶縁膜18の側面を覆っている。よって、無機絶縁膜20を形成した後、基板10と支持基板26とを真空中において接合する工程において、有機絶縁膜18からのガスの放出を効果的に抑制することができる。   According to the first embodiment, as shown in FIG. 1B, the organic insulating film 18 can be flattened by forming the organic insulating film 18 on the active portion of the semiconductor device. Thereby, the board | substrate 10 can be joined to the support substrate 26 like FIG.3 (b). As shown in FIG. 2, the organic insulating film 18 is not covered on the end portion of the substrate 10. As shown in FIG. 1C, the inorganic insulating film 20 covers the upper surface of the organic insulating film 18 and the side surface of the organic insulating film 18 on the end portion. Therefore, after the inorganic insulating film 20 is formed, the release of gas from the organic insulating film 18 can be effectively suppressed in the step of bonding the substrate 10 and the support substrate 26 in a vacuum.

基板10と支持基板26とを真空中において接合する方法としては、表面活性化接合を用いることができる。   As a method of bonding the substrate 10 and the support substrate 26 in a vacuum, surface activated bonding can be used.

図3(a)のように、支持基板26の下面と無機絶縁膜20の上面とにそれぞれ接合層22および24を形成する。図3(b)のように真空中において接合層22および24同士を接合することにより、無機絶縁膜20の上面を支持基板26に接合する。これにより、図6(a)のように、後の工程において、接合層22および24をエッチングすることにより、半導体層12から支持基板26を除去することができる。   As shown in FIG. 3A, bonding layers 22 and 24 are formed on the lower surface of the support substrate 26 and the upper surface of the inorganic insulating film 20, respectively. As shown in FIG. 3B, the upper surfaces of the inorganic insulating films 20 are bonded to the support substrate 26 by bonding the bonding layers 22 and 24 together in a vacuum. Thereby, as shown in FIG. 6A, the supporting substrate 26 can be removed from the semiconductor layer 12 by etching the bonding layers 22 and 24 in a later step.

図4(a)のように、基板10を半導体デバイスの能動部分の下面(例えば半導体層12の下面)から除去する。図5(b)のように、真空中において半導体デバイスの能動部分の下面(例えば半導体層12の下面)に別の基板30を接合することができる。これにより、半導体層12を基板10とは異なる別の基板30上に形成することができる。半導体層12と別の基板30との接合は、表面活性化接合法を用いることができる。この場合も、有機絶縁膜18からのガスの放出を抑制することができる。   As shown in FIG. 4A, the substrate 10 is removed from the lower surface of the active part of the semiconductor device (for example, the lower surface of the semiconductor layer 12). As shown in FIG. 5B, another substrate 30 can be bonded to the lower surface of the active part of the semiconductor device (for example, the lower surface of the semiconductor layer 12) in a vacuum. Thereby, the semiconductor layer 12 can be formed on another substrate 30 different from the substrate 10. A surface activated bonding method can be used for bonding the semiconductor layer 12 and another substrate 30. Also in this case, the release of gas from the organic insulating film 18 can be suppressed.

半導体層12は窒化物半導体層であり、基板10はSi基板とすることができる。これにより、図5(a)のように、基板10をエッチングすることにより、基板10を除去することができる。また、別の基板30はSiC基板とすることができる。これにより、前述のように、熱伝導性のよい基板を設けることができる。さらに、別の基板30を多結晶SiC基板とすることにより、安価な基板を用いることができる。   The semiconductor layer 12 is a nitride semiconductor layer, and the substrate 10 can be a Si substrate. Thereby, the substrate 10 can be removed by etching the substrate 10 as shown in FIG. Further, the another substrate 30 can be a SiC substrate. Thereby, as described above, a substrate with good thermal conductivity can be provided. Furthermore, an inexpensive substrate can be used by making another substrate 30 a polycrystalline SiC substrate.

実施例1は、半導体層12として窒化物半導体の例を説明したが、半導体層12はその他の半導体層でもよい。なお、窒化物半導体とは、窒素を含む半導体であり、例えばInN、AlN、InGaN、InAlNまたはAlInGaN等である。   In the first embodiment, the example of the nitride semiconductor is described as the semiconductor layer 12, but the semiconductor layer 12 may be other semiconductor layers. The nitride semiconductor is a semiconductor containing nitrogen, such as InN, AlN, InGaN, InAlN, or AlInGaN.

実施例1では、半導体層に形成される半導体素子としてFETを例に説明したが、半導体素子は、バイポーラトランジスタ等のトランジスタ、PD(Photo Diode)、LED(Light Emitting Diode)またはLD(Laser Diode)等の光半導体素子でもよい。   In the first embodiment, the FET is described as an example of the semiconductor element formed in the semiconductor layer. However, the semiconductor element may be a transistor such as a bipolar transistor, a PD (Photo Diode), an LED (Light Emitting Diode), or an LD (Laser Diode). An optical semiconductor element such as

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

10 基板
12 半導体層
13 半導体デバイスの機能部分
18 有機絶縁膜
20 無機絶縁膜
22、24 接合層
26 支持基板
30 別の基板
DESCRIPTION OF SYMBOLS 10 Substrate 12 Semiconductor layer 13 Functional part of semiconductor device 18 Organic insulating film 20 Inorganic insulating film 22, 24 Bonding layer 26 Support substrate 30 Another substrate

Claims (5)

基板上に形成された半導体デバイスの機能部分上に有機絶縁膜を、前記基板の端部上には前記有機絶縁膜が被覆しないように形成する工程と、
前記有機絶縁膜の上面と前記端部上の前記有機絶縁膜の側面とを覆うように無機絶縁膜を形成する工程と、
前記無機絶縁膜を形成する工程の後、前記基板と支持基板とを真空中において接合する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming an organic insulating film on a functional part of a semiconductor device formed on a substrate, and forming an organic insulating film on an end portion of the substrate so as not to cover the organic insulating film;
Forming an inorganic insulating film so as to cover an upper surface of the organic insulating film and a side surface of the organic insulating film on the end;
After the step of forming the inorganic insulating film, the step of bonding the substrate and the support substrate in a vacuum,
A method for manufacturing a semiconductor device, comprising:
前記真空中において接合する工程は、表面活性化接合法を用いることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of bonding in vacuum uses a surface activated bonding method. 前記無機絶縁膜を形成する工程の後、前記支持基板の下面と前記無機絶縁膜の上面とにそれぞれ接合層を形成する工程と、
前記接合層を形成する工程の後、前記真空中において前記接合層同士を接合することにより、前記基板と前記支持基板とを接合する工程と、
を含むことを特徴とする請求項1または2記載の半導体装置の製造方法。
After the step of forming the inorganic insulating film, forming a bonding layer on each of the lower surface of the support substrate and the upper surface of the inorganic insulating film;
After the step of forming the bonding layer, bonding the substrate and the support substrate by bonding the bonding layers in the vacuum; and
The method of manufacturing a semiconductor device according to claim 1, wherein:
前記真空中において接合する工程の後、
前記基板を前記半導体デバイスの能動部分の下面から除去する工程と、
前記除去する工程の後、
真空中において前記半導体デバイスの能動部分の下面に別の基板を接合する工程と、
を含むことを特徴とする請求項1または2記載の半導体装置の製造方法。
After the step of joining in the vacuum,
Removing the substrate from the lower surface of the active portion of the semiconductor device;
After the removing step,
Bonding another substrate to the lower surface of the active portion of the semiconductor device in a vacuum;
The method of manufacturing a semiconductor device according to claim 1, wherein:
前記基板は、Si基板であり、前記別の基板はSiC基板であることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the substrate is a Si substrate, and the another substrate is a SiC substrate.
JP2010164474A 2010-07-22 2010-07-22 Method of manufacturing semiconductor device Pending JP2012028477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010164474A JP2012028477A (en) 2010-07-22 2010-07-22 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164474A JP2012028477A (en) 2010-07-22 2010-07-22 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2012028477A true JP2012028477A (en) 2012-02-09

Family

ID=45781075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164474A Pending JP2012028477A (en) 2010-07-22 2010-07-22 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2012028477A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210047A1 (en) 2020-04-13 2021-10-21 三菱電機株式会社 Method for manufacturing semiconductor element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210047A1 (en) 2020-04-13 2021-10-21 三菱電機株式会社 Method for manufacturing semiconductor element
KR20220143741A (en) 2020-04-13 2022-10-25 미쓰비시덴키 가부시키가이샤 Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP5053855B2 (en) Method of making a semiconductor structure for high power semiconductor devices
WO2018016350A1 (en) Semiconductor substrate and method for producing same
TW200913320A (en) Light emitting diodes and fabrication methods thereof
TW200605151A (en) Lift-off process for gan films formed on sic substrates and devices fabricated using the method
JP5952998B2 (en) Manufacturing method of semiconductor device
JP2011035064A (en) Semiconductor device, semiconductor substrate and processing method of semiconductor substrate
JP6035468B2 (en) Semiconductor-on-diamond wafer handle and manufacturing method
TWI653742B (en) Semiconductor device and method of manufacturing same
US20070207626A1 (en) Substrate processing method, semiconductor device and method for fabricating the semiconductor device
KR20220137070A (en) Nitride semiconductor device and manufacturing method thereof
JP2008306026A (en) Method of manufacturing semiconductor device
JP2009049371A (en) Nitride-based compound semiconductor light emitting element, and method of manufacturing the same
WO2013002227A1 (en) Method for producing semiconductor substrate, substrate for forming semiconductor substrate, multilayer substrate, semiconductor substrate, and electronic device
JP5262201B2 (en) Manufacturing method of semiconductor device
JP2012028477A (en) Method of manufacturing semiconductor device
US8466472B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
TWI509828B (en) Method of manufacturing nitride semiconductor device
US20170221705A1 (en) Composite substrate, semiconductor device, and method for manufacturing thereof
US7026261B2 (en) Method for fabricating semiconductor device
KR20130075264A (en) Method of fabricating light emitting diode
JP7186872B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP4381666B2 (en) Manufacturing method of semiconductor device
JP2007332012A (en) Fabrication process of semiconductor wafer
JP5800568B2 (en) Manufacturing method of semiconductor device
JP2011049466A (en) Method of manufacturing nitride-based semiconductor device, and nitride-based semiconductor device