JP2012027575A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2012027575A JP2012027575A JP2010163623A JP2010163623A JP2012027575A JP 2012027575 A JP2012027575 A JP 2012027575A JP 2010163623 A JP2010163623 A JP 2010163623A JP 2010163623 A JP2010163623 A JP 2010163623A JP 2012027575 A JP2012027575 A JP 2012027575A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- event
- dma
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
Description
本発明は、インタフェース手段が受信したデータのメモリ間におけるデータ転送についてDMA転送制御を行うDMA制御手段と、データに基づき予め定められた処理を実行する演算制御手段とを備えた電子機器に関し、詳しくは、電子機器に備えられたマイクロコンピュータにおけるインタフェース手段とメモリ間のデータ転送について、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器に関するものである。 The present invention relates to an electronic apparatus including a DMA control unit that performs DMA transfer control for data transfer between memories of data received by an interface unit, and an arithmetic control unit that executes a predetermined process based on data. This relates to an electronic device that enables data transfer between the interface means and the memory in the microcomputer provided in the electronic device by reducing the number of interruptions to the arithmetic control means and reducing the load on the arithmetic control means. is there.
電子機器は、どのような機器であってもよく、たとえばネットワーク機器、フィールド機器等を含む。フィールド機器は、浄水場やプラント等に設置され、物理量(例えば、流量、水位、圧力、温度等)を計測し、その計測結果に応じた電気信号を出力するものであり、圧力/差圧伝送器、各種流量計、温度計、バルブ・ポジショナ等である。 The electronic device may be any device and includes, for example, a network device, a field device, and the like. Field devices are installed in water purification plants, plants, etc., measure physical quantities (eg, flow rate, water level, pressure, temperature, etc.) and output electrical signals according to the measurement results. Instruments, various flow meters, thermometers, valve positioners, etc.
また、フィールド機器は、オートメーション及びプロセス制御の技術において、センサとしてプロセス変数を測定し、アクチュエータとして制御変数を制御するためにしばしば用いられている。 Also, field devices are often used in automation and process control techniques to measure process variables as sensors and to control control variables as actuators.
図3は、従来の電子機器の一例を示す構成説明図である。
図3において、電子機器1は、電子機器1全体を制御して機器特有の動作を行なうマイクロコンピュータ10と、接続線11を介して電子機器1と信号の送受を行うたとえばセンサ手段などの入出力手段(入出力装置)12とを備える。
FIG. 3 is an explanatory diagram illustrating an example of a conventional electronic device.
In FIG. 3, an electronic device 1 is a microcomputer 10 that controls the entire electronic device 1 to perform operations specific to the device, and an input / output device such as a sensor unit that transmits / receives signals to / from the electronic device 1 via a connection line 11. Means (input / output device) 12.
マイクロコンピュータ10と入出力手段12は、バスなどの接続線11およびマイクロコンピュータ10内のインタフェース手段(後述)を介して電気的に接続される。 The microcomputer 10 and the input / output means 12 are electrically connected via a connection line 11 such as a bus and an interface means (described later) in the microcomputer 10.
マイクロコンピュータ10は、CPU(Central Processing Unit)等の演算制御手段10aと、記憶手段の一例でありRAM(Random Access Memory)等のメモリ10bと、データを入出力手段12と送受するインタフェース手段10cと、データ転送許可信号発生手段10dと、DMA制御手段10eと、を備える。
The microcomputer 10 includes an
演算制御手段10a、メモリ10b、インタフェース手段10c、データ転送許可信号発生手段10dおよびDMA制御手段10eは、それぞれ接続線の一例であるバス10fを介して相互に接続される。
The
また演算制御手段10aは、データ転送許可信号発生手段10dと接続線10gを介して接続される。データ転送許可信号発生手段10dは、DMA制御手段10eと接続線10hを介して接続される。 The arithmetic control means 10a is connected to the data transfer permission signal generating means 10d through the connection line 10g. The data transfer permission signal generation means 10d is connected to the DMA control means 10e via the connection line 10h.
メモリ10bは、主に、電子機器1(たとえばフィールド機器等)として動作させるためのプログラムやアプリケーション、これらプログラムなどの実行時に使用されるデータなどの各種情報を記憶する。 The memory 10b mainly stores various information such as programs and applications for operating as the electronic device 1 (for example, field devices) and data used when executing these programs.
インタフェース手段10cは、接続線11を介して入出力手段12からデータを受信すると、「割込み信号」を接続線10fを介して演算制御手段10aに送信する。
インタフェース手段10cは、内部にエラーステータスおよびデータ転送要求ステータスを示すデータを格納するステータスレジスタを有する。
When the interface means 10c receives data from the input / output means 12 via the connection line 11, the interface means 10c transmits an “interrupt signal” to the arithmetic control means 10a via the connection line 10f.
The
なお、インタフェース手段10cが出力する割込み信号には、「エラー処理要求割込み」と「データ転送要求割込み」が同一割込みで出力される。
また、割込み信号の要因の種別判断は、演算制御手段10aがインタフェース手段10c内のステータスレジスタからステータス情報を読み出して割込み要因を識別する。
さらに、インタフェース手段10cは、DMA制御手段10eからの制御信号に基づき、メモリ10bとデータ送受信を行う。
As the interrupt signal output by the
In determining the type of interrupt signal factor, the
Further, the
演算制御手段10aは、メモリ10bからプログラムを読み出して電子機器1のシステムを起動し、インタフェース手段10c、データ転送許可信号発生手段10dおよびDMA制御手段10eを制御して電子機器1全体を制御する。
The
この演算制御手段10aは、インタフェース手段10cからの割込み信号を受信するとインタフェース手段10c内の割込みステータスをバス10fおよび接続線11を介して読み出し、割込み要因を解析する。 When the arithmetic control means 10a receives an interrupt signal from the interface means 10c, it reads the interrupt status in the interface means 10c via the bus 10f and the connection line 11, and analyzes the cause of the interrupt.
割込み要因の解析の結果、割込み要因がデータ転送要求であった場合(インタフェース手段10cが入出力手段12から正常にデータを受信している場合)、演算制御手段10aは、「データ転送開始信号」を接続線10gを介してデータ転送許可信号生成手段10dに出力する。
また、演算制御手段10aは、割込み要因の解析の結果、割込み要因がエラー発生であった場合、エラー処理を行う。
As a result of the analysis of the interrupt factor, when the interrupt factor is a data transfer request (when the
The
データ転送許可信号発生手段10dは、データ転送開始信号を受信すると、「データ転送許可信号」を接続線10hを介してDMA制御手段10eに出力する。 When receiving the data transfer start signal, the data transfer permission signal generation means 10d outputs a “data transfer permission signal” to the DMA control means 10e via the connection line 10h.
DMA制御手段10eは、データ転送許可信号を受信すると、インタフェース手段10cが受信したデータを含む各種データの、インタフェース手段10cとメモリ10b間におけるデータ転送についてDMA(Direct Memory Access)転送制御を行う。 When receiving the data transfer permission signal, the DMA control means 10e performs DMA (Direct Memory Access) transfer control for data transfer between the interface means 10c and the memory 10b of various data including the data received by the interface means 10c.
入出力手段12は、生成したデータ信号を接続線11を介してマイクロコンピュータ10に送信する。入出力手段12は、たとえばセンサ手段等であって、物理量(例えば、流量、水位、圧力、温度等)を計測し、その計測結果に応じた電気信号を送信する。
The input /
従来の電子機器は、主に以下の動作を行なう。
入出力手段12(例えば、センサ手段)は、計測結果に応じた電気信号(センサデータ、測定データ等)を接続線11を介してインタフェース手段10cに送信する。
Conventional electronic devices mainly perform the following operations.
The input / output means 12 (for example, sensor means) transmits an electrical signal (sensor data, measurement data, etc.) corresponding to the measurement result to the interface means 10c via the connection line 11.
インタフェース手段10cは、測定データを受信すると、接続線10fを介して演算制御手段10aに割込み信号を送信(出力)する。
When receiving the measurement data, the
演算制御手段10aは、割込み信号を受信すると、インタフェース手段10c内のステータスレジスタからステータス情報を読み出して割込み要因を解析し、この解析結果に基づき以下の(1)、(2)のいずれかの処理を実行する。
When receiving the interrupt signal, the
(1)データ転送処理
割込み要因がデータ転送要求であった場合、演算制御手段10aは、データ転送開始信号をデータ転送許可信号生成手段10dに出力する。
データ転送許可信号生成手段10dは、データ転送開始信号を受信すると、データ転送許可信号をDMA制御手段10eに出力する。
DMA制御手段10eは、データ転送許可信号を受信すると、バス10fを介してインタフェース手段10cとメモリ10b間のセンサデータ転送制御を行う。
(1) Data transfer processing When the interrupt factor is a data transfer request, the arithmetic control means 10a outputs a data transfer start signal to the data transfer permission signal generating means 10d.
When receiving the data transfer start signal, the data transfer permission
When receiving the data transfer permission signal, the
(2)エラー処理
割込み要因がエラー発生であった場合、演算制御手段10aは、所定のエラー処理を行う。
(2) Error processing When the interrupt factor is an error, the
このように従来の電子機器は、DMA制御手段が、データ転送許可信号発生手段からのデータ転送許可信号に基づいて、入出力手段から受信したデータのインタフェース手段およびメモリ間におけるデータ転送についてDMA転送制御を行うことにより、演算制御手段によるDMA制御手段の起動制御がバスを介さずに行われているため、DMA制御手段の起動を効率化できる点で有効であった。 As described above, in the conventional electronic device, the DMA control means performs DMA transfer control for data transfer between the interface means of the data received from the input / output means and the memory based on the data transfer permission signal from the data transfer permission signal generating means. Since the activation control of the DMA control means by the arithmetic control means is performed without going through the bus, it is effective in that the activation of the DMA control means can be made efficient.
ところで、インタフェース手段10cには、通信インタフェース回路として、市販チップや回路IP(Intellectual Property)が使用されることが多く、「エラー処理要求割込み」と「データ転送要求割込み」を個別に生成するものもある。
また、インタフェース手段10cには、上述の説明のように、「エラー処理要求割込み」と「データ転送要求割込み」が同一割込みで出力され、インタフェース手段10c内のステータスレジスタで割込み要因を識別するものもある。
By the way, in the interface means 10c, a commercially available chip or a circuit IP (Intellectual Property) is often used as a communication interface circuit, and those that generate “error processing request interrupt” and “data transfer request interrupt” individually. is there.
Further, as described above, the
例えば、従来の電子機器に関連する先行技術文献として下記の特許文献1、2がある。 For example, there are the following Patent Documents 1 and 2 as prior art documents related to conventional electronic devices.
しかしながら、従来の電子機器では、演算制御手段10aが、インタフェース手段10cからの割込み信号の割込み要因の判定(データ転送処理か、エラー処理かの判定)を行っているので、インタフェース手段10cが入出力手段12からデータ(センサデータ等
)を受信する度に演算制御手段10aに対して割込みが発生してしまい、割込み処理のための演算制御手段10aの負荷が高くなってしまうという問題点があった。
However, in the conventional electronic device, since the
具体的には、インタフェース手段10cから出力される割込み要因の大半は、DMA制御手段10eを起動するためのデータ転送要求であるが、この割込み処理を演算制御手段10aが実行しているのでシステムパフォーマンスを低下させてしまうという問題点があった。
Specifically, most of the interrupt factors output from the
本発明は、このような問題点を解決するものであり、その目的は、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器を実現することにある。 The present invention solves such problems, and an object of the present invention is to realize an electronic device that enables data transfer by reducing the number of interruptions to the arithmetic control means and reducing the load on the arithmetic control means. It is in.
上記目的を達成するために、本発明のうち請求項1に記載の発明は、
インタフェース手段が受信したデータのメモリ間におけるデータ転送についてDMA転送制御を行うDMA制御手段と、前記データに基づき予め定められた処理を実行する演算制御手段とを備えた電子機器において、
前記インタフェース手段は、
前記データを受信するとイベント通知信号を送信し、
このイベント通知信号を受信すると前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号を前記DMA制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知手段、を備えたことを特徴とする電子機器。
In order to achieve the above object, the invention described in claim 1 of the present invention is:
In an electronic device comprising DMA control means for performing DMA transfer control for data transfer between memories of data received by the interface means, and arithmetic control means for executing a predetermined process based on the data,
The interface means includes
When the data is received, an event notification signal is transmitted,
When this event notification signal is received, the event status of the interface means is read out, and it is determined whether the event occurrence factor is a data transfer request or an error processing request. If it is a data transfer request, the data transfer request signal is sent to the DMA An electronic device comprising: event notification means for transmitting to the control means, and in the case of an error processing request, an error processing request signal is transmitted to the arithmetic control means.
請求項2記載の発明は、請求項1に記載の電子機器において、
前記イベント通知手段は、
前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求またはエラー処理要求であることを示すイベント要因データを生成して送信するインタフェースレジスタアクセス手段と、
受信した前記イベント要因データがデータ転送要求を示す場合はデータ転送要求信号を前記DMA制御手段に送信し、前記イベント要因データがエラー処理要求を示す場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知選択手段、を備えたことを特徴とする。
The invention according to claim 2 is the electronic device according to claim 1,
The event notification means includes
Interface register access means for reading the event status of the interface means, and generating and sending event cause data indicating that the event cause is a data transfer request or an error processing request;
When the received event factor data indicates a data transfer request, a data transfer request signal is transmitted to the DMA control unit, and when the event factor data indicates an error processing request, an error processing request signal is transmitted to the arithmetic control unit. And an event notification selection means.
請求項3記載の発明は、請求項1または2に記載の電子機器において、
前記DMA制御手段は、
前記データ転送要求信号を受信すると前記インタフェース手段とメモリ間におけるデータ転送のDMA転送制御を実行し、
前記演算制御手段は、
前記エラー処理要求信号を受信すると前記インタフェース手段に対しエラー処理を実行することを特徴とする。
The invention according to
The DMA control means includes:
When the data transfer request signal is received, DMA transfer control of data transfer between the interface means and the memory is executed,
The arithmetic control means includes
When the error processing request signal is received, error processing is executed for the interface means.
請求項4記載の発明は、請求項2または3に記載の電子機器において、
前記インタフェースレジスタアクセス手段は、
前記イベントステータスに基づいて、前記インタフェース手段内のイベントステータスレジスタに書き込みを行うことを特徴とする。
The invention according to claim 4 is the electronic device according to
The interface register access means includes
Based on the event status, the event status register in the interface means is written.
請求項5記載の発明は、請求項2〜4のいずれかに記載の電子機器において、
前記イベント通知選択手段は、前記イベント要因データおよび前記演算制御手段から取得する予め定められた設定値に基づいて、前記データ転送要求信号または前記エラー処理要求信号の生成を選択することを特徴とする。
Invention of Claim 5 is an electronic device in any one of Claims 2-4,
The event notification selection unit selects generation of the data transfer request signal or the error processing request signal based on the event factor data and a predetermined set value acquired from the calculation control unit. .
請求項6記載の発明は、請求項1〜5のいずれかに記載の電子機器において、
前記演算制御手段に予め定められた周期でタイマ割り込み信号を送信するティックタイマ手段を備え、前記演算制御手段は、受信した前記タイマ割り込み信号の直前の前記周期内に前記インタフェース手段から前記メモリに転送された前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする。
The invention according to claim 6 is the electronic device according to any one of claims 1 to 5,
The arithmetic control means includes a tick timer means for transmitting a timer interrupt signal at a predetermined cycle, and the arithmetic control means transfers the memory from the interface means to the memory within the period immediately before the received timer interrupt signal. In accordance with the data, a predetermined process is performed by a predetermined calculation method.
請求項7記載の発明は、請求項1〜6のいずれかに記載の電子機器において、
前記DMA制御手段は、前記DMA転送の処理終了を検出すると前記演算制御手段にDMA処理終了通知信号を送信し、前記演算制御手段は、前記DMA処理終了通信信号を受信すると、前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする。
The invention according to claim 7 is the electronic device according to any one of claims 1 to 6,
When the DMA control means detects the end of the DMA transfer process, the DMA control means transmits a DMA process end notification signal to the calculation control means. When the calculation control means receives the DMA process end communication signal, the DMA control means receives a predetermined value based on the data. A predetermined process is performed by the calculation method.
請求項8記載の発明は、請求項1〜7のいずれかに記載の電子機器において、
予め定められたプロトコルに則ったデータのDMA転送処理の終了を前記DMA制御手段から検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段を備え、前記演算制御手段は、前記データ転送終了通知信号を受信すると、前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする。
The invention according to claim 8 is the electronic device according to any one of claims 1 to 7,
When the end of the DMA transfer processing of data according to a predetermined protocol is detected from the DMA control unit, the DMA control unit includes a data transfer end detection unit that transmits a data transfer end notification signal, and the arithmetic control unit includes the data transfer end When the notification signal is received, predetermined processing is performed by a predetermined calculation method based on the data.
本発明によれば、インタフェース手段が、データを受信するとイベント通知信号を送信し、このイベント通知信号を受信するとインタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号をDMA制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を演算制御手段に送信するイベント通知手段、を備えたことにより、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送が可能となる。 According to the present invention, when the interface means receives the data, it transmits an event notification signal. When the interface means receives the event notification signal, it reads the event status of the interface means, and determines whether the event occurrence factor is a data transfer request or an error processing request. An event notification unit that determines whether there is a data transfer request and transmits a data transfer request signal to the DMA control unit, and if it is an error processing request, transmits an error processing request signal to the arithmetic control unit. As a result, it is possible to reduce the number of interruptions to the arithmetic control means and to perform data transfer with a reduced load on the arithmetic control means.
すなわち、本発明の電子機器は、上述の構成にすることにより、インタフェース手段からのイベント通知信号のイベント発生要因がデータ転送要求であった場合、演算制御手段に対して割込み(及び割込み処理)を発生させずに、または発生回数を削減してDMA制御手段のデータ転送を起動でき、インタフェース手段とメモリ間(I/Oとメモリ間)のデータ転送による演算制御手段の負荷を低減することができる点で有効である。 In other words, the electronic device of the present invention is configured as described above, so that when the event occurrence factor of the event notification signal from the interface means is a data transfer request, an interrupt (and interrupt processing) is issued to the arithmetic control means. Data transfer of the DMA control means can be started without generating or reducing the number of occurrences, and the load on the arithmetic control means due to data transfer between the interface means and the memory (between I / O and memory) can be reduced. Effective in terms.
請求項6によれば、演算制御手段に予め定められた周期でタイマ割り込み信号を送信するティックタイマ手段を備え、演算制御手段は、受信したタイマ割り込み信号の直前の周期内にインタフェース手段からメモリにデータ転送されたデータに基づき所定の演算方法により処理を行うことにより、一定周期内に転送された、まとまったデータ(測定データ)を処理することで、演算制御手段に対する割込みの多発をさらに低減し、演算制御手段の負荷を削減できる点で有効である。 According to the sixth aspect, the tick timer means for transmitting the timer interrupt signal at a predetermined cycle is provided in the arithmetic control means, and the arithmetic control means transfers the data from the interface means to the memory within the period immediately before the received timer interrupt signal. By processing the collected data (measurement data) transferred within a certain period by processing the data based on the transferred data, the occurrence of frequent interruptions to the calculation control means is further reduced. This is effective in that the load on the arithmetic control means can be reduced.
請求項7によれば、DMA制御手段は、DMA転送の処理終了を検出すると演算制御手段にDMA処理終了通知信号を送信し、演算制御手段は、DMA処理終了通信信号を受信すると、データに基づき所定の演算方法により処理を行うことにより、インタフェース手段からメモリに1回のDMA転送ごとにセンサデータ転送終了を検出することができ、メモリに対するデータ(測定データ)処理を開始できるため、演算制御手段の処理を効率化できる点で有効である。 According to the seventh aspect, when the DMA control means detects the end of the DMA transfer process, the DMA control means transmits a DMA process end notification signal to the arithmetic control means, and when the arithmetic control means receives the DMA process end communication signal, the DMA control means By performing processing by a predetermined calculation method, it is possible to detect the end of sensor data transfer for each DMA transfer from the interface means to the memory and to start data (measurement data) processing for the memory. This is effective in that the process can be made more efficient.
請求項8によれば、1または複数のデータからなる予め定められたプロトコルに則ったデータのDMA転送処理の終了をDMA制御手段から検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段を備え、演算制御手段は、データ転送終了通知信号を受信すると、データに基づき所定の演算方法により処理を行うことにより、まとまったデータ(測定データ)を処理することで、演算制御手段の処理を効率化できる。 According to claim 8, when the end of DMA transfer processing of data in accordance with a predetermined protocol composed of one or a plurality of data is detected from the DMA control means, data transfer end detection means for transmitting a data transfer end notification signal The calculation control means, when receiving the data transfer end notification signal, processes the collected data (measurement data) by performing processing by a predetermined calculation method based on the data, thereby processing the calculation control means. Increase efficiency.
<第1の実施例>
以下、図面を参照して、本発明を詳細に説明する。図1は本発明の電子機器の一実施例を示す構成説明図であり、図3と共通する部分は適宜説明を省略する。
<First embodiment>
Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is an explanatory diagram showing a configuration of an embodiment of an electronic apparatus according to the present invention, and description of portions common to FIG. 3 is omitted as appropriate.
図1と図3との相違点は、インタフェース手段がデータを受信するとイベント通知信号を送信し、イベント通知手段がイベント通知信号を受信するとインタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求の場合はデータ転送要求信号をDMA制御手段に送信し、エラー処理要求の場合はエラー処理要求信号を演算制御手段に送信する点である。 The difference between FIG. 1 and FIG. 3 is that when the interface means receives data, an event notification signal is transmitted, and when the event notification means receives the event notification signal, the event status of the interface means is read, and the event occurrence factor is a data transfer request. Or if it is a data transfer request, a data transfer request signal is transmitted to the DMA control means, and if it is an error processing request, an error processing request signal is transmitted to the arithmetic control means. is there.
(構成の概要)
図1において、電子機器2は、電子機器2全体を制御して機器特有の動作を行なうマイクロコンピュータ20と、接続線21を介して電子機器2と信号の送受を行うたとえばセンサ手段などの入出力手段(入出力装置)22とを備える。
(Configuration overview)
In FIG. 1, an electronic device 2 is a
マイクロコンピュータ20と入出力手段22は、バスなどの接続線21およびマイクロコンピュータ20内のインタフェース手段(後述)を介して電気的に接続される。
The
マイクロコンピュータ20は、CPU(Central Processing Unit)等の演算制御手段20aと、記憶手段の一例でありRAM(Random Access Memory)等のメモリ20bと、データを入出力手段22と送受するインタフェース手段20cと、イベント通知手段20dと、DMA制御手段20eと、を備える。
The
演算制御手段20a、メモリ20b、インタフェース手段20c、イベント通知手段20dおよびDMA制御手段20eは、それぞれ接続線の一例であるバス20fを介して相互に接続される。
The
演算制御手段20aは、イベント通知手段20dと接続線20gを介して接続される。イベント通知手段20dは、DMA制御手段20eと接続線20hを介して接続される。
The
(主な構成要素の説明)
メモリ20bは、主に、電子機器2(たとえばフィールド機器等)として動作させるためのプログラムやアプリケーション、これらプログラムなどの実行時に使用されるデータなどの各種情報を記憶する。
(Description of main components)
The
インタフェース手段20cは、接続線21を介し入出力手段22からデータを受信すると「イベント通知信号」を生成し、バス20fを介してイベント通知手段20dに送信する。また、インタフェース手段20cは、内部にエラーステータスおよびデータ転送要求ステータスを示すデータを格納するイベントステータスレジスタを有する。
さらに、インタフェース手段20cは、DMA制御手段20eからの制御信号に基づき、メモリ20bとデータ送受信を行う。
When receiving data from the input / output means 22 via the connection line 21, the interface means 20c generates an “event notification signal” and transmits it to the event notification means 20d via the bus 20f. The
Further, the
イベント通知手段20dは、イベント通知信号を受信するとバス20fおよび接続線21を介してインタフェース手段20c内のイベントステータスレジスタからイベントステータスを読み出して解析し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断する。イベント通知手段20dは、データ転送要求である場合は「データ転送要求信号」をDMA制御手段20eに送信し、エラー処理要求である場合は「エラー処理要求信号」を演算制御手段20aに送信する。
When the
より具体的には、イベント通知手段20dは、インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求またはエラー処理要求であることを示すイベント要因データを生成して送信するインタフェースレジスタアクセス手段30aと、受信したイベント要因データがデータ転送要求を示す場合はデータ転送要求信号をDMA制御手段20eに送信し、イベント要因データがエラー処理要求を示す場合はエラー処理要求信号を演算制御手段20aに送信するイベント通知選択手段30bを備える。
インタフェースレジスタアクセス手段30aとイベント通知選択手段30bとは電気的に接続される。
More specifically, the
The interface
演算制御手段20aは、メモリ20bからプログラムを読み出して電子機器2のシステムを起動し、インタフェース手段20c、イベント通知手段20dおよびDMA制御手段20eを制御して電子機器2全体を制御する。
The
演算制御手段20aは、メモリ20bに格納されたデータに基づき予め定められた処理を実行する。また、演算制御手段20aは、「エラー処理要求信号」を受信すると、エラーに対応する予め定められた処理を行う。
The
DMA制御手段20eは、データ転送許可信号を受信すると、インタフェース手段20cが受信したデータを含む各種データの、インタフェース手段20cとメモリ間におけるデータ転送についてDMA(Direct Memory Access)転送制御を行う。 When receiving the data transfer permission signal, the DMA control means 20e performs DMA (Direct Memory Access) transfer control for data transfer between the interface means 20c and the memory of various data including the data received by the interface means 20c.
入出力手段22は、生成したデータ信号を接続線21を介してマイクロコンピュータ20に送信する。入出力手段22は、たとえばセンサ手段等であって、物理量(例えば、流量、水位、圧力、温度等)を計測し、その計測結果に応じた電気信号を送信する。
The input /
(動作説明)
このような構成で、本発明に係る電子機器は、主に以下の動作を行なう。
入出力手段22(例えば、センサ手段)は、計測結果に応じた電気信号(センサデータ、測定データ)を接続線21を介してインタフェース手段20cに送信する。
(Description of operation)
With such a configuration, the electronic apparatus according to the present invention mainly performs the following operations.
The input / output means 22 (for example, sensor means) transmits an electrical signal (sensor data, measurement data) corresponding to the measurement result to the interface means 20c via the connection line 21.
インタフェース手段20cは、測定データを受信すると、バス20fを介してイベント通知手段20dにイベント通知信号を送信(出力)する。
When receiving the measurement data, the
イベント通知手段20dのインタフェースレジスタアクセス手段30aは、イベント通知信号を受信すると、インタフェース手段20c内のステータスレジスタからステータス情報を読み出してイベント発生要因を解析してイベント発生要因データを送信する。
この解析結果に基づき、本発明の電子機器は、以下の(1)、(2)のいずれかの処理を実行する。
When receiving the event notification signal, the interface
Based on this analysis result, the electronic device of the present invention executes either of the following processes (1) and (2).
(1)データ転送処理
イベント発生要因がデータ転送要求であった場合、インタフェースレジスタアクセス手段30aは、イベント発生要因がデータ転送要求であることを示すイベント要因データを生成してイベント通知選択手段30bに送信する。
(1) Data transfer processing When the event occurrence factor is a data transfer request, the interface
イベント通知選択手段30bは、イベント要因データを受信すると、受信したイベント要因データがデータ転送要求を示す場合はデータ転送要求信号をDMA制御手段20eに送信する。
Upon receiving the event factor data, the event notification selection unit 30b transmits a data transfer request signal to the
DMA制御手段20eは、データ転送要求信号を受信すると、バス20fを介してインタフェース手段20cとメモリ20b間の測定データの転送制御を行う。
When receiving the data transfer request signal, the
(2)エラー処理
イベント発生要因がエラー発生であった場合、インタフェースレジスタアクセス手段30aは、イベント発生要因がエラー処理要求であることを示すイベント要因データを生成してイベント通知選択手段30bに送信する。
(2) Error processing When the event occurrence factor is an error occurrence, the interface
イベント通知選択手段30bは、イベント要因データを受信すると、受信したイベント要因データがエラー処理要求を示す場合は、エラー処理要求信号を演算制御手段20aに送信する。
Upon receiving the event factor data, the event notification selection unit 30b transmits an error processing request signal to the
演算制御手段20aは、エラー処理要求信号を受信すると、エラーに対応する予め定められた処理を行う。
When receiving the error processing request signal, the
この結果、本発明の電子機器は、インタフェース手段が、データを受信するとイベント通知信号を送信し、このイベント通知信号を受信するとインタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号をDMA制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を演算制御手段に送信するイベント通知手段、を備えたことにより、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送が可能となる。 As a result, the electronic device according to the present invention transmits an event notification signal when the interface means receives data, reads the event status of the interface means when receiving the event notification signal, and determines whether the event occurrence factor is a data transfer request. Event notification means for determining whether it is an error processing request and transmitting a data transfer request signal to the DMA control means if it is a data transfer request, and transmitting an error processing request signal to the arithmetic control means if it is an error processing request , The number of interruptions to the arithmetic control means can be reduced, and data transfer with a reduced load on the arithmetic control means becomes possible.
すなわち、本発明の電子機器は、上述の構成にすることにより、インタフェース手段からのイベント通知信号のイベント発生要因がデータ転送要求であった場合、演算制御手段に対して割込み(及び割込み処理)を発生させずに、または発生回数を削減してDMA制御手段のデータ転送を起動でき、インタフェース手段とメモリ間(I/Oとメモリ間)のデータ転送による演算制御手段の負荷を低減することができる点で有効である。 In other words, the electronic device of the present invention is configured as described above, so that when the event occurrence factor of the event notification signal from the interface means is a data transfer request, an interrupt (and interrupt processing) is issued to the arithmetic control means. Data transfer of the DMA control means can be started without generating or reducing the number of occurrences, and the load on the arithmetic control means due to data transfer between the interface means and the memory (between I / O and memory) can be reduced. Effective in terms.
なお、本願発明の電子機器は、測定データに基づき所定の演算方法により算出された物理量を伝送するフィールド機器であってもよい。この場合、入出力手段22は、たとえば物理量などを測定するセンサ手段であって物理量(流量、水位、圧力、温度等)を計測し、計測結果に応じた電気信号(測定データ)をインタフェース手段20cに送信する。
The electronic device of the present invention may be a field device that transmits a physical quantity calculated by a predetermined calculation method based on measurement data. In this case, the input /
<その他の実施例>
本発明の電子機器は、第1の実施例の構成態様に限定するものではなく、以下の構成とするものでもよい。以下図2を用いて説明する。図2は本発明の電子機器のその他の実施例の構成説明図であり、以下の実施例(その他の実施例A〜E)を説明するものである。また図2では、図1と共通する部分は同一の符号を付し、以下、適宜説明を省略する。
<Other examples>
The electronic device of the present invention is not limited to the configuration of the first embodiment, and may have the following configuration. This will be described below with reference to FIG. FIG. 2 is a diagram illustrating the configuration of another embodiment of the electronic apparatus according to the present invention. The following embodiments (other embodiments A to E) will be described. In FIG. 2, parts common to FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
(その他の実施例A)
本発明の電子機器は、上述の実施例の構成に加えて、インタフェースレジスタアクセス手段30aが、イベント通知信号を受信すると、イベント要因データを生成してイベント通知選択手段30bに対して送信するものと説明しているが、これに加えて、インタフェース手段20c内のイベントステータスレジスタに書込みするもの、またはレジスタ内の値をクリアするためものでもよい。
(Other Example A)
In addition to the configuration of the above-described embodiment, the electronic device of the present invention generates event factor data and transmits it to the event notification selection unit 30b when the interface
具体的には、インタフェースレジスタアクセス手段30aは、バス20f経由で読み出したインタフェース手段20c内のイベントステータスによって、バス20fを介してインタフェース手段20c内のレジスタに値を書き込むものでもよい。
Specifically, the interface
また、インタフェースレジスタアクセス手段30aは、バス20fを介してインタフェース手段20c内のイベントステータスレジスタに値を書き込む値は、バス20fを介し演算制御手段20aが生成した値を取得して、これを書き込むものでもよい。
このとき演算制御手段20aは、所定の演算処理によりイベントステータスレジスタに書込みする値(クリアするための値)をインタフェース手段20cのレジスタの仕様に応じた値として生成する。
The interface register access means 30a acquires the value generated by the arithmetic control means 20a via the bus 20f and writes the value to the event status register in the interface means 20c via the bus 20f. But you can.
At this time, the
また、インタフェースレジスタアクセス手段30aは、バス20fを介してインタフェース手段20c内のイベントステータスレジスタに値を書き込むか、書き込まないかを選択できるものであってもよい。
具体的にはインタフェースレジスタアクセス手段30aは、バス20f経由で読み出したインタフェース手段20c内のイベントステータスおよび演算制御手段20aからバス20fを介した設定値に基づいて、レジスタに書き込みの要否を選択するものでもよい。
Further, the interface register access means 30a may be capable of selecting whether or not to write a value to the event status register in the interface means 20c via the bus 20f.
Specifically, the interface
(その他の実施例B)
また、本発明の電子機器は、上述の実施例の構成に加えて、イベント通知選択手段30bが、受信したイベント要因データがデータ転送要求である場合は、データ転送要求信号をDMA制御手段20eに対して出力し、受信したイベント要因データがエラー処理要求である場合はエラー処理要求信号を演算制御手段20aに対して出力するものと説明しているが、これに加えて、イベント要因データおよび演算制御手段20aから取得する予め定められた設定値に基づいて、データ転送要求信号またはエラー処理要求信号の生成を選択するものでもよい。
(Other Example B)
In addition to the configuration of the above-described embodiment, the electronic device according to the present invention may be configured so that the event notification selection unit 30b sends a data transfer request signal to the
このとき演算制御手段20aが生成する設定値は、イベント要因データのうち、エラーステータスのデータが格納されているビット位置、または、DMA転送が格納されるビットの位置を示すものである。
At this time, the setting value generated by the
(その他の実施例C)
また、本発明の電子機器は、上述の実施例の構成に加えて、バス20fを介して接続される演算制御手段20aに予め定められた周期でタイマ割り込み信号を送信するティックタイマ手段20iを備え、演算制御手段20aは、受信したタイマ割り込み信号の直前の一定周期内にインタフェース手段20cからメモリ20bにデータ転送されたデータ(測定データ)に基づき所定の演算方法により処理を行う(所定の演算方法により物理量の算出処理を行う)ものでもよい。
(Other Example C)
In addition to the configuration of the above-described embodiment, the electronic device of the present invention includes a tick timer means 20i that transmits a timer interrupt signal at a predetermined cycle to the arithmetic control means 20a connected via the bus 20f. The calculation control means 20a performs processing by a predetermined calculation method based on the data (measurement data) transferred from the interface means 20c to the
この結果、本発明の電子機器は、上述のティックタイマ手段を備えることにより、一定周期内に転送された、まとまったデータ(測定データ)を処理することにより、演算制御手段に対する割込みの多発をさらに低減し、演算制御手段の負荷を削減できる。 As a result, the electronic apparatus according to the present invention includes the above-described tick timer means, and further processes frequent data (measurement data) transferred within a certain period, thereby further causing frequent interruptions to the arithmetic control means. This can reduce the load on the arithmetic control means.
(その他の実施例D)
また、本発明の電子機器は、上述の実施例の構成に加えて、DMA制御手段20eが、1回分のデータDMA転送の処理終了を検出すると演算制御手段20aにDMA処理終了通知信号を送信し、演算制御手段20aは、DMA処理終了通信信号を受信すると、データ(測定データ)に基づき所定の演算方法により処理を行う(所定の演算方法により物理量の算出処理を行う)ものでもよい。
(Other Example D)
In addition to the configuration of the above-described embodiment, the electronic device according to the present invention transmits a DMA processing end notification signal to the
この結果、本発明の電子機器は、このような構成にすることにより、インタフェース手段20cからメモリ20bに1回のDMA転送でのセンサデータ転送終了を検出することができ、メモリ20bに対するデータ(測定データ)処理を開始できるため、演算制御手段20aの処理を効率化できる点で有効である。
As a result, the electronic apparatus according to the present invention can detect the end of sensor data transfer in one DMA transfer from the
(その他の実施例E)
また、本発明の電子機器は、上述の実施例の構成に加えて、1または複数のデータからなる予め定められたプロトコルに則ったデータのDMA転送処理の終了をDMA制御手段20eから検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段20jを備え、演算制御手段20aは、データ転送終了通知信号を受信すると、データ(測定データ)に基づき所定の演算方法により処理を行う(所定の演算方法により物理量の算出処理を行う)ものでもよい。
このDMA制御手段20eは、予め定められたデータの転送回数等のプロトコルに則ったデータの情報を有し、このデータの転送回数等の情報に基づき、1または複数のデータからなる予め定められたプロトコルに則ったデータの転送完了を検出する。
(Other Example E)
Further, in addition to the configuration of the above-described embodiment, the electronic device of the present invention detects the end of the DMA transfer processing of data according to a predetermined protocol including one or a plurality of data from the
The DMA control means 20e has data information in accordance with a protocol such as a predetermined number of data transfers, and based on the information such as the number of data transfers, a predetermined number of data is determined. Detects completion of data transfer according to the protocol.
この結果、本発明の電子機器は、上述のようなデータ転送終了検出手段20jを備えた構成にすることにより、まとまったデータ(測定データ)を処理することで、演算制御手段20aの処理を効率化できる点で有効である。
(付記項9)
センサ手段から測定データを受信してメモリとデータの送受信を行うインタフェース手段と、前記メモリと前記インタフェース手段との前記測定データのDMA転送制御を行うDMA制御手段と、前記測定データに基づき予め定められた処理を実行する演算制御手段とを具備し、前記測定データに基づき所定の演算方法により算出された物理量を伝送するフィールド機器である電子機器において、
前記インタフェース手段は、前記測定データを受信するとイベント通知信号を送信し、
前記イベント通知信号を受信すると前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号を前記DMA制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知手段、を備えたことを特徴とする請求項1〜8のいずれかに記載の電子機器。
(付記項10)
前記演算制御手段は、受信した前記タイマ割り込み信号の直前の前記周期内に前記インタフェース手段から前記メモリに転送された前記測定データを所定の演算方法により物理量の算出処理を行うことを特徴とする請求項1〜9のいずれかに記載の電子機器。
(付記項11)
前記演算制御手段は、前記DMA処理終了通信信号を受信すると、前記測定データに基づき所定の演算方法により物理量の算出処理を行うことを特徴とする請求項1〜10のいずれかに記載の電子機器。
(付記項12)
1または複数の測定データを含む予め定められたプロトコルに則ったデータのDMA転送処理の終了を前記DMA制御手段から検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段を備え、前記演算制御手段は、前記データ転送終了通知信号を受信すると、前記データに基づき所定の演算方法により物理量の算出処理を行うことを特徴とする請求項1〜7のいずれかに記載の電子機器。
As a result, the electronic apparatus according to the present invention is configured to include the data transfer end detection unit 20j as described above, thereby processing the collected data (measurement data), thereby efficiently processing the
(Appendix 9)
Interface means for receiving measurement data from the sensor means and transmitting / receiving data to / from the memory, DMA control means for performing DMA transfer control of the measurement data between the memory and the interface means, and predetermined based on the measurement data In an electronic device that is a field device that transmits a physical quantity calculated by a predetermined calculation method based on the measurement data,
The interface means transmits an event notification signal when receiving the measurement data,
When the event notification signal is received, the event status of the interface means is read, and it is determined whether the cause of the event is a data transfer request or an error processing request, and if it is a data transfer request, the data transfer request signal is sent to the DMA 9. An electronic device according to claim 1, further comprising an event notification unit that transmits to the control unit and, in the case of an error processing request, transmits an error processing request signal to the arithmetic control unit. .
(Appendix 10)
The calculation control means performs a physical quantity calculation process on the measurement data transferred from the interface means to the memory within the period immediately before the received timer interrupt signal by a predetermined calculation method. Item 10. The electronic device according to any one of Items 1 to 9.
(Appendix 11)
11. The electronic apparatus according to claim 1, wherein when the DMA control end communication signal is received, the arithmetic control unit performs a physical quantity calculation process using a predetermined calculation method based on the measurement data. .
(Appendix 12)
A data transfer end detection means for transmitting a data transfer end notification signal when the DMA control means detects the end of DMA transfer processing of data in accordance with a predetermined protocol including one or a plurality of measurement data; 8. The electronic apparatus according to claim 1, wherein when receiving the data transfer end notification signal, the control unit performs a physical quantity calculation process by a predetermined calculation method based on the data.
2 電子機器
20 マイクロコンピュータ
20a 演算制御手段
20b メモリ
20c インタフェース手段
20d イベント通知手段
30a インタフェースレジスタアクセス手段
30b イベント通知選択手段
20e DMA制御手段
20f バス
20g、20h 接続線
20i ティックタイマ手段
20j データ転送終了検出手段
21 接続線
22 入出力手段
2
Claims (8)
前記インタフェース手段は、前記データを受信するとイベント通知信号を送信し、
このイベント通知信号を受信すると前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号を前記DMA制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知手段、を備えたことを特徴とする電子機器。 In an electronic device comprising DMA control means for performing DMA transfer control for data transfer between memories of data received by the interface means, and arithmetic control means for executing a predetermined process based on the data,
The interface means transmits an event notification signal upon receiving the data,
When this event notification signal is received, the event status of the interface means is read out, and it is determined whether the event occurrence factor is a data transfer request or an error processing request. If it is a data transfer request, the data transfer request signal is sent to the DMA An electronic device comprising: event notification means for transmitting to the control means, and in the case of an error processing request, an error processing request signal is transmitted to the arithmetic control means.
前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求またはエラー処理要求であることを示すイベント要因データを生成して送信するインタフェースレジスタアクセス手段と、
受信した前記イベント要因データがデータ転送要求を示す場合はデータ転送要求信号を前記DMA制御手段に送信し、前記イベント要因データがエラー処理要求を示す場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知選択手段、を備えたことを特徴とする請求項1記載の電子機器。 The event notification means includes
Interface register access means for reading the event status of the interface means, and generating and sending event cause data indicating that the event cause is a data transfer request or an error processing request;
When the received event factor data indicates a data transfer request, a data transfer request signal is transmitted to the DMA control unit, and when the event factor data indicates an error processing request, an error processing request signal is transmitted to the arithmetic control unit. The electronic device according to claim 1, further comprising an event notification selection unit that performs the operation.
前記データ転送要求信号を受信すると前記インタフェース手段とメモリ間におけるデータ転送のDMA転送制御を実行し、
前記演算制御手段は、
前記エラー処理要求信号を受信すると前記インタフェース手段に対しエラー処理を実行することを特徴とする請求項1または2に記載の電子機器。 The DMA control means includes:
When the data transfer request signal is received, DMA transfer control of data transfer between the interface means and the memory is executed,
The arithmetic control means includes
3. The electronic apparatus according to claim 1, wherein when the error processing request signal is received, error processing is executed on the interface unit.
前記イベントステータスに基づいて、前記インタフェース手段内のイベントステータスレジスタに書き込みを行うことを特徴とする請求項2または3記載の電子機器。 The interface register access means includes
4. The electronic apparatus according to claim 2, wherein writing is performed in an event status register in the interface unit based on the event status.
前記イベント要因データおよび前記演算制御手段から取得する予め定められた設定値に基づいて、前記データ転送要求信号または前記エラー処理要求信号の生成を選択することを特徴とする請求項2〜4のいずれかに記載の電子機器。 The event notification selection means includes:
5. The generation of the data transfer request signal or the error processing request signal is selected based on the event factor data and a predetermined set value acquired from the arithmetic control unit. The electronic device according to Crab.
前記演算制御手段は、受信した前記タイマ割り込み信号の直前の前記周期内に前記インタフェース手段から前記メモリに転送された前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする請求項1〜5のいずれかに記載の電子機器。 Tick timer means for transmitting a timer interrupt signal at a predetermined cycle to the arithmetic control means,
The calculation control means performs a predetermined process by a predetermined calculation method based on the data transferred from the interface means to the memory within the period immediately before the received timer interrupt signal. The electronic device in any one of Claims 1-5.
前記演算制御手段は、前記DMA処理終了通信信号を受信すると、前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする請求項1〜6のいずれかに記載の電子機器。 When the DMA control means detects the end of the DMA transfer process, it sends a DMA process end notification signal to the arithmetic control means,
The electronic apparatus according to claim 1, wherein the arithmetic control unit performs a predetermined process by a predetermined arithmetic method based on the data when the DMA processing end communication signal is received. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163623A JP2012027575A (en) | 2010-07-21 | 2010-07-21 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163623A JP2012027575A (en) | 2010-07-21 | 2010-07-21 | Electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012027575A true JP2012027575A (en) | 2012-02-09 |
Family
ID=45780453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163623A Pending JP2012027575A (en) | 2010-07-21 | 2010-07-21 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012027575A (en) |
-
2010
- 2010-07-21 JP JP2010163623A patent/JP2012027575A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10621025B2 (en) | Methods for data acquisition systems in real time applications | |
US8874959B2 (en) | Information processing apparatus, image forming apparatus, and information processing program | |
JP2014059876A5 (en) | Host, nonvolatile memory device, and nonvolatile memory card system | |
JP2019020822A (en) | Programmable controller | |
JP2008287319A (en) | Semiconductor device, electronic device and access log acquisition method | |
JP6398329B2 (en) | Control device, control method and program | |
WO2016024483A1 (en) | Analog/digital conversion circuit | |
US20240036629A1 (en) | Memory device sensors | |
WO2012081085A1 (en) | Interrupt source management device and interrupt processing system | |
JP2012027575A (en) | Electronic device | |
JP6299260B2 (en) | Information processing apparatus and information processing apparatus control method | |
US8468394B2 (en) | Method of tracing selected activities within a data processing system by tagging selected items and tracing the tagged items | |
JP2020140380A (en) | Semiconductor device and debugging system | |
JP6100551B2 (en) | Electronics | |
WO2017163302A1 (en) | Control apparatus | |
JP2017163329A (en) | Device, storing method, and program | |
JP6144151B2 (en) | Communication control method | |
JP2011065537A (en) | Data receiving system and interruption performing method | |
JP2005084820A (en) | Controller comprising simulating functions of input/output unit | |
JP2012198605A (en) | Data transfer device and field equipment | |
JP2008293212A (en) | Transaction management method for information processor, and information processor | |
JP2012003380A (en) | Electronic device | |
JP2019114023A (en) | Control device | |
JP2017215637A (en) | Data holding device and data holding system | |
JP2011192135A (en) | Data reception system and interruption execution method |