JP2012019056A - 固体撮像装置及び撮像システム - Google Patents

Abstract

【課題】電荷の収集速度をさらに向上する技術を提供することを目的とする。
【解決手段】光電変換素子と光電変換素子で発生した電荷に応じた信号を信号線へ出力するための画素内読出回路とを有する固体撮像装置が提供される。光電変換素子は、第１導電型の第１半導体領域と、第１半導体領域の上に配されており、第１導電型とは異なる第２導電型の第２半導体領域と、第２半導体領域の内側に配されており、第２半導体領域よりも不純物濃度が高い第２導電型の第３半導体領域と、第３半導体領域の内側に配されて画素内読出回路に接続されており、第３半導体領域よりも不純物濃度が高い第２導電型の第４半導体領域とを含む。第３半導体領域は、第１部分と、第１部分から延びている複数の第２部分とを含む。第３半導体領域の第１部分の内側に第４半導体領域が配されており、第３半導体領域の平面視における形状は、第３半導体領域を３つ以上の部分に分割する１本の直線を定義可能な形状である。
【選択図】図７

Description

本発明は、固体撮像装置及び撮像システムに関する。

特許文献１には、ｎ型ウェル領域３１の上にｐ型半導体領域３２が形成され、このｐ型半導体領域３２中にｐ型の内部領域２２が形成された光電変換素子が開示されている（図１２）。さらに、内部領域２２中に、ｐ⁺の電極領域３４が形成されている。そして、ｐ型半導体領域３２、内部領域２２、電極領域３４の順に不純物濃度が高い。このように構成することにより、電極領域３４へ向かうポテンシャル勾配が急峻になり、光電変換素子で生成された電荷の収集速度が向上する。これにより、光信号読出し時間の短縮を実現している。

特開２０００−３１２０２４号公報

特許文献１では、電極領域３４から見てすべての方向の領域からの電荷の収集速度を向上すべく、内部領域２２の形状を凸多角形としている。これに対して、本発明者らは、内部領域２２の形状を工夫することにより、電荷の収集速度をさらに向上しうることを見出した。そこで、本発明は、電荷の収集速度をさらに向上する技術を提供することを目的とする。

上記課題に鑑みて、本発明の１つの側面に係る固体撮像装置は、光電変換素子と前記光電変換素子で発生した電荷に応じた信号を信号線へ出力するための画素内読出回路とを有する固体撮像装置であって、前記光電変換素子は、第１導電型の第１半導体領域と、前記第１半導体領域の上に配されており、前記第１導電型とは異なる第２導電型の第２半導体領域と、前記第２半導体領域の内側に配されており、前記第２半導体領域よりも不純物濃度が高い前記第２導電型の第３半導体領域と、前記第３半導体領域の内側に配されて前記画素内読出回路に接続されており、前記第３半導体領域よりも不純物濃度が高い前記第２導電型の第４半導体領域とを含み、前記第３半導体領域は、第１部分と、前記第１部分から延びている複数の第２部分とを含み、前記第３半導体領域の前記第１部分の内側に前記第４半導体領域が配されており、前記第３半導体領域の平面視における形状は、前記第３半導体領域を３つ以上の部分に分割する１本の直線を定義可能な形状であることを特徴とする。

上記手段により、電荷の収集速度をさらに向上する技術が提供される。

本発明の実施形態の固体撮像装置の概略構成例を説明する図。 本発明の実施形態の撮像ブロックの構成例を説明する図。 本発明の実施形態の画素の構成例を説明する図。 本発明の実施形態のシフトレジスタの構成例を説明する図。 本発明の実施形態のタイミングチャートの一例を説明する図。 本発明の実施形態に係る光電変換素子２０２の構成例を説明する図。 本発明の実施形態に係る光電変換素子２０２の平面図を説明する図。 本発明の別の実施形態に係る光電変換素子８００の平面図を説明する図。 内部領域の形状による電荷収集速度の違いを説明する図。 本発明の別の実施形態に係る内部領域の形状を説明する図。 放射線撮像システムを例示する図。

図１を参照しながら本発明の１つの実施形態としての固体撮像装置１００の概略構成を説明する。固体撮像装置１００は、例えば、複数の撮像ブロック１０１を配列して構成されうる。この場合、複数の撮像ブロック１０１の配列によって１つの撮像領域を有するセンサパネルＳＰが形成されうる。複数の撮像ブロック１０１は、支持基板１０２の上に配置されうる。固体撮像装置１００が１つの撮像ブロック１０１で構成される場合には、当該１つの撮像ブロック１０１によってセンサパネルＳＰが形成される。複数の撮像ブロック１０１の各々は、例えば、半導体基板に回路素子を形成したものであってもよいし、ガラス基板等の上に半導体層を形成し、その半導体層に回路素子を形成したものであってもよい。複数の撮像ブロック１０１の各々は、複数の行および複数の列を構成するように複数の画素が配列された画素アレイを有する。

固体撮像装置１００は、例えば、Ｘ線等の放射線の像を撮像する装置として構成されてもよいし、可視光の像を撮像する装置として構成されてもよい。固体撮像装置１００が放射線の像を撮像する装置として構成される場合は、典型的には、放射線を可視光に変換するシンチレータ１０３がセンサパネルＳＰの上に設けられうる。シンチレータ１０３は、放射線を可視光に変換し、この可視光がセンサパネルＳＰに入射し、センサパネルＳＰ（撮像ブロック１０１）の各光電変換素子によって光電変換される。

次に、図２を参照しながら各撮像ブロック１０１の構成例を説明する。なお、固体撮像装置１００が１つの撮像ブロック１０１で構成される場合には、１つの撮像ブロック１０１を固体撮像装置として考えることができる。撮像ブロック１０１は、複数の行および複数の列を構成するように複数の画素２０１が配列され、複数の列信号線２０８ａが配置された画素アレイＧＡを有する。複数の画素２０１の各々は、光電変換素子（例えば、フォトダイオード）２０２と、光電変換素子２０２で発生した電荷に応じた信号（光信号）を列信号線２０８ａに出力する画素内読出回路２０３とを含む。画素アレイＧＡには、複数の列信号線２０８ｂが更に配置されてもよく、画素内読出回路２０３は、画素内読出回路２０３のノイズを列信号線２０８ｂに出力するように構成されうる。行方向に沿って隣接する２つの画素２０１のそれぞれにおける画素内読出回路２０３は、例えば、当該２つの画素２０１の境界線を対称軸として線対称に配置されうる。

撮像ブロック１０１は、垂直走査回路２０４と水平走査回路２０５とを含む。垂直走査回路２０４は、例えば、隣接する２つの列の光電変換素子２０２の間に配置されうるが、画素アレイＧＡにおける最も外側の列の光電変換素子２０２の外側に配置されてもよい。垂直走査回路２０４は、例えば、第１クロックＣＬＫ１に従ってシフト動作する垂直シフトレジスタを含み、垂直シフトレジスタによるシフト動作に応じて画素アレイＧＡにおける複数の行を走査する。垂直シフトレジスタは、複数のレジスタを直列接続して構成され、初段のレジスタによって取り込まれたパルスが第１クロックＣＬＫ１に従って順次次段のレジスタに転送される。パルスを保持しているレジスタに対応する行が、選択されるべき行である。

水平走査回路２０５は、例えば、隣接する２つの行の光電変換素子２０２の間に配置されうるが、画素アレイＧＡにおける最も外側の行の光電変換素子２０２の外側に配置されてもよい。水平走査回路２０５は、例えば、第２クロックＣＬＫ２に従ってシフト動作する水平シフトレジスタを含み、水平シフトレジスタによるシフト動作に応じて画素アレイＧＡにおける複数の列を走査する。水平シフトレジスタは、複数のレジスタを直列接続して構成され、初段のレジスタによって取り込まれたパルスが第２クロックＣＬＫ２に従って順次次段のレジスタに転送される。パルスを保持しているレジスタに対応する列が、選択されるべき列である。

垂直走査回路２０４は、垂直シフトレジスタを構成するための１つのレジスタをそれぞれ含む複数の単位垂直走査回路ＶＳＲを垂直方向に配列して構成されうる。各単位垂直走査回路ＶＳＲは、ある列（図２では、最も左側の列（即ち、第１列）。）に属する画素の光電変換素子２０２とその列に隣接する列（図２では、左側から２番目の列（即ち、第２列）。）に属する画素の光電変換素子２０２とによって挟まれる領域に配置されうる。各単位垂直走査回路ＶＳＲは、垂直シフトレジスタを通してパルスが転送されてくると、それが属する行の画素２０１が選択されるように、行選択信号ＶＳＴをアクティブレベルに駆動する。選択された行の画素２０１の光信号、ノイズは、それぞれ列信号線２０８ａ、２０８ｂに出力される。ここで、図２では、列信号線２０８ａと列信号線２０８ｂとが１本の線で示されている。水平走査回路２０５、垂直走査回路２０４の不図示の入力端子には、パルス信号（スタートパルス）ＰＵＬＳＥ１、ＰＵＬＳＥ２がそれぞれ供給される。

水平走査回路２０５は、水平シフトレジスタを構成するための１つのレジスタをそれぞれ含む複数の単位水平走査回路ＨＳＲを水平方向に配列して構成されうる。各単位水平走査回路ＨＳＲは、１つの行（図２では、上から４番目の行（即ち、第４行）。）に属する隣接する２つの画素からなる各対（第１列の画素と第２列の画素からなる対、第３列の画素と第４列の画素からなる対、・・・。）における２つの光電変換素子２０２によって挟まれる領域に配置されている。しかし、各単位水平走査回路ＨＳＲは、列方向に隣接する２つの画素における２つの光電変換素子２０２によって挟まれる領域には配置されていない。このような構成は、列方向における光電変換素子２０２間の隙間を小さくするために有利である。単位水平走査回路ＨＳＲは、水平シフトレジスタを通してパルスが転送されてくると、それが属する列が選択されるように、即ち、当該列の列信号線２０８ａ、２０８ｂが水平信号線２０９ａ、２０９ｂに接続されるようにスイッチ２０７を制御する。即ち、選択された行の画素２０１の光信号、ノイズが列信号線２０８ａ、２０８ｂに出力され、選択された列（即ち、選択された列信号線２０８ａ、２０８ｂ）の信号が水平信号線２０９ａ、２０９ｂに出力される。これによりＸＹアドレッシングが実現される。水平信号線２０９ａ、２０９ｂは、出力アンプ２１０ａ、２１０ｂの入力に接続されていて、水平信号線２０９ａ、２０９ｂに出力された信号は、出力アンプ２１０ａ、２１０ｂによって増幅されてパッド２１１ａ、２１１ｂを通して出力される。

画素アレイＧＡは、それぞれ画素２０１を含む複数の単位セル２００が複数の行および複数の列を構成するように配列されたものとして考えることができる。単位セル２００は、いくつかの種類を含みうる。ある単位セル２００は、単位垂直走査回路ＶＳＲの少なくとも一部分を含む。図２に示す例では、２つの単位セル２００の集合が１つの単位垂直走査回路ＶＳＲを含んでいるが、１つの単位セル２００が１つの単位垂直走査回路ＶＳＲを含んでもよいし、３以上の複数の単位セル２００の集合が１つの単位垂直走査回路ＶＳＲを含んでもよい。他の単位セル２００は、単位水平走査回路ＨＳＲの少なくとも一部分を含む。図２に示す例では、１つの単位セル２００が１つの単位水平走査回路ＨＳＲを含んでいるが、複数の単位セル２００の集合が１つの単位水平走査回路ＶＳＲを含んでもよい。他の単位セル２００は、単位垂直走査回路ＶＳＲの少なくとも一部分および単位水平走査回路ＨＳＲの少なくとも一部分を含む。他の単位セル２００としては、出力アンプ２１０ａの少なくとも一部分を含む単位セル、出力アンプ２１０ｂの少なくとも一部分を含む単位セル、スイッチ２０７を含む単位セルなどを挙げることができる。

図３を参照しながら各画素２０１の構成例を説明する。前述のとおり、画素２０１は、光電変換素子２０２と、画素内読出回路２０３とを含む。光電変換素子２０２は、典型的にはフォトダイオードでありうる。画素内読出回路２０３は、例えば、第１増幅回路３１０、クランプ回路３２０、光信号サンプルホールド回路３４０、ノイズサンプルホールド回路３６０、第２増幅回路のＮＭＯＳトランジスタ３４３、３６３、行選択スイッチ３４４、３６４を含みうる。

光電変換素子２０２は、電荷蓄積部を含み、該電荷蓄積部は、第１増幅回路３１０のＰＭＯＳトランジスタ３０３のゲートに接続されている。ＰＭＯＳトランジスタ３０３のソースは、ＰＭＯＳトランジスタ３０４を介して電流源３０５に接続されている。ＰＭＯＳトランジスタ３０３と電流源３０５とによって第１ソースフォロア回路が構成されている。ＰＭＯＳトランジスタ３０３によってソースフォロア回路を構成することは、１／ｆノイズの低減に有効である。ＰＭＯＳトランジスタ３０４は、そのゲートに供給されるイネーブル信号ＥＮがアクティブレベルになるとオンして第１ソースフォロア回路を動作状態にするイネーブルスイッチである。第１増幅回路３１０は、電荷電圧変換部ＣＶＣの電位に応じた信号を中間ノードｎ１に出力する。

図３に示す例では、光電変換素子２０２の電荷蓄積部およびＰＭＯＳトランジスタ３０３のゲートが共通のノードを構成していて、このノードは、該電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部ＣＶＣとして機能する。即ち、電荷電圧変換部ＣＶＣには、該電荷蓄積部に蓄積された電荷Ｑと電荷電圧変換部ＣＶＣが有する容量値Ｃとによって定まる電圧Ｖ（＝Ｑ／Ｃ）が現れる。電荷電圧変換部ＣＶＣは、リセットスイッチとしてのＰＭＯＳトランジスタ３０２を介してリセット電位Ｖｒｅｓに接続されている。リセット信号ＰＲＥＳがアクティブレベルになると、ＰＭＯＳトランジスタ３０２がオンして、電荷電圧変換部ＣＶＣの電位がリセット電位Ｖｒｅｓにリセットされる。

クランプ回路３２０は、リセットした電荷電圧変換部ＣＶＣの電位に応じて第１増幅回路３１０によって中間ノードｎ１に出力されるノイズをクランプ容量３２１によってクランプする。つまり、クランプ回路３２０は、光電変換素子２０２で光電変換により発生した電荷に応じて第１ソースフォロア回路から中間ノードｎ１に出力された信号から、このノイズをキャンセルするための回路である。この中間ノードｎ１に出力されるノイズはリセット時のｋＴＣノイズを含む。クランプは、クランプ信号ＰＣＬをアクティブレベルにしてＰＭＯＳトランジスタ３２３をオン状態にした後に、クランプ信号ＰＣＬを非アクティブレベルにしてＰＭＯＳトランジスタ３２３をオフ状態にすることによってなされる。クランプ容量３２１の出力側は、ＰＭＯＳトランジスタ３２２のゲートに接続されている。ＰＭＯＳトランジスタ３２２のソースは、ＰＭＯＳトランジスタ３２４を介して電流源３２５に接続されている。ＰＭＯＳトランジスタ３２２と電流源３２５とによって第２ソースフォロア回路が構成されている。ＰＭＯＳトランジスタ３２４は、そのゲートに供給されるイネーブル信号ＥＮ０がアクティブレベルになるとオンして第２ソースフォロア回路を動作状態にするイネーブルスイッチである。

光電変換素子２０２で光電変換により発生した電荷に応じて第２ソースフォロア回路から出力される信号は、光信号として、光信号サンプリング信号ＴＳがアクティブレベルになることによってスイッチ３４１を介して容量３４２に書き込まれる。電荷電圧変換部ＣＶＣの電位をリセットした直後にＰＭＯＳトランジスタ３２３をオン状態とした際に第２ソースフォロア回路から出力される信号は、ノイズである。このノイズは、ノイズサンプリング信号ＴＮがアクティブレベルになることによってスイッチ３６１を介して容量３６２に書き込まれる。このノイズには、第２ソースフォロア回路のオフセット成分が含まれる。

垂直走査回路２０４の単位垂直走査回路ＶＳＲが行選択信号ＶＳＴをアクティブレベルに駆動すると、容量３４２に保持された信号（光信号）が第２増幅回路のＮＭＯＳトランジスタ３４３および行選択スイッチ３４４を介して列信号線２０８ａに出力される。また、同時に、容量３６２に保持された信号（ノイズ）が第２増幅回路のＮＭＯＳトランジスタ３６３および行選択スイッチ３６４を介して列信号線２０８ｂに出力される。第２増幅回路のＮＭＯＳトランジスタ３４３は、列信号線２０８ａに設けられた不図示の定電流源とソースフォロア回路を構成する。同様に、第２増幅回路のＮＭＯＳトランジスタ３６３は列信号線２０８ｂに設けられた不図示の定電流源とソースフォロア回路を構成する。

画素２０１は、隣接する複数の画素２０１の光信号を加算する加算スイッチ３４６を有してもよい。加算モード時には、加算モード信号ＡＤＤがアクティブレベルになり、加算スイッチ３４６がオン状態になる。これにより、隣接する画素２０１の容量３４２が加算スイッチ３４６によって相互に接続されて、光信号が平均化される。同様に、画素２０１は、隣接する複数の画素２０１の光信号をノイズを加算する加算スイッチ３６６を有してもよい。加算スイッチ３６６がオン状態になると、隣接する画素２０１の容量３６２が加算スイッチ３６６によって相互に接続されて、ノイズが平均化される。

画素２０１は、感度を変更するための機能を有してもよい。画素２０１は、例えば、第１感度変更スイッチ３８０および第２感度変更スイッチ３８２、並びにそれらに付随する回路素子を含みうる。第１変更信号ＷＩＤＥ１がアクティブレベルになると、第１感度変更スイッチ３８０がオンして、電荷電圧変換部ＣＶＣの容量値に第１付加容量３８１の容量値が追加される。これによって画素２０１の感度が低下する。第２変更信号ＷＩＤＥ２がアクティブレベルになると、第２感度変更スイッチ３８２がオンして、電荷電圧変換部ＣＶＣの容量値に第２付加容量３８３の容量値が追加される。これによって画素２０１の感度が更に低下する。

このように画素２０１の感度を低下させる機能を追加することによって、より大きな光量を受光することが可能となり、ダイナミックレンジを広げることができる。第１変更信号ＷＩＤＥ１がアクティブレベルになる場合には、イネーブル信号ＥＮｗをアクティブレベルにして、ＰＭＯＳトランジスタ３０３に加えてＰＭＯＳトランジスタ３８５をソースフォロア動作させてもよい。

垂直走査回路２０４は、種々の構成を有しうるが、例えば、図４（ａ）に示された構成を有しうる。図４（ａ）に示された垂直走査回路２０４は、各単位垂直走査回路ＶＳＲが１つのＤ型フリップフロップ４０１を含み、Ｄ型フリップフロップ４０１のクロック入力に対して第１クロックＣＬＫ１が供給される。初段の単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＤ入力には、パルス信号ＰＵＬＳＥ１が供給され、第１クロックＣＬＫ１によって第１パルス信号ＰＵＬＳＥ１が取り込まれる。初段のＤ型フリップフロップ４０１は、第１クロックＣＬＫ１の１周期分の長さを有するパルス信号をＱ出力から出力する。各単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＱ出力は、その単位垂直走査回路ＶＳＲが属する行を選択するために使用され、例えば、バッファ４０２を介して行選択信号ＶＳＴとして出力される。各単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＱ出力は、次段の単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＤ入力に接続されている。

水平走査回路２０５は、種々の構成を有しうるが、例えば、図４（ｂ）に示された構成を有しうる。図４（ｂ）に示された水平走査回路２０５は、各単位垂直走査回路ＨＳＲが１つのＤ型フリップフロップ４１１を含み、Ｄ型フリップフロップ４１１のクロック入力に対して第２クロックＣＬＫ２が供給される。初段の単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＤ入力には、第２パルス信号ＰＵＬＳＥ２が供給され、第２クロックＣＬＫ２によって第２パルス信号ＰＵＬＳＥ２が取り込まれる。初段の単位水平走査回路ＨＳＲは、第２クロックＣＬＫ２の１周期分の長さを有するパルス信号をＱ出力から出力する。各単位水平走査回路ＨＳＲのＱ出力は、その単位水平走査回路ＨＳＲが属する列を選択するために使用され、例えば、バッファ４１２を介して列選択信号ＨＳＴとして出力される。各単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＱ出力は、次段の単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＤ入力に接続されている。ここで、垂直走査回路２０４による走査期間である垂直走査期間は、水平走査回路２０５による水平走査期間に画素アレイＧＡの行数を乗じた時間である。そして、水平走査期間は、画素アレイＧＡの全ての列を走査するために要する期間である。よって、列を選択する列選択信号ＨＳＴを発生する水平走査回路２０５に供給される第２クロックＣＬＫ２の周波数は、行を選択する行選択信号ＶＳＴを発生する垂直走査回路２０４に供給される第１クロックＣＬＫ１の周波数よりも遙かに高い。

図５を参照しながら各画素２０１に供給される主な信号について説明する。リセット信号ＰＲＥＳ、イネーブル信号ＥＮ、クランプ信号ＰＣＬ、光信号サンプリング信号ＴＳ、ノイズサンプリング信号ＴＮは、ローアクティブの信号である。イネーブル信号ＥＮ０は、図５に示されていないが、イネーブル信号ＥＮと同様の信号でありうる。イネーブル信号ＥＮｗは、図５に示されていないが、第１変更信号ＷＩＤＥ１がアクティブにされる場合には、イネーブル信号ＥＮと同様に遷移しうる。

まず、画素アレイＧＡの全ての行についてイネーブル信号ＥＮがアクティブになり、次いで、光信号サンプリング信号ＴＳがパルス状にアクティブレベルになって、光信号が容量３４２に書き込まれる。次いで、リセット信号ＰＲＥＳがパルス状にアクティブレベルになって、電荷電圧変換部ＣＶＣの電位がリセットされる。次いで、クランプ信号ＰＣＬがパルス状にアクティブレベルになる。クランプ信号ＰＣＬがアクティブレベルであるときに、ノイズサンプリング信号ＴＮがパルス状にアクティブレベルになって、ノイズが容量３６２に書き込まれる。

その後、垂直走査回路２０４の第１行に対応する単位垂直走査回路ＶＳＲがその行選択信号ＶＳＴ（ＶＳＴ０）をアクティブレベルにする。これは、垂直走査回路２０４が画素アレイＧＡの第１行を選択することを意味する。この状態で、水平走査回路２０５の第１列から最終列に対応する単位水平走査回路ＨＳＲが列選択信号ＨＳＴ（ＨＳＴ０〜ＨＳＴｎ）をアクティブレベルにする。これは、水平走査回路２０５が画素アレイＧＡの第１列から最終列までを順に選択することを意味する。これにより、出力アンプ２１０ａ、２１０ｂから画素アレイＧＡの第１行における第１列から最終列までの画素の光信号、ノイズが出力される。その後、垂直走査回路２０４の第２行に対応する単位垂直走査回路ＶＳＲがその行選択信号ＶＳＴ（ＶＳＴ１）をアクティブレベルにする。水平走査回路２０５の第１列から最終列に対応する単位水平走査回路ＨＳＲが列選択信号ＨＳＴ（ＨＳＴ０〜ＨＳＴｎ）をアクティブレベルにする。このような動作を最終行まで行うことによって１つの画像が画素アレイＧＡから出力される。

図６を参照しながら光電変換素子２０２の構成例を説明する。撮像ブロック１０１は、例えば、第２導電型の半導体部材（不図示）の上に第２導電型の半導体層６２０をエピタキシャル成長させた基板に形成されうる。各素子は、素子分離部６３０によって相互に分離される。各画素２０１の光電変換素子２０２は、例えば、半導体層６２０の中に形成された第１導電型の不純物領域（ウェル）６０１（第１半導体領域）と、不純物領域６０１の上に配置された不純物領域６１６及び内部領域６０２を有する。不純物領域６１６（第２半導体領域）と内部領域６０２（第３半導体領域）とはどちらも第２導電型の不純物領域である。内部領域６０２は、第２導電型を形成するための不純物濃度が不純物領域６１６よりも高く、周囲を不純物領域６１６によって囲まれている。すなわち、不純物領域６１６の内側に内部領域６０２が配されている。内部領域６０２の内側には、第２導電型の不純物領域である電極領域６０３（第４半導体領域）が配置されている。電極領域６０３は、第２導電型を形成するための不純物濃度が内部領域６０２よりも高い。不純物領域６１６及び内部領域６０２の上に第１導電型の不純物領域６０４（第５半導体領域）が配置されている。第２導電型の不純物領域６０２、６１６、６０３と第１導電型の不純物領域６０１、６０４とによって埋め込み型のフォトダイオードが形成されている。この場合に、光電変換素子２０２は完全空乏型でありうる。光電変換素子２０２が完全空乏型であるとは、第２導電型の不純物領域６０２、６１６の全領域が空乏化することを意味する。本実施形態では光電変換素子２０２の電荷蓄積部は電荷電圧変換部ＣＶＣとして機能する。電荷電圧変換部ＣＶＣがリセットされた際に、光電変換素子２０２が完全空乏化しうる。また、光電変換素子２０２は完全空乏型でない場合でも、第２導電型の不純物領域６０２、６１６の大部分が空乏化することが望ましい。

第１導電型の不純物領域６０１の周囲のうち上側部分は第１導電型の不純物領域６０６によって囲まれている。不純物領域６０６には、第１導電型のコンタクト領域６０９が設けられている。不純物領域６０６の周囲には、第２導電型の不純物領域６１１が配置されている。本実施形態では光電変換素子２０２がフォトダイオードであり、フォトダイオードの一方の端子である不純物領域６０１には、不純物領域６０６を介して所定の電位が印加される。光電変換素子２０２に光が入射し光電変換によって発生した電荷は、内部領域６０２、不純物領域６１６、更に電極領域６０３に収集される。光電変換素子２０２のもう一方の端子である電極領域６０３は、プラグ６１２、第１配線層６１３、プラグ６１４及び第２配線層に形成された配線パターン６１５を介して画素内読出回路２０３に接続されている。上記の例では第１導電型をＰ型とし、第２導電型をＮ型としてもよく、その逆でもよい。図６に示した例では不純物領域６１６と内部領域６０２とが同じ接合深さであるが、不純物領域６１６が内部領域６０２より深くてもよいし、その逆でもよい。不純物領域６１６の接合深さが内部領域６０２よりも深い場合には、不純物領域６１６が内部領域６０２の下部に配されてもよい。

次に、図７を参照しながら光電変換素子２０２の平面図を説明する。図７（ａ）は光電変換素子２０２の平面図を示し、図７（ｂ）はこの平面図のうち内部領域６０２だけに注目した図である。前述の図６で説明された光電変換素子２０２は、図７（ａ）のＡ−Ａ’線における断面図に対応する。図７（ａ）では不純物領域６１６、内部領域６０２及び電極領域６０３の平面視における形状を把握しやすいように、不純物領域６０４が省略されている。また、図７（ｂ）では等ポテンシャル線が破線で付加されている。以下、特に言及しない限り、単に「不純物領域の形状」と表す場合には、「不純物領域の平面視における形状」を意味する。図７（ａ）に示されるように、内部領域６０２は平面視で見たときに、不純物領域６１６の内側に配される。前述のように、本実施形態の光電変換素子２０２では、不純物領域６１６、内部領域６０２、電極領域６０３の順に不純物濃度が高くなっており、それによって電極領域６０３へ向かうポテンシャル勾配が形成される。不純物領域６１６の不純物濃度は好適には１．０×１０¹⁵ｃｍ^-3〜１．０×１０¹⁷ｃｍ^-3である。内部領域６０２の不純物濃度は好適には１．０×１０¹⁶ｃｍ^-3〜１．２×１０¹⁸ｃｍ^-3である。電極領域６０３の不純物濃度は好適には１．０×１０¹⁹ｃｍ^-3〜５．０×１０¹⁹ｃｍ^-3である。

図７（ｂ）に示されるように、内部領域６０２は点線で囲まれた第１部分７０１と、第１部分７０１から延びた複数の第２部分７０２とを含みうる。電極領域６０３は、平面視で見た場合に、この第１部分７０１の内側に含まれうる。第１部分７０１及び第２部分７０２は内部領域６０２の形状を説明するために便宜的に規定するものであり、内部領域６０２は一体の領域として形成されうる。本実施形態では、４つの第２部分７０２が第１部分７０１から十字方向、すなわち隣り合う第２部分７０２同士が９０度を成す方向に延びている。その結果として、内部領域６０２の形状は十字型となる。また、第２部分７０２の幅は一定である。内部領域６０２の形状は、不純物のイオン注入を行う際のフォトレジストマスクのパターンにより規定されうる。本実施形態では、内部領域６０２の形状を十字型にすることで、第２部分７０２が延びている方向について電荷の収集速度を高めつつ、内部領域６０２の面積が増大することを抑制しうる。内部領域６０２の不純物濃度は、不純物領域６１６の不純物濃度よりも高いため、内部領域６０２の面積が大きいほど光電変換素子２０２の空乏化電圧は高くなる。内部領域６０２の形状を十字型にすることによって、光電変換素子２０２の空乏化電圧を低く抑えることができる。さらに、後述するように、内部領域６０２の形状が凸多角形である場合に比較して、内部領域６０２の形状を十字型とすることで、第２部分７０２が延びている方向からの電荷の収集速度が向上されうる。また、電極領域６０３は不純物領域６１６の中央に配されていてもよい。これによって、電極領域６０３は各方向からの電荷を均等に収集しうる。第１導電型がＰ型で第２導電型がＮ型の場合、第１部分７０１の外延は、第１部分７０１の内部に配された電極領域６０３から１０μｍ以内であることが望ましい。室温における電子の平均自由行程が約２０μｍであるので、第１部分７０１に到達した電子の大部分が電極領域６０３に収集されうる。第１導電型がＮ型で第２導電型がＰ型、すなわち、信号電荷がホールの場合は、５μｍ以内であることが好ましい。

次に、図８を参照しながら本発明の別の実施形態による光電変換素子８００の平面図を説明する。図８（ａ）は光電変換素子８００の平面図を示し、図８（ｂ）はこの平面図のうち内部領域８０２だけに注目した図である。光電変換素子８００の有する内部領域８０２は、図７を用いて説明された光電変換素子２０２の内部領域６０２に対応し、その形状のみが異なっている。そこで、以下では光電変換素子８００について、内部領域８０２の形状についてのみを説明し、光電変換素子２０２との共通部分についての説明を省略する。

図８（ｂ）に示されるように、内部領域８０２は点線で囲まれた第１部分８１１と、第１部分８１１から延びた複数の第２部分８１２とを含みうる。電極領域６０３はこの第１部分８１１の内側に含まれうる。第１部分８１１及び第２部分８１２は内部領域８０２の形状を説明するために便宜的に規定するものであり、内部領域８０２は一体の領域として形成されうる。本実施形態においても、４つの第２部分８１２が第１部分８１１から十字方向に延びている。図７に示された実施形態とは異なり、第２部分８１２は先細りとなっている。すなわち、第２部分８１２は第１部分８１１から離れるほど幅が細くなっている。その結果として、第２部分８１２の先端部分の内角８１３は鋭角になりうる。第２部分８１２の先端部分は鋭角ではなく、丸みを帯びた形状であってもよい。

次に、図９を参照しながら不純物領域の形状による電荷の収集速度の違いについて説明する。図９（ａ）〜（ｃ）はそれぞれ光電変換素子の平面図を縦横に４分割した右上部分に注目した図である。図９（ａ）は比較例として用いる光電変換素子９００の平面図を表す。光電変換素子９００は不純物領域６１６、内部領域９０１及び電極領域６０３を含み、この順に不純物濃度が高くなっている。内部領域９０１の形状は凸多角形である。図９（ｂ）は図７で説明した光電変換素子２０２であり、図９（ｃ）は図８で説明された光電変換素子８００である。それぞれの光電変換素子に対して、矢印９１０で示す位置（電極領域６０３の中心から右に４０．０μｍの位置）に配置した電子が一定時間でどこまでドリフトするかをシミュレーションした。図９（ａ）に示されるように、内部領域９０１が凸多角形の場合には、一定時間後に電子は矢印９１１で示す位置（電極領域６０３の中心から右に約２３μｍの位置）までドリフトした。図９（ｂ）に示されるように、内部領域６０２が十字型の場合には、一定時間後に電子は矢印９１２で示す位置（電極領域６０３の中心から右に約１３μｍの位置）までドリフトした。図９（ｃ）に示されるように、内部領域８０２が先細りの十字型の場合には、一定時間後に電子は矢印９１３で示す位置（電極領域６０３の中心から右に約１μｍの位置）までドリフトした。このように、内部領域６０２の形状を十字型にすることによって、内部領域の第２部分が延びる方向についての電荷の収集速度を高めることができる。さらに、内部領域の第２部分を先細りにすることによって、その方向についての電荷の収集速度をさらに高めることができる。

図１０を参照しながら本発明の様々な実施形態について説明する。前述の実施形態では内部領域の第２部分が第１部分から十字方向に延びる例を説明したが、本発明の実施形態はこれに限定されない。例えば、図１０（ａ）の光電変換素子１０１０のように、内部領域１０１１が点線に囲まれた第１部分１０１２と、複数の第２部分１０１３とを含み、複数の第２部分１０１３が第１部分１０１２から放射状に延びてもよい。この場合であっても、第２部分が延びている方向については電荷の収集速度が高まり、それ以外の方向については内部領域の面積増大を抑制できる。一般に、内部領域が第１部分と第１部分から延びた複数の第２部分とを含み、内部領域の形状が凹多角形、すなわち少なくとも１つの内角が１８０度よりも大きい多角形であれば本発明の効果を奏する。図１０（ａ）の光電変換素子１０１０では、隣り合う第２部分１０１３が成す内角１０１４はいずれも１８０度よりも大きくなっている。光電変換素子１０１０では第２部分１０１３が先細りとなっているが、図７に示された光電変換素子２０２と同様に第２部分の幅が一定であってもよい。

また、図１０（ｂ）の光電変換素子１０２０のように、内部領域１０２１の一部の角が丸みを帯びていてもよい。一般に、凹多角形も、少なくとも一部の角が丸みを帯びた凹多角形も、３つ以上の部分に分割する１本の直線を定義可能な形状である。例えば、内部領域１０２１であれば、直線１０２２によって、３つの部分１０２１ａ、１０２１ｂ、１０２１ｃに分割可能である。一方で、凸多角形についてはどのように直線を定義しても２つの部分にしか分割されない。したがって、本発明は、内部領域が第１部分と第１部分から延びた複数の第２部分とを含み、内部領域の形状が当該内部領域を３つ以上の部分に分割する１本の直線を定義可能な形状である場合に効果を奏する。

図１１は本発明に係る固体撮像装置をＸ線診断システム（放射線撮像システム）応用した例を示した図である。放射線撮像システムは、放射線撮像装置６０４０と、放射線撮像装置６０４０から出力される信号を処理するイメージプロセッサ６０７０とを備える。放射線撮像装置６０４０は、前述の固体撮像装置１００を図１（ｂ）に例示されるように放射線を撮像する装置として構成したものである。Ｘ線チューブ（放射線源）６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、放射線撮像装置６０４０に入射する。この入射したＸ線には被験者６０６１の体内部の情報が含まれている。イメージプロセッサ（プロセッサ）６０７０は、放射線撮像装置６０４０から出力される信号（画像）を処理し、例えば、処理によって得られた信号に基づいて制御室のディスプレイ６０８０に画像を表示させることができる。

また、イメージプロセッサ６０７０は、処理によって得られた信号を伝送路６０９０を介して遠隔地へ転送することができる。これにより、別の場所のドクタールームなどに配置されたディスプレイ６０８１に画像を表示させたり、光ディスク等の記録媒体に画像を記録したりすることができる。記録媒体は、フィルム６１１０であってもよく、この場合、フィルムプロセッサ６１００がフィルム６１１０に画像を記録する。

本発明に係る固体撮像装置は、可視光の像を撮像する撮像システムに応用することもできる。そのような撮像システムは、例えば、固体撮像装置１００と、固体撮像装置１００から出力される信号を処理するプロセッサとを備えうる。該プロセッサによる処理は、例えば、画像の形式を変換する処理、画像を圧縮する処理、画像のサイズを変更する処理および画像のコントラストを変更する処理の少なくとも１つを含みうる。

Claims (10)

1. 光電変換素子と前記光電変換素子で発生した電荷に応じた信号を信号線へ出力するための画素内読出回路とを有する固体撮像装置であって、
   前記光電変換素子は、
   第１導電型の第１半導体領域と、
   前記第１半導体領域の上に配されており、前記第１導電型とは異なる第２導電型の第２半導体領域と、
   前記第２半導体領域の内側に配されており、前記第２半導体領域よりも不純物濃度が高い前記第２導電型の第３半導体領域と、
   前記第３半導体領域の内側に配されて前記画素内読出回路に接続されており、前記第３半導体領域よりも不純物濃度が高い前記第２導電型の第４半導体領域と
   を含み、
   前記第３半導体領域は、第１部分と、前記第１部分から延びている複数の第２部分とを含み、
   前記第３半導体領域の前記第１部分の内側に前記第４半導体領域が配されており、
   前記第３半導体領域の平面視における形状は、前記第３半導体領域を３つ以上の部分に分割する１本の直線を定義可能な形状である
   ことを特徴とする固体撮像装置。
2. 前記複数の第２部分は前記第１部分から放射状に延びていることを特徴とする請求項１に記載の固体撮像装置。
3. 前記複数の第２部分は前記第１部分から十字方向に延びていることを特徴とする請求項１に記載の固体撮像装置。
4. 光電変換素子と前記光電変換素子で発生した電荷に応じた信号を信号線へ出力するための画素内読出回路とを有する固体撮像装置であって、
   前記光電変換素子は、
   第１導電型の第１半導体領域と、
   前記第１半導体領域の上に配されており、前記第１導電型とは異なる第２導電型の第２半導体領域と、
   前記第２半導体領域の内側に配されており、前記第２半導体領域よりも不純物濃度が高い前記第２導電型の第３半導体領域と、
   前記第３半導体領域の内側に配されて前記画素内読出回路と接続されており、前記第３半導体領域よりも不純物濃度が高い前記第２導電型の第４半導体領域と
   を含み、
   前記第３半導体領域は、第１部分と、前記第１部分から延びている複数の第２部分とを含み、
   前記第３半導体領域の前記第１部分の内側に前記第４半導体領域が配されており、
   前記第２部分は前記第１部分から十字方向に延びている
   ことを特徴とする固体撮像装置。
5. 前記複数の第２部分のそれぞれは、前記第１部分から離れるほど幅が細くなることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 前記第２半導体領域は平面視において凹多角形を形成することを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
7. 前記光電変換素子は、前記第２半導体領域及び前記第３半導体領域の少なくとも一部の上に配された前記第１導電型の第５半導体領域をさらに含むことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 前記第４半導体領域は平面視において前記第２半導体領域の中央に位置することを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
9. 前記光電変換素子は完全空乏型であることを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
10. 請求項１乃至９のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理するプロセッサと
    を備えることを特徴とする撮像システム。