JP2011530874A - 無線通信のための共有の時間・周波数自動利得制御 - Google Patents

Abstract

１つの受信機により共有の時間・周波数自動利得制御（ＡＧＣ）を行うための複数の技術が記載されている。１つの観点において、該受信機は、複数の周波数領域記号を得るために高速フーリエ変換（ＦＦＴ）を用いて複数の時間領域サンプルを変換でき、該複数の周波数領域記号の飽和を検出することができる。該受信機は、飽和が検出されるか否かに基づいて利得を調節でき、該ＦＦＴに先立って該利得を適用することができる。１つの設計では、該受信機は、飽和が検出されない場合はセットポイントとして公称値を使用でき、また、飽和が検出される場合は該セットポイントを下げることができる。該受信機は該セットポイントに基づいて該利得を調節することができ、それは該複数の時間領域サンプルの平均電力を決定することができる。別の設計においては、該受信機は利得オフセットに基づいて該利得を決定でき、飽和が検出されるか否かに基づいて該利得オフセットを変えることができる。両設計に関して、該受信機は該利得を、該ＦＦＴの前のアナログ信号及び、または複数のデジタル・サンプルに適用することができる。
【選択図】図４

Description

関連出願

本願は、ここにおいて参考文献とされ、その権利が譲渡された仮米国特許出願第６１／０８６，１８９号（２００８年８月５日出願、表題「周波数領域ベースの無線システムのための共有の時間・周波数自動利得制御メカニズム」）に基づき優先権を主張している。

本願は一般に通信に関し、具体的には無線通信のために自動利得制御（ＡＧＣ）を行うための技術に関する。

無線通信システムにおいて、送信機は典型的に、データを処理し（たとえば、符号化し、変調し）、送信にさらに適した無線周波数（ＲＦ）変調された信号を生成する。その後、送信機は無線チャネルを介して該ＲＦ変調された信号を受信機に送信する。該無線チャネルは、チャネル応答を用いて該送信された信号を歪ませ(distort)、該信号を雑音及び干渉でさらに劣化させる。

受信機は該送信された信号を受信し、ベースバンド信号を得るために該受信された信号を調整し(conditions)、複数のサンプルを得るために該ベースバンド信号をデジタル化し、該送信機によって送られた該データを回復するために該複数のサンプルを処理する。該受信された信号のレベルは、シャドーイング(shadowing)及びフェージング(fading)のような様々なチャネル伝播現象により広範囲にわたって変化し得る。したがって、該受信機は典型的に、該受信機の中の様々な回路ブロックの飽和を回避するためにＡＧＣを行なう。回路ブロックの入力が最大入力信号レベルを越えるか、あるいは該回路ブロックの出力が最大出力信号レベルを越えるとき、飽和が発生し得る。飽和は、性能を劣化させ得る複数の歪み成分(distortion components)に帰着することができる。したがって、良好な性能を得るためのやり方でＡＧＣを行なうことが望ましい。

無線通信システム中の受信機によって共有の時間・周波数ＡＧＣを行なうための複数の技術がここに記載されている。該受信機は、ユーザ装置（ＵＥ）、基地局等の一部であることができる。該受信機は、周波数領域に時間領域信号を変換するために高速フーリエ変換（ＦＦＴ）を行なう前に、時間領域信号上でＡＧＣを行なうことができる。時間領域信号は、複数の信号レベルの許容可能な範囲内にあることができるが、しかし該ＦＦＴの出力は飽和し(saturate)得る。例えば、時間領域信号のエネルギのすべてあるいは大部分が多数の副搬送波(subcarrier)の中の１あるいは少数の副搬送波に集中される場合に、これはそうであることができる。

１つの観点において、該受信機は飽和を検出するためにＦＦＴの出力をモニターすることができ、飽和が検出されるとき、ＡＧＣの動作を調節することができる。１つの設計においては、該受信機は、複数の周波数領域記号(symbols)を得るためにＦＦＴを用いて複数の時間領域サンプルを変換することができる。該受信機は該複数の周波数領域記号の飽和を検出することができ、飽和が検出されるか否かに基づいて該ＦＦＴに先立って適用される利得を調節することができる。１つの設計では、該受信機はデジタルＡＧＣ（ＤＡＧＣ）を行うことができ、また、複数の時間領域サンプルを得るために利得を用いてアナログ・デジタル変換器（ＡＤＣ）からの複数のデジタル・サンプルを基準化する(scale)ことができる。別の設計において、該受信機はアナログＡＧＣを行うことができ、該ＡＤＣに先立ってアナログ信号に該利得を適用することができる。該受信機はまた、アナログＡＧＣとＤＡＧＣの結合(combination)を行なうことができる。

ＤＡＧＣの１つのデザインにおいて、該受信機は、飽和が検出されない場合はセットポイント(setpoint)として公称値(nominal value)を使用し、飽和が検出される場合は該セットポイントを下げることができる。該セットポイントは、該ＦＦＴに提供される複数の時間領域サンプルの平均電力を決定することができる。該受信機は該複数の時間領域サンプルの電力を測定し、該測定された電力と該セットポイントとの間の誤差を決定し、該利得を得るために該誤差をフィルタリングする(filter)ことができる。該受信機は、飽和が検出されない場合には該フィルタリングのために公称帯域幅を使用することができ、該利得をより迅速に変更するために飽和が検出される場合は該帯域幅を増加させることができる。

ＤＡＧＣの別の設計においては、該受信機は複数の時間領域サンプルの電力を測定し、該セットポイント及び該測定された電力に基づいて初期利得を決定し、飽和が検出されるか否かに基づいて利得オフセットを決定し、該初期利得及び該利得オフセットに基づいて利得を決定することができる。該受信機は、飽和が検出されない場合に該利得オフセットを公称値（たとえば、０）に設定することができ、あるいは飽和が検出される場合に該利得を下げるために負の値に設定することができる。

以下、該開示の様々な観点及び特徴をさらに詳細に説明する。

図１はＵＥと基地局のブロック図を示す。 図２はＯＦＤＭ変調器及びＯＦＤＭ復調器を示す。 図３はＳＣ−ＦＤＭＡ変調器及びＳＣ−ＦＤＭＡ復調器を示す。 図４は共有の時間・周波数ＡＧＣを用いる受信機を示す。 図５は共有の時間・周波数ＡＧＣを用いる別の受信機を示す。 図６は共有の時間・周波数ＡＧＣを行なうプロセスを示す。 図７は共有の時間・周波数ＡＧＣを行なうための装置を示す。

ここに記載された複数の技術は、セルラー(cellular)システム、放送システム、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）システム等のような、様々な無線通信システムに使用されることができる。「システム」及び「ネットワーク」という用語はしばしば交換可能に使用される。セルラーシステムは、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、単一キャリア(Single-Carrier)ＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム等であることができる。ＯＦＤＭＡシステムは、進化型(Evolved) ユニバーサル地上無線アクセス(Universal Terrestrial Radio Access ）（Ｅ−ＵＴＲＡ）、ウルトラ・モバイル・ブロードバンド（Ultra Mobile Broadband）(ＵＭＢ)、ＩＥＥＥ ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ ８０２．２０、フラッシュＯＦＤＭ（登録商標））等のような、無線テクノロジーインプリメントする(implement)ことができる。Ｅ−ＵＴＲＡはユニバーサル・モバイル・テレコミュニケーション・システム（Universal Mobile Telecommunication System）(ＵＭＴＳ)の一部である。３ＧＰＰのロング・ターム・エボリューション(Long Term Evolution)（ＬＴＥ）及びＬＴＥアドバンスド(LTE-Advanced)（ＬＴＥ−Ａ）は、ダウンリンク上でＯＦＤＭＡを、及びアップリンク上でＳＣ−ＦＤＭＡを使用する、Ｅ−ＵＴＲＡを使用するＵＭＴＳの新しいリリース(releases)である。Ｅ−ＵＴＲＡ、ＵＭＴＳ、ＬＴＥ及びＬＴＥ−Ａは「第３世代パートナーシップ・プロジェクト(3rd Generation Partnership Project)」（３ＧＰＰ）という名の団体からの文献に記載されている。ＵＭＢは、「第３世代パートナーシップ・プロジェクト２」（３ＧＰＰ２）という名の団体からの文献に記載されている。放送システムは、メディアフロー(MediaFLO)（登録商標）システム、ハンドヘルド(Handhelds)向けデジタル・ビデオ放送（ＤＶＢ−Ｈ）システム、地上テレビ放送用の統合サービス・デジタル放送(Integrated Services Digital Broadcasting for Terrestrial Television Broadcasting)（ＩＳＤＢ−Ｔ）システム等であることができる。ＷＬＡＮシステムはＩＥＥＥ ８０２．１１（Ｗｉ−Ｆｉ）システム等であることができる。ここに記載された複数の技術は上述された複数のシステム及び無線テクノロジー、並びに他の複数のシステム及び無線テクノロジーに使用され得る。

一般に、該複数の技術はマルチプル(multiple)副搬送波と共に複数のシステムのために使用されることができる。マルチプル副搬送波は、直交周波数分割多重化（ＯＦＤＭ）、単一キャリア周波数分割多重化（ＳＣ−ＦＤＭ）、あるいは他のある変調技術を用いて得られることができる。ＯＦＤＭ及びＳＣ−ＦＤＭは、該システム帯域幅をマルチプル（Ｎ_FFTの）直交副搬送波に分割し、それは一般的にトーン(tones)、ビン(bins)等とも呼ばれる。各副搬送波はデータで変調されることができる。一般に、複数の変調記号はＯＦＤＭについては周波数領域で送られ、ＳＣ−ＦＤＭでは時間領域で送られる。隣接した副搬送波間の間隔は固定されることができ、また、複数の副搬送波の総数（Ｎ_FFT）は該システム帯域幅に依存し得る。例えば、Ｎ_FFTは、１．２５、２．５、５、１０あるいは２０ＭＨｚのシステム帯域幅に関して１２８、２５６、５１２、１０２４あるいは２０４８にそれぞれ等しいことができる。ＯＦＤＭは、ＬＴＥ、ＵＭＢ、ＷＬＡＮ、ＩＥＥＥ ８０２．１６、ＩＥＥＥ ８０２．１１ａ／ｇ、フラッシュＯＦＤＭ(登録商標)、メディアフロー（登録商標）、ＤＶＢ−Ｈ、ＩＳＤＢ−Ｔ等のような様々な無線テクノロジーで使用される。ＳＣ−ＦＤＭはＬＴＥのような複数の無線テクノロジーで使用される。

図１は、ＬＴＥシステムあるいは他のあるシステムであることができる無線システムにおける基地局１１０及びＵＥ １５０の設計のブロック図を示す。基地局は複数のＵＥと通信するステーション(station)であることができ、また、ノードＢ、進化型ノードＢ（ｅＮＢ）、アクセス・ポイント等と呼ばれることができる。ＵＥは移動局、端末、アクセス端末、加入者ユニット、ステーション等とも呼ばれることができる。ＵＥはセルラーホン(cellular phone)、パーソナル・デジタル・アシスタント（personal digital assistant）(ＰＤＡ)、無線モデム、無線通信デバイス、ハンドヘルド・デバイス、ラップトップ・コンピュータ、コードレスホン(cordless phone)、無線ローカル・ループ（ＷＬＬ）ステーション等であることができる。

基地局１１０では、送信プロセッサ１２２はデータをデータ・ソース１２０から受取り、制御情報をコントローラ／プロセッサ１３０から受取ることができる。送信プロセッサ１２２は該データ及び制御情報を処理し（例えば、符号化し、記号マップし）、複数のデータ記号及び複数の制御記号を得ることができる。送信プロセッサ１２２はまた複数のパイロット記号を生成することができ、該パイロット記号を該複数のデータ記号及び該制御記号と多重化することができる。ＯＦＤＭ変調器（ＭＯＤ）１２４は該多重化された複数の記号に関してＯＦＤＭ変調を行ない、複数の時間領域出力サンプルを提供することができる。送信機ユニット（ＴＭＴＲ）１２６は、該複数の出力サンプルを調整し（例えば、アナログに変換し、フィルタリングし、増幅し、アップコンバートし）、ダウンリンク(downlink)信号を生成することができ、それはアンテナ１２８を介して送信されることができる。

ＵＥ １５０では、アンテナ１６０は基地局１１０からダウンリンク信号を受信し、受信機ユニット（ＲＣＶＲ）１６２に受信された信号を提供することができる。受信機ユニット１６２は該受信された信号を処理し（例えば、フィルタリングし、増幅し、ダウンコンバートし、またはデジタル化し）、複数の入力サンプルを提供することができる。ＯＦＤＭ復調器（ＤＥＭＯＤ）１６４は該複数の入力サンプルに関してＯＦＤＭ復調を行ない、複数の受信された記号を提供することができる。受信プロセッサ１６６は該複数の受信された記号を処理し（例えば、検出し、復調し、復号し）、データ・シンク(sink)１６８へＵＥ １５０のために復号されたデータを提供し、コントローラ／プロセッサ１７０へ復号された制御情報を提供することができる。

アップリンクにおいては、ＵＥ １５０における送信プロセッサ１８２はデータ・ソース１８０からデータを受取り、コントローラ／プロセッサ１７０から制御情報を受取ることができる。データ及び制御情報は送信プロセッサ１８２によって処理され（例えば、符号化され、記号マップされ）、ＳＣ−ＦＤＭＡ変調器１８４によって変調され、送信機ユニット１８６によってさらに調整されて、アップリンク信号を生成し、それはアンテナ１６０を介して送信されることができる。基地局１１０においては、ＵＥ １５０からの該アップリンク信号はアンテナ１２８によって受信されることができ、受信機ユニット１４２によって調整され、ＳＣ−ＦＤＭＡ復調器１４４によって復調され、受信プロセッサ１４６によって復号されることができる。受信プロセッサ１４６は復号されたデータをデータ・シンク１４８へ提供し、復号された制御情報をコントローラ／プロセッサ１３０へ提供することができる。

コントローラ／プロセッサ１３０及び１７０は、基地局１１０及びＵＥ １５０における該動作をそれぞれ指示することができる。メモリ１３２及び１７２は基地局１１０及びＵＥ １５０のためにプログラム・コード及びデータをそれぞれ格納することができる。スケジューラ１３４はダウンリンク及び／またはアップリンク上のデータ送信のために複数のＵＥをスケジュールすることができ、該スケジュールされた複数のＵＥに複数のリソースを割り当てることができる。

図１は、ＬＴＥで指定されているように、ＯＦＤＭがあるリンク（例えば、ダウンリンク）に使用されることができ、ＳＣ−ＦＤＭＡが他のリンク（例えば、アップリンク）に使用されることができる設計を示す。一般に、ＯＦＤＭは１つのリンクまたは両方のリンクに使用されることができ、あるいは無線システムのいずれのリンクにも使用されないことができる。同様に、ＳＣ−ＦＤＭＡは１つのリンクまたは両方のリンクに使用されることができ、あるいはいずれのリンクにも使用されないことができる。

図２は、図１の中のＯＦＤＭ変調器１２４及びＯＦＤＭ復調器１６４の設計のブロック図を示す。ＯＦＤＭ変調器１２４内において、記号・副搬送波マッパ(symbol-to-subcarrier mapper)２１４は、送信プロセッサ１２２から複数の出力記号を受取り、送信に使用された複数の副搬送波に該複数の出力記号をマップし、０の信号値を備えた複数のゼロ記号を残りの複数の副搬送波にマップすることができる。逆高速フーリエ変換（ＩＦＦＴ）ユニット２１６は、１つのＯＦＤＭ記号期間(period)におけるＮ_FFTの合計副搬送波のＮ_FFTの記号を受取り、Ｎ_FFTポイントＩＦＦＴを用いて時間領域へ該Ｎ_FFTの記号を変換し、Ｎ_FFTの時間領域出力サンプルを含む有用な部分を提供することができる。ここにおける説明では、用語「ＩＦＦＴ」は、時間領域から周波数領域へデータを変換することができる任意の関数を総称的に指している。各出力サンプルは、１つのサンプル期間で送られる複素値であることができる。巡回プレフィックス(cyclic prefix)挿入ユニット２１８は、該有用な部分の最後の複数のＮ_CPの出力サンプルをコピーし、Ｎ_FFT＋Ｎ_CPの出力サンプルを含むＯＦＤＭ記号を形成するために該有用な部分の該フロント(front)へ該コピーされた複数のサンプルを追加する(append)ことができる。繰り返される部分は、巡回プレフィックスあるいはガード・インターバル(guard interval)と呼ばれることができ、Ｎ_CPは巡回プレフィックス長である。巡回プレフィックスは周波数選択フェージングによって引き起こされたシンボル間干渉（ＩＳＩ）を除去しようとする（combat）ために使用され、それは該システム帯域幅にわたって変化する周波数応答である。送信機ユニット１２６は１つのＯＦＤＭ記号期間（または単に１つの記号期間）において該ＯＦＤＭ記号を処理及び送信することができ、それはＮ_FFT＋Ｎ_CPのサンプル期間をカバーすることができる。

受信機ユニット１６２は受信された信号を処理し、ＯＦＤＭ復調器１６４に複数の入力サンプルを供給することができる。ＯＦＤＭ復調器１６４内において、巡回プレフィックス削除ユニット２３２は１つのＯＦＤＭ記号期間にＮ_FFT＋Ｎ_CPの入力サンプルを獲得し、該巡回プレフィックスのＮ_CPの入力サンプルを削除し、Ｎ_FFTの入力サンプルを提供し得る。高速フーリエ変換（ＦＦＴ）ユニット２３４はＮ_FFTポイントＦＦＴを用いて周波数領域へＮ_FFTの入力サンプルを変換し、Ｎ_FFTの合計副搬送波のためにＮ_FFTの受信された記号を提供することができる。ここにおける説明では、用語「ＦＦＴ」は、周波数領域から時間領域へデータを変換することができる任意の関数を総称的に指している。記号・副搬送波デマッパ(demapper)２３６はＮ_FFTの受信された信号を獲得し、送信に使用された副搬送波からの複数の受信された記号を、受信プロセッサ１６６に提供し、残りの複数の受信された記号を廃棄する(discard)ことができる。

図３は、図１の中のＳＣ−ＦＤＭＡ変調器１８４及びＳＣ−ＦＤＭＡ復調器１４４の設計のブロック図を示す。ＳＣ−ＦＤＭＡ変調器１８４内において、ＦＦＴユニット３１２は１つのＳＣ−ＦＤＭＡ記号期間に送られるＮの出力記号を受取って、該Ｎの出力記号を該周波数領域に変換し、Ｎの周波数領域記号を提供することができる。記号・副搬送波マッパ３１４は送信に使用されたＮの副搬送波にＮの周波数領域記号をマップし、複数のゼロ記号を残りの複数の副搬送波にマップし、Ｎ_FFTの出力記号を提供し得る。ＩＦＦＴユニット３１６は、時間領域へＮ_FFTの出力記号を変換し、Ｎ_FFTの出力サンプルを含む有用な部分を提供し得る。巡回プレフィックス挿入ユニット３１８は該有用な部分に巡回プレフィックスを追加し、Ｎ_FFT＋Ｎ_CPの出力サンプルを含むＳＣ−ＦＤＭＡ記号を提供することができる。

ＳＣ−ＦＤＭＡ復調器１４４内では、巡回プレフィックス削除ユニット３３２は、１つのＳＣ−ＦＤＭＡ記号期間におけるＮ_FFT＋Ｎ_CPの入力サンプルを獲得し、該巡回プレフィックスに関してＮ_CPの入力サンプルを削除し、Ｎ_FFTの入力サンプルを提供することができる。ＦＦＴユニット３３４はＮ_FFTの入力サンプルを周波数領域へ変換し、Ｎ_FFTの合計副搬送波にＮ_FFTの受信された記号を供給することができる。記号・副搬送波デマッパ３３６は送信のために使用されたＮの副搬送波からのＮの周波数領域記号を提供し、残る周波数領域記号を廃棄することができる。ＩＦＦＴユニット３３８はＮの周波数領域記号を時間領域に変換し、さらなる処理のために受信プロセッサ１４６にＮの受信された記号を提供することができる。

基地局１１０及びＵＥ １５０は各々、望まれる信号レベルで複数のサンプルを獲得して該受信機の中の複数の回路ブロックの飽和を回避するためにその受信機においてＡＧＣを行うことができる。「飽和」及び「クリッピング(clipping)」という用語はしばしば交換可能に使用される。ＡＧＣは、該受信機の設計のような種々のファクタ(factors)に依存した様々なやり方で行われることができる。ＡＧＣはアナログＡＧＣ及び／またはデジタルＡＧＣ（ＤＡＧＣ）を備えることができる。アナログＡＧＣはＡＤＣより前のＡＧＣを指し、信号レベルにおいて大きな複数の変化(variations)を生じさせ得る経路損失減衰及び、ある程度までは、フェージング変動(fading fluctuation)を補償するために使用され得る。ＤＡＧＣは該ＡＤＣの後のＡＧＣを指し、アナログＡＧＣによって訂正されていない信号レベルにおける複数の変化を補償するために使用されることができる。

アナログＡＧＣ及び／またはＤＡＧＣを行なうべきかどうかは、該ＡＤＣの能力に依存し得る。例えば、該ＡＤＣは広いダイナミック・レンジ（例えば、１６ビットまでのダイナミック・レンジ）を有し、受信された信号レベルにおける広い複数の変化に適応することができる。この場合、アナログＡＧＣを省き、受信されたベースバンド信号を該ＡＤＣに直接的に供給することが可能であり得る。該ＡＤＣはその後、その広いダイナミック・レンジ内の複数の値を複数のサンプルに与えることができる。該ＡＤＣは「無防備に(unprotected)」しておかれることができるが、後続する受信プロセッサまたはモデムの該入力における信号レベルは、該ＡＤＣ及び該受信機において受信された信号レベルにかかわらず一定の(constant)電力レベル要求を満たすために適切に基準化されなければならない。ＤＡＧＣは該受信プロセッサの該入力において一定の平均電力レベルを確保するために使用されることができ、シャドーイングにより生成された大規模な遅い複数のフェージング変動を補償することができる。

図４は、ＯＦＤＭベースまたはＳＣ−ＦＤＭＡベースの送信のための受信機４００の設計のブロック図を示す。受信機４００は、図１中の基地局１１０における受信機ユニット１４２及びＳＣ−ＦＤＭＡ復調器１４４の一部分、あるいはＵＥ １５０における受信機ユニット１６２及びＯＦＤＭ復調器１６４の一部分を含むことができる。

受信機４００内においては、ＡＤＣ ４１０は受信されたベースバンド信号をデジタル化し、該受信されたベースバンド信号の該信号レベルに依存する広範囲の複数の値を有する複数のＡＤＣサンプルを提供することができる。ＤＡＧＣユニット４２０は該複数のＡＤＣサンプルを基準化し、複数の基準化されたサンプルを提供し得る。サンプル及びビット選択ユニット４４０は、受取られたＳＣ−ＦＤＭＡ記号あるいは受取られたＯＦＤＭ記号の巡回プレフィックスを削除することができる。選択ユニット４４０はまた、それらの値に基づいた、該複数の基準化されたサンプル中の複数のビットの適切な部分集合(subset)を抽出し、ＦＦＴユニット４５０の複数のビットの該選択された部分集合を備える複数の入力サンプルを提供することができる。ＦＦＴユニット４５０は周波数領域へ該複数の入力サンプルを変換し、Ｎ_FFTの合計副搬送波に周波数領域記号を提供することができる。ＦＦＴユニット４５０は、図２中のＦＦＴユニット２３４あるいは図３中のＦＦＴユニット３３４に対応し得る。

ＤＡＧＣユニット４２０は、ＦＦＴユニット４５０の全(full)ダイナミック・レンジを利用するために適切な信号範囲内で基準化された複数のサンプルを提供することができる。ＤＡＧＣユニット４２０の利得（あるいは該ＤＡＧＣ利得）は、該複数の入力サンプルを備える時間領域信号のクリッピングなしに正しいビット幅選択を確実にするためにセットポイントに基づいて調節されることができる。しかしながら、時間領域信号が飽和閾値（saturation threshold）よりかなり下である場合でも、１またはそれより多くの副搬送波に関するＦＦＴユニット４５０からの１またはそれより多くの周波数領域記号は該ＦＦＴユニットの最大値に飽和し得る。

ＦＦＴユニット４５０からの複数の周波数領域記号は、たとえＦＦＴユニット４５０に提供される複数の時間領域入力サンプルが飽和されてはならない場合でも、飽和し得る。この現象は、時間領域ＤＡＧＣによって時間領域で信号を基準化すること及び該信号エネルギをＦＦＴによって周波数領域において射影すること(projecting)における固有の矛盾(discrepancy)のせいであり得る。この現象は、ＯＦＤＭ記号あるいはＳＣ−ＦＤＭＡ記号のエネルギのすべてあるいは大部分が１あるいは少数の副搬送波に集中されるときに生じ得る。この現象は、様々な動作シナリオで発生し得る。例えば、ＬＴＥにおけるアップリンクでは、少数の副搬送波だけが１つの与えられたＵＥに割り当てられることができ、少数のＵＥだけが存在し得る。この場合、該ＵＥに割り当てられた該少数の副搬送波の電力スペクトル密度（ＰＳＤ）は、時間領域及び周波数領域の両方における合計エネルギ保存(conservation)の結果として大きいものになり得る。これらの高電力スペクトル成分は、該ＦＦＴユニットの有限のダイナミック・レンジを飽和させることができ、それはその後、厳しい信号歪みを生成し得る。

時間領域における飽和を伴わない周波数領域における飽和の問題は、適切な電力バックオフ(power back-off)によって該ＤＡＧＣ利得を減少させることにより終始対処され得る。より低いＤＡＧＣ利得は時間領域信号レベルを低下させ、それはその後、対応する量まで該複数の周波数領域記号の信号レベルを低下させる。しかしながら、該ＤＡＧＣ利得を減少させることは、量子化雑音のダイナミック・レンジを犠牲にする(trade off)。さらに、該ＤＡＧＣ利得を減少させることは、該ＦＦＴユニットの該ダイナミック・レンジを効果的に減少させて該ＦＦＴ出力においてより高い雑音フロア(noise floor)を導入し、それは該受信機の最大信号対雑音比（ＳＮＲ）、及びその結果として該受信機によってサポートされるピーク・データ・レートを低下させ得る。したがって、周波数領域における潜在的な飽和を除去しようとするために該ＤＡＧＣ利得を終始減少させることは、飽和が存在しない多くの時間、性能を劣化させ得る。

１つの観点においては、共有の時間・周波数ＡＧＣは、飽和が生じるとき及び場合に、周波数領域における飽和を除去しようとするために行なわれることができる。該ＦＦＴユニットの該出力は、飽和を検出するために監視されることができる。飽和が検出されるとき、周波数領域における飽和について該ＤＡＧＣユニットに通知するために、フィードバック情報は該ＦＦＴ出力から提供されることができる。その後、該ＤＡＧＣユニットは、該フィードバック情報を受取ると、適切な訂正動作(corrective action)を行なう（例えば、該ＤＡＧＣ利得を減少させる）ことができる。

図４は、共有の時間・周波数ＡＧＣのためのＤＡＧＣユニット４２０の設計のブロック図を示す。ＤＡＧＣユニット４２０内において、乗算器４２４は各ＡＤＣサンプルに該ＤＡＧＣ利得を掛け、対応した基準化されたサンプルを提供することができる。電力計算ユニット４２６は各基準化されたサンプルの電力を、Ｐ＝Ｉ² ＋Ｑ² として計算することができ、ここで、Ｉは該サンプルの同相分であり、Ｑは該サンプルの直交成分であり、Ｐは該サンプルの該電力である。「電力」及び「エネルギ」という用語はしばしば交換可能に使用される。ユニット４２６は多数の基準化されたサンプルにわたって電力を平均し、各測定期間において測定された電力を提供することができる。加算器４２８は、セットポイント調節ユニット４３２によって提供された調節されたセットポイントから該測定された電力を引くことができ、そしてループ・フィルタ４３０に誤差を提供することができる。ループ・フィルタ４３０は加算器４２８からの該誤差をフィルタリングし、乗算器４２４に該ＤＡＧＣ利得を提供することができる。ループ・フィルタ４３０は、該測定された電力が該調節されたセットポイントを越える場合は該ＤＡＧＣ利得を減少させることができ、該測定された電力が該調節されたセットポイントより低い場合は該ＤＡＧＣ利得を増加させることができる。ループ・フィルタ４３０はまた該ＤＡＧＣ利得のためにフィルタリングを提供し得る。

乗算器４２４、電力計算ユニット４２６、加算器４２８、及びループ・フィルタ４３０は、ＦＦＴユニット４５０より前の、時間領域において動作するＤＡＧＣループを形成する。該ＤＡＧＣループは、該複数の基準化されたサンプルの平均電力がユニット４３２により提供される該調整されたセットポイントと一致するように該ＤＡＧＣ利得を調節する。

周波数領域における飽和を除去しようとするために、飽和検出器４６０はＦＦＴユニット４５０から複数の周波数領域記号を受取ることができ、下記のように飽和を検出することができる。飽和検出器４６０は、飽和が検出されているか否かを示すことができる飽和インジケータを提供することができる。１つの設計では、該飽和インジケータは、無飽和を示す第１の値（例えば、「０」）に、あるいは該ＦＦＴ出力の飽和を示す第２の値（例えば、「１」）に設定され得る単一のビットを備えることができる。別の設計では、該飽和インジケータは、飽和が検出されるか否か、あるいは検出された飽和のシビアリティ(severity)を示すことのできるマルチプル・ビットを備えることができる。例えば、該飽和インジケータは、無飽和を示す第１の値（例えば、「０」）、軽度の(mild)飽和を示す第２の値（例えば、「１」）、中度の(moderate)飽和を示す第３の値（例えば、「２」）、あるいは極度の(severe)飽和を示す第４の値（例えば、「３」）に設定され得る。様々な訂正動作は飽和の様々なレベルに関して行なわれることができる。

図４に示されている設計では、セットポイント調節ユニット４３２は、公称セットポイント及び飽和検出器４６０からの飽和インジケータを受取ることができる。該公称セットポイントは、該アンテナ・コネクタで該受取られた電力レベルにかかわらず、ＦＦＴユニット４５０の全ダイナミック・レンジを利用するように選択されることができる。１つの設計においては、ユニット４３２は調節されたセットポイントを提供することができ、それは以下のように設定され得る：
飽和がない場合、調節されたセットポイント＝公称セットポイント
飽和がある場合、調節されたセットポイント＝公称セットポイント−Δ
式（１）
ここで、Δは、飽和が検出されるときのセットポイントの減少の量である。該セットポイント及びΔは、式（１）において、例えばデシベル（ｄＢ）の、複数の対数ユニットで与えられる。

１つの設計において、Δは、単一のビットの飽和インジケータが飽和を示す値（例えば、「１」）に設定されるときに選択され得る単一の値であることができる。たとえば、Δは、６ｄＢに等しいことが可能であり、そしてそれは、飽和が検出されるときに４倍だけ減少される複数の入力サンプルの電力に帰着し得る。他の複数の値もまたΔとして使用できる。別の設計においては、Δはマルチプルの(multiple)可能な値のうちの１つであることができ、それはマルチ・ビット飽和インジケータによって選択されることができる。例えば、Δは極度の飽和に関してより大きい値（例えば、６ｄＢ）に等しく、あるいは軽度の飽和に関してはより小さい値（例えば、３ｄＢ）に等しいことができる。

式（１）に示された設計では、飽和が検出されるとき、より小さい調節されたセットポイントが使用され得る。該より小さい調節されたセットポイントは、結果的に、より小さいＤＡＧＣ利得に帰着することができ、そしてそれは、乗算器４２４からの該複数の基準化されたサンプルの信号レベルを下げることができる。より小さい調節されたセットポイントは、ＦＦＴ出力における飽和が回避または軽減される(mitigated)ことができるように、選択されることができる。

図４に示されるように、飽和が検出されるとき、該より小さい調節されたセットポイントは加算器４２８からのより大きい誤差になり得る。該より大きい誤差は、該より小さいＤＡＧＣ利得を得るためにループ・フィルタ４３０によってフィルタリングされ得る。ループ・フィルタ４３０による該フィルタリングは、検出された飽和のせいで該セットポイントが調節される時間から該ＤＡＧＣ利得が望まれる値に減少される時間までの遅延の原因になり得る。１つの設計においては、ループ帯域幅調節ユニット４３４はまた該飽和インジケータを受取ることができ、飽和が検出されるとき、ループ・フィルタ４３０の該ループ帯域幅を（例えば、ループ・フィルタ４３０に関する時定数を減少させることにより）増加させてもよい。より広いループ帯域幅は該ＤＡＧＣ応答時間を減少させ、したがって該飽和シナリオから迅速に出るために該望まれるＤＡＧＣ利得を得ることにおける該遅延を減少させることができる。一般に、次第に広くなるループ帯域幅は結果的に、次第に短くなる遅延をもたらすことができる。該ループ帯域幅は該望まれる遅延を得るために適切な量だけ増加され得る。例えば、該巡回プレフィックス長より短くなるように該遅延を減少することが望ましい。これは、該次のＯＦＤＭ記号あるいはＳＣ−ＦＤＭＡ記号に先立って該望まれるＤＡＧＣ利得が獲得され得ることを確実にすることができる。

該セットポイントは、飽和が検出される場合に減少され得る。より小さい調節されたセットポイントは、飽和がもはや検出されなくなるまで使用されることができ、その時公称セットポイントが使用されることができる。該ループ帯域幅は、飽和が検出されるときに増加され得る。飽和が検出されている間に、より広いループ帯域幅が使用され得る。その代わりに、該セットポイントが変更される時は必ず、該より広いループ帯域幅は所定の時間持続期間中に使用されることができる。

図５は、共有の時間・周波数ＡＧＣのための別のＤＡＧＣユニット４２２を備えた受信機４０２の設計のブロック図を示す。ＤＡＧＣユニット４２２内においては、乗算器４２４は各ＡＤＣサンプルに該ＤＡＧＣ利得を掛け、対応した基準化されたサンプルを提供することができる。電力計算ユニット４２６は各基準化されたサンプルの電力を計算し、多数の基準化されたサンプルにわたって該電力を平均し、各測定期間において測定された電力を提供することができる。加算器４２８は、セットポイントから該測定された電力を引き、ループ・フィルタ４３０に誤差を提供することができる。ループ・フィルタ４３０は加算器４２８からの該誤差をフィルタリングし、初期ＤＡＧＣ利得を乗算器４３８に提供することができる。

周波数領域における飽和を除去しようとするために、飽和検出器４６０はＦＦＴユニット４５０から複数の周波数領域記号を受取り、飽和を検出し、検出された飽和を示す飽和インジケータを提供することができる。ＤＡＧＣ利得調節ユニット４３６は該飽和インジケータを受取り、該飽和インジケータに基づいてＤＡＧＣ利得オフセットを決定することができる。乗算器４３８はループ・フィルタ４３０からの該初期ＤＡＧＣ利得に、ユニット４３６からの該ＤＡＧＣ利得オフセットを掛けることができ、乗算器４２４に該ＤＡＧＣ利得を供給することができる。

１つの設計においては、ユニット４３６は以下のように該ＤＡＧＣ利得オフセットを設定することができる：
飽和がない場合、ＤＡＧＣ利得オフセット＝０
飽和がある場合、ＤＡＧＣ利得オフセット＝−δ
式（２）
ここで、δは、飽和が検出されるときのＤＡＧＣ利得の減少の量である。

１つの設計において、δは、単一のビットの飽和インジケータが飽和を示す値（例えば、「１」）に設定されるときに選択され得る単一の値（例えば、０．５）であることができる。別の設計においては、δはマルチプルの可能な値のうちの１つであることができ、それはマルチ・ビット飽和インジケータによって選択されることができる。例えば、δは極度の飽和に関してより小さい値（例えば、０．５）であり、あるいは軽度の飽和に関してはより大きい値（例えば、０．７５）であることができる。

式（２）に示された設計では、飽和が検出されるとき、負のＤＡＧＣ利得オフセットが使用され得る。該負のＤＡＧＣ利得オフセットは、結果的に、より小さいＤＡＧＣ利得に帰着することができ、そしてそれは、乗算器４２４からの該複数の基準化されたサンプルの信号レベルを下げることができる。該ＤＡＧＣ利得オフセットは、ＦＦＴ出力における飽和が回避または軽減されることができるように選択され得る。図５に示されるように、飽和が検出されるとき、該より小さいＤＡＧＣ利得は迅速に得られることができる。何故ならそれは、該ＤＡＧＣ利得オフセットがループ・フィルタ４３０の後に適用されるからである。該より小さいＤＡＧＣ利得は、飽和がもはや検出されなくなるまで使用されることができ、その時該ＤＡＧＣ利得オフセットはゼロに設定されることができる。

図４及び５は、該ＤＡＧＣ利得が線形ユニットで更新され得る設計を示している。別の設計においては、該ＤＡＧＣ利得は対数ユニット（例えば、ｄＢ）で更新されることができる。この設計においては、線形・ログコンバータ(linear-to-log converter)は電力計算ユニット４２６と加算器４２８との間に配置されることができ、また、ログ・線形(log-to-linear)コンバータは図４では乗算器４２４とループ・フィルタ４３０との間に、あるいは図５においては乗算器４２４と４３８の間に配置されることができる。乗算器４３８はその後、加算器と置換され得る。

図４及び５に示されている設計において、周波数領域からのフィードバック情報を時間領域において動作するＤＡＧＣユニットに提供するために、余分なフィードバックループが使用され得る。該余分なフィードバックループはＦＦＴ出力に配置されることができ、複数の高電力スペクトル成分（例えば、ある定まった閾値より上の）を検出し、及び該時間領域ＤＡＧＣユニットに検出された飽和を通知するという目的にかなうということができる。該ＤＡＧＣユニットは、飽和が検出されていることに気づいてきたときに、ＦＦＴ出力で可能な飽和を除去しようとするために該ＤＡＧＣ利得及び、またはセットポイントを即座に減少させることができる。

図４及び５における飽和検出器４６０は、周波数領域における飽和を様々なやり方で検出することができる。１つの設計において、飽和検出器４６０はシステム帯域幅に関連のあるＦＦＴ出力で該電力スペクトル密度を監視することができる。飽和は様々な基準に基づいて宣言され得る。１つの設計では、特定の数の副搬送波の各々の電力がある与えられた閾値を越える場合、飽和は宣言され得る。別の設計では、特定の数の副搬送波の各々の中の周波数領域記号の少なくとも１つの最上位ビット（ＭＳＢ）が１に設定される場合、飽和は宣言されることができる。例えば、「１」に設定されている１つのＭＳＢは、最大電力の５０％を越える電力を検出するために使用されることができ、「１」に設定されている２つのＭＳＢは、最大電力の７５％を越える電力を検出するために使用されることができ、「１」に設定されている３つのＭＳＢは、最大電力の８７．５％を越える電力を検出するために使用されることができる。一般に、飽和は、ある閾値を越える大きい信号レベルを備えた任意の数の副搬送波に基づいて宣言され得る。さらに、ある信号レベルを、大きいと定量化する(quantify)ために任意の適切な閾値を使用することができる。異なるレベルの飽和は、大きい信号レベルを備えた異なる数の副搬送波及び／または異なる閾値を用いて定義され得る。例えば、少なくともＮ１の副搬送波がＴＨ１の閾値を越える信号レベルを有する場合、軽度の飽和が宣言されることができ、少なくともＮ２の副搬送波がＴＨ２の閾値を越える信号レベルを有する場合、中度の飽和が宣言されることができ、少なくともＮ３の副搬送波がＴＨ３の閾値を越える信号レベルを有する場合、極度の飽和が宣言されることができ、ここで、Ｎ１＜Ｎ２＜Ｎ３であり、及び／または、ＴＨ１＜ＴＨ２＜ＴＨ３である。飽和及び飽和の様々なレベルは他の複数のやり方で検出されることかできる。

該ＤＡＧＣ利得を減少させるためにいずれのメカニズムが使用されるかにかかわらず、該ＦＦＴ出力からの該フィードバック情報は、時間領域からのＤＡＧＣだけを、共有の時間・周波数ＡＧＣに変換する。これは、無線システムで遭遇し得る広範囲の動作シナリオにわたってロバストな(robust)性能を提供し得る。

時間領域から周波数領域へ複数の入力サンプルのブロックを変換した後、飽和は周波数領域において検出され得る。１つの設計において、飽和が検出される場合には、これらの周波数領域記号はたとえ飽和されても、該複数の周波数領域記号は後続する処理のために受信プロセッサに提供されることができる。別の設計では、飽和が検出される場合、該複数の周波数領域記号は廃棄され得る。データ・パケットは、マルチプルＯＦＤＭ記号あるいはマルチプルＳＣ−ＦＤＭＡ記号で送られることができる。該データ・パケットは、後続する複数のＯＦＤＭ記号あるいは複数のＳＣ−ＦＤＭＡ記号から、複数の周波数領域記号に基づいて回復されることができ、それは該ＤＡＧＣ利得の減少のために飽和を経験していない。さらに別の設計においては、（例えば、閾値を越える電力を用いて）飽和される複数の周波数領域記号だけが廃棄されることができ、残りの複数の周波数領域記号は後続する処理のために提供されることができる。さらに別の設計では、複数の入力サンプルの該ブロックは、より低いＤＡＧＣ利得を用いて該ＤＡＧＣユニットによって再度基準化されることができ、該複数の再度基準化されたサンプルは該ＦＦＴユニットに再度適用されることができる。飽和が検出される場合、複数の入力サンプルの該ブロック及び／または該対応する複数の周波数領域記号はまた別のやり方で処理される。

上述された設計においては、該ＤＡＧＣ利得は該周波数領域における飽和の検出に基づいて調節されることができる。該ＤＡＧＣ利得は、該ＦＦＴのために複数の時間領域入力サンプルを得るために該ＡＤＣからの複数のサンプルに適用されることができる。別の設計では、アナログ利得は周波数領域における飽和の検出に基づいて調節されることができる。該アナログ利得は該ＡＤＣに先立って適用され得る。例えば、該ＡＤＣより前の、１またはそれより多くの可変利得増幅器（ＶＧＡｓ）の該利得は該アナログ利得によって調節され得る。一般に、該ＤＡＧＣ利得及び／またはアナログ利得は飽和の検出に基づいて調節され得る。該アナログ利得はＡＤＣの前に適用されることができ、該ＤＡＧＣ利得は該ＡＤＣの後に適用されることができる。

ここに記載された複数の技術は、複数のサンプルが受信機において周波数領域へ変換されるＯＦＤＭベースの、及びＳＣ−ＦＤＭＡベースのシステム用の該受信機中での動的信号基準化のロバストネス(robustness)及び精度(accuracy)を改善することができる。該複数の技術は、（ｉ）該ＤＡＧＣと該ＦＦＴ出力を相互接続する簡単なフィードバックループ、及び（ｉｉ）あまり複雑でない(of modest complexity)少数の追加の回路ブロックを用いてインプリメントされる(implemented)ことができる。

図６は、無線通信のためにＡＧＣを行なうプロセス６００の設計を示す。プロセス６００は受信機によって行なわれることができ、それは、ＵＥ、基地局、あるいは他のあるエンティティ(entity)の一部であり得る。該受信機は、複数の周波数領域記号を得るためにＦＦＴを用いて複数の時間領域サンプルを変換することができる（ブロック６１２）。該ＦＦＴは、時間領域から周波数領域にデータをコンバートすることができる任意の変換を備えることができる。複数の周波数領域記号はＯＦＤＭ記号、ＳＣ−ＦＤＭＡ記号等用のものであることができる。該受信機は、該ＦＦＴからの複数の周波数領域記号の飽和を検出することができる（ブロック６１４）。該受信機は、飽和が検出されるか否かに基づいて利得を調節することができ、そして該ＦＦＴの前に該利得を適用することができる（ブロック６１６）。図６に示されている１つの設計において、該受信機は複数の時間領域サンプルを得るために該利得を用いてＡＤＣからの複数のデジタル・サンプルを基準化することができる（ブロック６１８）。図６には示されていない別の設計において、該受信機は該ＡＤＣより前にアナログ信号に該利得を適用することができる。

ブロック６１６の１つの設計において、該受信機は該ＦＦＴの前にインプリメントされるＤＡＧＣを用いて該利得を調節することができる。該受信機は、飽和が検出されるとき、該ＤＡＧＣによる該利得の調節を変えることができる。飽和が検出されるか否かを示すフィードバック情報は、該ＦＦＴの該出力から該ＤＡＧＣに提供されることができ、該ＤＡＧＣによる該利得の調節を変えるために使用され得る。

図４に示されている該ＤＡＧＣの１つの設計において、受信機は、飽和が検出されない場合は公称値をセットポイントとして使用することができ、飽和が検出される場合には該セットポイントを下げることができる。該受信機は該複数の時間領域サンプルの電力を測定することができ、該セットポイント及び該測定された電力に基づいて利得を決定することができる。該受信機は該測定された電力と該セットポイントとの間の誤差を決定し、該利得を得るために該誤差をフィルタリングする（例えばループ・フィルタを用いて）ことができる。該受信機は、飽和が検出されない場合には該フィルタリングのために公称帯域幅を使用することができ、飽和が検出される場合は該帯域幅を増加させることができる。１つの設計では、受信機は、飽和が検出される場合には、該セットポイントを所定の量だけ減少させることができる。別の設計においては、該受信機は該セットポイントを、該飽和のシビアリティに基づいて決定される可変量(variable amount)だけ、減少させることができる。

図５に示されたＤＡＧＣの別の設計において、該受信機は該複数の時間領域サンプルの電力を測定することができ、該セットポイントと該測定された電力に基づいて初期利得(initial gain)を決定することができる。受信機は、飽和が検出されるか否かに基づいて利得オフセットを決定することができる。該受信機はその後、該初期利得及び該利得オフセットに基づいて利得を決定し得る。

ブロック６１４の１つの設計では、特定の数の周波数領域記号が閾値を越える電力を有する場合、該受信機は飽和を宣言することができる。別の設計では、該受信機はＦＦＴからの複数の周波数領域記号のうちの少なくとも１つのＭＳＢに基づいて飽和を宣言することができる。該受信機は、飽和が検出されるか否かを示す飽和インジケータを生成することができ、該飽和インジケータを該ＤＡＧＣに提供し得る。１つの設計においては、該飽和インジケータは、無飽和を示す第１の値に、あるいは飽和を示す第２の値に設定され得る単一のビットを備えることができる。別の設計では、該飽和インジケータは、マルチプルの飽和レベルのうちの１つあるいは無飽和を示すことができる。この設計では、該受信機は該利得を様々な飽和レベルの様々な量だけ調節することができる。

図７は、無線通信のためのＡＧＣを行なう装置７００の設計を示す。装置７００は、複数の周波数領域記号を得るためにＦＦＴを用いて複数の時間領域サンプルを変換するためのモジュール７１２と、該ＦＦＴからの複数の周波数領域記号の飽和を検出するためのモジュール７１４と、及び飽和が検出されるか否かに基づいて該ＦＦＴの前に適用される利得を調節するためのモジュール７１６とを含む。図７に示されている１つの設計において、該装置は、複数の時間領域サンプルを得るために該利得を用いてＡＤＣからの複数のデジタル・サンプルを基準化するためのモジュール７１８をさらに含むことができる。図７に示されていない別の設計においては、該装置は、該ＡＤＣの前にアナログ信号に該利得を適用するためのモジュールをさらに含むことができる。図７中の複数のモジュールは、図１の中の複数のプロセッサ及び複数のモジュールのうちの任意のものによってインプリメントされ得る。

図７中の複数のモジュールは、複数のプロセッサ、複数のエレクトロニクス・デバイス、複数のハードウェア・デバイス、複数のエレクトロニクス・コンポーネント、複数の論理回路、複数のメモリ、複数のソフトウェア・コード、複数のファームウェア・コード等、あるいはその任意の組合せを備えることができる。

当業者は、複数の信号及び情報が様々なテクノロジーまたは技術の任意のものを使用して表わされることができることを理解するであろう。例えば、上記の説明の全体にわたって参照され得るデータ、複数の命令、複数のコマンド、情報、複数の信号、複数のビット、複数の記号、及び複数のチップは、複数の電圧、複数の電流、複数の電磁波、複数の磁気フィールドまたは粒子、複数の光学フィールドまたは粒子、あるいはその任意の組合せで表わされることができる。

当業者は、ここに開示されたものに関連して記載された種々の例示的な論理ブロック、モジュール、回路、及びアルゴリズム・ステップが電子ハードウェア、コンピュータ・ソフトウェア、あるいは両方の複数の組合せとしてインプリメントされ得ることをさらに認識するであろう。ハードウェアとソフトウェアのこの互換性(interchangeability)を明らかに示すために、様々な実例となるコンポーネント、ブロック、モジュール、回路、およびステップは、それらの機能性の点で上記において一般に説明されている。このような機能性がハードウェアとしてインプリメントされるか、またはソフトウェアとしてインプリメントされるかは、システム全体に課された複数の設計制約及び特定の用途に依存する。当業者は、各特定の用途に関して様々なやり方で該記載された機能性をインプリメントすることができるが、しかしこのようなインプリメンテーション(implementation)の決定は、本願の開示の技術的範囲からの逸脱を引き起こすものとして解釈されるべきでない。

ここに開示されたものに関連して記載された様々な例示的な論理ブロック、モジュール、および回路は、ここに記載された複数の機能を行うように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラム可能なゲート・アレイ（ＦＰＧＡ）あるいは他のプログラム可能な論理装置、デイスクリート(discrete)・ゲートまたはトランジスタ論理回路(transistor logic)、複数のデイスクリート・ハードウェア・コンポーネント、あるいはその任意の組合せを用いてインプリメントされ、あるいは行なわれることができる。汎用プロセッサはマイクロプロセッサであることができるが、しかし、別の実施形態においては、該プロセッサは任意のコンベンショナル・プロセッサ(conventional processor)、コントローラ、マイクロコントローラ、あるいは状態機械であることができる。プロセッサはまた、例えば、ＤＳＰコアに関連した１またはそれより多くのマイクロプロセッサ、複数のマイクロプロセッサ、１つのマイクロプロセッサと１つのＤＳＰの組合せ等の、複数の計算デバイスの組合せ、あるいは任意の他のこのような構成としてインプリメントされ得る。

ここに開示されたものに関連して記載された１つの方法またはアルゴリズムの複数のステップは、ハードウェアにおいて、プロセッサによって実行されるソフトウェア・モジュールにおいて、あるいは該２者の組合せで直接具体化されることができる。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、複数のレジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、あるいは技術的に知られている任意の他の形態の記憶媒体において存在し得る。典型的な記憶媒体は、プロセッサが該記憶媒体から情報を読取り、及び該記憶媒体に情報を書込むことができるように、該プロセッサに結合される。別の実施形態においては、該記憶媒体は該プロセッサに内蔵されていることができる。該プロセッサと該記憶媒体はＡＳＩＣ中に存在し得る。該ＡＳＩＣはユーザ端末中に存在し得る。別の実施形態では、該プロセッサと該記憶媒体は、ユーザ端末中の複数のディスクリート(discrete)なコンポーネントとして存在し得る。

１またはそれより多くの典型的な設計においては、記載された複数の機能は、ハードウェア、ソフトウェア、ファームウェア、あるいはその任意の組合せでインプリメントされることができる。ソフトウェアでインプリメントされる場合、該複数の機能は、コンピュータ可読媒体上の１またはそれより多くの命令またはコードとして格納または送信されることができる。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータ プログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体の両者を含む。記憶媒体は、汎用または専用コンピュータによりアクセスされ得る任意の入手可能な媒体であることができる。限定ではなく、例示すると、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置(disk storage) 、磁気ディスク記憶装置または任意の他の複数の磁気記憶デバイス、あるいは汎用または専用コンピュータもしくは汎用または専用プロセッサによってアクセスされ得る及び複数のデータ構造または複数の命令の形態で望まれるプログラム・コード手段を伝送または格納するために使用され得る任意の他の媒体、を備えることができる。さらに、いずれの接続もコンピュータ可読媒体と適切に呼ばれる。例えば、同軸ケーブル、光ファイバ・ケーブル、撚線対、デジタル加入者線（ＤＳＬ）、または赤外線、無線、及びマイクロ波のような複数の無線イクノロジーを使用して、ソフトウェアがウェブサイト、サーバ、または他の遠隔発信元(source)から送信される場合、該同軸ケーブル、光ファイバ・ケーブル、撚線対、ＤＳＬ、または赤外線、無線、及びマイクロ波のような複数の無線テクノロジーは、媒体の定義に含まれる。ここで使用されているディスク(disk) 及びディスク(disc)は、コンパクト ディスク（ＣＤ）、レーザ ディスク、光ディスク、デジタル多用途(versatile)ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスク（登録商標）を含み、ここで、複数のディスク(disks)は通常データを磁気的に再生し、一方複数のディスク(discs)はレーザを用いてデータを光学的に再生する。上記のものの複数の組合せもまた、コンピュータ可読媒体の技術的範囲内に含まれるべきである。

該開示の先の説明は、当業者が該開示を作成または使用することを可能にするために提供されている。該開示への様々な修正は当業者に容易に明白になり、また、ここに規定されている複数の一般的な原理は、該開示の技術的範囲を逸脱せずに、他の複数の変形に適用され得る。したがって、該開示は、ここに説明されている複数の例及び設計に限定されるものではなく、ここに開示されている複数の原理及び複数の新しい特徴と一致する非常に広い技術的範囲を与えられている。

Claims (31)

1. 下記を備える、無線通信のために自動利得制御（ＡＧＣ）を行う方法、
   複数の周波数領域記号を得るために高速フーリエ変換（ＦＦＴ）を用いて複数の時間領域サンプルを変換すること、
   前記ＦＦＴからの前記複数の周波数領域記号の飽和を検出すること、及び
   飽和が検出されるか否かに基づいて前記ＦＦＴの前に適用される利得を調節すること。
2. 下記をさらに備える、請求項１記載の方法、
   複数の時間領域サンプルを得るために前記利得を用いてアナログ・デジタル変換器（ＡＤＣ）からの複数のデジタル・サンプルを基準化すること。
3. 下記をさらに備える、請求項１記載の方法、
   前記アナログ・デジタル変換器（ＡＤＣ）に先立ってアナログ信号に前記利得を適用すること。
4. 前記利得を前記調節することは下記を備える、請求項１記載の方法、
   前記ＦＦＴの前にインプリメントされるデジタルＡＧＣ（ＤＡＧＣ）を用いて前記利得を調節すること、
   飽和が検出されるとき、前記ＤＡＧＣによる前記利得の調節を変えること。
5. 下記をさらに備える、請求項１記載の方法、
   前記ＦＦＴの出力からのフィードバック情報を前記ＤＡＧＣへ提供すること、前記フィードバック情報は、飽和が検出されるか否かを示す。
6. 前記利得を調節することは、下記を備える、請求項１記載の方法、
   前記複数の時間領域サンプルの電力を測定すること、
   飽和が検出される場合にはセットポイントを減少させること、前記セットポイントは前記複数の時間領域サンプルの平均電力を決定する、及び
   前記測定された電力と前記セットポイントに基づいて前記利得を決定すること。
7. 前記セットポイントを減少させることは、飽和が検出される場合には所定の量だけ前記セットポイントを減少させることを備える、請求項６記載の方法、
8. 前記セットポイントを減少させることは、前記飽和のシビアリティに基づいて決定される可変量だけ前記セットポイントを減少させることを備える、請求項６記載の方法、
9. 前記利得を決定することは、下記を備える、請求項６記載の方法、
   前記セットポイントと前記測定された電力との間の誤差を決定すること、
   前記利得を得るために前記誤差をフィルタリングすること、
   飽和が検出される場合は前記フィルタリングの帯域幅を増加させること。
10. 前記利得を調節することは、下記を備える、請求項１記載の方法、
    前記複数の時間領域サンプルの電力を測定すること、
    前記測定された電力とセットポイントに基づいて初期利得を決定すること、
    飽和が検出されるか否かに基づいて利得オフセットを決定すること、
    前記利得オフセット及び前記初期利得に基づいて前記利得を決定すること。
11. 飽和を検出することは、特定の数の周波数領域記号が閾値を越える電力を有する場合に飽和を宣言することを備える、請求項１記載の方法。
12. 飽和を検出することは、前記複数の周波数領域記号の少なくとも１つの最上位ビットに基づいて飽和を検出することを備える、請求項１記載の方法。
13. 下記をさらに備える、請求項１記載の方法、
    飽和が検出されるか否かを示す飽和インジケータを生成すること、前記飽和インジケータは前記利得を調節するために使用される。
14. 前記飽和インジケータは、無飽和を示す第１の値あるいは飽和を示す第２の値に設定される単一のビットを備える、請求項１３記載の方法。
15. 前記飽和インジケータは、マルチプルの飽和レベルのうちの１つあるいは無飽和を示し、ここにおいて前記利得は様々な飽和レベルの様々な量だけ調節される、請求項１３記載の方法。
16. 前記複数の周波数領域記号は、直交周波数分割多重化（ＯＦＤＭ）記号または単一キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）記号のためのものである、請求項１記載の方法。
17. 下記を備える、無線通信のために自動利得制御（ＡＧＣ）を行うための装置、
    複数の周波数領域記号を得るために高速フーリエ変換（ＦＦＴ）を用いて複数の時間領域サンプルを変換するための手段、
    前記ＦＦＴからの前記複数の周波数領域記号の飽和を検出するための手段、及び
    飽和が検出されるか否かに基づいて前記ＦＦＴの前に適用される利得を調節するための手段。
18. 下記をさらに備える、請求項１７記載の装置、
    複数の時間領域サンプルを得るために前記利得を用いてアナログ・デジタル変換器（ＡＤＣ）からの複数のデジタル・サンプルを基準化するための手段。
19. 前記利得を調節するための手段は下記を備える、請求項１７記載の装置、
    前記ＦＦＴの前にインプリメントされるデジタルＡＧＣ（ＤＡＧＣ）を用いて前記利得を調節するための手段、
    飽和が検出されるとき、前記ＤＡＧＣによる前記利得の調節を変えるための手段。
20. 前記利得を調節するための手段は下記を備える、請求項１７記載の装置、
    前記複数の時間領域サンプルの電力を測定するための手段、
    飽和が検出される場合にはセットポイントを減少させるための手段、前記セットポイントは前記複数の時間領域サンプルの平均電力を決定する、及び
    前記測定された電力と前記セットポイントに基づいて前記利得を決定するための手段。
21. 前記利得を決定するための手段は下記を備える、請求項２０記載の装置、
    前記セットポイントと前記測定された電力との間の誤差を決定するための手段、
    前記利得を得るために前記誤差をフィルタリングするための手段、
    飽和が検出される場合は前記フィルタリングの帯域幅を増加させるための手段。
22. 前記利得を調節するための手段は、下記を備える、請求項１７記載の装置、
    前記複数の時間領域サンプルの電力を測定するための手段、
    前記測定された電力とセットポイントに基づいて初期利得を決定するための手段、
    飽和が検出されるか否かに基づいて利得オフセットを決定するための手段、
    前記利得オフセット及び前記初期利得に基づいて前記利得を決定するための手段。
23. 飽和を検出するための手段は、特定の数の周波数領域記号が閾値を越える電力を有する場合に飽和を宣言するための手段を備える、請求項１７記載の装置。
24. 下記を備える、無線通信のために自動利得制御（ＡＧＣ）を行うための装置、
    複数の周波数領域記号を得るために高速フーリエ変換（ＦＦＴ）を用いて複数の時間領域サンプルを変換し、前記ＦＦＴからの前記複数の周波数領域記号の飽和を検出し、飽和が検出されるか否かに基づいて前記ＦＦＴの前に適用される利得を調節するように構成された少なくとも１つのプロセッサ。
25. 前記少なくとも１つのプロセッサは、複数の時間領域サンプルを得るために前記利得を用いてアナログ・デジタル変換器（ＡＤＣ）からの複数のデジタル・サンプルを基準化するように構成される、請求項２４記載の装置。
26. 前記少なくとも１つのプロセッサは、前記ＦＦＴの前にインプリメントされるデジタルＡＧＣ（ＤＡＧＣ）を用いて前記利得を調節し、飽和が検出されるとき、前記ＤＡＧＣによる前記利得の調節を変えるように構成される、請求項２４記載の装置、
27. 前記少なくとも１つのプロセッサは、前記複数の時間領域サンプルの電力を測定し、飽和が検出される場合にはセットポイントを減少させるように構成され、前記セットポイントは前記複数の時間領域サンプルの平均電力を決定する、及び、前記測定された電力と前記セットポイントに基づいて前記利得を決定するように構成される、請求項２４記載の装置。
28. 前記少なくとも１つのプロセッサは、前記セットポイントと前記測定された電力との間の誤差を決定し、前記利得を得るために前記誤差をフィルタリングし、飽和が検出される場合は前記フィルタリングの帯域幅を増加させるように構成される、請求項２７記載の装置。
29. 前記少なくとも１つのプロセッサは、前記複数の時間領域サンプルの電力を測定し、前記測定された電力とセットポイントに基づいて初期利得を決定し、飽和が検出されるか否かに基づいて利得オフセットを決定し、前記利得オフセット及び前記初期利得に基づいて前記利得を決定するように構成される、請求項２４記載の装置。
30. 前記少なくとも１つのプロセッサは、特定の数の周波数領域記号が閾値を越える電力を有する場合に飽和を宣言するように構成される、請求項２４記載の装置。
31. 下記を備えたコンピュータ・プログラム製品、
    下記を備えるコンピュータ可読媒体、
    複数の周波数領域記号を得るために高速フーリエ変換（ＦＦＴ）を用いて複数の時間領域サンプルを、少なくとも１つのコンピュータに変換させるためのコード、
    前記ＦＦＴからの前記複数の周波数領域記号の飽和を、少なくとも１つのコンピュータに検出させるためのコード、及び
    飽和が検出されるか否かに基づいて前記ＦＦＴの前に適用される利得を、少なくとも１つのコンピュータに調節させるためのコード。

Images