JP2011529672A - 数ギガビットアナログ−デジタル変換器 - Google Patents
数ギガビットアナログ−デジタル変換器 Download PDFInfo
- Publication number
- JP2011529672A JP2011529672A JP2011521081A JP2011521081A JP2011529672A JP 2011529672 A JP2011529672 A JP 2011529672A JP 2011521081 A JP2011521081 A JP 2011521081A JP 2011521081 A JP2011521081 A JP 2011521081A JP 2011529672 A JP2011529672 A JP 2011529672A
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- transistor
- input
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000872 buffer Substances 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 8
- 101100187348 Aspergillus sp. (strain MF297-2) notQ gene Proteins 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 101001084254 Homo sapiens Peptidyl-tRNA hydrolase 2, mitochondrial Proteins 0.000 description 1
- 102100030867 Peptidyl-tRNA hydrolase 2, mitochondrial Human genes 0.000 description 1
- 101100272590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIT2 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
高速で動作するためのアナログ−デジタル変換器は、マイクロコンパレータ/サンプラ、符号器、および選択器を有して実装されることができる。マイクロコンパレータは、受信機/送受信機システムのアンテナからの入力と、トランジスタ対と、リセットトランジスタと、縦続接続されたインバータと、インバータ回路と、バッファと、Dフリップフロップ回路とを含む。並列に設置されたマイクロコンパレータ/サンプラの数に応じて、多数のビットを生成することができる。例えば、15個の異なるマイクロコンパレータ/サンプラからの15個のビットを、15ビットから4ビットへの符号器へ挿入して、4つのビットを生成することができる。
Description
(背景)
(1.発明の分野)
本発明の実施形態は、アナログ−デジタル変換器に関し、より具体的には、数ギガビットアナログ−デジタル変換器に関する。
(1.発明の分野)
本発明の実施形態は、アナログ−デジタル変換器に関し、より具体的には、数ギガビットアナログ−デジタル変換器に関する。
(2.関連技術の説明)
データは、デジタル変調を使用して無線伝送されることができる。典型的には、受信機は無線信号を受信し、無線信号は、最終的に、サンプリングを使用してデジタル化され、次いで、デジタル信号プロセッサに供給される。具体的には、図1に図示するように、無線信号は、アンテナ105によって受信され、ダウンコンバートされ、次いで、高分解能アナログ−デジタル変換器(A/D)110によってサンプリングされ、最後に、デジタル信号プロセッサ(DSP)115によって処理される。
データは、デジタル変調を使用して無線伝送されることができる。典型的には、受信機は無線信号を受信し、無線信号は、最終的に、サンプリングを使用してデジタル化され、次いで、デジタル信号プロセッサに供給される。具体的には、図1に図示するように、無線信号は、アンテナ105によって受信され、ダウンコンバートされ、次いで、高分解能アナログ−デジタル変換器(A/D)110によってサンプリングされ、最後に、デジタル信号プロセッサ(DSP)115によって処理される。
デジタル信号を伝送することは、低速のデータに効率的である。例えば、デジタル変調および復調を使用して伝送することは、50メガビット/秒(Mbps)未満で無線伝送されるデータに好ましい。より速い速度、すなわち、50Mbpsを超える速度で伝送することが望ましい場合、多くの問題があるため、デジタル復調は、従来では望まれていない。例えば、デジタル復調について高分解能かつ高速のA/DおよびDSPの両方の必要性があるために、受信機は、高価で高電力消費になり、望ましくない大きな設置面積を必要とする。
記憶装置、2地点間映像、HDTV、および無線パーソナルエリアネットワーク(WPAN)用途の間の高速データ転送のために57〜64GHzの無認可周波数帯域(例えば、世界的に59〜64GHz)を数ギガビット無線伝送が使用するという観点での高い潜在性に起因して、アナログ技法を使用するか、または高分解能かつ高速のA/Dを開発するかのいずれかに切り替えることが望ましい。
概して、極めて高速なA/Dは、ベースバンド信号をサンプリングするために必要とされ、従来では、利用可能なソリューションが存在しない。さらに、数ギガビット信号の場合、毎秒1ギガサンプル(Gsps)を超えるサンプリングレートを呈するA/Dの実装は、望ましくない高電力消費をもたらす。
高速A/Dは、高性能のコンパレータ、高性能のサンプルホールド回路、および高性能の符号器回路を必要とする。近年、閾値反転コンパレータは、超低電力かつ高速動作のための潜在的に有望なソリューションとして調査されている。残念ながら、このようなソリューションは、固有の利点を維持するために、サンプルホールド回路および符号器回路のための新しいアーキテクチャを必要とする。
ゆえに、小型でロバストで電力効率の良いソリューションを提供するために、改良されたA/Dが必要とされる。本発明が主に対象とするのは、このような方法、デバイス、およびシステムである。
簡潔に説明すると、本発明の実施形態は、アナログ−デジタル変換器に関する。
一実施形態では、低電力で超高速の回路は、コンパレータおよびサンプリング機能を組み合わせて、毎秒数ギガのサンプリング(Gsps)動作を可能にする。さらに、本回路は、高速の15ビットから4ビットへの符号器回路およびインターリーブされたトポロジと組み合わせて、好ましくはCMOS(相補型金属酸化膜半導体)90ナノメートル(nm)技術ノードで、約4Gbps(ギガビット/秒)で動作する、4ビットから5ビットへのアナログ−デジタルソリューションを可能にすることができる。本回路は、約3ミリワット(mW)未満のトータル電力を消費するように適合されることができる。
アナログ−デジタル変換器は、マイクロコンパレータ/サンプラ(インバータベースの温度計)、符号器、および選択器を含むことができる。
例示的実施形態では、マイクロコンパレータ/サンプラは、リセットトランジスタと、縦続接続されたインバータと、インバータ回路と、バッファ回路と、Dフリップフロップ回路とを含む。リセットトランジスタは、第1のゲート、第1のドレーン、および第1のソースを備え、クロック信号に基づいてリセットするように適合される。縦続接続されたインバータは、デジタル信号を生成するために縦続接続で配置される少なくとも2つのインバータを備える。縦続接続されたインバータは、リセットトランジスタの第1のドレーンに連結される第1の入力と、第1の出力とを含む。インバータ回路は、並列関係にて相互に連結される複数のインバータを備える。さらに、インバータ回路は、縦続接続されたインバータの出力に連結される第1の入力と、第1の出力とを備える。バッファ回路は、並列関係にて相互に連結される複数のバッファを備える。加えて、バッファ回路は、インバータ回路の第1の出力に連結される第1の入力と、第1の出力とを備える。Dフリップフロップ回路は、D入力、Q出力、notQ出力、およびCLK出力を備える。DフリップフロップのD入力は、バッファ回路の第1の出力に連結され、DフリップフロップのCLK出力は、リセットトランジスタのゲートに連結される。
複数のマイクロコンパレータ/サンプラは、並列に配置されることができる。例えば、15個のこのようなマイクロコンパレータ/サンプラが並列に設置される場合、15個のビットを生成することができ、また、これらのビットは、15ビットから4ビットへの符号器を介して4つのビットに減るように変換される。
本発明のこれらおよび他の目的、特徴、および利点は、添付の図面とともに以下の明細書を熟読すると、より明らかになる。
(詳細な説明)
本発明の種々の実施形態は、アナログ信号をデジタル信号に変換するためのデバイス、方法、およびシステムに関する。
本発明の種々の実施形態は、アナログ信号をデジタル信号に変換するためのデバイス、方法、およびシステムに関する。
例示的実施形態では、低電力で高速の回路は、コンパレータおよびサンプリング機能を組み合わせて、毎秒数ギガサンプル(Gsps)の動作を可能にする。本回路は、所望のビット数を変化させるように、符号器およびインタリーバトポロジと組み合わせられるように適合されることができる。
アナログ−デジタル変換器は、従来の受信機または送受信機システムにおいて実装されることができる。
初めに図1を参照すると、従来の受信機/送受信機のシステム図が示される。システム100は、アンテナ105、アナログ−デジタル変換器110、およびデジタル信号プロセッサ115を含む。アンテナ105は、特定の周波数を受信するように合わせられる。例えば、アンテナは、無認可周波数帯域、例えば、約57〜64ギガヘルツ(GHz)で信号を受信するように合わせられることができる。このように、アンテナは、アナログ無線信号を受信する。この受信した信号は、ダウンコンバータ108を介してダウンコンバートされ、アナログ−デジタル変換器110の入力109に連結されることができる。アナログ−デジタル変換器(A/D)は、システム100のA/D110において実装されることができる。A/D110から生成された出力信号111は、デジタル信号プロセッサ115に連結され、デジタル信号プロセッサ115は、デジタル信号処理のための、しばしば実時間計算のためのマイクロプロセッサである。
このように述べたが、本発明の実施形態の原理および特徴の理解を容易にするために、以降、これらについて、図示的実施形態における実装を参照して説明する。具体的には、本発明の実施形態は、高速用途のためのアナログ−デジタル変換器であることに照らして説明される。
しかしながら、実施形態は、高速用のアナログ−デジタル変換器としてのその使用に限定されない。むしろ、これらの実施形態は、アナログ−デジタル変換器が所望または必要とされる場合に使用されることができる。したがって、アナログ−デジタル変換器として以降に説明するデバイス、システム、および方法はまた、高速用途以外の他の用途のための実用性も見出すことができる。
本発明の種々の要素を組成するものとして以降に説明する材料は、例証的であり、制限的ではないように意図される。本明細書に説明する材料と同一または類似の機能を果たし得る多くの好適な材料は、本発明の範囲内に包含されるように意図される。本明細書に説明しないこのような他の材料には、例えば、本発明の開発時より後に開発される材料が含まれ得るが、これらに限定されない。
ここで図面を参照すると、アナログ−デジタル変換器の実施形態が詳細に説明され、図面において、同一参照数字は、図面全体を通して同一部分を表わす。
図8に示すように、アナログ−デジタル変換器200は、マイクロコンパレータ/サンプラ10(例えば、インバータベースの温度計)、符号器20、および選択器30を含むことができる。一実施形態では、アナログ−デジタル変換器200は、図1のアナログ−デジタル変換器110に取って替わることができる。
ここで、図2のブロック図を参照すると、マイクロコンパレータ/サンプラ10は、アンテナ105からの入力109と、トランジスタ対210と、リセットトランジスタ220と、縦続接続されたインバータ230と、インバータ回路240と、バッファ回路250と、Dフリップフロップ回路260とを含むことができる。
図3は、例示的実施形態におけるマイクロコンパレータ/サンプラ10の略図を図示する。
リセットトランジスタ220は、単一のトランジスタ222を備えることができる。リセットトランジスタは、Dフリップフロップ260から受信したクロック信号に基づいて、トランジスタ対210の信号をリセットするように適合される。トランジスタは、ゲート224、ドレーン226、およびソース228を備える。トランジスタ222は、金属酸化膜半導体電界効果トランジスタ(MOSFET)を含む電界効果トランジスタ(FET)であることができる。トランジスタ222のソース228は、接地205に連結される。
縦続接続されたインバータ230は、デジタル信号を生成するために縦続接続で配置される少なくとも2つのインバータ232および234を備える。インバータは、その出力で駆動されるデジタル信号を反転させる論理ゲートである。一般的に、インバータは、NOTゲートとも呼ばれる。2つのインバータを縦続接続することによって、結果としてNOT−NOT関係がもたらされ、これは、デジタル形式における元々の信号において生成する。縦続接続されたインバータ230は、リセットトランジスタ220の第1のドレーン226に連結される入力229と、第1の出力235とを含む。具体的には、第1のインバータ232および第2のインバータ234の両方は、それぞれ、入力および出力を含む。第1のインバータ232への入力は、縦続接続されたインバータ230への入力229である。第1のインバータ232の出力は、第2のインバータ234の入力に連結される。第2のインバータ234の出力は、縦続接続されたインバータ230の出力、すなわち、出力235である。縦続接続されたインバータ230の出力235は、インバータ回路240の入力241に連結される。
インバータ回路240は、並列関係にて相互に連結される複数のインバータを備える。インバータ回路240は、縦続接続されたインバータ230の出力235に連結される第1の入力241と、出力249とを備える。インバータ回路240の出力249は、バッファ回路250の入力251に連結される。例示的実施形態では、電気的並列方式にて配置される4つのインバータ242、244、246、および248が存在する。当業者が理解し得るように、インバータ回路240において並列に連結されるインバータの数は、必要性または用途に基づいて変動してもよい。インバータ回路240への入力241は、並列インバータ242、244、246、および248の各々に連結される。インバータ242、244、246、および248の各々の出力は、インバータ回路240の出力249を生成するように連結される。
バッファ回路250は、並列関係にて相互に連結される複数のバッファを備える。バッファ回路250は、インバータ回路240の出力249に連結される入力251と、第1の出力259とを備える。例示的実施形態では、電気的並列方式にて配置される4つのバッファ252、254、256、および258が存在する。バッファ回路250への入力251は、並列バッファ252、254、256、および258の各々の入力に連結される。バッファ252、254、256、および258の各々の出力は、バッファ回路250の出力259を生成するように連結される。
Dフリップフロップ回路260は、クロックCLK信号の立ち上がりエッジ毎にD入力の値をQ出力に転送する順序デバイスである。したがって、Dフリップフロップ回路260は、D入力262、Q出力264、notQ出力266、およびCLK出力268を備える。Dフリップフロップ回路260のD入力262は、バッファ回路250の出力259に連結され、Dフリップフロップ回路260のCLK出力268は、リセットトランジスタ220のゲート224に連結される。Q出力264は、マイクロコンパレータ/サンプラ10の出力Ioである。
マイクロコンパレータ/サンプラ10は、閾値コンパレータとして作用するトランジスタ対210をさらに含むことができる。閾値コンパレータは、リセットトランジスタ220を介してクロック信号に同期化されることができる。同期化によって、入力信号109がクロックに同期化されずに高閾値または低閾値を交差する際に発生し得るエラーが排除される。例示的実施形態では、トランジスタ対210は、2つのトランジスタ212および214を含むことができる。第1のトランジスタ212は、ゲート212g、ドレーン212d、および第2のソース212sを含む。第2のトランジスタ214は、ゲート214g、ドレーン214d、およびソース214sを含む。第1のトランジスタ212のゲート212gおよび第2のトランジスタ214のゲート214gは、相互に連結される。加えて、第1のトランジスタ212のソース212sは、第2のトランジスタ214のドレーン214dに連結され、これらは、リセットトランジスタ220のドレーン226に連結される。第2のトランジスタ214のソース214sは、接地205に連結される。そして、第1のトランジスタ212のドレーン212dは、Vdd等の電圧に連結されることができる。
ここで図4を参照すると、マイクロコンパレータ/サンプラ10は、キャパシタ270および抵抗器回路280をさらに含むことができる。一実施形態では、キャパシタ270および/または抵抗器回路280は、アナログ−デジタル変換器200とともにオンチップであることができる。
キャパシタ270は、第1の接続部271および第2の接続部272を含む。第1の接続部271は、マイクロコンパレータ/サンプラ10の入力109に連結され、第2の接続部272は、抵抗器回路280に連結される。例示的実施形態では、キャパシタ270の容量は、約10pF(ピコファラッド)であることができる。
抵抗器回路280は、第1の抵抗器282および第2の抵抗器285を備えることができる。例示的実施形態では、抵抗器282および285は、相互に並列であることができる。第1の抵抗器282は、第1の接続部283および第2の接続部284を含む。第1の抵抗器282の第1の接続部283は、Vdd等の第1の電圧に連結される。第1の抵抗器282の第2の接続部284は、第1のキャパシタ270の第2の接続部272に連結される。さらに、第2の抵抗器285は、第1のキャパシタ282の第2の接続部284に連結されている第1の接続部286を含み、これらは、最終的に、トランジスタ212および214のそれぞれのゲート212gおよび214gに接続される。第2の抵抗器285の第2の接続部287は、接地205に連結される。
マイクロコンパレータ/サンプラ10への入力電圧109がインバータ回路250の閾値電圧に到達すると、出力段が変化する。閾値電圧は、トランジスタ対210の比率、すなわち、以下に示すようなβp/βnに依存し得、
単一のマイクロコンパレータ/サンプラ10は、単一のビットを生成する。図5に図示するように、多数のマイクロコンパレータ/サンプラ10を並列に接続して、多数のビットを形成することができる。例えば、図示するように、n個のビットが、複数のマイクロコンパレータ/サンプラ回路10を並列に接続することによって生成されることができる。概して、これは、高速温度計12と呼ばれ得る。例示的実施形態では、15個のマイクロコンパレータ/サンプラ10を並列関係にて接続することができる。
各マイクロコンパレータ/サンプラは、入力信号の量子化を提供するために、異なるβp/βn比率で設計される。例えば、入力の量子化に対する比率は、5、10、15、または50mW毎であることができるが、これらに限定されない。以下の表1は、約480から560mVまで変動する入力信号(Vin)のためのトランジスタ寸法の例を示す。また、表1において、Wnは、0.5um(すなわち、フィンガー)に固定され、
ここで図9を参照すると、2Gsps(インターリーブされた4Gbpsに同等)のサンプリングレートを使用する、電圧傾斜(480mVから560mWまで)に対するマイクロコンパレータサンプラ(例えば、表1のインバータI−9)の典型的な過渡応答が図示される。第1の列905(トップの列)は、閾値反転コンパレータI−9の出力における電圧を示す。図示するように、信号は、まだ完全にデジタル化されていない。信号が縦続接続されたインバータ230、インバータ回路240、およびバッファ回路を通過した後、信号はデジタル化される(列910を参照)。クロックCLK信号は、列915に示される。Dフリップフロップ260の出力(列920に図示する)は、立ち上がりクロックCLKエッジにおいて、デジタル信号(列910)の値を「ラッチ」している。
図6は、4ビットアナログ−デジタル変換器を形成するための高速符号器回路600を図示する。マイクロコンパレータ/サンプラ10からの信号は、符号器20で符号化されることができる。具体的には、マイクロコンパレータ/サンプラ10からの15個の信号を、図6の15−4符号器600に基づいて符号化することができる。
符号器600は、多数の排他的ORゲートを含む。ゲート602、604、606、608、610、612、614、616、618、620、622、624、626、628、630、632、634、636、638、640、642、644、646、648、および650は、排他的ORゲートである。
I−0およびI−8は、排他的ORゲート602へ入力され、排他的ORゲート602は、信号603を生成する。I−10およびI−2は、排他的ORゲート604へ入力され、排他的ORゲート604は、信号605を生成する。信号603および信号605は、信号607を生成するために、排他的ORゲート606へ入力される。
I−4およびI−12は、排他的ORゲート608へ入力され、排他的ORゲート608は、信号609を生成する。I−14およびI−6は、排他的ORゲート610へ入力され、排他的ORゲート610は、信号611を生成する。信号609および信号611は、信号613を生成するために、排他的ORゲート612へ入力される。
信号607および613は、信号615を生成するために、排他的ORゲート614へ入力される。
I−1およびI−9は、排他的ORゲート616へ入力され、排他的ORゲート616は、信号617を生成する。I−13およびI−5は、排他的ORゲート618へ入力され、排他的ORゲート618は、信号619を生成する。信号617および信号619は、信号621を生成するために、排他的ORゲート620へ入力される。
I−11およびI−3は、排他的ORゲート622へ入力され、排他的ORゲート622は、信号623を生成する。I−7および接地601は、排他的ORゲート624へ入力され、排他的ORゲート624は、信号625を生成する。信号623および信号625は、信号627を生成するために、排他的ORゲート626へ入力される。信号625および接地601は、信号629を生成するために、排他的ORゲート628へ入力される。
信号627および信号621は、信号631を生成するために、排他的ORゲート630へ入力される。信号615および信号631は、ビットA0を生成するために、排他的ORゲート632へ入力される。
信号631および接地601は、ビットA1を生成するために、排他的ORゲート634へ入力される。
信号627および接地601は、信号637を生成するために、排他的ORゲート636へ入力される。信号637および接地601は、ビットA2を生成するために、排他的ORゲート638へ入力される。
信号629および接地601は、信号641を生成するために、排他的ORゲート640へ入力される。信号641および接地601は、ビットA3を生成するために、排他的ORゲート642へ入力される。
CLK−in信号および接地601は、信号645を生成するために、排他的ORゲート644へ入力される。信号645および接地601は、信号647を生成するために、排他的ORゲート646へ入力される。信号647および接地601は、信号649を生成するために、排他的ORゲート648へ入力される。信号649および接地601は、信号CLK−outを生成するために、排他的ORゲート650へ入力される。
次いで、15ビットから4ビットへの符号器600から生じる4つのビット(A0、A1、A2、およびA3)を、選択器回路30と結合することができる。
図8に図示するように、2つの類似の4ビット回路を組み合わせて、サンプリングレートを2倍にし、90nm技術において4Gspsを可能にすることができる。図8の選択器回路は、図7に図示する。
最初の4つのビットは、第1の回路のA0〜A3であり、次の4つのビットB0〜B3は、第2の回路からである。
選択器30は、各回路から信号を選択して、4つのビットを生成する。
ビットA0および第2の回路の出力クロック信号、つまりCLKB−outは、ANDゲート702へ入力され、ANDゲート702は、信号703を生成する。ビットB0および第1の回路の出力クロック信号、つまりCLK−outは、ANDゲート704へ入力され、ANDゲート704は、信号705を生成する。次に、信号703および705は、信号BIT0を生成するために、排他的ORゲート706へ入力される。
ビットA1および第2の回路の出力クロック信号、つまりCLKB−outは、ANDゲート712へ入力され、ANDゲート712は、信号713を生成する。ビットB1および第1の回路の出力クロック信号、つまりCLK−outは、ANDゲート714へ入力され、ANDゲート714は、信号715を生成する。次に、信号713および715は、信号BIT1を生成するために、排他的ORゲート716へ入力される。
ビットA2および第2の回路の出力クロック信号、つまりCLKB−outは、ANDゲート722へ入力され、ANDゲート722は、信号723を生成する。ビットB2および第1の回路の出力クロック信号、つまりCLK−outは、ANDゲート724へ入力され、ANDゲート724は、信号725を生成する。次に、信号723および725は、信号BIT2を生成するために、排他的ORゲート726へ入力される。
ビットA3および第2の回路の出力クロック信号、つまりCLKB−outは、ANDゲート732へ入力され、ANDゲート732は、信号733を生成する。ビットB3および第1の回路の出力クロック信号、つまりCLK−outは、ANDゲート734へ入力され、ANDゲート734は、信号735を生成する。次に、信号733および735は、信号BIT3を生成するために、排他的ORゲート736へ入力される。
アナログ−デジタル変換器の分解能は、図10に図示するように、2つの同一の回路40を組み合わせることによって、5ビットに増加することができるが、これは、入力容量を犠牲にすることになり、入力帯域幅を減少させる。
上述の実施形態について、添付の図面を用いて詳細に説明したが、以下の特許請求の範囲に記載される本発明の範囲または意図から逸脱することなく、これらの実施形態から種々の変更がなされ得ることを理解されたい。
Claims (16)
- アナログ−デジタル変換器であって、
第1のゲート、第1のドレーン、および第1のソースを備えるリセットトランジスタと、
デジタル信号を増幅および生成するために縦続接続で配置されている少なくとも2つのインバータであって、前記縦続接続されたインバータは、前記リセットトランジスタの前記第1のドレーンに連結されている第1の入力と、第1の出力とを備える、少なくとも2つのインバータと、
複数のインバータを備えるインバータ回路であって、前記複数のインバータは、並列関係にて相互に連結され、前記インバータ回路は、前記縦続接続されたインバータの前記出力に連結されている第1の入力と、第1の出力とを備える、インバータ回路と、
複数のバッファを備えるバッファ回路であって、前記複数のバッファは、並列関係にて相互に連結され、前記バッファ回路は、前記インバータ回路の前記第1の出力に連結されている第1の入力と、第1の出力とを備える、バッファ回路と、
D入力、Q出力、notQ出力、およびCLK出力を備えるDフリップフロップ回路であって、前記D入力は、前記バッファ回路の前記第1の出力に連結され、前記CLK出力は、前記リセットトランジスタの前記ゲートに連結されている、Dフリップフロップ回路と
を備える、アナログ−デジタル変換器。 - 第1のトランジスタと第2のトランジスタとを備えるトランジスタ対をさらに備え、
前記第1のトランジスタは、第2のゲート、第2のドレーン、および第2のソースを備え、
前記第2のトランジスタは、第3のゲート、第3のドレーン、および第3のソースを備え、
前記第1のトランジスタの前記第2のゲートおよび前記第2のトランジスタの前記第3のゲートは、相互に連結され、
前記第1のトランジスタの前記第2のソースは、前記第2のトランジスタの前記第3のドレーンに連結され、前記第1のトランジスタの前記第2のソースおよび前記第2のトランジスタの前記第3のドレーンは、前記リセットトランジスタの前記第1のドレーンに連結されている、請求項1に記載のアナログ−デジタル変換器。 - 前記トランジスタ対のうちの前記第1のトランジスタの前記第2のドレーンは、電圧ソースに連結され、前記トランジスタ対のうちの前記第2のトランジスタの前記第3のソースは、接地信号に連結されている、請求項2に記載のアナログ−デジタル変換器。
- 第1の接続部および第2の接続部を有する第1のキャパシタであって、前記第1の接続部は、前記アナログ−デジタル変換器への入力信号に連結されている、第1のキャパシタと、
前記第1のキャパシタの前記第2の接続部に連結されている抵抗器回路と
をさらに備え、前記抵抗器回路は、
第1の接続部および第2の接続部を有する第1の抵抗器であって、前記第1の抵抗器の前記第1の接続部は、電圧ソースに連結され、前記第1の抵抗器の前記第2の接続部は、前記第1のキャパシタの前記第2の接続部に連結されている、第1の抵抗器と、
第2の抵抗器であって、前記第1のキャパシタの前記第2の接続部に連結されている第1の接続部と、接地に連結されている第2の接続部とを有する第2の抵抗器と
を備える、請求項1に記載のアナログ−デジタル変換器。 - 複数の請求項1に記載のアナログ−デジタル変換器を備えるデバイス。
- 前記複数のアナログ−デジタル変換器は、電気的に並列な関係にて配置されている、請求項5に記載のデバイス。
- 合計15個のアナログ−デジタル変換器が存在する、請求項6に記載のデバイス。
- 4つのビットを生成するために、高速の15ビットから4ビットへの符号器をさらに備える、請求項7に記載のデバイス。
- 複数の請求項4に記載のアナログ−デジタル変換器を備えるデバイス。
- 前記複数のアナログ−デジタル変換器は、電気的に並列な関係にて配置されている、請求項9に記載のデバイス。
- 合計15個のアナログ−デジタル変換器が存在する、請求項10に記載のデバイス。
- 4つのビットを生成するために、高速の15ビットから4ビットへの符号器をさらに備える、請求項11に記載のデバイス。
- アナログ−デジタル変換器であって、前記アナログ−デジタル変換器は、
符号器と、
複数のマイクロコンパレータ/サンプラと
を備え、前記複数のマイクロコンパレータ/サンプラは、
第1のゲート、第1のドレーン、および第1のソースを備えるリセットトランジスタと、
デジタル信号を生成するために縦続接続で配置されている少なくとも2つのインバータであって、前記縦続接続されたインバータは、前記リセットトランジスタの前記第1のドレーンに連結されている第1の入力と、第1の出力とを備える、少なくとも2つのインバータと、
複数のインバータを備えるインバータ回路であって、前記複数のインバータは、並列関係にて相互に連結され、前記インバータ回路は、前記縦続接続されたインバータの前記出力に連結されている第1の入力と、第1の出力とを備える、インバータ回路と、
複数のバッファを備えるバッファ回路であって、前記複数のバッファは、並列関係にて相互に連結され、前記バッファ回路は、前記インバータ回路の前記第1の出力に連結されている第1の入力と、第1の出力とを備える、バッファ回路と、
D入力、Q出力、notQ出力、およびCLK出力を備えるDフリップフロップ回路であって、前記D入力は、前記バッファ回路の前記第1の出力に連結され、前記CLK出力は、前記リセットトランジスタの前記ゲートに連結されている、Dフリップフロップ回路と
を備える、アナログ−デジタル変換器。 - 前記複数のマイクロコンパレータ/サンプラは、相互に並列な関係にある、請求項13に記載のアナログ−デジタル変換器。
- 15個のマイクロコンパレータ/サンプラが存在し、前記符号器は、前記15個のマイクロコンパレータ/サンプラを4ビットに符号化するように適合されている15ビットから4ビットへの符号器である、請求項14に記載のアナログ−デジタル変換器。
- サンプリングレートを2倍にするための選択器をさらに備える、請求項15に記載のアナログ−デジタル変換器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2008/071728 WO2010014094A1 (en) | 2008-07-31 | 2008-07-31 | Multi-gigabit analog to digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011529672A true JP2011529672A (ja) | 2011-12-08 |
Family
ID=41610620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011521081A Withdrawn JP2011529672A (ja) | 2008-07-31 | 2008-07-31 | 数ギガビットアナログ−デジタル変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8378874B2 (ja) |
JP (1) | JP2011529672A (ja) |
KR (1) | KR101498874B1 (ja) |
WO (1) | WO2010014094A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9106238B1 (en) * | 2010-12-30 | 2015-08-11 | Kandou Labs, S.A. | Sorting decoder |
WO2014070763A1 (en) | 2012-10-30 | 2014-05-08 | Anayas360.Com, Llc | Compact and low-power millimeter-wave integrated vco-up/down- converter with gain-boosting |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4691189A (en) * | 1986-05-23 | 1987-09-01 | Rca Corporation | Comparator with cascaded latches |
US5014059A (en) * | 1987-07-28 | 1991-05-07 | Tektronix, Inc. | Analog-to-digital converter system |
US4989003A (en) * | 1989-06-19 | 1991-01-29 | Rca Corporation | Autozeroed set comparator circuitry |
JPH08125935A (ja) * | 1994-10-28 | 1996-05-17 | Canon Inc | 半導体装置、及びそれを用いた半導体回路、相関演算装置、a/d変換器、d/a変換器、信号処理システム |
US5951632A (en) * | 1995-10-30 | 1999-09-14 | Canon Kabushiki Kaisha | Parallel signal processing circuit, semiconductor device having the circuit, and signal processing system having the circuit |
JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びa/dコンバータ |
JPH11308082A (ja) * | 1998-04-20 | 1999-11-05 | Texas Instr Japan Ltd | チョッパ型コンパレータ |
US6215325B1 (en) * | 1999-03-29 | 2001-04-10 | Synopsys, Inc. | Implementing a priority function using ripple chain logic |
US6661365B1 (en) * | 2001-04-30 | 2003-12-09 | Engim, Incorporated | Circuit architectures and methods for A/D conversion |
JP3621358B2 (ja) * | 2001-05-25 | 2005-02-16 | Necマイクロシステム株式会社 | コンパレータ及びアナログディジタルコンバータ |
JP2005026805A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体集積回路 |
JP4140534B2 (ja) * | 2004-02-27 | 2008-08-27 | 株式会社デンソー | A/d変換装置 |
-
2008
- 2008-07-31 KR KR1020117004490A patent/KR101498874B1/ko active IP Right Grant
- 2008-07-31 US US13/056,933 patent/US8378874B2/en active Active
- 2008-07-31 JP JP2011521081A patent/JP2011529672A/ja not_active Withdrawn
- 2008-07-31 WO PCT/US2008/071728 patent/WO2010014094A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20110291872A1 (en) | 2011-12-01 |
WO2010014094A1 (en) | 2010-02-04 |
KR20110091642A (ko) | 2011-08-12 |
US8378874B2 (en) | 2013-02-19 |
KR101498874B1 (ko) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8350740B2 (en) | A/D conversion circuit and receiver | |
JP2008271531A (ja) | アナログ−デジタル変換 | |
US7126507B2 (en) | Analog-digital converter using clock boosting | |
CN116803009A (zh) | 基于查找表的模数转换器 | |
US10454487B1 (en) | Segmented resistor architecture for digital-to-analog converters | |
US7973687B2 (en) | Differential switch, D/A converter, semiconductor integrated circuit and communication apparatus | |
US20190158106A1 (en) | Pipelined Analog-To-Digital Converter | |
JP2011529672A (ja) | 数ギガビットアナログ−デジタル変換器 | |
Damghanian et al. | A low-power 6-bit MOS CML flash ADC with a novel multi-segment encoder for UWB applications | |
Solis et al. | A 4GS/s 8‐bit time‐interleaved SAR ADC with an energy‐efficient architecture in 130 nm CMOS | |
Murshed et al. | A 10-bit high speed pipelined ADC | |
Bindra et al. | Range pre-selection sampling technique to reduce input drive energy for SAR ADCs | |
du Preez et al. | High-performance Si data converters for millimeter-wave transceivers | |
Abed et al. | High speed flash analog-to-digital converter | |
Hernandez et al. | 0.5 v 1oms/s 9-bits asynchronous sar adc for ble receivers in l80nm cmos technology | |
Park et al. | A 6b 1.2 GS/s 47.8㎽ 0.17㎟ 65㎚ CMOS ADC for High-Rate WPAN Systems | |
Järvinen | Wideband Time-Based Data Converters | |
Mohan et al. | Comparator for high speed low power ultra wideband a/d converter | |
Varzaghani et al. | A 6GS/s, 4-bit receiver analog-to-digital converter with embedded DFE | |
Dang et al. | A novel approach for implementing ultra-high speed flash ADC using MCML circuits | |
US11569832B1 (en) | Analog-to-digital conversion | |
Krishna et al. | A High Speed Two Step Flash ADC | |
Chung et al. | A 7.5 GS/s flash ADC and a 10.24 GS/s time-interleaved ADC for backplane receivers in 65 nm CMOS | |
Gao et al. | A 7.9 μA multi-step phase-domain ADC for GFSK demodulators | |
El-Bayoumi et al. | A new 65nm-CMOS 1V 8GS/s 9-bit differential Voltage-Controlled Delay Unit utilized for a Time-Based Analog-to-Digital Converter circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |