JP2011525644A - ストレージ装置、及びストレージ装置における制御情報の更新方法 - Google Patents

ストレージ装置、及びストレージ装置における制御情報の更新方法 Download PDF

Info

Publication number
JP2011525644A
JP2011525644A JP2010550771A JP2010550771A JP2011525644A JP 2011525644 A JP2011525644 A JP 2011525644A JP 2010550771 A JP2010550771 A JP 2010550771A JP 2010550771 A JP2010550771 A JP 2010550771A JP 2011525644 A JP2011525644 A JP 2011525644A
Authority
JP
Japan
Prior art keywords
control information
package
microprocessor
command
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010550771A
Other languages
English (en)
Other versions
JP5341117B2 (ja
Inventor
国彦 梨本
伸一 平松
昇 古海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JP2011525644A publication Critical patent/JP2011525644A/ja
Application granted granted Critical
Publication of JP5341117B2 publication Critical patent/JP5341117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

チャネル装置（ＣＨＡ_ＰＫ１１）、マイクロプロセッサ（ＭＰ_ＰＫ１２）を備え、ＣＨＡ_ＰＫ１１及びＭＰ_ＰＫ１２は、夫々、ＭＰ_ＰＫ１２がアクセス可能な論理ボリューム（ＬＤＥＶ１７１）を示す情報である制御情報を記憶し、ホスト装置２０からＩ／Ｏ要求を受信すると、ＣＨＡ_ＰＫ１１が自身の制御情報に基づきＩ／Ｏ要求の対象の論理ボリュームのアクセス権を有するＭＰ_ＰＫ１２にＩ／Ｏコマンドを送信するストレージ装置１０に、ＣＨＡ_ＰＫ１１からＩ／Ｏコマンドを受信したＭＰ_ＰＫ１２が、自身が記憶している制御情報に基づき論理ボリュームへのアクセス権の有無を判断し、アクセス権を有しない場合はＣＨＡ_ＰＫ１１に自身の制御情報を送信してＣＨＡ_ＰＫ１１の制御情報を更新する。
【選択図】図１Ａ

Description

本発明は、ストレージ装置、及びストレージ装置における制御情報の更新方法に関し、とくに複数のマイクロプロセッサを備えるストレージ装置において、マイクロプロセッサの制御情報の更新のための処理がホスト装置に与える影響を軽減する技術に関する。
例えば特許文献１には、複数のマイクロプロセッサを備えたストレージシステムにおいて、一つのマイクロプロセッサへの負荷の集中を防ぐべく、上位装置から受信したＩ／Ｏ要求のＩ／Ｏ処理を行うマイクロプロセッサが、自身の負荷が所定の負荷以上である場合に、Ｉ／Ｏ処理のうちの高負荷の部分を他のマイクロプロセッサに実行させることが記載されている。
特開２００７−２４９７２９号公報
複数のマイクロプロセッサを備えるストレージ装置にあっては、マイクロプロセッサの制御情報を適切に管理する必要がある。とくに頻繁に更新される制御情報については、その更新のための処理がホスト装置に与える影響（オーバーヘッド）を軽減する必要がある。
本発明は、このような背景に鑑みてなされたもので、複数のマイクロプロセッサを備えるストレージ装置において、マイクロプロセッサの制御情報の更新のための処理がホスト装置に与える影響を軽減することが可能なストレージ装置、及びストレージ装置における制御情報の更新方法を提供することを目的とする。
上記のおよび他の課題を解決するために、本発明の一態様によるストレージ装置は、
外部装置と通信する複数のチャネルパッケージ、
複数のマイクロプロセッサパッケージ、
ディスク装置を制御するディスクパッケージ、及び
前記チャネルパッケージ並びに前記マイクロプロセッサパッケージがアクセス可能なキャッシュメモリを備え、
前記ディスク装置は、物理ディスクの記憶領域に基づく論理ボリュームを提供し、
前記チャネルパッケージ及び前記マイクロプロセッサパッケージは、夫々前記マイクロプロセッサパッケージがアクセス可能な前記論理ボリュームを指定する情報である制御情報を記憶し、
前記チャネルパッケージは、前記外部装置からＩ／Ｏ要求を受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを特定し、特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信し、
前記マイクロプロセッサパッケージは、
前記チャネルパッケージから前記Ｉ／Ｏコマンドを受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信し、
前記Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有していないと判断した場合には、当該Ｉ／Ｏコマンドを送信した前記チャネルパッケージに自身が記憶している前記制御情報を送信し、
前記チャネルパッケージは、前記マイクロプロセッサパッケージから前記制御情報を受信して、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき前記Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを再特定し、再特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信することとする。
前記本発明の一態様によるストレージ装置において、前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記更新後の制御情報を前記再特定した前記マイクロプロセッサパッケージに送信し、
再特定された前記マイクロプロセッサパッケージは、前記チャネルパッケージから前記Ｉ／Ｏコマンド及び前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信することができる。
前記本発明の一態様によるストレージ装置において、前記マイクロプロセッサパッケージがアクセス可能な共有メモリを備え、
前記共有メモリには更新済の前記制御情報が格納されており、
前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記制御情報が更新された旨の通知を前記マイクロプロセッサパッケージに送信し、
前記マイクロプロセッサパッケージは、前記Ｉ／Ｏコマンド及び前記通知を受信すると、前記共有メモリにアクセスして前記共有メモリに格納されている前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信することができる。
本発明の他の一態様によるストレージ装置は、
外部装置と通信する複数のチャネルパッケージ、
複数のマイクロプロセッサパッケージ、
ディスク装置を制御するディスクパッケージ、
前記チャネルパッケージ並びに前記マイクロプロセッサパッケージがアクセス可能なキャッシュメモリ、及び
前記チャネルパッケージがアクセス可能な共有メモリ
を備え、
前記共有メモリには更新済の前記制御情報が格納されており、
前記ディスク装置は、物理ディスクの記憶領域に基づく論理ボリュームを提供し、
前記チャネルパッケージ及び前記マイクロプロセッサパッケージは、夫々前記マイクロプロセッサパッケージがアクセス可能な前記論理ボリュームを指定する情報である制御情報を記憶し、
前記チャネルパッケージは、前記外部装置からＩ／Ｏ要求を受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを特定し、特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信し、
前記マイクロプロセッサパッケージは、前記チャネルパッケージから前記Ｉ／Ｏコマンドを受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信し、前記Ｉ／Ｏコマンドの対象である前記論理ボリュームのアクセス権を自身が有していないと判断した場合には、当該Ｉ／Ｏコマンドを送信した前記チャネルパッケージに前記論理ボリュームのアクセス権を自身が有していない旨の通知を送信し、
前記チャネルパッケージは、前記通知を受信すると、前記共有メモリにアクセスして前記共有メモリに格納されている前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき前記Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを再特定し、再特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信することとする。
前記本発明の一態様によるストレージ装置において、前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記更新後の制御情報を送信し、
再特定された前記マイクロプロセッサパッケージは、前記チャネルパッケージから前記Ｉ／Ｏコマンド及び前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合は、前記ディスクパッケージにディスクＩ／Ｏを送信することができる。
前記本発明の一態様によるストレージ装置において、前記マイクロプロセッサパッケージは前記共有メモリにアクセス可能であり、
前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記制御情報が更新された旨の通知を前記マイクロプロセッサパッケージに送信し、
前記マイクロプロセッサパッケージは、前記Ｉ／Ｏコマンド及び前記通知を受信すると、前記共有メモリにアクセスして前記共有メモリに格納されている前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合は、前記ディスクパッケージにディスクＩ／Ｏを送信することができる。
前記本発明の一態様によるストレージ装置において、
前記マイクロプロセッサが記憶している前記制御情報は、
前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、前記管理装置から送られてくる前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新する第１の方法、
前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、各前記マイクロプロセッサパッケージが互いに通信可能に接続し、自身が記憶している前記制御情報を他の前記マイクロプロセッサパッケージに送信し、前記他のマイクロプロセッサパッケージが、前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新する第２の方法、
前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、前記マイクロプロセッサパッケージがアクセス可能な共有メモリを備え、前記管理装置は前記共有メモリに制御情報を格納するとともにその旨を前記マイクロプロセッサパッケージに通知し、前記通知を受信すると前記共有メモリにアクセスして前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新する第３の方法
のうちの少なくともいずれかの方法により更新される。
その他本願が開示する課題やその解決方法については、発明の実施形態の欄及び図面により明らかにされる。
本発明によれば、マイクロプロセッサの制御情報の更新のための処理がホスト装置に与える影響（オーバーヘッド）を軽減することができる。
ストレージシステム１の概略的な構成を示す図である。 ホスト装置２０または管理装置３０として利用可能なコンピュータ（情報処理装置）の一例を示す図である。 ＣＨＡ_ＰＫ１１のハードウエア構成を示す図である。 ＭＰ_ＰＫ１２のハードウエア構成を示す図である。 ＤＫＡ_ＰＫ１３のハードウエア構成を示す図である。 ＣＨＡ_ＰＫ１１の機能を示す図である。 ＭＰ_ＰＫ１２の機能を示す図である。 ＤＫＡ_ＰＫ１３の機能を示す図である。 オーナ権情報の一例を示す図である。 各ＭＰ_ＰＫ１２のオーナ権情報の更新方法の一態様を説明する図である。 各ＭＰ_ＰＫ１２のオーナ権情報の更新方法の一態様を説明する図である。 各ＭＰ_ＰＫ１２のオーナ権情報の更新方法の一態様を説明する図である。 ストレージ装置１０の基本的な処理形態を説明する図である。 第１の態様を説明する図である。 第１の態様におけるストレージ装置１０の処理を説明するフローチャートである。 第２の態様を説明する図である。 第２の態様におけるストレージ装置１０の処理を説明するフローチャートである。 第３の態様を説明する図である。 第３の態様におけるストレージ装置１０の処理を説明するフローチャートである。 第４の態様を説明する図である。 第４の態様におけるストレージ装置１０の処理を説明するフローチャートである。 第５の態様を説明する図である。 第５の態様におけるストレージ装置１０の処理を説明するフローチャートである。 第６の態様を説明する図である。 第６の態様におけるストレージ装置１０の処理を説明するフローチャートである。
以下、実施形態について説明する。図１Ａにストレージシステム１の概略的な構成を示している。同図に示すように、このストレージシステム１はストレージ装置１０、一台以上のホスト装置２０、及び管理装置３０を備えている。ホスト装置２０とストレージ装置１０とは、例えばＬＡＮ（Local Area Network）、ＳＡＮ（Storage Area Network）、インターネット、公衆通信網、専用線等の通信手段５０を介して通信可能に接続されている。また管理装置３０とストレージ装置１０とは、例えばＬＡＮ、インターネット等の通信手段５０を介して通信可能に接続されている。
ストレージ装置１０は、複数のチャネルパッケージ（以下、ＣＨＡ_ＰＫ１１と記載する。）、複数のマイクロプロセッサパッケージ（以下、ＭＰ_ＰＫ１２と記載する。）、一つ以上のディスクパッケージ（以下、ＤＫＡ_ＰＫ１３と記載する。）、キャッシュメモリ１４、共有メモリ１５、内部ネットワーク１６、及びディスク装置１７を備えている。
図２Ａ〜図２ＣにＣＨＡ_ＰＫ１１、ＭＰ_ＰＫ１２、及びＤＫＡ_ＰＫ１３のハードウエア構成を示している。
図２Ａに示すように、ＣＨＡ_ＰＫ１１は、外部通信インタフェース１１１、プロセッサ１１２、メモリ１１３、及び内部通信インタフェース１１４を備えている。外部通信インタフェース１１１は、例えばホスト装置２０とイーサネット（登録商標）（Ethernet）やファイバーチャネル（Fibre Channel）等の通信規格に準拠した通信を行う。外部通信インタフェース１１１は、例えばＮＩＣ（Network Interface Card）やＨＢＡ（Host Bus Adaptor）である。
プロセッサ１１２は、例えばＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）である。メモリ１１３は、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）である。内部通信インタフェース１１４は、内部ネットワーク１６を介してＭＰ_ＰＫ１２、ＤＫＡ_ＰＫ１３、キャッシュメモリ１４、及び共有メモリ１５と通信する。ＣＨＡ_ＰＫ１１は、主に通信プロトコルに関する処理を行い、いわゆるプロトコルプロセッサとして機能する。
図２Ｂに示すように、ＭＰ_ＰＫ１２は、内部通信インタフェース１２１、プロセッサ１２２、及びメモリ１２３を備えている。内部通信インタフェース１２１は、内部ネットワーク１６を介して、ＣＨＡ_ＰＫ１１、ＤＫＡ_ＰＫ１３、キャッシュメモリ１４、及び共有メモリ１５と通信する。プロセッサ１２２は、例えばＭＰＵ、ＤＭＡ（Direct Memory Access）を用いて構成される。メモリ１２３は、ＲＡＭやＲＯＭである。
図２Ｃに示すように、ＤＫＡ_ＰＫ１３は、内部通信インタフェース１３１、プロセッサ１３２、メモリ１３３、及びディスクインタフェース１３４を備えている。内部通信インタフェース１３１は、内部ネットワーク１６を介して、ＣＨＡ_ＰＫ１１、ＭＰ_ＰＫ１２、キャッシュメモリ１４、及び共有メモリ１５と通信する。プロセッサ１３２は、例えばＣＰＵやＭＰＵである。メモリ１３３は、ＲＡＭやＲＯＭである。ディスクインタフェース１３４は、主としてディスク装置１７と通信する。
キャッシュメモリ１４（Cache Memory）には、ディスク装置１７に書き込まれるデータ（書き込みデータ）、またはディスク装置１７から読み出されたデータ（読み出しデータ）が一時的に格納される。ＣＨＡ_ＰＫ１１、ＭＰ_ＰＫ１２、ＤＫＡ_ＰＫ１３は、いずれも内部ネットワーク１６を介してキャッシュメモリ１４に格納されているデータにアクセスする。キャッシュメモリ１４は、プロセッサ及びメモリを備える。
共有メモリ１５（Shared Memory）には、主としてストレージ装置１０の制御に用いられる情報が格納される。ＣＨＡ_ＰＫ１１、ＭＰ_ＰＫ１２、及びＤＫＡ_ＰＫ１３は、いずれも内部ネットワーク１６を介して共有メモリ１５に格納されているデータにアクセスする。共有メモリ１５には後述するオーナ権情報（制御情報）が格納される。
ディスク装置１７は、複数のハードディスクドライブ（物理ディスク）を備える。ディスク装置１７は、例えばディスクアレイ装置である。ハードディスクドライブは、ＲＡＩＤ（RAID: Redundant Arrays of Inexpensive （or Independent) Disks）によって制御される。ディスク装置１７は、ハードディスクドライブの記憶領域を用いて構成される、論理的な記憶領域（論理ボリューム）を提供する。論理ボリュームは、例えばＲＡＩＤによって提供される記憶領域（例えばＲＡＩＤグループの記憶領域）であるＬＤＥＶ１７１（LDEV: Logical Device）である。
内部ネットワーク１６は、例えば高速クロスバースイッチ（Cross Bar Switch）を用いて構成される。内部ネットワーク１６はＬＡＮやＳＡＮとして構成することもできる。内部ネットワーク１６における通信では、例えばＴＣＰ／ＩＰ、ファイバーチャネル、及びｉＳＣＳＩ（internet Small Computer System Interface）等のプロトコルが用いられる。
ホスト装置２０は、例えばパーソナルコンピュータ、オフィスコンピュータ、またはメインフレームである。ホスト装置２０とストレージ装置１０との間の通信は、例えばＴＣＰ／ＩＰ、ＦＩＣＯＮ（Fibre Connection）（登録商標）やＥＳＣＯＮ(Enterprise System Connection) （登録商標）、ＡＣＯＮＡＲＣ（Advanced Connection Architecture）（登録商標）、ＦＩＢＡＲＣ（Fibre Connection Architecture）（登録商標）等のプロトコルに従って行われる。ホスト装置２０は、ストレージ装置１０に対し、例えばブロック単位、チャンク単位、ファイル単位でＩ／Ｏ要求を送信する。
管理装置３０は、例えばパーソナルコンピュータやオフィスコンピュータである。管理装置３０は、ストレージ装置１０と一体的（筐体内に実装）であってもよい。管理装置３０は、ＣＨＡ_ＰＫ１１、ＭＰ_ＰＫ１２、ＤＫＡ_ＰＫ１３、キャッシュメモリ１４、及び共有メモリ１５と管理用の通信手段５１（内部ネットワーク１６でもよい）を介して通信可能に接続している。管理装置３０は、ＧＵＩ（Graphical User Interface）、ＣＬＩ（Command Line Interface）等によるユーザインタフェースを備える。管理装置３０は、ストレージ装置１０の制御や監視を行う。また管理装置３０は、後述するオーナ権情報を管理する。
図１Ｂに、ホスト装置２０または管理装置３０として利用可能なコンピュータ（情報処理装置）の一例を示す。このコンピュータ６０は、ＣＰＵ６１、揮発性または不揮発性のメモリ６２（ＲＡＭまたはＲＯＭ）、記憶装置６３（例えばハードディスク、半導体記憶装置（ＳＳＤ（Solid State Drive）））、キーボードやマウス等の入力装置６４、液晶モニタやプリンタ等の出力装置６５、ＮＩＣやＨＢＡ等の通信インタフェース６６を備えている。
図３Ａ〜図３ＣにＣＨＡ_ＰＫ１１、ＭＰ_ＰＫ１２、及びＤＫＡ_ＰＫ１３の機能を示す。
図３Ａに示すように、ＣＨＡ_ＰＫ１１は、Ｉ／Ｏ要求処理部３１１及びオーナ権処理部３１２を備える。Ｉ／Ｏ要求処理部３１１は、ホスト装置２０から送られてくるＩ／Ｏ要求（例えばデータ書き込み要求、データ読み出し要求）を受信する。Ｉ／Ｏ要求には、ＬＤＥＶ１７１への書き込みデータ、データの書き込み先や読み出し先となるＬＤＥＶ１７１を指定する情報が含まれる。
Ｉ／Ｏ要求処理部３１１は、受信したＩ／Ｏ要求に対応したＩ／Ｏコマンド（データ書き込みコマンド、データ読み出しコマンド）、及びデータ（例えば書き込みデータ）を、ＭＰ_ＰＫ１２に送信する。Ｉ／Ｏ要求処理部３１１は、ストレージ装置１０がＩ／Ｏ要求に応じた処理により得られた結果（読み出しデータ、書き込み完了報告のホスト装置２０への送信等）を、ホスト装置２０に送信（応答）する。
オーナ権処理部３１２は、ＣＨＡ_ＰＫ１１のメモリ１１３に格納されている、後述のオーナ権情報３１４（制御情報）を管理する。オーナ権処理部３１２は、オーナ権情報３１４の管理に関する情報をＭＰ_ＰＫ１２との間で送受信する。オーナ権処理部３１２は、共有メモリ１５にアクセスして共有メモリ１５に格納されている更新済のオーナ権情報３１４を取得する。
尚、ＣＨＡ_ＰＫ１１は、ＮＡＳ（Network Attached Storage）の機能を備えていてもよい。この場合、ＣＨＡ_ＰＫ１１は、図３Ａに示した機能に加えて、ＮＦＳ（Network File System）やＣＩＦＳ（Common Internet File System）などのファイル共有システム、ＦＡＴ（File Allocation Table）やＮＴＦＳ（NT File System）、ＵＮＩＸ（登録商標）ファイルシステムなどのファイルシステム等の機能をさらに備える。
以上に説明したＣＨＡ_ＰＫ１１の各機能は、ＣＨＡ_ＰＫ１１のハードウエアが有する機能により、もしくは、ＣＨＡ_ＰＫ１１のプロセッサ１１２が、メモリ１１３に格納されているプログラムを読み出して実行することにより実現される。
図３Ｂに示すように、ＭＰ_ＰＫ１２は、Ｉ／Ｏコマンド処理部３２１、オーナ権処理部３２２、及びディスク管理部３２３を備える。Ｉ／Ｏコマンド処理部３２１は、ＣＨＡ_ＰＫ１１から送られてくるＩ／Ｏコマンド（データ書き込みコマンド、データ読み出しコマンド等）を受信して、受信したＩ／Ｏコマンドに対応する処理（例えばＤＫＡ_ＰＫ１３へのディスクＩ／Ｏ（データ書き込み、データ読み出し）の発行要求、ＤＫＡ_ＰＫ１３への必要なデータ（例えば書き込みデータ）の転送）を行う。またＩ／Ｏコマンド処理部３２１は、Ｉ／Ｏコマンドに応じた処理により得られた結果（読み出しデータ、書き込み完了報告等）をＣＨＡ_ＰＫ１１に送信する。
さらにＩ／Ｏコマンド処理部３２１は、受信したＩ／Ｏコマンドについての処理に際し、ＣＨＡ_ＰＫ１１を介してホスト装置２０から入力される書き込みデータのキャッシュメモリ１４への書き込み、キャッシュメモリ１４へのデータのステージングもしくはデステージ、共有メモリ１５に格納されるデータの管理等を行う。
オーナ権処理部３２２は、ＭＰ_ＰＫ１２のメモリ１２３に格納されているオーナ権情報３２４を管理する。オーナ権処理部３２２は、オーナ権情報３２４の管理に関する情報をＣＨＡ_ＰＫ１１との間で送受信する。オーナ権処理部３２２は、オーナ権情報３１４の更新情報を共有メモリ１５から取得する。ディスク管理部３２３は、ＲＡＩＤに関する各種制御を行う。
以上に説明したＭＰ_ＰＫ１２の各機能は、ＭＰ_ＰＫ１２のハードウエアが有する機能により、もしくは、ＭＰ_ＰＫ１２のプロセッサ１２２が、メモリ１２３に格納されているプログラムを読み出して実行することにより実現される。
図３Ｃに示すように、ＤＫＡ_ＰＫ１３は、ディスク制御部３３１を備える。ディスク制御部３３１は、ディスク装置１７のハードウエアに関する制御を行い、ＭＰ_ＰＫ１２から送られてくるディスクＩ／Ｏの発行要求を受け付けるとディスク装置１７に対してディスクＩ／Ｏを行う。
以上に説明したＤＫＡ_ＰＫ１３の各機能は、ＤＫＡ_ＰＫ１３のハードウエアが有する機能により、もしくは、ＤＫＡ_ＰＫ１３のプロセッサ１３２が、メモリ１３３に格納されているプログラムを読み出して実行することにより実現される。
＝オーナ権＝
管理装置３０は、ストレージ装置１０が備えるＭＰ_ＰＫ１２の夫々について設定される、ＬＤＥＶ１７１へのアクセス権（以下、オーナ権と称する。）を管理している。各ＭＰ_ＰＫ１２は、自身にオーナ権が設定されていないＬＤＥＶ１７１にはアクセスすることができない。このように、ストレージ装置１０において、各ＭＰ_ＰＫ１２がアクセスすることができるＬＤＥＶ１７１の範囲がオーナ権によって管理されている。オーナ権は例えば特定のＭＰ_ＰＫ１２にＬＤＥＶ１７１へのアクセス負荷の集中を防ぐ目的で設定される。
尚、本実施形態において、個々のＬＤＥＶ１７１についてのオーナ権は、いずれか一つのＭＰ_ＰＫ１２に対してのみ設定されるものとする。つまり任意の時点において、あるＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２は一つだけである。
管理装置３０は、オーナ権の管理のためのユーザインタフェースを備える。ユーザやオペレータ等は、上記ユーザインタフェースを利用して、オーナ権を設定することができる。
オーナ権は、例えばＭＰ_ＰＫ１２の負荷バランスの調整に際し、手動または自動により設定される。オーナ権は、例えばストレージ装置１０の導入時や保守時、ＭＰ_ＰＫ１２やディスク装置１７のハードディスクの増減設時（ＬＤＥＶ１７１の設定変更発生時）等に適宜設定される。
管理装置３０は、ＭＰ_ＰＫ１２毎に設定されたオーナ権を、テーブル（以下、オーナ権情報と称する。）として管理している。図４にオーナ権情報の一例を示す。同図に示すように、オーナ権情報４００は、ＭＰ_ＰＫ_ＩＤ４１１、ＬＤＥＶグループ_ＩＤ４１２、及びＬＤＥＶ_ＩＤ４１３の各項目からなる複数のレコードで構成されている。ＭＰ_ＰＫ_ＩＤ４１１には、ＭＰ_ＰＫ１２ごとに付与される識別子（ＭＰ_ＰＫ_ＩＤ）が格納される。ＬＤＥＶグループ_ＩＤ４１２には、ＬＤＥＶ１７１が所属するグループのＩＤ（ＬＤＥＶグループ_ＩＤ）が格納される。ＬＤＥＶ_ＩＤ４１３には、ＬＤＥＶ１７１ごとに付与される識別子（ＬＤＥＶ_ＩＤ）が格納される。
同図に示すオーナ権情報４００の場合、例えばＭＰ_ＰＫ_ＩＤが「００」であるＭＰ_ＰＫ１２がアクセス可能なＬＤＥＶ１７１は、ＬＤＥＶグループ_ＩＤが「００」のグループに所属するＬＤＥＶ_ＩＤが「００〜ＦＦ」のＬＤＥＶ１７１と、ＬＤＥＶグループ_ＩＤが「０１」のグループに所属するＬＤＥＶ_ＩＤが「００〜ＦＦ」のＬＤＥＶ１７１である。またＭＰ_ＰＫ_ＩＤが「０１」であるＭＰ_ＰＫ１２がアクセス可能なＬＤＥＶ１７１は、ＬＤＥＶグループ_ＩＤが「０２」のグループに所属するＬＤＥＶ_ＩＤが「００〜ＦＦ」のＬＤＥＶ１７１である。またＭＰ_ＰＫ_ＩＤが「０２」であるＭＰ_ＰＫ１２がアクセス可能なＬＤＥＶ１７１は、ＬＤＥＶグループ_ＩＤが「０３」のグループに所属するＬＤＥＶ_ＩＤが「００〜ＦＦ」のＬＤＥＶ１７１である。
ＣＨＡ_ＰＫ１１またはＭＰ_ＰＫ１２は、例えばストレージ装置１０の起動時等に、共有メモリ１５からオーナ権情報を取得する。ストレージ装置１０の稼働中は、各ＣＨＡ_ＰＫ１１のメモリ１１３及び各ＭＰ_ＰＫ１２のメモリ１２３に、オーナ権情報が保持される。各ＣＨＡ_ＰＫ１１及び各ＭＰ_ＰＫ１２に保持されているオーナ権情報は、ＣＨＡ_ＰＫ１１またはＭＰ_ＰＫ１２によって能動的に、或いは管理装置３０の介在によって受動的に適宜最新の状態に更新される。
図５Ａ〜図５ＣにＭＰ_ＰＫ１２のオーナ権情報の更新方法の態様を示している。ストレージ装置１０では、これらの方法の態様により、適宜ＭＰ_ＰＫ１２のオーナ権情報が最新の内容に更新される。
図５Ａに各ＭＰ_ＰＫ１２のオーナ権情報の更新方法の一態様を示す。同図に示す態様では、管理装置３０から各ＭＰ_ＰＫ１２に対し、通信手段５１を介してオーナ権情報が送信される。そして各ＭＰ_ＰＫ１２が、送信されてくるオーナ権情報を夫々受信し、自身のメモリ１２３に格納する。
図５Ｂに各ＭＰ_ＰＫ１２のオーナ権情報の更新方法の他の態様を示す。同図に示す態様では、管理装置３０から一つ以上の特定のＭＰ_ＰＫ１２（同図ではＭＰ_ＰＫ−１とする）に対してまずオーナ権情報が送信されることによりそれらのＭＰ_ＰＫ１２のメモリ１２３にオーナ権情報が格納される。その後、各ＭＰ_ＰＫ１２が備えるオーナ権処理部３２２によって、特定のＭＰ_ＰＫ１２から他のＭＰ_ＰＫ１２（同図ではＭＰ_ＰＫ−１からＭＰ_ＰＫ−２、ＭＰ_ＰＫ−３）に対して、通信手段５１を介してオーナ権情報が転送され、他のＭＰ_ＰＫ１２はこれを受信して自身のメモリ１２３に格納する。オーナ権情報は、一回の配信時に全件を転送するようにしてもよいし、既にＭＰ_ＰＫ１２にオーナ権情報が格納されている場合には更新差分のみを転送するようにしてもよい。
尚、図５Ｂのように１：Ｎの関係で（ＭＰ_ＰＫ−１から他のＭＰ_ＰＫ−２、ＭＰ_ＰＫ−３に）オーナ権情報４００を転送するのではなく、ＭＰ_ＰＫ−１からＭＰ_ＰＫ−２に転送し、次にＭＰ_ＰＫ−２からＭＰ_ＰＫ−３に転送するというように、リレー方式によりオーナ権情報４００を更新するようにしてもよい。この場合も更新差分のみを転送するようにしてもよい。
図５Ｃに各ＭＰ_ＰＫ１２のオーナ権情報の更新方法の更に別の態様を示している。この態様では、管理装置３０によって共有メモリ１５にオーナ権情報が格納され、その後、管理装置３０から各ＭＰ_ＰＫ１２にオーナ権情報の更新通知を送信し、更新通知を受信した各ＭＰ_ＰＫ１２が夫々共有メモリ１５にアクセスしてオーナ権情報を取得する。尚、共有メモリ１５に格納されるオーナ権情報は全件であってもよいし更新差分のみであってもよい。
ストレージ装置１０では、以上のような方法により、各ＭＰ_ＰＫ１２が保持しているオーナ権情報が最新の内容に更新される。
尚、以上に説明したいずれの配信方法についても、オーナ権情報を各ＣＨＡ_ＰＫ１１に配信する場合に適用することができる。即ち、各ＣＨＡ_ＰＫ１１が保持しているオーナ権情報についても、ＭＰ_ＰＫ１２の場合と同様の方法により更新することができる。
＝処理説明＝
次に、ホスト装置２０からＩ／Ｏ要求を受信した場合における、ストレージ装置１０の基本的な動作について説明する。
図６にストレージ装置１０のあるＣＨＡ_ＰＫ１１（以下、ＣＨＡ_ＰＫ_１とする。）がホスト装置２０からＩ／Ｏ要求を受信した場合における、ストレージ装置１０の基本的な動作を示している。
同図に示すように、ＣＨＡ_ＰＫ_１は、ホスト装置２０からＩ／Ｏ要求を受信すると（Ｓ６１１）、自身のメモリ１１３に格納されているオーナ権情報３１４を参照し、Ｉ／Ｏ要求に指定されているアクセス先のＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を特定し、特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_１とする。）にＩ／Ｏコマンドを送信する（Ｓ６１２）。
ＭＰ_ＰＫ_１は、Ｉ／Ｏコマンドを受信すると、自身のメモリ１１３に格納されているオーナ権情報３２４を参照し、Ｉ／Ｏコマンドに指定されているアクセス先のＬＤＥＶ１７１についてのオーナ権を有するか否かを判断する。そしてオーナ権を有することを確認すると、ＭＰ_ＰＫ_１は、アクセス先のＬＤＥＶ１７１を対象とするディスクＩ／ＯをＤＫＡ_ＰＫ１３に送信する（Ｓ６１３）。
ＭＰ_ＰＫ_１は、ＤＫＡ_ＰＫ１３からディスクＩ／Ｏの結果を受信すると、これをＣＨＡ_ＰＫ_１に送信する（Ｓ６１４）。ＣＨＡ_ＰＫ_１は、ＭＰ_ＰＫ_１から送られてくる結果を受信すると、これをホスト装置２０に送信する（Ｓ６１５）。
以上のように、ＣＨＡ_ＰＫ１１がホスト装置２０からのＩ／Ｏ要求を受信した場合には、ＣＨＡ_ＰＫ１１は自身が保持しているオーナ権情報３１４から特定されるＭＰ_ＰＫ１２にＩ／Ｏコマンドを送信し、ＭＰ_ＰＫ１２は、Ｉ／Ｏコマンドを受信すると、自身が保持しているオーナ権情報３２４を参照してアクセス先のＬＤＥＶ１７１に対して自身がオーナ権を有しているか否かを判断し、有していればアクセス先のＬＤＥＶ１７１に対するディスクＩ／Ｏを送信し、ホスト装置２０に結果が送信される。
ところで、図６に示した基本的な動作は、ＣＨＡ_ＰＫ１１及びＭＰ_ＰＫ１２の夫々が保持しているオーナ権情報の内容が同一である（同期している）ことが前提となっている。しかし例えば図５Ａ〜図５Ｃで説明したオーナ権情報の更新処理がバックグラウンドで進行しており、ストレージ装置１０全体の更新が未だ完了していない場合には、ＣＨＡ_ＰＫ１１及びＭＰ_ＰＫ１２の夫々が保持しているオーナ権情報の内容が一致しない場合（非同期の場合）が生じ得る。またオーナ権情報の更新が完了しているが、何らかの障害や異常により一部のＣＨＡ_ＰＫ１１またはＭＰ_ＰＫ１２のオーナ権情報について正しく更新されていない場合にも、ＣＨＡ_ＰＫ１１及びＭＰ_ＰＫ１２の夫々が保持しているオーナ権情報の内容が一致しない場合が生じ得る。
そこで以下では、ＣＨＡ_ＰＫ１１またはＭＰ_ＰＫ１２が保持しているオーナ権情報３１４の内容が一致していない場合（非同期の場合）におけるストレージ装置１０の動作について説明する。
＜第１の態様＞
図７Ａは、オーナ権情報３１４の内容が一致していない場合（非同期の場合）におけるストレージ装置１０の動作の一態様（第１の態様）を説明する図である。また図７Ｂは第１の態様におけるストレージ装置１０の処理を説明するフローチャートである。以下、各図とともに第１の態様について説明する。
第１の態様では、ＭＰ_ＰＫ１２のオーナ権情報が更新済であり、ＣＨＡ_ＰＫ１１のオーナ権情報が未更新であるものとする。以下、ＭＰ_ＰＫ_１、ＭＰ_ＰＫ_２のオーナ権情報が更新済で、ＣＨＡ_ＰＫ_１のオーナ権情報が未更新である場合について説明する。
まず図７Ａとともに説明する。ＣＨＡ_ＰＫ_１は、ホスト装置２０からＩ／Ｏ要求を受信すると（Ｓ７１１）、自身のメモリ１１３に格納されているオーナ権情報３１４を参照し、Ｉ／Ｏ要求にアクセス先として指定されているＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を特定する。そして特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_１が特定されるものとする。）にＩ／Ｏコマンドを送信する（Ｓ７１２）。
ＭＰ_ＰＫ_１は、ＣＨＡ_ＰＫ_１からＩ／Ｏコマンドを受信すると、自身が保持しているオーナ権情報３２４を参照し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１について自身が現在オーナ権を有しているか否かを判断する。ここではＭＰ_ＰＫ_１のオーナ権情報が更新されたことによりＭＰ_ＰＫ_１は当該ＬＤＥＶ１７１のオーナ権を失っていたものとする。
ＭＰ_ＰＫ_１は、自身がオーナ権を有していないと判断し、アクセス不可通知をＣＨＡ_ＰＫ_１に送信する。またアクセス不可通知とともに、ＭＰ_ＰＫ_１は自身が保持している更新後のオーナ権情報３２４（最新のオーナ権情報）を、ＣＨＡ_ＰＫ_１に送信する。尚、送信するオーナ権情報３２４は更新差分のみでもよい（Ｓ７１３）。
ＣＨＡ_ＰＫ_１は、ＭＰ_ＰＫ_１からアクセス不可通知、及びオーナ権情報３２４（全体または更新差分）を受信すると、受信したオーナ権情報３２４に基づいて、自身が保持しているオーナ権情報３１４を更新する。
次にＣＨＡ_ＰＫ_１は、更新後のオーナ権情報３１４に基づいて、先ほどホスト装置２０から受信したＩ／Ｏ要求に指定されているアクセス先のＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を再特定し、再特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_２とする。）にＩ／Ｏコマンドを再送信する（Ｓ７１４）。
ＭＰ_ＰＫ_２は、ＣＨＡ_ＰＫ_１からＩ／Ｏコマンドを受信すると、自身のメモリ１１３に格納されているオーナ権情報３２４を参照し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１について自身が現在オーナ権を有しているか否かを判断する。ここでは、ＭＰ_ＰＫ_２のオーナ権情報は更新済であるため、ＭＰ_ＰＫ_２は、自身がオーナ権を有することを確認し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１を対象としたディスクＩ／ＯをＤＫＡ_ＰＫ１３に送信する（Ｓ７１５）。その後は図６ＡのＳ６１４、Ｓ６１５の処理と同様に、ホスト装置２０に対して適宜通知（読み出したデータや完了報告）がなされる。
次に、図７Ｂとともに第１の態様の処理の詳細を説明する。ＣＨＡ_ＰＫ１１は、ホスト装置２０からＩ／Ｏ要求を受信すると（Ｓ７２１）、自身のメモリ１１３に格納されているオーナ権情報３１４を参照し、Ｉ／Ｏ要求にアクセス先として指定されているＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を特定する（Ｓ７２２）。そして特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_１が特定されるものとする。）にＩ／Ｏコマンドを送信する（Ｓ７２３）。
ＭＰ_ＰＫ_１は、ＣＨＡ_ＰＫ_１からＩ／Ｏコマンドを受信すると（Ｓ７２４）、自身が保持しているオーナ権情報３２４を参照し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１について自身が現在オーナ権を有しているか否かを判断する（Ｓ７２５）。ここでＭＰ_ＰＫ_１は、オーナ権を有していると判断した場合には（Ｓ７２５：ＹＥＳ）、Ｉ／Ｏコマンドに指定されているＬＤＥＶ１７１を対象としたディスクＩ／ＯをＤＫＡ_ＰＫ１３に送信する（Ｓ７２６）。しかしここではＭＰ_ＰＫ_１のオーナ権情報が更新されたことによりＭＰ_ＰＫ_１は当該ＬＤＥＶ１７１のオーナ権を失っているため（Ｓ７２５：ＮＯ）、ＭＰ_ＰＫ_１は、アクセス不可通知及び自身が保持している更新後のオーナ権情報３２４（最新のオーナ権情報）をＣＨＡ_ＰＫ_１に送信する（Ｓ７２７）。
ＣＨＡ_ＰＫ_１は、ＭＰ_ＰＫ_１からアクセス不可通知、及びオーナ権情報３２４（全体または更新差分）を受信すると（Ｓ７２８）、受信したオーナ権情報３２４に基づいて、自身が保持しているオーナ権情報３１４を更新する（Ｓ７２９）。
次にＣＨＡ_ＰＫ_１は、更新後のオーナ権情報３１４に基づき、先ほどホスト装置２０から受信したＩ／Ｏ要求に指定されているアクセス先のＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を再特定し（Ｓ７３０）、特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_２とする。）にＩ／Ｏコマンドを再送信する（Ｓ７３１）。
ＭＰ_ＰＫ_２は、ＣＨＡ_ＰＫ_１からＩ／Ｏコマンドを受信すると（Ｓ７３２）、自身が保持しているオーナ権情報３２４を参照して受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１について自身が現在オーナ権を有していることを確認し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１を対象としたディスクＩ／ＯをＤＫＡ_ＰＫ１３に送信する（Ｓ７３３）。
その後は図６ＡのＳ６１４、Ｓ６１５の処理と同様に、ホスト装置２０に対して適宜通知（読み出したデータや完了報告）がなされる。
以上のように、ＭＰ_ＰＫ１２のオーナ権情報が更新済であり、ＣＨＡ_ＰＫ１１のオーナ権情報が未更新である場合には、ストレージ装置１０がホスト装置２０からＩ／Ｏ要求を受信した際にＣＨＡ_ＰＫ１１のオーナ権情報が未更新であることが自動的に検知され、更新済のオーナ権情報を保持するＭＰ_ＰＫ１２から、未更新のオーナ権情報を保持しているＩ／Ｏ要求を受信したＣＨＡ_ＰＫ１１に自動的に最新のオーナ権情報（全体または更新差分）が送信される。
このように、第１の態様によれば、オーナ権情報３１４の内容が一致していない場合（非同期の場合）でも、ホスト装置２０から受け付けたＩ／Ｏ要求を正しく処理することができる。このため、例えば図５Ａ〜図５Ｃで説明したオーナ権情報の更新処理がバックグラウンドで進行しており、ストレージ装置１０全体の更新が未だ完了していない場合でも、ホスト装置２０から受け付けたＩ／Ｏ要求を正しく処理することができる。また何らかの障害や異常により一部のＣＨＡ_ＰＫ１１またはＭＰ_ＰＫ１２のオーナ権情報について正しく更新されていない場合でも、ホスト装置２０から受け付けたＩ／Ｏ要求を正しく処理することができる。
またストレージ装置１０がホスト装置２０からＩ／Ｏ要求を受信したタイミングでＣＨＡ_ＰＫ１１のオーナ権情報が自動的に更新されるので、例えば図５Ａ〜図５Ｃに示したような方法によりオーナ権情報の更新が行わなくても、ＣＨＡ_ＰＫ１１のオーナ権情報を自動的に更新することができる。このため、例えばオーナ権情報を更新するためにホスト装置２０からのＩ／Ｏ要求の受け付けを制限もしくは中断することなくＣＨＡ_ＰＫ１１のオーナ権情報を更新することができる。このため、オーナ権情報を更新するための処理がホスト装置２０に与える影響（オーバーヘッド）を軽減することができる。
また図５Ａ、図５Ｂに示したような方法でＣＨＡ_ＰＫ１１のオーナ権情報を更新する場合において、当該バックグラウンドによる更新が完了していないＣＨＡ_ＰＫ１１に対してＩ／Ｏ要求がされた場合には、Ｉ／Ｏ要求についての処理に際してＣＨＡ_ＰＫ１１のオーナ権情報が自動的に更新される。このため、ストレージ装置１０はＩ／Ｏ要求についてのＩ／Ｏ処理を正常に実行することができ、またホスト装置２０に正常に応答を返すことができる。
＜第２の態様＞
次に第２の態様について説明する。図８Ａは第２の態様を説明する図であり、また図８Ｂは第２の態様におけるストレージ装置１０の処理を説明するフローチャートである。
第２の態様では、第１の態様と同様に、ＭＰ_ＰＫ１２のオーナ権情報が更新済であるが、ＣＨＡ_ＰＫ１１のオーナ権情報が未更新であるものとする。第２の態様は、ＣＨＡ_ＰＫ１１が最新のオーナ権情報をＭＰ_ＰＫ１２から取得するのではなく、共有メモリ１５から取得する点で第１の態様と異なる。
以下、第１の態様と同様にＭＰ_ＰＫ_１、ＭＰ_ＰＫ_２のオーナ権情報が更新済で、ＣＨＡ_ＰＫ_１のオーナ権情報が未更新である場合について説明する。また共有メモリ１５には、管理装置３０等によって最新のオーナ権情報（全部または更新差分）が格納されているものとする。
まず図８Ａとともに説明する。ＣＨＡ_ＰＫ_１は、ホスト装置２０からＩ／Ｏ要求を受信すると（Ｓ８１１）、自身のメモリ１１３に格納されているオーナ権情報３１４を参照し、Ｉ／Ｏ要求にアクセス先として指定されているＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を特定する。そして特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_１が特定されるものとする。）にＩ／Ｏコマンドを送信する（Ｓ８１２）。
ＭＰ_ＰＫ_１は、ＣＨＡ_ＰＫ_１からＩ／Ｏコマンドを受信すると、自身が保持しているオーナ権情報３２４を参照し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１について自身が現在オーナ権を有しているか否かを判断する。ここではＭＰ_ＰＫ_１のオーナ権情報が更新されたことによりＭＰ_ＰＫ_１は当該ＬＤＥＶ１７１のオーナ権を失っていたものとする。ＭＰ_ＰＫ_１は、自身がオーナ権を有していないと判断し、アクセス不可通知をＣＨＡ_ＰＫ_１に送信する。
ＣＨＡ_ＰＫ_１は、ＭＰ_ＰＫ_１からアクセス不可通知を受信すると、共有メモリ１５にアクセスしてオーナ権情報（全体または更新差分）を自ら取得し、受信したオーナ権情報３２４に基づいて、自身が保持しているオーナ権情報３１４を更新する（Ｓ８１４）。
次にＣＨＡ_ＰＫ_１は、更新後のオーナ権情報３１４に基づいて、先ほどホスト装置２０から受信したＩ／Ｏ要求に指定されているアクセス先のＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を再度特定し、特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_２とする。）にＩ／Ｏコマンドを再度送信する（Ｓ８１５）。
ＭＰ_ＰＫ_２は、ＣＨＡ_ＰＫ_１からＩ／Ｏコマンドを受信すると、自身のメモリ１１３に格納されているオーナ権情報３２４を参照し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１について自身が現在オーナ権を有しているか否かを判断する。ここでＭＰ_ＰＫ_２のオーナ権情報は更新済であるため、ＭＰ_ＰＫ_２は、自身がオーナ権を有することを確認し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１を対象としたディスクＩ／ＯをＤＫＡ_ＰＫ１３に送信する（Ｓ８１６）。その後は図６ＡのＳ６１４、Ｓ６１５の処理と同様に、ホスト装置２０に対して適宜通知（読み出したデータや完了報告）がなされる。
次に、図８Ｂとともに第２の態様の処理の詳細を説明する。同図におけるＳ８２１〜Ｓ８２６の処理は、図７ＢのＳ７２１〜Ｓ７２６の処理と同様である。
Ｓ８２７では、第１の態様のＳ７２７と異なり、ＭＰ_ＰＫ_１は、アクセス不可通知のみをＣＨＡ_ＰＫ_１に送信する。
ＣＨＡ_ＰＫ_１は、ＭＰ_ＰＫ_１からアクセス不可通知を受信すると（Ｓ８２８）、共有メモリ１５にアクセスして最新のオーナ権情報を取得する（Ｓ８２９）。そしてＣＨＡ_ＰＫ_１は、取得したオーナ権情報に基づいて、自身が保持しているオーナ権情報３１４を更新する（Ｓ８３０）。
Ｓ８３１〜Ｓ８３４の処理は、図７ＢのＳ７３０〜Ｓ７３３の処理と同様であり、その後は図６ＡのＳ６１４、Ｓ６１５の処理と同様に、ホスト装置２０に対して適宜通知（読み出したデータや完了報告）がなされる。
以上に説明した第２の態様は、前述の第１の態様が奏する効果と同様の効果を奏する。また第２の態様では、ＣＨＡ_ＰＫ１１は、最新のオーナ権情報をＭＰ_ＰＫ１２から取得するのではなく、共有メモリ１５から取得する。このため、ＣＨＡ_ＰＫ１１のオーナ権情報の更新に際し、ＭＰ_ＰＫ１２の負荷の上昇が抑えられる。またＭＰ_ＰＫ１２とＣＨＡ_ＰＫ１１との間の通信負荷が抑えられる。第２の態様は、例えばＭＰ_ＰＫ１２の負荷軽減が重視されるような状況において有効である。
＜第３の態様＞
次に第３の態様について説明する。図９Ａは第３の態様を説明する図であり、また図９Ｂは第３の態様におけるストレージ装置１０の処理を説明するフローチャートである。
第３の態様では、図７Ａに示した第１の態様のＳ７１４において、ＣＨＡ_ＰＫ_１からＭＰ_ＰＫ_２にＩ／Ｏコマンドを再度送信する際、Ｉ／Ｏコマンドとともに自身がＭＰ_ＰＫ_１から取得した最新のオーナ権情報（全部または更新差分）を送信する。従って、図９Ａは図７ＡとＳ７１４に対応するＳ９１４の処理のみが異なる。
図９Ｂとともに第３の態様の詳細について説明する。同図におけるＳ９２１〜Ｓ９２９の処理は、図７ＢのＳ７２１〜Ｓ７２９の処理と同様である。
Ｓ９３０において、ＣＨＡ_ＰＫ_１は、更新後のオーナ権情報３１４に基づいて、先ほどホスト装置２０から受信したＩ／Ｏ要求に指定されているアクセス先のＬＤＥＶ１７１についてのオーナ権を有するＭＰ_ＰＫ１２を再度特定し（Ｓ９３０）、特定したＭＰ_ＰＫ１２（ここではＭＰ_ＰＫ_２とする。）にＩ／Ｏコマンド及び自身が保持している更新後のオーナ権情報３１４（全部または更新差分）をＭＰ_ＰＫ_１２に送信する（Ｓ９３１）。
ＭＰ_ＰＫ_２は、ＣＨＡ_ＰＫ_１からＩ／Ｏコマンド及びオーナ権情報３１４を受信すると（Ｓ９３２）、自身が保持しているオーナ権情報３２４を受信したオーナ権情報３１４に従って更新する（Ｓ９３３）。そして更新後のオーナ権情報３２４を参照し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１について自身が現在オーナ権を有していることを確認し、受信したＩ／Ｏコマンドに指定されているＬＤＥＶ１７１を対象としたディスクＩ／ＯをＤＫＡ_ＰＫ１３に発行する（Ｓ９３４）。その後は図６ＡのＳ６１４、Ｓ６１５の処理と同様に、ホスト装置２０に対して適宜通知（読み出したデータや完了報告）がなされる。
第３の態様によれば、ＭＰ_ＰＫ_２のオーナ権情報３２４が何らかの事情で最新の内容に更新されていなかった場合でも、ＭＰ_ＰＫ_２は最新のオーナ権情報に基づいて、ＬＤＥＶにディスクＩ／Ｏを発行することができる。第３の態様は、何らかの事情でＭＰ_ＰＫ_２のオーナ権情報３２４が更新されていなかった場合等に有効である。
＜第４の態様＞
次に第４の態様について説明する。図１０Ａは、第４の態様を説明する図であり、図１０Ｂは、第４の態様におけるストレージ装置の処理を説明するフローチャートである。
第４の態様は、第３の態様と類似しているが、第２の態様を基本としている点で第３の態様と異なる。より具体的には、第４の態様は、ＣＨＡ_ＰＫ_１がＭＰ_ＰＫ_１からアクセス不可通知を受信すると共有メモリ１５からオーナ権情報を自ら取得する点が第３の態様と異なる。
図１０ＢにおけるＳ１０２１〜Ｓ１０３０の処理は、図８ＢのＳ８２１〜Ｓ８３０の処理と同様である。また同図におけるＳ１０３１〜Ｓ１０３５までの処理は、Ｓ９３０〜Ｓ９３４の処理と同様である。
第４の態様は、第２の態様と第３の態様の双方が奏する効果を奏する。即ち、第４の態様によれば、ＣＨＡ_ＰＫ１１が最新のオーナ権情報をＭＰ_ＰＫ１２から取得するのではなく、共有メモリ１５から取得するのでＣＨＡ_ＰＫ１１のオーナ権情報の更新に際し、ＭＰ_ＰＫ１２の負荷が抑えられる。またＭＰ_ＰＫ１２とＣＨＡ_ＰＫ１１との間の通信負荷が抑えられる。またＭＰ_ＰＫ_２のオーナ権情報３２４が何らかの事情で最新の内容に更新されていなかった場合でも、ＭＰ_ＰＫ_２は最新のオーナ権情報に基づいて、ＬＤＥＶにディスクＩ／Ｏを発行することができる。
＜第５の態様＞
次に第５の態様について説明する。図１１Ａは、第５の態様を説明する図であり、また図１１Ｂは、第５の態様におけるストレージ装置１０の処理を説明するフローチャートである。以下、各図とともに第５の態様について説明する。
第５の態様は、第３の態様と類似しているが、図１１Ａに示すようにＣＨＡ_ＰＫ_１がＭＰ_ＰＫ_２にＩ／Ｏコマンドとともにオーナ権情報の更新通知を送信し、ＭＰ_ＰＫ_２は、更新通知を受信すると自ら共有メモリ１５にアクセスしてオーナ権情報を取得する点（Ｓ１１１４）が第３の態様と異なる。
図１１Ｂにおいて、Ｓ１１２１〜Ｓ１１３０の処理は、図９ＢのＳ９２１〜Ｓ９３０の処理と同様である。Ｓ１１３１では、ＣＨＡ_ＰＫ_１が、Ｉ／Ｏコマンドとともにオーナ権情報の更新通知を送信する。Ｓ１１３２では、ＭＰ_ＰＫ_２が、Ｉ／Ｏコマンドとともにオーナ権情報の更新通知を受信する。Ｓ１１３３では、ＭＰ_ＰＫ_２が、自ら共有メモリ１５にアクセスしてオーナ権情報を取得する。同図におけるＳ１１３４〜Ｓ１１３５の処理は、Ｓ９３３〜Ｓ９３４の処理と同様である。
第５の態様は、第３の態様が奏する効果を奏する。即ちＭＰ_ＰＫ_２のオーナ権情報３２４が何らかの事情で最新の内容に更新されていなかった場合でも、ＭＰ_ＰＫ_２は、最新のオーナ権情報に基づいて、ＬＤＥＶ１７１にディスクＩ／Ｏを発行することができる。また第５の態様によれば、ＭＰ_ＰＫ_２が自ら共有メモリ１５にアクセスしてオーナ権情報を取得するので、ＣＨＡ_ＰＫ_１の負荷が抑えられる。またＭＰ_ＰＫ_１２とＣＨＡ_ＰＫ１１との間の通信負荷も抑えられる。
＜第６の態様＞
次に第６の態様について説明する。図１２Ａは、第６の態様を説明する図であり、図１２Ｂは、第６の態様におけるストレージ装置１０の処理を説明するフローチャートである。
第６の態様は、第２の態様と第５の態様とを基本とする。即ち第６の態様は、第２の態様に第５の態様を適用したものである。より具体的には、ＣＨＡ_ＰＫ_１が共有メモリ１５に自らアクセスしてオーナ権情報を取得（Ｓ１２１５）した後、ＣＨＡ_ＰＫ_１からオーナ権情報の更新通知を受信したＭＰ_ＰＫ_２も自ら共有メモリ１５にアクセスしてオーナ権情報を取得（Ｓ１２１６）するものである。
図１２ＢのＳ１２２１〜Ｓ１２３１の処理は、図８ＢのＳ８２１〜Ｓ８３１の処理と同様である。またＳ１２３２〜Ｓ１２３６の処理は、図１１Ｂに示したＳ１１３１〜Ｓ１１３５の処理と同様である。
第６の態様は、第２の態様の効果と第５の態様の双方の効果を奏する。また双方の効果を奏する結果、ＣＨＡ_ＰＫ_１１及びＭＰ_ＰＫ_１２が、（自身とは異なる）他のＣＨＡ_ＰＫ_１１及びＭＰ_ＰＫ_１２のオーナ権情報の更新のために費やす負荷が抑制され、各ＣＨＡ_ＰＫ_１１及びＭＰ_ＰＫ_１２は、自らの処理のためのリソースを保持することができる。また各ＣＨＡ_ＰＫ_１１とＭＰ_ＰＫ_１２との間の通信負荷が軽減され、ＣＨＡ_ＰＫ_１１とＭＰ_ＰＫ_１２との間で行われる他のデータ転送等の為にストレージ装置１０の通信帯域を確保することができる。
以上、本実施形態について説明したが、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

Claims (10)

  1. 外部装置と通信する複数のチャネルパッケージ、
    複数のマイクロプロセッサパッケージ、
    ディスク装置を制御するディスクパッケージ、及び
    前記チャネルパッケージ並びに前記マイクロプロセッサパッケージがアクセス可能なキャッシュメモリを備え、
    前記ディスク装置は、物理ディスクの記憶領域に基づく論理ボリュームを提供し、
    前記チャネルパッケージ及び前記マイクロプロセッサパッケージは、夫々前記マイクロプロセッサパッケージがアクセス可能な前記論理ボリュームを指定する情報である制御情報を記憶し、
    前記チャネルパッケージは、前記外部装置からＩ／Ｏ要求を受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを特定し、特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信し、
    前記マイクロプロセッサパッケージは、
    前記チャネルパッケージから前記Ｉ／Ｏコマンドを受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信し、
    前記Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有していないと判断した場合には、当該Ｉ／Ｏコマンドを送信した前記チャネルパッケージに自身が記憶している前記制御情報を送信し、
    前記チャネルパッケージは、前記マイクロプロセッサパッケージから前記制御情報を受信して、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき前記Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを再特定し、再特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信する
    ストレージ装置。
  2. 請求項１に記載のストレージ装置であって、
    前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記更新後の制御情報を前記再特定した前記マイクロプロセッサパッケージに送信し、
    再特定された前記マイクロプロセッサパッケージは、前記チャネルパッケージから前記Ｉ／Ｏコマンド及び前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信するストレージ装置。
  3. 請求項１に記載のストレージ装置であって、
    前記マイクロプロセッサパッケージがアクセス可能な共有メモリを備え、
    前記共有メモリには更新済の前記制御情報が格納されており、
    前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記制御情報が更新された旨の通知を前記マイクロプロセッサパッケージに送信し、
    前記マイクロプロセッサパッケージは、前記Ｉ／Ｏコマンド及び前記通知を受信すると、前記共有メモリにアクセスして前記共有メモリに格納されている前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信するストレージ装置。
  4. 外部装置と通信する複数のチャネルパッケージ、
    複数のマイクロプロセッサパッケージ、
    ディスク装置を制御するディスクパッケージ、
    前記チャネルパッケージ並びに前記マイクロプロセッサパッケージがアクセス可能なキャッシュメモリ、及び
    前記チャネルパッケージがアクセス可能な共有メモリ
    を備え、
    前記共有メモリには更新済の前記制御情報が格納されており、
    前記ディスク装置は、物理ディスクの記憶領域に基づく論理ボリュームを提供し、
    前記チャネルパッケージ及び前記マイクロプロセッサパッケージは、夫々前記マイクロプロセッサパッケージがアクセス可能な前記論理ボリュームを指定する情報である制御情報を記憶し、
    前記チャネルパッケージは、前記外部装置からＩ／Ｏ要求を受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを特定し、特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信し、
    前記マイクロプロセッサパッケージは、前記チャネルパッケージから前記Ｉ／Ｏコマンドを受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信し、前記Ｉ／Ｏコマンドの対象である前記論理ボリュームのアクセス権を自身が有していないと判断した場合には、当該Ｉ／Ｏコマンドを送信した前記チャネルパッケージに前記論理ボリュームのアクセス権を自身が有していない旨の通知を送信し、
    前記チャネルパッケージは、前記通知を受信すると、前記共有メモリにアクセスして前記共有メモリに格納されている前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき前記Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを再特定し、再特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信するストレージ装置。
  5. 請求項４に記載のストレージ装置であって、
    前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記更新後の制御情報を送信し、
    再特定された前記マイクロプロセッサパッケージは、前記チャネルパッケージから前記Ｉ／Ｏコマンド及び前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合は、前記ディスクパッケージにディスクＩ／Ｏを送信するストレージ装置。
  6. 請求項４に記載のストレージ装置であって、
    前記マイクロプロセッサパッケージは前記共有メモリにアクセス可能であり、
    前記チャネルパッケージは、前記再特定した前記マイクロプロセッサパッケージに前記Ｉ／Ｏコマンドを送信するに際し、当該Ｉ／Ｏコマンドとともに前記制御情報が更新された旨の通知を前記マイクロプロセッサパッケージに送信し、
    前記マイクロプロセッサパッケージは、前記Ｉ／Ｏコマンド及び前記通知を受信すると、前記共有メモリにアクセスして前記共有メモリに格納されている前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合は、前記ディスクパッケージにディスクＩ／Ｏを送信するストレージ装置。
  7. 請求項１または４のいずれか一項に記載のストレージ装置であって、
    前記マイクロプロセッサが記憶している前記制御情報が、
    前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、前記管理装置から送られてくる前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新する第１の方法、
    前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、各前記マイクロプロセッサパッケージが互いに通信可能に接続し、自身が記憶している前記制御情報を他の前記マイクロプロセッサパッケージに送信し、前記他のマイクロプロセッサパッケージが、前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新する第２の方法、
    前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、前記マイクロプロセッサパッケージがアクセス可能な共有メモリを備え、前記管理装置は前記共有メモリに制御情報を格納するとともにその旨を前記マイクロプロセッサパッケージに通知し、前記通知を受信すると前記共有メモリにアクセスして前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新する第３の方法
    のうちの少なくともいずれかの方法により更新されるストレージ装置。
  8. 外部装置と通信する複数のチャネルパッケージ、
    複数のマイクロプロセッサパッケージ、
    ディスク装置を制御するディスクパッケージ、及び
    前記チャネルパッケージ並びに前記マイクロプロセッサパッケージがアクセス可能なキャッシュメモリを備え、
    前記ディスク装置は、物理ディスクの記憶領域に基づく論理ボリュームを提供し、
    前記チャネルパッケージ、及び前記マイクロプロセッサパッケージは、夫々前記マイクロプロセッサパッケージがアクセス可能な前記論理ボリュームを指定する情報である制御情報を記憶するストレージ装置における、前記制御情報の更新方法であって、
    前記チャネルパッケージが、前記外部装置からＩ／Ｏ要求を受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを特定し、特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信するステップを実行し、
    前記マイクロプロセッサパッケージが、
    前記チャネルパッケージから前記Ｉ／Ｏコマンドを受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信し、
    前記Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有していないと判断した場合には、当該Ｉ／Ｏコマンドを送信した前記チャネルパッケージに自身が記憶している前記制御情報を送信するステップを実行し、
    前記チャネルパッケージが、前記マイクロプロセッサパッケージから前記制御情報を受信して、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき前記Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを再特定し、再特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信するステップを実行する
    ストレージ装置における制御情報の更新方法。
  9. 外部装置と通信する複数のチャネルパッケージ、
    複数のマイクロプロセッサパッケージ、
    ディスク装置を制御するディスクパッケージ、
    前記チャネルパッケージ並びに前記マイクロプロセッサパッケージがアクセス可能なキャッシュメモリ、及び
    前記チャネルパッケージがアクセス可能な共有メモリ
    を備え、
    前記共有メモリには更新済の前記制御情報が格納されており、
    前記ディスク装置は、物理ディスクの記憶領域に基づく論理ボリュームを提供し、
    前記チャネルパッケージ、及び前記マイクロプロセッサパッケージは、夫々前記マイクロプロセッサパッケージがアクセス可能な前記論理ボリュームを指定する情報である制御情報を記憶するストレージ装置における、前記制御情報の更新方法であって、
    前記チャネルパッケージが、前記外部装置からＩ／Ｏ要求を受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを特定し、特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信するステップを実行し、
    前記マイクロプロセッサパッケージが、
    前記チャネルパッケージから前記Ｉ／Ｏコマンドを受信すると、自身が記憶している前記制御情報に基づき当該Ｉ／Ｏコマンドの対象である前記論理ボリュームへのアクセス権を自身が有しているか否かを判断し、自身がアクセス権を有していると判断した場合には、前記ディスクパッケージにディスクＩ／Ｏを送信し、
    前記Ｉ／Ｏコマンドの対象である前記論理ボリュームのアクセス権を自身が有していないと判断した場合には、当該Ｉ／Ｏコマンドを送信した前記チャネルパッケージに、前記論理ボリュームのアクセス権を自身が有していない旨の通知を送信するステップを実行し、
    前記チャネルパッケージが、前記通知を受信すると、前記共有メモリにアクセスして前記共有メモリに格納されている前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新し、更新後の前記制御情報に基づき前記Ｉ／Ｏ要求の対象である前記論理ボリュームへのアクセス権を有する前記マイクロプロセッサパッケージを再特定し、再特定した前記マイクロプロセッサパッケージにＩ／Ｏコマンドを送信するステップを実行する
    ストレージ装置における制御情報の更新方法。
  10. 請求項８または９のいずれか一項に記載のストレージ装置における制御情報の更新方法であって、
    前記マイクロプロセッサが記憶している前記制御情報が、
    前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、前記管理装置から送られてくる前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新する第１の方法、
    前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、各前記マイクロプロセッサパッケージが互いに通信可能に接続し、自身が記憶している前記制御情報を他の前記マイクロプロセッサパッケージに送信し、前記他のマイクロプロセッサパッケージが、前記制御情報を受信し、受信した前記制御情報に基づき自身が記憶している前記制御情報を更新する第２の方法、
    前記マイクロプロセッサパッケージが、前記制御情報を提供する管理装置と通信可能に接続し、前記マイクロプロセッサパッケージがアクセス可能な共有メモリを備え、前記管理装置は前記共有メモリに制御情報を格納するとともにその旨を前記マイクロプロセッサパッケージに通知し、前記通知を受信すると前記共有メモリにアクセスして前記制御情報を取得し、取得した前記制御情報に基づき自身が記憶している前記制御情報を更新する第３の方法
    のうちの少なくともいずれかの方法により更新されるストレージ装置における制御情報の更新方法。
JP2010550771A 2008-11-21 2008-11-21 ストレージ装置、及びストレージ装置における制御情報の更新方法 Expired - Fee Related JP5341117B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/071753 WO2010058488A1 (en) 2008-11-21 2008-11-21 Storage apparatus and method of updating control information in storage apparatus

Publications (2)

Publication Number Publication Date
JP2011525644A true JP2011525644A (ja) 2011-09-22
JP5341117B2 JP5341117B2 (ja) 2013-11-13

Family

ID=40627464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010550771A Expired - Fee Related JP5341117B2 (ja) 2008-11-21 2008-11-21 ストレージ装置、及びストレージ装置における制御情報の更新方法

Country Status (3)

Country Link
US (2) US7962671B2 (ja)
JP (1) JP5341117B2 (ja)
WO (1) WO2010058488A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120265904A1 (en) * 2011-06-23 2012-10-18 Renesas Electronics Corporation Processor system
CN111610935B (zh) * 2020-05-22 2022-06-17 浪潮电子信息产业股份有限公司 一种访问控制方法、装置、设备、介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675268B1 (en) * 2000-12-11 2004-01-06 Lsi Logic Corporation Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes
JP2006048358A (ja) * 2004-08-04 2006-02-16 Hitachi Ltd 記憶システム及びデータ処理システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853540B2 (ja) * 1999-06-30 2006-12-06 日本電気株式会社 ファイバチャネル接続磁気ディスク装置およびファイバチャネル接続磁気ディスク制御装置
JP2005108098A (ja) * 2003-10-01 2005-04-21 Hitachi Ltd データｉ／ｏ装置及びデータｉ／ｏ装置の制御方法
JP5089896B2 (ja) * 2006-03-17 2012-12-05 株式会社日立製作所 マイクロプロセッサの負荷分散機能を備えたストレージシステム
JP5106913B2 (ja) * 2007-04-23 2012-12-26 株式会社日立製作所 ストレージシステム、ストレージシステム管理方法、及び計算機システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675268B1 (en) * 2000-12-11 2004-01-06 Lsi Logic Corporation Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes
JP2006048358A (ja) * 2004-08-04 2006-02-16 Hitachi Ltd 記憶システム及びデータ処理システム
US7159088B2 (en) * 2004-08-04 2007-01-02 Hitachi, Ltd. Storage system and data processing system

Also Published As

Publication number Publication date
US7962671B2 (en) 2011-06-14
WO2010058488A1 (en) 2010-05-27
US20100274929A1 (en) 2010-10-28
JP5341117B2 (ja) 2013-11-13
US8312185B2 (en) 2012-11-13
US20110213904A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5951582B2 (ja) 外部キャッシュデバイスでのハイパーバイザのｉ／ｏステージング
EP2565789A1 (en) RAID storage system and method for the parallel execution of a rebuild process
KR101541132B1 (ko) 크로스 바운더리 하이브리드 및 다이나믹 저장 장치 및 메모리 상황 인식 캐시 시스템
KR101209921B1 (ko) 반도체 저장 장치 기반 고속 캐시 저장 시스템
KR101512743B1 (ko) 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템
JP2003208267A5 (ja)
US9367492B2 (en) Storage virtualization apparatus causing access request process to be delayed based on incomplete count and storage virtualization method
JP2021128802A (ja) 情報処理システム、ストレージシステム及びデータ転送方法
US9619404B2 (en) Backup cache with immediate availability
US7650476B2 (en) System, method and computer program product for generating a consistent point in time copy of data
US10234929B2 (en) Storage system and control apparatus
KR101317760B1 (ko) 반도체 저장 장치 기반 시스템용 동적 랜덤 액세스 메모리
KR101512741B1 (ko) 반도체 저장 장치를 위한 네트워크 사용 가능 ｒａｉｄ 컨트롤러
JP5341117B2 (ja) ストレージ装置、及びストレージ装置における制御情報の更新方法
KR101200997B1 (ko) 멀티 ｐｃｉ 버스 스위칭을 갖는 ｒａｉｄ 컨트롤러
KR101209917B1 (ko) 고속 비휘발성 호스트 인터페이스를 가지는 복수 배열 독립 디스크 컨트롤 반도체 저장 장치 기반 시스템
KR101209922B1 (ko) 반도체 저장 장치 기반 시스템용 적응형 캐시
JP4373450B2 (ja) Ｒａｉｄ制御装置及びその制御方法
US11016698B2 (en) Storage system that copies write data to another storage system
US20200057573A1 (en) Storage system
KR101212809B1 (ko) 복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법
KR101316917B1 (ko) 블록 수준 장치 드라이버를 포함하는 디스크 입/출력 레이어 아키텍쳐
WO2019223444A1 (zh) 数据存储系统
KR101209914B1 (ko) 프로그램 가능한 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛
JP2017151857A (ja) ストレージ装置の制御装置、ストレージ装置の制御方法、およびストレージ装置の制御プログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Ref document number: 5341117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees