JP2011520250A - プログラマブルアンチヒューズトランジスタ及びそのプログラム方法 - Google Patents

Abstract

ゲート端子（１２）を備える少なくとも１個のゲート（Ｇ）と、ソース端子（１４）を備える少なくとも１個のソース（Ｓ）と、ドレイン端子（１６）を備える少なくとも１個のドレイン（Ｄ）と、基板端子（１８）を備える少なくとも１個の基板（１０）とを備える、プログラマブルアンチヒューズトランジスタ（１００）、特に、ＮチャネルＭＯＳトランジスタ、及び少なくとも１個のそのようなアンチヒューズトランジスタ（１００）をプログラムする方法を、能動回路／回路素子をアンチヒューズから著しく離れた場所に位置させる必要がなく、従って、処理ステップを全く追加せずに必要とする面積を最小化するように、更に改良するために、前記ソース端子（１４）と前記基板端子（１８）との間の電位差レベルが約０．５ボルト以下、特に、約０．３ボルト以下であり、ドレイン端子（１６）とソース端子（１４）とが異なる電位に置かれ、そしてドレイン−ソース電圧及び／又はゲート−ソース電圧を調節することによって、ソース（Ｓ）とドレイン（Ｄ）との間に荷電キャリアのフローを生じさせ、ソース（Ｓ）とドレイン（Ｄ）との間で半導体材料（２０）を加熱して局所的に融解し、ソース（Ｓ）とドレイン（Ｄ）との間に少なくとも１個の固定伝導チャネルを形成することが提案される。

Description

本発明は、プログラマブルアンチヒューズトランジスタ、特に、請求項１の前文に記載のＮチャネルＭＯＳトランジスタに関する。

本発明は更に、アンチヒューズ回路装置、特に、請求項７の前文に記載の電気的ワンタイムプログラマブル永久記憶素子に関する。特に、この種のアンチヒューズ回路装置は、ビット式の不揮発性記憶装置用に設計された、面積効率の良い電気的ワンタイムプログラマブル永久記憶素子として構成されてもよい。

本発明は更に、請求項１０の前文に記載の少なくとも１個のこの種のアンチヒューズトランジスタをプログラムする方法に関する。

例えば金属酸化物トランジスタ［金属酸化膜半導体（電界効果トランジスタ）又はＭＯＳ（ＦＥＴ）］が、電気的にプログラム可能な記憶素子（電気的プログラマブル記憶素子）の技術分野で用いられている。

金属酸化物トランジスタは原理上、プログラミング中に、導電性接続を阻害することなく生じさせる、電気的にプログラム可能なヒューズ装置として用いることができる（いわゆるアンチヒューズ技術）。

例えばＮチャネルＭＯＳトランジスタは４個の端子、すなわちゲート、ソース（Ｎ型ドープ）、基板（Ｐ型ドープ）及びドレイン（Ｎ型ドープ）を備える。従って寄生ｎｐｎバイポーラトランジスタが、ソース（エミッタ）−基板（ベース）−ドレイン（コレクタ）フィールド（又は領域）から形成される。

仮にプログラミング中に、基板電圧すなわちベース電圧を、ソース電圧すなわちエミッタ電圧に対して正となるように上げると、基板とソースとの間のｐｎ接合にわたって基板領域（ベース）に荷電キャリアが生じる。ソースに対して正の電圧をドレインに印加することで、荷電キャリア注入により、基板領域に生じる電流が流れる。

仮に、ソースとドレインとの間の電流が十分高くなるよう選択されると、半導体材料の局所融解が起こるまで、ソースとドレインとの間に局所的な加熱が生じる。この局所的加熱は、半導体材料が融解する程度の高さである。このようにして、固定（永久）伝導チャネルがソースとドレインとの間に作られるが、その伝導性は、非プログラム状態の約１００００倍である。

この種の電気的プログラマブルアンチヒューズは、先行技術、例えば米国特許第７２７２０６７Ｂ１号公報に開示がある。ディープｎウェル型の２枚のｐ基板の間に絶縁層を配置してあるため、追加の処理ステップが必要であり、その結果これら既知の電気的プログラマブルアンチヒューズの製造は複雑化し、製造コストが高くつくものになっている。

米国特許第７２７２０６７Ｂ１号公報による電気的プログラマブルアンチヒューズでは、基板とソースとの間に配置されたｐｎダイオード（約０．６ボルトの順電圧）が順方向の極性の結果かなりの電流フローを可能とする程度に、ソース電位に対して基板電位を高くしている。

基板電位を増加させると、この種の能動回路／回路部分の機能が少なくとも制限されるか、さもなくば作動しなくなってしまうため、この場合、アンチヒューズ付近ではプログラミング中に能動回路又は能動回路部分が動作できず、不利であることが示されている。

あるいは、又は更に、先行技術では、基板電位の増加によって寄生サイリスタが発火する（いわゆるラッチアップ効果又はシングルイベントラッチアップ、略称ＳＥＬの）危険性がある。

この場合、電子半導体部品に以下の欠陥が生じる。関連部品の供給電圧が短絡し、安全対策講じられていない場合には回路が熱破壊される。

従って、米国特許第７２７２０６７Ｂ１号公報による先行技術の記載には、同一の回路装置（集積回又はＩＣ）における能動回路／回路部分は、アンチヒューズから著しく離れて、例えば約１００ミクロンの距離で配置される必要があり、従って回路装置を小型化する一般的な傾向に反して、面積オーバーヘッドが高くなる、とある。

以下の先行技術も参照される。
− プログラマブルゲートアレイを開示する米国特許第６６５０１４３Ｂ１号公報、
− ゲート酸化物降伏現象を用いた不揮発性３．５トランジスタ記憶素子を開示する欧州特許第１７７７７０８Ａ１号公報、
− ワンタイムプログラマブルアンチヒューズセルを開示する米国特許第７２８０４２５Ｂ２号公報、及び
− バイアストランジスタを備えるアンチヒューズ回路を開示する米国特許出願第２００８／０００７９８５Ａ１号公報

米国特許第７２７２０６７Ｂ１号明細書 米国特許第６６５０１４３Ｂ１号明細書 欧州特許第１７７７７０８Ａ１号明細書 米国特許第７２８０４２５Ｂ２号明細書 米国特許出願公開第２００８／０００７９８５Ａ１号明細書

発明の開示：目的、解決手段、利点
上述の不利な点及び不適当な点を発端として、また上で概要を述べた先行技術を考慮した上で、本発明の目的は、能動回路／回路素子をアンチヒューズから著しく離れた場所に位置させる必要がなく、従って追加の処理ステップを全く必要とすることなく面積の必要条件を最小化するように、冒頭で述べた種類のアンチヒューズトランジスタ、冒頭で述べた種類のアンチヒューズ回路装置、及び冒頭で述べた種類の方法を改良することにある。

この目的は、請求項１に記載の特徴を備えるアンチヒューズトランジスタ、請求項７に記載の特徴を備えるアンチヒューズ回路装置、及び請求項１０に記載の特徴を備える方法により達成される。本発明の有利な実施形態及び目的にかなった改良は、それぞれの従属請求項により特徴付けられている。

ＮチャネルＭＯＳトランジスタ、ＰチャネルＭＯＳトランジスタ又は同等のトランジスタ構造のいずれにも同様に使用することのできる本発明を、４個の端子（ゲート、ソース、ドレイン、基板）を備えるＮチャネルＭＯＳトランジスタを参照にして、以下に（純粋に例示的に）説明する。

この場合、ＰチャネルＭＯＳトランジスタと比較して高い伝導性を示す（ＮチャネルＭＯＳトランジスタの荷電キャリア移動度は、ＰチャネルＭＯＳトランジスタの荷電キャリア移動度よりも高い）ため、ＮチャネルＭＯＳトランジスタの使用が概して好ましい。従って下記の説明は、ＮチャネルＭＯＳトランジスタを参照にして、典型例として示すものである。

本発明の教示に従い、プログラミング中のソース端子と基板端子との間の電位差レベルは、約０．５ボルト以下、特に、約０．３ボルト以下である。ソース端子と基板端子との間の電位差レベルは、隣接する回路のラッチアップを防ぐために、特に、好ましくはシリコンｐｎ接合間又はシリコンｐｎダイオード間の順電圧より低いものが選択される。

プログラミング中のソース端子及び基板端子は、実質的に同一の電位に維持される、特には、例えば金属接続（いわゆる短絡）によって、基準電位、例えばグラウンド電位、ゼロ電位又は接地電位（グラウンド又はＧＮＤ）に連結して維持されることが有利である。

プログラミング中のアンチヒューズトランジスタのドレイン端子とアンチヒューズトランジスタのソース端子との間の電位差レベルは、同様のＭＯＳトランジスタの最大許容公称連続動作電圧より大きい、例えば２倍以上であると有利である。

本発明において、最大ドレイン−ソース電圧レベルは、ゲートと伝導チャネルとの間の最低レベルの電界強度と、好都合な方法で組み合わされる。従ってドレイン端子は好ましくは、プログラミング中に、基準電位と比較して著しく高い電位、例えば約＋４ボルトに上げられる。

プログラミング中に、ドレイン−ソース電圧の値の約半分又は半分強の値、すなわちドレイン−ソース電圧の約０．４倍〜約０．７倍（例えば約＋２ボルト）の正のゲート−ソース電圧を印加することで、少なくとも１個の伝導性電荷キャリアチャネルがソースとドレインとの間に形成され、従って電流はソースとドレインとの間を流れる。

本発明の好ましい実施形態によると、電流のこのフローは、ドレイン−ソース電圧とゲート−ソース電圧との適切な選択により、ソースとドレインとの間に半導体材料の局所的な加熱が生じる程度の大きさである。ソースとドレインとの間で半導体材料が融解するほどこの局所的加熱が高い場合、この融解工程は、ソースとドレインとの間に固定伝導チャネルを生じる。そのチャネルの伝導性は、非プログラム状態の約１００００倍となりうる。

本発明によるアンチヒューズトランジスタ、本発明によるアンチヒューズ回路装置、及び本発明の方法は、アンチヒューズと能動回路との間の安全距離を増やす必要がないため、特に、他の能動回路部分との高レベルの集積化を特徴とする。

従来、例えば先行技術の米国特許第７２７２０６７Ｂ１号公報に記載の方法では、基板電位を増加させるが、本発明によると、基板を固定基準電位、例えば接地電位（グラウンド又はＧＮＤ）に維持する。

ドレイン端子を基準電位と比較して著しく高い電位に上げ、正のゲート−ソース電圧を印加することで、基板電位は増加せず（又は極僅かしか増加せず）、能動回路／回路部分がアンチヒューズから著しく離れて配置される必要がない。

その代わりに本発明では、定義された方法で、トランジスタに効果的かつ一時的に過剰な負荷が加えられる。従って約１．２ボルトのトランジスタを、ゲートとソース−ドレインチャネルとの間の最大電圧約２ボルトで、一時的に作動させることができる。この例では、ドレイン−ゲート電圧とゲート−ソース電圧との両方が約＋２ボルトであり、従って約＋４ボルトのドレイン−ソース電圧が生じる。

本発明を参照することで、トランジスタ技術に基づく電気的ワンタイムプログラマブル永久記憶素子の分野における当業者は、上述したように、好ましくは基板において、半導体材料を融解することによって、導電接続が形成されること、すなわち導電接続が、好ましくはゲート酸化物内に形成されないことが特に理解されよう。

ゲート酸化物の下方で半導体材料が融解することによって、ボリュームのある伝導チャネルをドレインとソースとの間に形成することができ、小さな破裂が起きてもそのチャネルの伝導性が低下する危険性が低いので、このような基板領域には、長期にわたる高い安定性が期待される。

本発明は最後に、上述した種類の少なくとも１個のアンチヒューズトランジスタ、特に、少なくとも１個のＮチャネルＭＯＳトランジスタの使用、及び／又は、例えば少なくとも１個の相補型金属酸化膜半導体集積回路（ＣＭＯＳＩＣ）アナログ回路などのビット式不揮発性記憶装置用の、上述した種類の少なくとも１個のアンチヒューズ回路装置、特に、少なくとも１個の面積効率の良い電気的ワンタイムプログラマブル永久記憶素子における、上述した種類の方法の使用に関する。

〔図面の簡単な説明〕
上述したように、有利な方法で、本発明の教示を様々に具体化及び発展させることが可能である。この目的のために、一方では請求項１、請求項７及び請求項１０のそれぞれに従属する請求項が参照される。他方では、本発明の更なる実施形態、特徴及び利点を、とりわけ図１〜図２Ｂに例証される代表的実施形態を参照にして、より詳細に以下に説明する。

本発明の方法によりプログラム可能な、本発明によるアンチヒューズトランジスタの実施形態の概略断面図である。 図１のアンチヒューズトランジスタを備える本発明によるアンチヒューズ回路装置の第１の実施形態の予備段階の概略図である。 本発明の方法によりプログラム可能であり、図１のアンチヒューズトランジスタを備える、面積効率の良い電気的ワンタイムプログラマブル永久記憶素子の形態の、図２Ａのアンチヒューズ回路装置の第１の実施形態の概略図である。 本発明の方法によりプログラム可能であり、図１のアンチヒューズトランジスタを備える、面積効率の良い電気的ワンタイムプログラマブル永久記憶素子の形態の、アンチヒューズ回路装置の第２の実施形態の概略図である。

図１〜図２Ｃにおいて、同様又は類似の実施形態、構成要素又は特徴には、同一の参照符号を付す。

図１は、本発明によるプログラマブルアンチヒューズＮチャネルＭＯＳトランジスタ１００の実施形態の概略断面図を示す。このトランジスタは、本発明の方法により作動し、プログラム状態の伝導性は、非プログラム状態の約１００００倍である。

アンチヒューズトランジスタ１００は、
− 端子（＝ゲート接触又はゲート端子）１２を備えるゲートＧと、
− 端子（＝ソース接触又はソース端子）１４を備えるソースＳと、
− 端子（＝ドレイン接触又はドレイン端子）１６を備えるドレインＤと、
− 端子（＝基板接触又は基板端子）１８を備える基板１０と
を備える（ソースＳはエミッタに相当；ドレインＤはコレクタに相当；基板１０はベースに相当）。

ソース端子１４と基板端子１８との間の電位差レベルは一般に、接近して（例えば約１ミクロンの距離で）配置されたシリコンｐｎ接合２２間の順電圧より低くなるように選択される。

この場合、ソース端子１４と基板端子１８との間の電位差レベルは最大約０．５ボルト以下、特に、約０．３ボルト以下である。図１の特定の実施形態において、ソース端子１４及び基板端子１８は、基準電位、すなわちグラウンド電位又はゼロ電位（＝接地電位ＧＮＤ）に連結して置かれる。

プログラミング中に、すなわち特に、融解の間に、ドレイン端子１６及びソース端子１４は異なる電位に置かれ、ドレイン端子１６とソース端子１４との間の電位差レベルは、ＮチャネルＭＯＳトランジスタ１００の最大許容公称（連続）動作電圧の２倍以上となる。図１の実施形態において、ドレイン端子１６は、基準電位ＧＮＤと比較して高い電位にある。

図１において、とりわけシリコンｐｎ接合２２によって画定されるｐ基板１０の領域２０をハッチング線で示す。この領域は、プログラミングすなわち融解によって、ｎ拡散する程度に変更してある。

燃焼又は融解工程に適合させた電圧Ｖ_Ｂ（例えば約４．２ボルト〜最大約５ボルト）を提供する電圧源２４は、ドレインソース電圧を調節する目的で、ドレイン端子１６とソース端子１４との間に配置される（図１参照）。

燃焼又は融解電流Ｉ_Ｂ用の電流源２６の形態の限流部品も、ドレイン端子１６とソース端子１４との間で、より具体的には燃焼又は融解電圧源２４と直列に用いられる。

ゲートＧにおける電圧を定義する部品２８は、ゲート−ソース電圧を調節する目的で、ゲート端子１２とソース端子１４との間に配置される（図１参照）。

図１のアンチヒューズトランジスタ１００を備えるアンチヒューズ回路装置２００の第１の実施形態の概略図を示す図２Ａ（＝予備段階）及び図２Ｂに示すように、ゲートＧにおける電圧を定義し、図１ではゲートＧの定義されたバイアス用の電圧源２８として簡易に示された部品２８は、アンチヒューズ回路装置２００の第１の実施形態において分圧器装置２８ａ、２８ｂの形態に構成されている。

この場合、
− 分圧器の第１の抵抗器２８ａは、ドレイン端子１６とゲート端子１２との間に接続され、
− 分圧器の第２の抵抗器２８ｂは、ゲート端子１２と基準電位ＧＮＤとの間に接続される。

限流部品２６はドレイン端子１６に接続され、分圧器の第１の抵抗器２８ａのゲートＧから離れた側に接続されている。

分圧器装置の抵抗器２８ａ、２８ｂはいずれも高抵抗であり、例えば数百キロオームのオーダーで高抵抗である。

図１のアンチヒューズトランジスタ１００を備えるアンチヒューズ回路装置２００’の第２の実施形態の概略図を示す図２Ｃに示すように、ゲートＧにおける電圧を定義し、図１ではゲートＧの定義されたバイアス用の電圧源２８として簡易に示された部品２８は、アンチヒューズ回路装置２００’の第２の実施形態において電圧調整器部品２８’の形態に構成されている。

図２Ａ、２Ｂによる第１の実施形態２００及び図２Ｃによる第２の実施形態２００’の両方において、ドレイン端子１６は、プログラミング中に、基準電位ＧＮＤと比較して著しく高い電位、例えば約＋４ボルトに上げられる（図２Ａ参照）。

プログラミング中に、ドレイン−ソース電圧レベルの約０．４倍〜約０．７倍、すなわちドレイン−ソース電圧の約半分又は半分強の大きさ（例えば図２Ａ〜図２Ｃによる実施形態において約＋２ボルト）の正のゲート−ソース電圧を印加することで、伝導性電荷キャリアチャネルがソースＳとドレインＤとの間に形成され、従ってソースＳとドレインＤとの間に荷電キャリアのフローが可能になる。半導体材料２０は、ソースＳとドレインＤとの間のこの荷電キャリアのフローによって加熱され、局所的に融解し、ソースＳとドレインＤとの間に固定伝導チャネルが形成される。

以下の両者は図２Ａを基にしている。
− アンチヒューズ１００のプログラミング時に関係する、図２Ｂにおけるアンチヒューズ回路装置２００の部分又は図２Ｃにおけるアンチヒューズ回路装置２００’の部分、及び
− 読み取り又は評価の時点に関係する、図２Ｂにおけるアンチヒューズ回路装置２００の部分又は図２Ｃにおけるアンチヒューズ回路装置２００’の部分。

この種のアンチヒューズ回路装置２００、２００’は、より複雑な記憶システムのベースとすることができ、例えばビット式不揮発性記憶装置用の記憶装置に用いることができる。特に、この種の記憶装置は、アンチヒューズ１００を用いた、面積効率の良い電気的ワンタイムプログラマブル永久記憶素子のアレイを備えていてもよい。従ってアンチヒューズ回路装置２００、２００’はこのアレイに組み込まれる。

アンチヒューズ回路装置２００又は２００’においてトランジスタ１００を燃焼又はプログラミングする目的で、燃焼又は融解電流源２６とドレイン端子１６との間に配置された（トランジスタ）スイッチ３０は、制御装置３００（いわゆるプログラミング制御装置、図２Ｂ又は図２Ｃ参照）によって、特定時間ｔの間、閉じられる（＝スイッチ３０の第１のスイッチ位置）。

スイッチ３０が閉じると、燃焼又は融解電流源２６と、分圧器の第１の抵抗器２８ａのゲートＧから離れた側との間に導電接続が生じるだけでなく、トランジスタ１００が導電状態におかれるように、正のゲート−ソース電圧（図２Ａを参照して詳述済み）がアンチヒューズトランジスタ１００と並列に提供される。

プログラミング中、このゲート−ソース電圧は、ドレイン−ソース電圧の値の約半分（又は約半分より僅かに高い）、すなわちドレイン−ソース電圧レベルの約０．４倍〜約０．７倍であり、従って例えば図２Ａ〜図２Ｃによる実施形態では約＋２ボルトである。

一般に、ゲートＧと伝導チャネルとの間の最低電圧レベル、すなわちゲートＧと伝導チャネルとの間の最低レベルの電界強度で、最大ドレイン−ソース電圧レベルが印加されることが想定されている。

スイッチ部品３０の第１のスイッチ位置において、すなわちスイッチ部品３０が閉じている場合、燃焼又は融解電流源２６によって生じた（例えば約５ミリアンペアの）燃焼又は融解電流Ｉ_Ｂが流される。ソースＳとドレインＤとの間の半導体材料２０は、この荷電キャリアＩ_Ｂのフローによって加熱され、局所的に融解し、ソースＳとドレインＤとの間に固定伝導チャネルが形成される。

アンチヒューズトランジスタ１００のこの「燃焼工程」又は「融解工程」の後、そのドレイン−ソース経路は、限流部品３４（図２Ｂ参照）又は３４’（図２Ｃ参照）と比較して、著しく低い抵抗（Ｒ_ＤＳ＜＜Ｒ_ＳＥ）を示す。この限流部品（３４，３４’）は、供給電圧Ｖｓ（例えば約１．２ボルトの電圧）を供給する電圧源３２とドレイン端子１６との間に連結されており、その抵抗Ｒ_ＳＥは約１メガオームであってもよい。

図２Ｂによるアンチヒューズ回路２００の第１の実施形態において、この限流部品３４はオーム抵抗器として構成されており、図２Ｃによるアンチヒューズ回路２００’の第２の実施形態において、この限流部品３４は電流源として構成されている。

アンチヒューズトランジスタ１００がプログラムされたか否か（まだされていないか）、すなわち「燃焼された」又は「損傷を受けた」又は「破壊された」か否か（まだされていないか）を特に参照して回路装置２００、２００’を読み取る又は評価するために、供給電圧源３２及び限流部品３４、３４’（−−＞電流強度Ｉ_ＳＥ）に加えて、決定部品３６が提供されるが、これは必ずしもインバータ（図２Ｂ、２Ｃ参照）として構成されている必要はなく、例えばコンパレータとして構成されていてもよい。

読み取り又は評価を目的として、スイッチ３０が開いた時（＝スイッチ３０の第２のスイッチ位置）、アンチヒューズトランジスタ１００の導電性の強度、すなわちどれだけアンチヒューズトランジスタ１００が低抵抗であるかを調べる。

− アンチヒューズトランジスタ１００がプログラムされていれば、すなわち「燃焼されて」又は「損傷を受けて」又は「破壊されて」いれば、アンチヒューズトランジスタ１００は導電状態、すなわち低抵抗状態となる。分圧器比率Ｒ_ＤＳ／（Ｒ_ＳＥ＋Ｒ_ＤＳ）により、ドレイン端子１６における電圧に等しい電圧が、インバータ３６の入力端子に供給される。この給電電圧は、Ｖｓ／２より著しく低い、すなわち供給電圧の半分より著しく低い。Ｖｓ／２より著しく低いこの値の電圧は、インバータ３６の入力における論理「０」を表し、インバータ３６の出力には論理「１」が与えられる。これにより電気的プログラマブル永久記憶素子の出力端子が同時に与えられる。

− その一方、例えば本発明によるプログラミングを経ていない、未プログラムの（又は非プログラムの）、すなわち「燃焼されていない」（又は「非燃焼の」）又は「損傷を受けていない」（又は「非損傷の」）又は「破壊されていない」（又は「非破壊の」）トランジスタ１００は、限流部品３４に比べて著しく導電性が低く、すなわち著しく高い抵抗を示し、分圧器比率Ｒ_ＤＳ／（Ｒ_ＳＥ＋Ｒ_ＤＳ）の結果、Ｖｓ／２より高い電圧、すなわち供給電圧の半分より著しく高い電圧、例えば供給電圧Ｖｓに近い電圧がインバータ３６の入力に供給される。Ｖｓ／２よりかなり大きいこの種の電圧は、インバータ３６の入力における論理「１」を表し、インバータ３６の出力から論理「０」が出され、これにより電気的プログラマブル永久記憶素子の出力端子が同時に与えられる。

これに対応して、図２Ｃによるアンチヒューズ回路装置２００’の第２の実施形態において
− トランジスタ１００が「燃焼された」又は「損傷を受けた」又は「破壊された」状態、すなわちプログラムされた状態において、その観点から、インバータ３６の入力に供給される電圧（ドレイン−ソース抵抗Ｒ_ＤＳと電流強度Ｉ_ＳＥとの積）がインバータ３６の入力ベースの切換しきい値Ｖ_Ｔｈより小さく、インバータ３６からの出力に論理「１」が与えられる。これにより電気的プログラマブル永久記憶素子の出力端子が同時に与えられ、そして
− トランジスタ１００が「燃焼されていない」（又は「非燃焼の」）又は「損傷を受けていない」（又は「非損傷の」）又は「破壊されていない」（又は「非破壊の」）状態、すなわちプログラムされていない（又は非プログラム）状態において、その観点から、インバータ３６の入力に供給される電圧（ドレイン−ソース抵抗Ｒ_ＤＳと電流強度Ｉ_ＳＥとの積）がインバータ３６の入力ベースの切換しきい値Ｖ_Ｔｈより大きく、インバータ３６からの出力に論理「０」が与えられる。これにより電気的プログラマブル永久記憶素子の出力端子が同時に与えられる。

本発明による実施形態（図１〜図２Ｃ参照）は、能動回路部分がアンチヒューズから著しく離れて配置される必要がないという、先行技術に勝る利点をもたらす。従って本発明において、能動回路部分は、アンチヒューズトランジスタ１００から最小距離に配置することができる。

本発明によるアンチヒューズトランジスタ１００（図１参照）、本発明によるアンチヒューズ回路装置２００（図２Ｂ参照）又は２００’（図２Ｃ参照）及び本発明による方法は、アンチヒューズと能動回路との間の安全距離を増す必要がないため、他の能動回路部分と非常に高いレベルで集積させることができる。

その結果、必要とする面積が明らかに小さくなり、回路装置を小型化する一般的傾向に対して有利である。

従来、基板電位を増加させるが、図１〜図２Ｃでは、基板を固定基準電位、すなわち接地又はグラウンド電位又はゼロ電位ＧＮＤ（＝ＧｒｏｕＮＤ）に維持する。

ドレイン端子１６を基準電位ＧＮＤと比較して著しく高い電位、例えば約＋４ボルトに上げ、正のゲート−ソース電圧を印加することで、基板電位は増加しない（又は極僅かしか増加しない）。

その代わりに、定義された方法で、トランジスタ１００に効果的かつ一時的に過剰な負荷が加えられる。従って、約１．２ボルトのトランジスタ１００を、約２ボルトの最大ゲート電圧で、一時的に作動させることができる。この例では、ドレイン−ゲート電圧とゲート−ソース電圧との両方が約＋２ボルトであり、従って約＋４ボルトのドレイン−ソース電圧が生じる。

１００ プログラマブルアンチヒューズトランジスタ、特に、プログラマブルＮチャネルＭＯＳトランジスタ
２００ アンチヒューズ回路装置、特に、電気的ワンタイムプログラマブル永久記憶素子（＝第１の実施形態；図２Ａ、２Ｂ参照）
２００’ アンチヒューズ回路装置、特に、電気的ワンタイムプログラマブル永久記憶素子（＝第２の実施形態；図２Ｃ参照）
３００ 制御装置、特に、プログラミング制御装置
１０ 基板（ベースに相当）、特に、ｐ基板
１２ ゲートＧの端子、特に、ゲート接触又はゲート端子
１４ ソースＳの端子、特に、ソース接触又はソース端子
１６ ドレインＤの端子、特に、ドレイン接触又はドレイン端子
１８ 基板１０の端子、特に、基板接触又は基板端子
２０ 半導体材料、特に、融解性の又は融解した半導体材料
２２ ｐｎ接合、特に、シリコンｐｎ接合
２４ 電圧源、特に、燃焼又は融解電圧Ｖ_Ｂを提供する燃焼又は融解電圧源
２６ 限流部品、特に、電流源、例えば燃焼又は融解電流Ｉ_Ｂの電流源
２８ ゲートＧにおける電圧を定義する部品、特に、ゲートＧにバイアスを掛ける電圧源（図１参照）
２８ａ ゲートＧにおける電圧を定義する部品２８、特に、分圧器装置又は分圧器の、第１の抵抗器、特に、オーム抵抗器（＝第１の実施形態；図２Ａ、２Ｂ参照）
２８ｂ ゲートＧにおける電圧を定義する部品２８、特に、分圧器装置又は分圧器の、第２の抵抗器、特に、オーム抵抗器（＝第１の実施形態；図２Ａ、２Ｂ参照）
２８’ ゲートＧにおける電圧を定義する部品、特に、ゲートＧにバイアスを掛ける電圧調整器（＝第２の実施形態；図２Ｃ参照）
３０ スイッチ部品、特に、トランジスタスイッチ
３２ 電圧源、特に、供給電圧Ｖｓを提供する供給電圧源
３４ 限流部品、特に、抵抗器、例えばオーム抵抗器（＝第１の実施形態；図２Ａ、２Ｂ参照）
３４’ 限流部品、特に、電流源（＝第２の実施形態；図２Ｃ参照）
３６ 決定部品又は決定器、特に、インバータ又はコンパレータ
Ｄ ドレイン（コレクタに相当）
Ｇ ゲート
ＧＮＤ 基準電位、特に、接地電位又はグラウンド電位又はゼロ電位
Ｉ_Ｂ 燃焼又は融解電流
ｉｎ アンチヒューズ回路装置２００、２００’の入力又は入力端子
Ｉ_SＥ 限流部品３４、３４’における電流強度
ｎ Ｎ型ドープ領域又はＮ型ドーピング
ｏｕｔ アンチヒューズ回路装置２００、２００’の出力又は出力端子
ｐ Ｐ型ドープ領域又はＰ型ドーピング
Ｒ_ＤＳ ドレインＤとソースＳとの間の抵抗
Ｒ_SＥ 限流部品３４、３４’の抵抗
Ｓ ソース（エミッタに相当）
ｔ 時間間隔は期間
Ｖ_Ｂ 燃焼又は融解電圧
Ｖｓ 供給電圧
Ｖ_Ｔｈ 決定部品３６、特に、インバータにおける、切換しきい値、特に、入力ベースの切換しきい値

Claims (14)

1. ゲート端子（１２）を備える少なくとも１個のゲート（Ｇ）と、
   ソース端子（１４）を備える少なくとも１個のソース（Ｓ）と、
   ドレイン端子（１６）を備える少なくとも１個のドレイン（Ｄ）と、
   基板端子（１８）を備える少なくとも１個の基板（１０）と、
   を備える、プログラマブルアンチヒューズトランジスタ（１００）、特に、ＮチャネルＭＯＳトランジスタであって、
   前記ソース端子（１４）と前記基板端子（１８）との間の電位差レベルが約０．５ボルト以下、特に、約０．３ボルト以下であり、
   前記ドレイン端子（１６）と前記ソース端子（１４）とが異なる電位に置かれ、そして
   ソース（Ｓ）とドレイン（Ｄ）との間に荷電キャリアのフローが生じ、ソース（Ｓ）とドレイン（Ｄ）との間で半導体材料（２０）が加熱されて局所的に融解され、ソース（Ｓ）とドレイン（Ｄ）との間に少なくとも１個の固定伝導チャネルを形成するように、ドレイン−ソース電圧及び／又はゲート−ソース電圧が調節可能である、
   ことを特徴とするアンチヒューズトランジスタ。
2. プログラミング中に、前記ソース端子（１４）と前記基板端子（１８）とが、実質的に同一の電位に、特に、接地電位、グラウンド電位又はゼロ電位（ＧＮＤ）を含む基準電位に置かれる請求項１に記載のアンチヒューズトランジスタ。
3. プログラミング中に、前記ドレイン端子（１６）と前記ソース端子（１４）との間の電位差レベルが、最大許容公称動作電圧、特に、連続動作電圧より大きくなる、特に、２倍以上になるように、前記ドレイン−ソース電圧及び／又は前記ゲート−ソース電圧が調節可能である請求項１又は２に記載のアンチヒューズトランジスタ。
4. 前記ドレイン−ソース電圧を調節するために、
   少なくとも１個の電圧源（２４）、特に、少なくとも１個の燃焼又は融解電圧源と、
   少なくとも１個の電流源を含む少なくとも１個の限流部品（２６）、特に、前記電圧源（２４）と直列に連結された限流部品と、
   が、前記ドレイン端子（１６）と前記ソース端子（１４）との間に配置される請求項１〜３の何れか１項に記載のアンチヒューズトランジスタ。
5. 前記ゲート−ソース電圧を調節するために、
   前記ゲート（Ｇ）の電圧を定義する少なくとも１個の部品（２８；２８ａ、２８ｂ；２８’）、特に、少なくとも１個の電圧源（２８）又は少なくとも１個の分圧器（２８ａ、２８ｂ）又は少なくとも１個の電圧調整器（２８’）が、プログラミング中の前記ゲート−ソース電圧のレベルが前記ドレイン−ソース電圧のレベルの約０．４倍〜約０．７倍となるように、前記ゲート端子（１２）と前記ソース端子（１４）との間に配置される請求項１〜４の何れか１項に記載のアンチヒューズトランジスタ。
6. 前記分圧器（２８ａ、２８ｂ）は、
   少なくとも、前記ドレイン端子（１６）と前記ゲート端子（１２）との間の第１の抵抗器（２８ａ）、特に、約数百キロオームのオーダーを含む高抵抗の抵抗器として設計された第１の抵抗器と、
   少なくとも、前記ゲート端子（１２）と基準電位（ＧＮＤ）との間の第２の抵抗器（２８ｂ）、特に、約数百キロオームのオーダーを含む高抵抗の抵抗器として設計された第２の抵抗器と、
   を含む請求項５に記載のアンチヒューズトランジスタ。
7. アンチヒューズ回路装置（２００；２００’）、特に、電気的ワンタイムプログラマブル永久記憶素子であって、
   請求項１〜６の何れか一項に記載のアンチヒューズトランジスタ（１００）、特に、少なくとも１個のＮチャネルＭＯＳトランジスタによって特徴付けられるアンチヒューズ回路装置。
8. 少なくとも１個のスイッチ部品（３０）、特に、トランジスタスイッチであって、特に、少なくとも１個のプログラミング制御装置を含む少なくとも１個の制御装置（３００）によって制御可能なスイッチ部品を備え、
   前記アンチヒューズトランジスタ（１００）は、前記スイッチ部品（３０）の少なくとも第１のスイッチ位置においてプログラム可能であり、
   前記アンチヒューズトランジスタ（１００）のプログラム状態は、前記スイッチ部品（３０）の少なくとも第２のスイッチ位置において読み取り可能及び／又は評価可能である請求項７に記載のアンチヒューズ回路装置。
9. 少なくとも１個の電圧源（３２）、特に、供給電圧（Ｖｓ）を供給する少なくとも１個の供給電圧源と前記ドレイン端子（１６）との間に連結された、少なくとも１個の限流部品（３４；３４’）、特に、少なくとも１個の抵抗器（３４）又は少なくとも１個の電流源（３４’）と、
   入力端子が前記ドレイン端子（１６）と実質的に同一の電位に置かれる少なくとも１個の決定部品（３６）、特に、少なくとも１個のインバータ又は少なくとも１個のコンパレータと、によって特徴付けられる請求項７又は８に記載のアンチヒューズ回路装置。
10. ゲート端子（１２）を備える少なくとも１個のゲート（Ｇ）と、
    ソース端子（１４）を備える少なくとも１個のソース（Ｓ）と、
    ドレイン端子（１６）を備える少なくとも１個のドレイン（Ｄ）と、
    基板端子（１８）を備える少なくとも１個の基板（１０）と、
    を備える、少なくとも１個のアンチヒューズトランジスタ（１００）、特に、少なくとも１個のＮチャネルＭＯＳトランジスタをプログラムする方法であって、
    前記ソース端子（１４）と前記基板端子（１８）との間の電位差レベルが約０．５ボルト以下、特に、約０．３ボルト以下であり、
    前記ドレイン端子（１６）と前記ソース端子（１４）とが異なる電位に置かれ、そして
    ドレイン−ソース電圧及び／又はゲート−ソース電圧を調節することによって、ソース（Ｓ）とドレイン（Ｄ）との間に荷電キャリアのフローを生じさせ、ソース（Ｓ）とドレイン（Ｄ）との間で半導体材料（２０）を加熱して局所的に融解し、ソース（Ｓ）とドレイン（Ｄ）との間に少なくとも１個の固定伝導チャネルを形成する、
    ことを特徴とする方法。
11. プログラミング中に、前記ソース端子（１４）と前記基板端子（１８）とが、実質的に同一の電位、特に、接地電位、グラウンド電位又はゼロ電位（ＧＮＤ）を含む基準電位に置かれる請求項１０に記載の方法。
12. プログラミング中に、前記ドレイン端子（１６）と前記ソース端子（１４）との間の電位差レベルが、最大許容公称動作電圧、特に、連続動作電圧より大きくなる、特に、２倍以上となり、及び／又は
    プログラミング中の前記ゲート−ソース電圧のレベルが、前記ドレイン−ソース電圧のレベルの約０．４倍〜約０．７倍となる、
    ように、前記ドレイン−ソース電圧及び／又は前記ゲート−ソース電圧が調節可能である請求項１０又は１１に記載の方法。
13. 前記アンチヒューズトランジスタ（１００）は、少なくとも１個のスイッチ部品（３０）、特に、トランジスタスイッチであって、特に、少なくとも１個のプログラミング制御装置を含む少なくとも１個の制御装置（３００）によって制御可能なスイッチ部品の、少なくとも第１のスイッチ位置においてプログラム可能であり、
    前記アンチヒューズトランジスタ（１００）のプログラミング状態は、前記スイッチ部品（３０）の少なくとも第２のスイッチ位置において読み取り可能及び／又は評価可能である、特に、請求項７〜９のいずれか１項に記載の少なくとも１個のアンチヒューズ回路装置（２００；２００’）によって読み取り可能及び／又は評価可能である、
    請求項１０〜１２のいずれか１項に記載の方法。
14. 請求項１〜６のいずれか１項に記載の少なくとも１個のアンチヒューズトランジスタ（１００）、特に、少なくとも１個のＮチャネルＭＯＳトランジスタの使用、及び／又は
    少なくとも１個の相補型金属酸化膜半導体集積回路（ＣＭＯＳＩＣ）アナログ回路を含むビット式不揮発性記憶装置用の、請求項７〜９のいずれか１項に記載の少なくとも１個のアンチヒューズ回路装置（２００；２００’）、特に、少なくとも１個の電気的ワンタイムプログラマブル永久記憶素子における、請求項１０〜１３のいずれか１項に記載の方法の使用。

Images