JP2011513955A - 半導体発光ダイオードおよび半導体発光ダイオードの製造方法 - Google Patents

半導体発光ダイオードおよび半導体発光ダイオードの製造方法 Download PDF

Info

Publication number
JP2011513955A
JP2011513955A JP2010547944A JP2010547944A JP2011513955A JP 2011513955 A JP2011513955 A JP 2011513955A JP 2010547944 A JP2010547944 A JP 2010547944A JP 2010547944 A JP2010547944 A JP 2010547944A JP 2011513955 A JP2011513955 A JP 2011513955A
Authority
JP
Japan
Prior art keywords
layer
emitting diode
light emitting
type doped
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010547944A
Other languages
English (en)
Other versions
JP2011513955A5 (ja
Inventor
マグナス アールシュテット
ヨハネス バウアー
ウルリッヒ ツェンダー
マルチン ストラスバーク
マティアス サバシル
ベルトホールド ハーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2011513955A publication Critical patent/JP2011513955A/ja
Publication of JP2011513955A5 publication Critical patent/JP2011513955A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

半導体発光ダイオード(10)であって、少なくとも1層のp型ドープ発光ダイオード層(4)と、n型ドープ発光ダイオード層(2)と、これらp型ドープ発光ダイオード層(4)とn型ドープ発光ダイオード層(2)との間の光学活性ゾーン(3)とを有し、透明導電性酸化物から成る酸化物層(8)を有し、少なくとも1層のミラー層(9)を有し、酸化物層(8)が、発光ダイオード層(2,4)と少なくとも1層のミラー層(9)との間に配置されており、酸化物層(8)が、発光ダイオード層(2,4)に面している第1の境界面(8a)と、少なくとも1層のミラー層(9)に面している第2の境界面(8b)と、を備えており、酸化物層(8)の第2の境界面(8b)が、酸化物層(8)の第1の境界面(8a)よりも小さい粗さ(R2)を有する、半導体発光ダイオード、を提案する。

Description

本発明は、半導体発光ダイオードと、半導体発光ダイオードを製造する方法とに関する。
半導体発光ダイオードは、半導体層から成る積層体を備えており、半導体層の材料は、個々の層の中および層の境界部における光電子特性および電子バンド構造を所定の範囲内に設定する目的で、(基材およびドーパントに関して)特定の種類が選択され、互いに適合化される。互いに相補的にドープされている2つの隣接する発光ダイオード層(p型ドープ層およびn型ドープ層)の間の遷移領域に、光学活性ゾーンが形成され、このゾーンは、半導体積層体の中を電流が流れると電磁放射を放出する。発生する放射は、最初は全方向に放出され、すなわち、半導体発光ダイオードの放出方向には一部分のみが放出される。放射のうち半導体積層体とは反対側に放出される部分を反射して放出方向に戻す目的で、透明導電性酸化物(transparent conductive oxide)から成る酸化物層と、1つまたは複数のミラー層とが、半導体積層体の裏側に設けられている。電磁放射のうちミラー層に入射する一部分は、層の光屈折率の差と、ミラー層の導電率と、酸化物層の透明度と、光学活性ゾーンと酸化物層との間に存在する層の厚さとに応じて、反射される。反射部分を増大させる目的で、従来では、層の厚さのみならず、主として各層の材料の特性および材料の組成が修正および最適化される。
電磁放射のうちミラー層に入射してミラー層によって反射されて戻される部分を増大させることができるならば、半導体発光ダイオードの発光効率を高めることができる。
この目的は、請求項1および請求項2のいずれかに記載の半導体発光ダイオードと、請求項14に記載の方法とによって、可能になる。
半導体発光ダイオードであって、少なくとも1層のp型ドープ発光ダイオード層と、n型ドープ発光ダイオード層と、これらp型ドープ発光ダイオード層とn型ドープ発光ダイオード層との間の光学活性ゾーンとを有し、透明導電性酸化物の酸化物層を有し、少なくとも1層のミラー層を有し、酸化物層が、発光ダイオード層と少なくとも1層のミラー層との間に配置されており、酸化物層が、発光ダイオード層に面している第1の境界面と、少なくとも1層のミラー層に面している第2の境界面と、を備えており、酸化物層の第2の境界面が、酸化物層の第1の境界面よりも小さい粗さを有する、半導体発光ダイオード、が提供される。
さらには、酸化物層の第2の境界面が、1.0nm未満の粗さを有する、半導体発光ダイオード、が提供される。
粗さの低減した第2の境界面上にミラー層を形成することによって、酸化物層とミラー層との間の境界面における反射の度合いが高まり、放射のうち主として大きな入射角度で入射する部分が反射される程度が増す。
酸化物層を5nmより大きい層厚さで形成するならば、酸化物層の第1の境界面における凹凸(この凹凸は下層の一番上の半導体層の粗さによって生じる)が平らにならされて(evened out)、したがって、酸化物層の第2の境界面に、この凹凸による悪影響が及ばない。
p型ドープ発光ダイオード層が、n型ドープ発光ダイオード層よりも酸化物層の近傍に配置される場合、酸化物層およびミラー層は、半導体発光ダイオードのp側に位置する。この側に酸化物層を結合することは、半導体発光ダイオードの動作電圧の上昇を伴うが、後から説明するように、この上昇は補正することができる。
一発展形態によると、p型ドープ発光ダイオード層と酸化物層との間に、p型ドープ半導体層が配置されており、このp型ドープ半導体層は、p型ドープ発光ダイオード層のドーパント濃度と同じかまたはそれより高いドーパント濃度を有する。p型ドープ半導体層は、酸化物層を堆積させるときに、p型ドープ発光ダイオード層を結晶格子の損傷から保護する。
第1の実施形態によると、酸化物層の第1の境界面は、p型ドープ半導体層に隣接している。
これに代わる第2の実施形態によると、p型ドープ半導体層と酸化物層との間にn型ドープ半導体層が配置されており、酸化物層はこのn型ドープ半導体層に隣接している。結果として、酸化物層から半導体積層体への低インピーダンス接続が達成される。
一発展形態によると、p型ドープ半導体層とn型ドープ半導体層との間に、アンドープ半導体層が設けられている。このアンドープ半導体層は、ドープされている2つの半導体層と一緒に、トンネルコンタクト(tunnel contact)を形成しており、トンネルコンタクトの接触抵抗は、n型ドープ半導体層を介しての酸化物層の低インピーダンス接続によってそれを上回るだけ補正され、したがって、要求される動作電圧が全体として下がる。
酸化物層は、導電性であることが好ましい。
酸化物層に適している材料は、例えば、酸化亜鉛、インジウムスズ酸化物、またはインジウム亜鉛酸化物である。
ミラー層が酸化物層の第2の境界面に直接隣接している場合、酸化物層の第2の境界面は、境界面であると同時に、特に粗さの小さいミラー面を形成する。
一実施形態によると、ミラー層は、少なくとも1層の金属ミラー層を含んでいる。
金属ミラー層に適している材料は、特に、金、銀、またはアルミニウムであり、この場合、金は、赤外線範囲の反射に適しており、銀は可視波長範囲の反射に適しており、アルミニウムは紫外線範囲の反射に適している。
さらなる一実施形態によると、金属ミラー層に代えて、または金属ミラー層に加えて、少なくとも1層の誘電体ミラー層が設けられている。誘電体ミラー層は、特に、金属ミラー層との組合せにおいて、半導体発光ダイオードの裏面における反射部の反射率を増大させる。
誘電体ミラー層に適している材料は、例えば、ガラス、酸化ケイ素、窒化ケイ素、または酸窒化ケイ素である。
一発展形態によると、誘電体ミラー層は、酸化物層と金属ミラー層との間に配置されており、局所的な凹部を備えており、この凹部の中で金属ミラー層が酸化物層の第2の境界面まで延在している。結果として、金属ミラー層が、透明導電性酸化物層へのコンタクトを形成しており、これらのコンタクトに基づいて、半導体積層体の表面領域全体にわたり酸化物層において横方向の電流拡散が起こる。
発光ダイオード層に適している基材は、例えば、二元、三元、または四元のIII−V族半導体材料、特に、アルミニウム、ガリウム、およびインジウムのうちの少なくとも1つの元素と、窒素、リン、およびヒ素のうちの少なくとも1つの元素とを含んでいる材料、とすることができる。このような材料の例は、窒化アルミニウム、窒化アルミニウムインジウム、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、インジウムガリウムヒ素リンである。
半導体発光ダイオードを製造する方法は、以下のステップ:
− 少なくとも1層のp型ドープ発光ダイオード層とn型ドープ発光ダイオード層とを形成するステップ、
− 透明導電性酸化物を堆積させるステップであって、これによって、発光ダイオード層に面している第1の境界面を備えている酸化物層が形成され、酸化物層が、高周波(HF)を利用する直流(DC)スパッタリング(HF-assisted DC sputtering)によって堆積され、この堆積において、第1の境界面に向かい合う、酸化物層の第2の境界面が形成され、この第2の境界面が、酸化物層の第1の境界面よりも小さい粗さを有する、ステップ、
− 酸化物層の第2の境界面の上に少なくとも1層のミラー層を形成するステップ、
を含んでいる。
透明導電性酸化物から成る酸化物層を、HF支援DCスパッタリングによって堆積させることによって、酸化物層の第2の境界面が第1の境界面よりも小さい粗さを有し、特に、第2の境界面の粗さは1.0nm未満である。結果として、製造後の半導体発光ダイオードでは、酸化物層とミラー層との間の境界面において、より大きな反射効果またはミラー効果が得られる。
少なくとも5nmの層厚さを有する酸化物層を堆積させるならば、結果として、酸化物層の第1の境界面の凹凸(この凹凸は、その下の一番上の半導体層の粗さによって生じる)が平らにならされ、酸化物層の第2の境界面の粗さは、第1の境界面の凹凸による悪影響を受けることがない。
一発展形態によると、p型ドープ半導体層が、p型ドープ発光ダイオード層の上に堆積されており、p型ドープ発光ダイオード層のドーパント濃度と同じかまたはそれより高いドーパント濃度を有する。p型ドープ半導体層は、酸化物層をスパッタリングによって堆積させるときに、p型ドープ発光ダイオード層を結晶格子の損傷から保護する。
p型ドープ半導体層の上に、アンドープ半導体層と、n型ドープ半導体層とをさらに堆積させ、そのn型ドープ半導体層の上に酸化物層をスパッタリングによって堆積させるならば、n型ドープ半導体層を介して酸化物層の低インピーダンス接続が形成される。p型ドープ半導体層、アンドープ半導体層、およびn型ドープ半導体層がトンネルコンタクトを形成し、その接触抵抗は、酸化物層からn型ドープ半導体層への低インピーダンス接続によってそれを上回るだけ補正される。
一発展形態によると、ミラー層を形成するステップは、少なくとも1層の誘電体ミラー層を堆積させるステップと、誘電体ミラー層に凹部をエッチングするステップと、誘電体ミラー層の上に少なくとも1層の金属ミラー層を堆積させるステップと、を含んでいる。結果として、金属ミラー層が、誘電体ミラー層の凹部の中で酸化物層へのコンタクトを形成し、これらのコンタクトに基づいて、半導体積層体の表面領域全体にわたり酸化物層において横方向の電流拡散が起こる。
以下では、本発明のいくつかの例示的な実施形態について、図面を参照しながら説明する。
半導体発光ダイオードの第1の例示的な実施形態を示している。 半導体発光ダイオードの第2の例示的な実施形態を示している。 いくつかのミラー層を有する、半導体発光ダイオードの第3の例示的な実施形態を示している。 いくつかのミラー層を有する、半導体発光ダイオードの第4の例示的な実施形態を示している。 図1〜図4のいずれかによる半導体発光ダイオードの製造過程にある半導体製品の概略的な拡大詳細図を示している。
図1は、半導体積層体20を備えている半導体発光ダイオード10の第1の例示的な実施形態の断面図を示している。発生する電磁放射(可視範囲内、赤外線範囲内、または紫外線範囲内)は、最初は全方向に放出されるが、酸化物層およびミラー層と反対側の半導体積層体の面に配置されている放射出口層1(図1の下部)の放射出口面25を通じて、最大限に完全に放出される。放射出口層1は、基板層(基板上にすべての層を成長させ、基板を実質的に完全にエッチバックした後に残る層)である(薄膜LED)、または、実際の発光ダイオード層より前に基板上に成長させた半導体層(基板は後から完全に除去する)、のいずれかである。
放射出口層1の上に、以下のようにさらなる層を成長させる。最初に、n型ドープ発光ダイオード層2およびp型ドープ発光ダイオード層4を堆積させる。互いに逆の導電型にドープされている発光ダイオード層2,4は、図1において破線によって示したように、発光ダイオード積層体を形成している。これら2つの半導体層2,4の間の境界面には光学活性ゾーン3が形成され、適切な極性の十分なバイアス電圧が発光ダイオード層2,4に印加されたときに電磁放射を放出する役割を果たす。この場合、n型ドープ発光ダイオード層2はシリコンによってドープされており、p型ドープ発光ダイオード層4はマグネシウムによってドープされており、これら発光ダイオード層2,4それぞれの基材は、III−V族半導体材料である。放射出口層1は、その下のn型ドープ発光ダイオード層2を保護し、電気的に絶縁する目的に使用されている。
発光ダイオード積層体のうち、p型ドープ発光ダイオード層4が配置されている面(すなわち図1における上面)の上には、透明導電性酸化物から成る酸化物層8が堆積されている。特に、酸化物層8は、透明導電性酸化物を含んでいる。
酸化物層は、層の境界に平行に、横方向に電流を拡散させることと、ミラー層と半導体積層体との間のマイグレーション(migration)を防ぐこととを目的として使用されている。図1に示した例示的な実施形態においては、酸化物層8は、p型ドープ発光ダイオード層4の上に直接堆積されておらず、(p型ドープ発光ダイオード層4を保護する目的で)p型ドープ半導体層5を最初に堆積させる。このp型ドープ半導体層5は、p型ドープ発光ダイオード層4のドーパント濃度と同じかまたはそれより高いドーパント濃度を有する。
次に、透明導電性酸化物(TCO)から成る酸化物層8を、p型ドープ半導体層5の上に堆積させる。このステップにおいて、酸化物層8の第1の境界面8aの粗さR1は、p型ドープ半導体層5の上面の粗さによって生じる。酸化物層の第1の境界面8aは、半導体積層体に面している(特に、積層体のうち最後に堆積される一番上の半導体層に直接隣接している)境界面である。
透明導電性酸化物としては、例えば、インジウムスズ酸化物、インジウム亜鉛酸化物、または酸化亜鉛が適している。酸化亜鉛の場合、アルミニウムまたはガリウムによってドープすることによって導電率を高めることができる。さらには、単一の酸化物層の代わりに、いくつかの酸化物層の積層体を設けることもできる。
酸化物層は、HF支援DCスパッタリングによって堆積させる。結果として、特に小さい粗さR2を有する、上側の第2の境界面8bが得られる。酸化物層8をスパッタリングによって堆積させた後、その第2の境界面8bは最初は露出している。最後に、図1に示したように、第2の境界面8bの上にミラー層9(特に金属ミラー層19)を堆積させる。
半導体積層体の各層の間の境界面と、半導体積層体、酸化物層、およびミラー層の間の境界面には、必ず特定の粗さが存在する。粗さは、ほとんどの場合、「rms」(二乗平均平方根:理想的な境界面からの逸脱、すなわち、境界面または表面の高さの変動の標準偏差)を、数値(例えばnm単位)に付加して表す。この平均は、各表面または各境界面の面領域全体にわたって求められる。半導体発光ダイオード10の積層体内の境界面の粗さは、従来では1.5〜5nm程度であるが、これよりも相当に大きくなり、20nmを超えることもある。理想的な結晶格子からの逸脱(例えば、局所的に変動する成長条件または格子の歪み、場合によってはドーパントの結果としての逸脱)は、特に粗さの原因となる。
半導体発光ダイオードを製造するとき、従来では、(ドーパントを含んでいる)各層の材料および材料の組合せを最適化し、互いに適合化させる。さらには、境界面で反射される電磁放射の強め合う(建設的)干渉(constructive interference)と、したがって発光ダイオードの高い光度とを達成する目的で、層の厚さおよび層の屈折率を最適化する。しかしながら、層境界の高さの変動は、粗さに起因するものであり、反射される放射の波長よりも二桁〜三桁小さく(すなわち1/100〜1/1000)、その影響はほとんどの場合に無視される。
酸化物層の第2の境界面(半導体積層体とは反対側である、すなわちミラー層に面している境界面)は、従来、酸化物層の第1の境界面よりもさらに大きな粗さを有し、なぜなら、透明導電性酸化物は、一般的には単結晶として成長せずに、多結晶として、またはアモルファスとして成長するためである。
しかしながら、本文書に提案するように、HF支援DCスパッタリング工程によって酸化物層8を堆積させることによって、酸化物層の第2の境界面8bに形成される粗さR2が特に小さく、したがって、その上に堆積されるミラー層の反射率が増大する。以下では、HF支援DCスパッタリング工程について図5を参照しながら説明する。
酸化物層8の第2の境界面8b(スパッタリング工程の実行後は露出している)の上に、ミラー層9を堆積させる。ミラー層9は、PVD(物理的蒸着)またはCVD(化学的蒸着)によって、特に、PECVD(プラズマCVD)、MBE(分子線エピタキシ)、IBE(イオンビームエッチング)によって、または熱蒸着によって、堆積させる。この例示的な実施形態においては、ミラー層9は金属ミラー層19であり、金、銀、またはアルミニウム、あるいはこれらの金属の少なくとも1つを含んでいる合金から成る。金属ミラー層19は、それぞれが金属または金属合金から作製されているいくつかの層を含んでいることもできる。
酸化物層8およびミラー層9の材料および層厚さは、光学活性ゾーン3によって放出される電磁放射のうち、酸化物層およびミラー層の方向に放出される部分が、酸化物層8の第2の境界面8bにおいてできる限り完全に反射されるように、互いに調整されている。反射される放射の入射角度は、統計的に分布し、基本的には、ミラー層の反射境界面の面法線に対する0度〜90度の間の任意の値をとりうる。酸化物層8の第2の境界面8bの粗さが小さい結果として、第2の境界面8bの面法線に対する入射角度が大きい場合でも、全体として、入射する電磁放射のうちの大きな割合が反射される。結果として、半導体発光ダイオードによって放出される電磁放射の強度が増大する。
図2は、半導体発光ダイオードの第2の例示的な実施形態を示しており、この実施形態においては、図1に示した層に加えて、アンドープ半導体層6およびn型ドープ半導体層7も設けられており、p型ドープ半導体層5と酸化物層8との間に配置されている。n型ドープ半導体層7は、透明導電性酸化物から成る酸化物層8と半導体積層体20との結合を促進する。アンドープ半導体層6は、p型ドープ半導体層5とn型ドープ半導体層7との間に配置されている。一連の半導体層5,6,7は、発光ダイオード層4,2から成る実際の発光ダイオード積層体へのトンネルコンタクトを形成している。トンネルコンタクトによる動作電圧のわずかな上昇は、n型ドープ半導体層7を介しての酸化物層8の低インピーダンス接続によってそれを上回るだけ補正される。
層5、層6、および層7には、発光ダイオード層2,4に使用されているものと同じ基材が適している。この例示的な実施形態においては、ドープされている半導体層5,7の層厚さは、30nm未満であり、例えば、3〜20nmである。さらには、この例示的な実施形態においては、アンドープ半導体層6の層厚さは、20nm未満であり、例えば、1〜10nmである。図2の残りの部分については、図1において説明した実施形態の該当箇所があてはまる。
図1および図2に示した、半導体積層体20の層は、例えばCVD(化学的蒸着)によって堆積させ、その後、この半導体積層体20の上に酸化物層8を堆積させ、その上にミラー層9を堆積させる。次に、半導体積層体20の下面において、基板を薄くする、または放射出口層1が露出するように完全に除去する。
図1および図2は、酸化物層8が金属ミラー層19の下面に直接隣接している例示的な実施形態を示しているが、図3および図4は、酸化物層8と金属ミラー層19との間に追加の誘電体ミラー層18を有する例示的な実施形態を示している。
図3において、半導体積層体20は、図1の実施形態と同じ構造を有する。図4において、半導体積層体20は、図2の実施形態と同じ構造を有する。したがって、図1および図2に関する説明が、それぞれ図3および図4にもあてはまる。
図3および図4によると、それぞれ、一番上の半導体層5および半導体層7の上に、HF支援DCスパッタリングによって酸化物層8を堆積させる。この酸化物層8の第2の境界面8bの上に、最初に誘電体ミラー層18(例えば酸化ケイ素から成る)を堆積させる。次に、誘電体ミラー層18に凹部11をエッチングし、誘電体ミラー層18の上に金属ミラー層19を堆積させる。金属ミラー層19の材料は、誘電体ミラー層18の凹部の中で酸化物層8の第2の境界面8bまで延在しており、したがって、酸化物層8への、互いに結合されているコンタクトがこの位置に形成される。互いに結合されているコンタクトに基づいて、半導体積層体20の表面領域全体にわたり透明導電性酸化物8において横方向の電流拡散が起こる。
この例示的な実施形態においては、ミラー層9は、誘電体ミラー層18と、金属ミラー層19とを含んでいる。ミラー層9(18,19)は酸化物層8の後に堆積されるため、酸化物層8の第2の境界面8bの粗さR2が小さいことに起因して、ミラー層18とミラー層19との間の境界面の粗さも小さくなる。結果として、酸化物層の第2の境界面の粗さが小さいことに起因して、それに続くミラー層の境界面の粗さもある程度減少するため、ミラー積層体の反射率がさらに増大する。
図3および図4の残りの部分については、図1および図2において説明した実施形態の該当箇所があてはまる。
上述した例示的な実施形態の場合、ドーパント濃度は以下のとおりである。n型ドープ発光ダイオード層2は、1×1020/cm未満、特に1×1019/cm未満のドーパント濃度を有する。p型ドープ発光ダイオード層4は、2×1020/cm未満のドーパント濃度を有する。p型ドープ半導体層5のドーパント濃度は、p型ドープ発光ダイオード層4のドーパント濃度と同じかまたはそれ以上であり、2×1020/cmより大きい。n型ドープ半導体層7のドーパント濃度は、n型ドープ発光ダイオード層2のドーパント濃度よりも高く、2×1020/cmより大きい。したがって、2つの半導体層5,7のそれぞれは、同じドーパント型の各発光ダイオード層4,2よりも高濃度にドープされている。p型ドープ層はマグネシウムによってドープされており、n型ドープ層はシリコンによってドープされている。
あるいは、n型ドープ半導体層7のドーパント濃度を、n型ドープ発光ダイオード層2のドーパント濃度よりも低くすることもできる。
図5は、図1〜図4のいずれかによる半導体発光ダイオードの製造過程にある(実際には酸化物層8をスパッタリングによって堆積させた後の)半導体製品の概略的な拡大詳細図を示している。半導体積層体20の一番上の層の上部領域の一部と、この層の上にスパッタリングされている、透明導電性酸化物から作製されている酸化物層とを示してある。一番上の半導体層は、図1または図3におけるp型ドープ半導体層5、もしくは、図2または図4におけるn型ドープ半導体層7、のいずれかである。
一番上の半導体層5または半導体層7の上面に酸化物層8を堆積させる場合、酸化物層8の下側の第1の境界面8aの粗さR1は、一番上の半導体層の粗さによって生じる。この粗さは、一般には1.5nm rmsより大きいが、一番上の半導体層の堆積方法、その基材、およびそのドーパント濃度によっては、これよりも相当に大きくなることがある。窒化ガリウムから成るp型ドープ半導体層5(図1または図3)の場合、その上面の粗さは1.2〜1.8nmである。
透明導電性酸化物から成る酸化物層8をHF支援DCスパッタリング法によって堆積させることによって、図5に示したように、その第2の境界面8bの粗さR2は、第1の境界面8aの粗さR1よりも小さくなり、具体的には1.0nm未満、場合によっては0.5nmである。
本明細書に説明した例示的な実施形態においては、酸化物層8は、1〜50nmの層厚さでスパッタリングによって堆積されているが、より大きな層厚さを選択することもできる。酸化物層を最小限の層厚さ(例えば5nm)で堆積させるならば、酸化物層をスパッタリングによって堆積させるとき、下層の半導体層5または7から生じる凹凸が平らにならされる。これにより、酸化物層8の第2の境界面8bの粗さR2は、HF支援DCスパッタリング法による影響を受けるのみであり、深い位置にある半導体層の高さの変動には影響されない。
酸化物層の上に堆積される(HF支援DCスパッタリングによって堆積される)ミラー層は、極めてなめらかな反射面を有する。さらには、半導体積層体の一番上の半導体層(酸化物層8をスパッタリングによって堆積させる前には露出している)は、HF支援DCスパッタリング法によってほとんど損傷しない。
HF支援DCスパッタリング法(それ自体は公知である)は、この場合、透明導電性酸化物の酸化物層8を、発光ダイオードの半導体積層体20の一番上の層の上に堆積させるために使用される。HF支援DCスパッタリング法においては、直流電圧に高周波交流電圧を重畳する。したがって、スパッタリング用に供給される電力は、直流(DC)部分と高周波(HF)部分とを含んでいる。高周波電力部分の周波数は、例えば、13.56MHzである。スパッタリング時、合成されたDC/HF電力が、例えば、スパッタリング室に配置されている電極に供給される。
HF支援DCスパッタリング法によって堆積される酸化物層8の第2の境界面8bと、この第2の境界面8bの上に堆積されるさらなるミラー層18,19の境界面は、粗さが減少していることにより、そこに入射する電磁放射のより多くの部分を反射する。このことは、放射のうち、面法線に対する大きな入射角度でこれらの境界面に入射する部分に特にあてはまる。
反射率が増大しているため、半導体発光ダイオード10は、全体として、より高い強度の電磁放射をその放射出口面25において放出する。
ここまで、本発明について例示的な実施形態を参照しながら説明してきたが、本発明は上記の説明に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第102008011847.8号および独国特許出願第102008027045.8号の優先権を主張し、これらの文書の開示内容は参照によって本出願に組み込まれている。

Claims (15)

  1. 半導体発光ダイオード(10)であって、
    − 少なくとも1層のp型ドープ発光ダイオード層(4)と、n型ドープ発光ダイオード層(2)と、前記p型ドープ発光ダイオード層(4)と前記n型ドープ発光ダイオード層(2)との間の光学活性ゾーン(3)と、
    − 透明導電性酸化物の酸化物層(8)と、
    − 少なくとも1層のミラー層(9)と、
    を有し、
    前記酸化物層(8)が、前記発光ダイオード層(2,4)と前記少なくとも1層のミラー層(9)との間に配置されており、前記酸化物層(8)が、前記発光ダイオード層(2,4)に面している第1の境界面(8a)と、前記少なくとも1層のミラー層(9)に面している第2の境界面(8b)と、を備えており、
    前記酸化物層(8)の前記第2の境界面(8b)が、前記酸化物層(8)の前記第1の境界面(8a)よりも小さい粗さ(R2)を有する、
    半導体発光ダイオード。
  2. 半導体発光ダイオード(10)であって、
    − 少なくとも1層のp型ドープ発光ダイオード層(4)と、n型ドープ発光ダイオード層(2)と、前記p型ドープ発光ダイオード層(4)と前記n型ドープ発光ダイオード層(2)との間の光学活性ゾーン(3)と、
    − 透明導電性酸化物の酸化物層(8)と、
    − 少なくとも1層のミラー層(9)と、
    前記酸化物層(8)が、前記発光ダイオード層(2,4)と前記少なくとも1層のミラー層(9)との間に配置されており、前記酸化物層(8)が、前記発光ダイオード層(2,4)に面している第1の境界面(8a)と、前記少なくとも1層のミラー層(9)に面している第2の境界面(8b)と、を備えており、
    前記酸化物層(8)の前記第2の境界面(8b)が、1.0nm未満の粗さ(R2)を有する、
    半導体発光ダイオード。
  3. 前記酸化物層(8)が、5nmより大きい層厚さを有することを特徴とする、
    請求項1または2に記載の半導体発光ダイオード。
  4. 前記p型ドープ発光ダイオード層(4)が、前記n型ドープ発光ダイオード層(2)よりも前記酸化物層(8)の近傍に配置されていることを特徴とする、
    請求項1〜3のいずれか1項に記載の半導体発光ダイオード。
  5. 前記p型ドープ発光ダイオード層(4)と前記酸化物層(8)との間に、p型ドープ半導体層(5)が配置されており、前記p型ドープ半導体層(5)が、前記p型ドープ発光ダイオード層(4)のドーパント濃度と同じかまたはそれより高いドーパント濃度を有することを特徴とする、
    請求項1〜4のいずれか1項に記載の半導体発光ダイオード。
  6. 前記酸化物層(8)が、その前記第1の境界面(8a)において、前記p型ドープ半導体層(5)に隣接していることを特徴とする、
    請求項5に記載の半導体発光ダイオード。
  7. 前記p型ドープ半導体層(5)と前記酸化物層(8)との間にn型ドープ半導体層(7)が配置されており、前記酸化物層(8)の前記第1の境界面(8a)が、前記n型ドープ半導体層(7)に隣接していることを特徴とする、
    請求項5に記載の半導体発光ダイオード。
  8. 前記p型ドープ半導体層(5)と前記n型ドープ半導体層(7)との間にアンドープ半導体層(6)が配置されていることを特徴とする、
    請求項7に記載の半導体発光ダイオード。
  9. 前記酸化物層(8)の前記透明導電性酸化物が、材料として酸化亜鉛、インジウムスズ酸化物、インジウム亜鉛酸化物のうちの少なくとも1つを含んでいることを特徴とする、
    請求項1〜8のいずれか1項に記載の半導体発光ダイオード。
  10. 前記ミラー層(9)が前記酸化物層(8)の前記第2の境界面(8b)に隣接していることを特徴とする、
    請求項1〜9のいずれか1項に記載の半導体発光ダイオード。
  11. 前記ミラー層(9)が、少なくとも1層の金属ミラー層(19)を備えていることを特徴とする、
    請求項1〜10のいずれか1項に記載の半導体発光ダイオード。
  12. 前記ミラー層(9)が、少なくとも1層の誘電体ミラー層(18)を備えていることを特徴とする、
    請求項1〜11のいずれか1項に記載の半導体発光ダイオード。
  13. 前記誘電体ミラー層(18)が、前記酸化物層(8)と前記金属ミラー層(19)との間に配置されており、前記誘電体ミラー層(18)が局所的な凹部(11)を備えており、前記凹部(11)の中で前記金属ミラー層(19)が前記酸化物層(8)の前記第2の境界面(8b)まで延在していることを特徴とする、
    請求項12に記載の半導体発光ダイオード。
  14. 半導体発光ダイオード(10)を製造する方法であって、
    − 少なくとも1層のp型ドープ発光ダイオード層(4)とn型ドープ発光ダイオード層(2)とを形成するステップと、
    − 透明導電性酸化物を堆積させるステップであって、これによって、前記発光ダイオード層(2,4)に面している第1の境界面(8a)を備えている酸化物層(8)が形成され、前記酸化物層(8)が、HF支援DCスパッタリングによって堆積され、この堆積において、前記第1の境界面(8a)に向かい合う、前記酸化物層(8)の第2の境界面(8b)が形成され、前記第2の境界面(8b)が、前記酸化物層(8)の前記第1の境界面(8a)よりも小さい粗さを有する、前記ステップと、
    − 前記酸化物層(8)の前記第2の境界面(8b)の上に少なくとも1層のミラー層(9)を形成するステップと、
    を含んでいる、方法。
  15. 前記少なくとも1層のミラー層(9)を形成する前記ステップが、
    少なくとも1層の誘電体ミラー層(18)を堆積させるステップと、前記誘電体ミラー層(18)に凹部をエッチングするステップと、前記誘電体ミラー層(18)の上に少なくとも1層の金属ミラー層(19)を堆積させるステップと、
    を含んでいることを特徴とする、
    請求項14に記載の方法。
JP2010547944A 2008-02-29 2009-02-11 半導体発光ダイオードおよび半導体発光ダイオードの製造方法 Pending JP2011513955A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008011847 2008-02-29
DE102008027045A DE102008027045A1 (de) 2008-02-29 2008-06-06 Halbleiterleuchtdiode und Verfahren zur Herstellung einer Halbleiterleuchtdiode
PCT/DE2009/000192 WO2009106038A1 (de) 2008-02-29 2009-02-11 Halbleiterleuchtdiode und verfahren zur herstellung einer halbleiterleuchtdiode

Publications (2)

Publication Number Publication Date
JP2011513955A true JP2011513955A (ja) 2011-04-28
JP2011513955A5 JP2011513955A5 (ja) 2012-03-22

Family

ID=40911446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010547944A Pending JP2011513955A (ja) 2008-02-29 2009-02-11 半導体発光ダイオードおよび半導体発光ダイオードの製造方法

Country Status (8)

Country Link
US (1) US8772804B2 (ja)
EP (1) EP2248191B1 (ja)
JP (1) JP2011513955A (ja)
KR (2) KR101935642B1 (ja)
CN (1) CN101960623B (ja)
DE (1) DE102008027045A1 (ja)
TW (1) TWI394297B (ja)
WO (1) WO2009106038A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194947B (zh) * 2010-03-17 2015-11-25 Lg伊诺特有限公司 发光器件和发光器件封装
JP5830166B2 (ja) 2011-05-25 2015-12-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体チップ
TW201322489A (zh) * 2011-11-29 2013-06-01 Genesis Photonics Inc 發光二極體元件及覆晶式發光二極體封裝元件
CN103247732B (zh) * 2012-02-14 2018-02-06 晶元光电股份有限公司 具有平整表面的电流扩散层的发光元件
DE102012106998A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Reflektierendes Kontaktschichtsystem für ein optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102015102454A1 (de) 2015-02-20 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Nitridschicht, strukturierte Dielektrikumschicht, optoelektronisches Bauelement, Ätzverfahren zum Ätzen von Schichten und Umgebungssensor
DE102015108875B4 (de) * 2015-06-04 2016-12-15 Otto-Von-Guericke-Universität Magdeburg Bauelement mit einer transparenten leitfähigen Nitridschicht
KR102519668B1 (ko) 2016-06-21 2023-04-07 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
KR102476139B1 (ko) 2016-08-03 2022-12-09 삼성전자주식회사 반도체 발광소자
KR102543183B1 (ko) 2018-01-26 2023-06-14 삼성전자주식회사 반도체 발광소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532997A (ja) * 2000-05-12 2003-11-05 ウンアクシス ドイチェランド ゲーエムベーハー インジウム−スズ酸化物(ito)フィルム及びその製造方法
JP2006313888A (ja) * 2005-05-03 2006-11-16 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876003B1 (en) * 1999-04-15 2005-04-05 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
JP2001009583A (ja) * 1999-06-29 2001-01-16 Canon Inc レーザ加工装置
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
EP1471583B1 (en) 2002-01-28 2009-10-07 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US7041529B2 (en) * 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
JP4174581B2 (ja) * 2002-10-23 2008-11-05 信越半導体株式会社 発光素子の製造方法
KR20050051920A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
US20050236630A1 (en) * 2004-04-23 2005-10-27 Wang-Nang Wang Transparent contact for light emitting diode
DE102005013894B4 (de) 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung
DE102004050891B4 (de) 2004-10-19 2019-01-10 Lumileds Holding B.V. Lichtmittierende III-Nitrid-Halbleitervorrichtung
KR101139891B1 (ko) 2005-01-31 2012-04-27 렌슬러 폴리테크닉 인스티튜트 확산 반사면을 구비한 발광 다이오드 소자
US7384808B2 (en) 2005-07-12 2008-06-10 Visual Photonics Epitaxy Co., Ltd. Fabrication method of high-brightness light emitting diode having reflective layer
DE102005035722B9 (de) 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP1750310A3 (en) 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
DE102006023685A1 (de) 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN101395728B (zh) 2006-03-10 2011-04-13 松下电工株式会社 发光元件及其制造方法
DE102007002416A1 (de) * 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102007029370A1 (de) * 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007035687A1 (de) 2007-07-30 2009-02-05 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Schichtenstapel
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
DE102008024517A1 (de) * 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532997A (ja) * 2000-05-12 2003-11-05 ウンアクシス ドイチェランド ゲーエムベーハー インジウム−スズ酸化物(ito)フィルム及びその製造方法
JP2006313888A (ja) * 2005-05-03 2006-11-16 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子

Also Published As

Publication number Publication date
US20110198640A1 (en) 2011-08-18
DE102008027045A1 (de) 2009-09-03
EP2248191A1 (de) 2010-11-10
EP2248191B1 (de) 2018-08-15
TWI394297B (zh) 2013-04-21
KR101935642B1 (ko) 2019-01-04
CN101960623A (zh) 2011-01-26
US8772804B2 (en) 2014-07-08
KR20100126332A (ko) 2010-12-01
CN101960623B (zh) 2014-08-06
WO2009106038A1 (de) 2009-09-03
TW200945635A (en) 2009-11-01
KR20160075765A (ko) 2016-06-29
KR101645738B1 (ko) 2016-08-04

Similar Documents

Publication Publication Date Title
JP2011513955A (ja) 半導体発光ダイオードおよび半導体発光ダイオードの製造方法
US11616172B2 (en) Semiconductor light emitting device with frosted semiconductor layer
KR101290629B1 (ko) 광전 소자 및 그 제조방법
US20100117070A1 (en) Textured semiconductor light-emitting devices
US20100133505A1 (en) Semiconductor light emitting device and fabrication method for the same
TWI437725B (zh) 光電半導體元件
JP5378131B2 (ja) 窒化物半導体発光ダイオード素子
TWI415297B (zh) 光電半導體晶片
US9412904B2 (en) Structured substrate for LEDs with high light extraction
JP2017533591A (ja) 光電子半導体チップ
TWI436499B (zh) 發光元件及其製造方法
KR20160006787A (ko) 투명 도전막용 조성물, 투명 전극, 반도체 발광 소자, 태양 전지
JP6109311B2 (ja) オプトエレクトロニクスコンポーネント用の反射性コンタクト層システムおよびオプトエレクトロニクスコンポーネント用の反射性コンタクト層システムの製造方法
US20230032550A1 (en) Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device
JP2008508697A (ja) 反射低減層列を備えたルミネセンスダイオード
JP2012069683A (ja) 発光素子
US8274091B1 (en) Light emitting device with light extraction layer and fabricating method thereof
CN116344707A (zh) 改善发光亮度的发光二极管及其制备方法
KR20140123257A (ko) 질화물 반도체 발광 소자

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130905

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204