JP2011501540A - シリアルデジタルインターフェースにおける静的データの長いランを防ぐタイミング参照信号のための同期ビット挿入 - Google Patents
シリアルデジタルインターフェースにおける静的データの長いランを防ぐタイミング参照信号のための同期ビット挿入 Download PDFInfo
- Publication number
- JP2011501540A JP2011501540A JP2010529203A JP2010529203A JP2011501540A JP 2011501540 A JP2011501540 A JP 2011501540A JP 2010529203 A JP2010529203 A JP 2010529203A JP 2010529203 A JP2010529203 A JP 2010529203A JP 2011501540 A JP2011501540 A JP 2011501540A
- Authority
- JP
- Japan
- Prior art keywords
- data stream
- serial digital
- serialized
- parallel
- definition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本特許文書において説明される技術は、概して、ビデオシステムにおいて用いられるシリアルデータインターフェースに関する。より具体的には、高精細シリアル化(serialized)データストリームの最小桁のビット位置に、2ビットコードを挿入するシステムおよび方法が提供される。
放送用ビデオシステムおよび業務用ビデオシステムにおいて用いられるシリアルデジタルインターフェース(SDI)は、スクランブリング多項式およびNRZI符号化を用いる。スクランブラーが適切に導入されるとき、すべてのレジスターをクリアする入力パターンがある。残っている入力データがすべて0であるとき、0のみがスクランブラーから発せられる。合法的なビデオ信号は、すべて0のデータワードを含むことを制限されているが、合法的なビデオ信号は、実際にビデオの現在行の最初と最後を識別するために用いられるタイミング参照信号(TRS)コードワードにおいて現れる。
本明細書で説明される教示に従って、長い0のランがスクランブリング多項式に入力されることを防ぐために、TRSコードワードの最小桁のビット(LSB)位置に2ビットコードを挿入するためのシステムおよび方法が提供される。スクランブルされたデータストリームにおいて1および0の長いランを防ぐことによって、受信エンドのDC復元回路は、単純化され得、複雑さを低減してシステムの性能を高める。
図1は、本明細書で説明されるシステムおよび方法が用いられ得るシステムの一例である。ビデオ伝送システム101は、データストリームの中に同期ビットを挿入するために構成される。このシステムは、シリアル化データストリームを生成するように構成されたシリアルデジタルビデオトランスミッター102を含む。一実施形態において、シリアルデジタルビデオトランスミッターは、ASIC、DSPまたは当業者によって公知の他のデジタル論理デバイス上に含まれ得る。シリアルデジタルビデオトランスミッター102は、ビデオデータマルチプレクサー103を含み、ビデオデータマルチプレクサー103は、多重化されたデータストリームを同期ビット挿入モジュール104に送信する。以下でより詳細に説明されるように、同期ビット挿入モジュール104は、データストリームにおいて連続する1または0の数を低減するために、データストリームのプリアンブルにおけるデータワードの少なくとも2つの有意なビットを修正する。同期ビット挿入モジュール104に続くパラレルデータストリームは、パラレル−シリアルコンバーター105に送信される。スクランブラー106は、シリアル化データストリームにスクランブリング多項式を適用する。スクランブルされたシリアル化データストリームは、ビデオ接続107(電気ビデオケーブルまたは光学ビデオケーブルおよびワイヤレス接続を含むが、これらに限定されない)を介して、シリアルデジタルビデオレシーバー112に伝送される。デスクランブリング多項式は、シリアル−パラレルコンバーター109への伝送の前に、デスクランブラー108において、スクランブルされたシリアル化データストリームに適用される。シリアル化データストリームは、シリアル−パラレルコンバーター109に、次いで同期ビット検出110に送信され、同期ビット検出110は、同期ビット挿入モジュール104によってシリアル化データストリームの中に挿入された同期ビットを検出するように構成される。次いで、データストリームは、ビデオデータデマルチプレクサー111に伝送される。ここで、個々のデータストリームは、ビデオ処理ASIC/FPGA113によって処理される。
式1−NRZ生成器多項式:Gl(X)=X^9+X^4+1
式2−NRZI生成器多項式:G2(X)=X+1
ここで図5を参照すると、提案されたシリアルデジタルビデオトランスミッターは、スクランブラー106より前に、「同期ビット」501をパラレルデータストリーム503およびパラレルデータストリーム504の2つのLSB 502の中に挿入することによって、1と0との長いランを防ぐ。コードワード503およびコードワード504は、パラレルデータストリーム201およびパラレルデータストリーム202からの単一のコードワードを表す。コードワード503は、3FFh TRSコードワードを表し、コードワード504は、000h TRSコードワードを表す。コードワード503およびコードワード504の2つのLSB 502は、11bまたは00bから01bまたは10b、すなわち「同期ビット」記号501に修正される。このことは、TRSプリアンブル201の3FFhワードおよび000hワードに対する2つの可能な値の各々をもたらす。次いで、元の3FFh TRSコードワードに対する2つの可能な値は、3FDh 505と3FEh 506とである。次いで、元の000h TRSコードワードに対する2つの可能な値は、00lh 507と002h 508とである。3FFhおよび000hもまた、補助データフラグ(ADF)プリアンブルにおいて発生し得るので、000h/3FFh/3FFhの組み合わせにおいて、これらのデータワードもまた、同期ビット挿入モジュール104の対象になる。
Claims (25)
- ビデオ伝送システムであって、該ビデオ伝送システムは、
パラレルビデオストリームを受信するように構成されたシリアルデジタルビデオトランスミッターであって、該パラレルビデオストリームは、パラレルコードワードで構成されるプリアンブルを含む、シリアルデジタルビデオトランスミッターを備え、
該シリアルデジタルビデオトランスミッターは、該パラレルビデオストリームの該プリアンブルを構成する複数の該パラレルコードワードの2つの最小桁のビットを修正するようにさらに構成され、
該シリアルデジタルビデオトランスミッターは、シリアル化プリアンブルを含むシリアルビデオ信号を生成するために該パラレルビデオストリームをシリアル化するようにさらに構成され、
複数の該パラレルコードワードの該2つの最小桁のビットの該修正は、該シリアル化プリアンブルが所定の数よりも多くの連続する1または0を含むことを防ぐ、ビデオ伝送システム。 - 前記2つの最小桁のビットは、各データワードに対する値を交互に変える際に修正される、請求項1に記載のビデオ伝送システム。
- 前記データストリームの前記プリアンブルにおける複数の10ビットデータワードの2つの最小桁のビットの各々を修正することは、すべての入力データワードに対して実行される、請求項1に記載のビデオ伝送システム。
- 前記高精細シリアル化データストリームは、超高精細シリアル化データストリームである、請求項1に記載のビデオ伝送システム。
- 前記1または0の所定の数は、修正されるパラレルコードワードの数によって決定される、請求項1に記載のビデオ伝送システム。
- 前記シリアル化データストリームを伝送するように構成された、前記シリアルデジタルビデオトランスミッターとシリアルデジタルビデオレシーバーとの接続をさらに備えている、請求項1に記載のビデオ伝送システム。
- スクランブルされた高精細シリアル化データストリームを受信するように構成されたシリアルデジタルレシーバーをさらに備えている、請求項1に記載のビデオ伝送システム。
- デスクランブリング多項式を前記スクランブルされた高精細シリアル化データストリームに適用して、デスクランブルされたシリアル化データストリームを生成することと、該デスクランブルされたストリームを、置き換えられた値を含む10ビットデータワードを認識するように構成された検出器に送信することとを行うように構成されている、請求項7に記載のシリアルデジタルレシーバー。
- 前記置き換えられた値を含む第一および第二の10ビットデータワードの検出の前に、前記デスクランブルされたシリアル化データストリームは、パラレルデータストリームに変換される、請求項8に記載のシリアルデジタルレシーバー。
- シリアルデジタルインターフェースにおける静的データの長いランを低減する方法であって、該方法は、
高精細ビデオ信号において複数の10ビットデータワードを含むデータストリームを受信することと、
該データストリームのプリアンブルにおける複数の10ビットデータワードの2つの最小桁のビットの各々を修正し、該データストリームにおける連続する1または0の数を低減することと
を包含し、該2つの最小桁のビットを修正した後で、スクランブリング多項式を該データストリームに適用し、スクランブルされた高精細シリアル化データストリームを生成する、方法。 - 前記2つの最小桁のビットは、各データワードに対する値を交互に変える際に修正される、請求項10に記載の方法。
- 前記データストリームの前記プリアンブルにおける複数の10ビットデータワードの2つの最小桁のビットの各々を置き換えることは、すべての入力データワードに対して実行される、請求項10に記載の方法。
- 1または0の所定の数は、修正されるパラレルコードワードの数によって決定される、請求項10に記載の方法。
- 前記高精細シリアル化データストリームは、超高精細シリアル化データストリームである、請求項10に記載の方法。
- 前記スクランブルされた高精細シリアル化データストリームは、シリアルデジタルレシーバーに伝送される、請求項10に記載の方法。
- デスクランブリング多項式は、前記スクランブルされた高精細シリアル化データストリームに適用される、請求項15に記載の方法。
- 前記スクランブルされたデータストリームは、修正されたコードワードを含む第一および第二の10ビットデータワードを認識する検出器に入力される、請求項16に記載の方法。
- 前記修正されたコードワードを含む前記第一および前記第二の10ビットデータワードの検出の前に、前記デスクランブルされたシリアル化データストリームは、パラレルデータストリームに変換される、請求項17に記載の方法。
- シリアルデジタルビデオトランスミッターであって、該シリアルデジタルビデオトランスミッターは、
同期ビット挿入モジュールであって、該同期ビット挿入モジュールは、高精細ビデオ信号における複数の10ビットデータワードを含むデータストリームを受信するように構成され、該同期ビット挿入モジュールは、該データストリームのプリアンブルにおける複数の10ビットデータワードの2つの最小桁のビットの各々を修正するようにさらに構成され、該データストリームにおける連続する1または0の数を低減する、同期ビット挿入モジュールと、
スクランブラーであって、該スクランブラーは、該データストリームにスクランブリング多項式を適用し、スクランブルされた高精細シリアル化データストリームを生成するように構成されている、スクランブラーと
を含む、シリアルデジタルビデオトランスミッター。 - マルチプレクサーをさらに含む、請求項19に記載のシリアルデジタルビデオトランスミッター。
- パラレルデータストリームをシリアル化データストリームに変換するように構成されたパラレル−シリアルコンバーターをさらに含む、請求項19に記載のシリアルデジタルビデオトランスミッター。
- 1または0の所定の数は、修正されるパラレルコードワードの数によって決定される、請求項19に記載のシリアルデジタルビデオトランスミッター。
- 前記2つの最小桁のビットは、各データワードに対する値を交互に変える際に修正される、請求項19に記載のシリアルデジタルビデオトランスミッター。
- 前記データストリームの前記プリアンブルにおける複数の10ビットデータワードの2つの最小桁のビットの各々を修正することは、すべての入力データワードに対して実行される、請求項19に記載のシリアルデジタルビデオトランスミッター。
- 前記高精細シリアル化データストリームは、超高精細シリアル化データストリームである、請求項19に記載のシリアルデジタルビデオトランスミッター。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US98061807P | 2007-10-17 | 2007-10-17 | |
PCT/CA2008/001829 WO2009049414A1 (en) | 2007-10-17 | 2008-10-17 | Sync-bit insertion for timing reference signals to prevent long runs of static data in serial digital interfaces |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011501540A true JP2011501540A (ja) | 2011-01-06 |
Family
ID=40563506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010529203A Pending JP2011501540A (ja) | 2007-10-17 | 2008-10-17 | シリアルデジタルインターフェースにおける静的データの長いランを防ぐタイミング参照信号のための同期ビット挿入 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090103727A1 (ja) |
EP (1) | EP2201776A1 (ja) |
JP (1) | JP2011501540A (ja) |
CA (1) | CA2702616A1 (ja) |
WO (1) | WO2009049414A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8130124B2 (en) * | 2009-06-19 | 2012-03-06 | Analog Devices, Inc. | Method and apparatus for improving the reliability of a serial link using scramblers |
US8108567B2 (en) * | 2009-06-19 | 2012-01-31 | Analog Devices, Inc. | Method and apparatus for connecting HDMI devices using a serial format |
CN107431672B (zh) * | 2015-11-30 | 2020-02-14 | 华为技术有限公司 | 一种数据加扰方法和加扰装置 |
US20220191072A1 (en) * | 2019-03-26 | 2022-06-16 | Koito Manufacturing Co., Ltd. | Automobile |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1013240A (ja) * | 1996-06-19 | 1998-01-16 | Sony Corp | シリアルデジタルインタフェース信号送信回路およびシリアルデジタルインタフェース信号送信方法 |
JPH1013242A (ja) * | 1996-06-26 | 1998-01-16 | Sony Corp | 同一符号連続検出回路、同一符号連続検出方法、シリアルデジタルインタフェース信号送信回路およびシリアルデジタルインタフェース信号送信方法 |
JP2005328494A (ja) * | 2004-04-13 | 2005-11-24 | Sony Corp | データ送信装置及びデータ受信装置 |
JP2006013830A (ja) * | 2004-06-25 | 2006-01-12 | Sony Corp | データ送信装置及びデータ受信装置 |
JP2007013466A (ja) * | 2005-06-29 | 2007-01-18 | Sony Corp | データ処理装置およびデータ処理方法 |
US20070050805A1 (en) * | 2005-08-29 | 2007-03-01 | Sergiu Rotenstein | Transmission of pathological data patterns |
JP2008028651A (ja) * | 2006-07-20 | 2008-02-07 | Sony Corp | 信号処理装置及び信号処理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561714A (en) * | 1994-12-12 | 1996-10-01 | Tektronix, Inc. | Scrambling system for serial digital video |
US6888844B2 (en) * | 2000-04-07 | 2005-05-03 | Broadcom Corporation | Method for selecting an operating mode for a frame-based communications network |
JP2002261619A (ja) * | 2001-02-28 | 2002-09-13 | Toshiba Corp | データ符号化方法、データ符号化装置及び記憶媒体 |
FR2878967B1 (fr) * | 2004-12-03 | 2007-01-26 | Jean Marc Desaulniers | Moteur de video projection numerique a faisceau lumineux |
JP4165587B2 (ja) * | 2006-08-03 | 2008-10-15 | ソニー株式会社 | 信号処理装置及び信号処理方法 |
-
2008
- 2008-10-09 US US12/248,405 patent/US20090103727A1/en not_active Abandoned
- 2008-10-17 JP JP2010529203A patent/JP2011501540A/ja active Pending
- 2008-10-17 WO PCT/CA2008/001829 patent/WO2009049414A1/en active Application Filing
- 2008-10-17 EP EP08839737A patent/EP2201776A1/en not_active Withdrawn
- 2008-10-17 CA CA2702616A patent/CA2702616A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1013240A (ja) * | 1996-06-19 | 1998-01-16 | Sony Corp | シリアルデジタルインタフェース信号送信回路およびシリアルデジタルインタフェース信号送信方法 |
JPH1013242A (ja) * | 1996-06-26 | 1998-01-16 | Sony Corp | 同一符号連続検出回路、同一符号連続検出方法、シリアルデジタルインタフェース信号送信回路およびシリアルデジタルインタフェース信号送信方法 |
JP2005328494A (ja) * | 2004-04-13 | 2005-11-24 | Sony Corp | データ送信装置及びデータ受信装置 |
JP2006013830A (ja) * | 2004-06-25 | 2006-01-12 | Sony Corp | データ送信装置及びデータ受信装置 |
JP2007013466A (ja) * | 2005-06-29 | 2007-01-18 | Sony Corp | データ処理装置およびデータ処理方法 |
US20070050805A1 (en) * | 2005-08-29 | 2007-03-01 | Sergiu Rotenstein | Transmission of pathological data patterns |
JP2008028651A (ja) * | 2006-07-20 | 2008-02-07 | Sony Corp | 信号処理装置及び信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090103727A1 (en) | 2009-04-23 |
EP2201776A1 (en) | 2010-06-30 |
CA2702616A1 (en) | 2009-04-23 |
WO2009049414A1 (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4165587B2 (ja) | 信号処理装置及び信号処理方法 | |
KR100568950B1 (ko) | 한 클러스터의 수신 워드들 중 각각의 수신 워드를 단일의 전송 워드로 매핑하는 기능을 사용하여 시리얼 링크를 통한 전송시 심벌 간의 간섭 효과를 감소시키기 위한 방법 및 시스템 | |
KR100510679B1 (ko) | 디지털 vsb 전송 시스템 및 부가 데이터 다중화 방법 | |
JP4229836B2 (ja) | 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。 | |
EP2975858B1 (en) | Method for processing data in the ethernet, physical layer chip and ethernet device | |
JP6514333B2 (ja) | 送信装置、dpソース機器、受信装置及びdpシンク機器 | |
US8396215B2 (en) | Signal transmission apparatus and signal transmission method | |
GB2426674A (en) | 64b/66b coding with scrambling of the master transition | |
US20200257645A1 (en) | Data transmission method and data transmission system | |
JP2011501540A (ja) | シリアルデジタルインターフェースにおける静的データの長いランを防ぐタイミング参照信号のための同期ビット挿入 | |
CN109698728B (zh) | Interlaken接口与FlexE IMP的对接方法、对接设备及存储介质 | |
US8239738B2 (en) | Transparent in-band forward error correction for signal conditioning-encoded signals | |
JP4803752B2 (ja) | 誤り訂正符号化装置及びそのプログラム、並びに、誤り訂正復号化装置及びそのプログラム | |
JP6180664B2 (ja) | 送信装置、通信装置および信号伝送システム | |
US7730296B2 (en) | Method and system for providing synchronous running encoding and encryption | |
JP2007274533A (ja) | シリアル伝送用の送信装置,スクランブル処理方法,受信装置及びシステム | |
JP5309041B2 (ja) | インターフェース装置 | |
CN110351512B (zh) | 一种基于同轴电缆的数据发送方法及装置 | |
CN110166724B (zh) | 一种基于同轴电缆的多媒体数据发送方法及装置 | |
JP2014168152A (ja) | 信号送信装置、信号受信装置及び信号伝送システム | |
Seth-Smith et al. | 11.88 Gbits/sec: Continuing the Evolution of Serial Digital Interface | |
US8116382B2 (en) | System and method of data word flipping to prevent pathological conditions on high-speed serial video data interfaces | |
JP2001054016A (ja) | シリアル信号送信装置及びシリアル信号送信方法 | |
JP2006174104A (ja) | トランスポートストリーム信号分配装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110601 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110823 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |