JP2011243944A - 電気二重層キャパシタパッケージ及びその製造方法 - Google Patents

電気二重層キャパシタパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2011243944A
JP2011243944A JP2010247798A JP2010247798A JP2011243944A JP 2011243944 A JP2011243944 A JP 2011243944A JP 2010247798 A JP2010247798 A JP 2010247798A JP 2010247798 A JP2010247798 A JP 2010247798A JP 2011243944 A JP2011243944 A JP 2011243944A
Authority
JP
Japan
Prior art keywords
electrode
double layer
electric double
storage space
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010247798A
Other languages
English (en)
Inventor
Chung Lee San
キュン リー、サン
Wan Suk Jan
スーク ヤン、ワン
Jung Eun No
エウン ノ、ジュン
Sang Chul Ko
チョル コ、サン
Dong Sup Park
スプ パク、ドン
Yong Su Cho
ス チョー、ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011243944A publication Critical patent/JP2011243944A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74Terminals, e.g. extensions of current collectors
    • H01G11/76Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

【課題】本発明は電気二重層キャパシタパッケージ及びその製造方法に関する。
【解決手段】本発明の一実施形態による電気二重層キャパシタパッケージは内部に収納空間を有し、絶縁性樹脂から成る外装ケースと、上記外装ケースに埋め込まれ、それぞれ上記収納空間に露出する第1面と上記外装ケースの外部領域に露出する第2面を有する第1及び第2外部端子と、上記収納空間に離隔されて配置される、上記第1外部端子と連結される第1キャパシタセルと上記第2外部端子と連結される第2キャパシタセルと、上記第1及び第2キャパシタセルを直列連結する直列連結用内部端子とを含む。
【選択図】図1b

Description

本発明は電気二重層キャパシタパッケージ及びその製造方法に関し、より具体的には耐電圧及び動作電圧が増加した電気二重層キャパシタパッケージ及びその製造方法に関する。
電気二重層キャパシタ(EDLC;Electric Double Layer Capacitor)は分離膜を介して陽極と陰極の2つの電極を対向するように配置し、対向面にそれぞれ符号の異なる一対の電荷層(電気二重層)が生成されたことを利用したエネルギー保存装置である。
電気二重層キャパシタは各種電気・電子機器の補助電源、ICバックアップ電源などに主に用いられており、最近では玩具、産業用電源、UPS(UNINTERRUPTED POWER SUPPLY)、太陽熱エネルギー保存、HEV/EV SUB POWERなどまで幅広く応用されている。
電気二重層キャパシタは、一般的にケース内に単位セルを内蔵してから電解質を収容して製作される。このとき、単位セルは一対の電極と分離膜が積層されて構成される。
一対の電極は外部から印加される電気の符号により陽極(+)または陰極(−)にその符号が決まり、このような一対の電極には外部から電気を印加するための端子が引き出されている。
一対の電極にはそれぞれ陽電荷(+)と陰電荷(−)が分極され、一つの単位セルには2ヶ所に電荷層(電気二重層)が生成される。
しかし、従来の単位セルは耐電圧(Surge Voltage)が3.0V以下、一般的には動作電圧(Operating Voltage)が2.3Vから2.7Vと低く、実際の電子製品に適用するための動作電圧を有するためには、2つ以上の電気二重層キャパシタを直列に連結して使用した。
しかし、2つ以上の電気二重層キャパシタを外部直列連結を通じて動作電圧を増加させる場合には、必然的に発生する各電気二重層キャパシタ間のバランス問題を解決しなければならない。具体的に、各電気二重層キャパシタの容量、等価直列抵抗(ESR)、漏れ電流などを考慮し、キャパシタの全動作電圧が一つの電気二重層キャパシタに集中しないように抵抗、ダイオード、その他ICなどの電圧バランス保護回路が必要となる。
しかし、反復サイクルにより電気二重層キャパシタ間の電圧均衡が崩れ、何れか1つの電気二重層キャパシタに高い電圧がかかるという問題点がある。これは結局、電解質物質が分解(3.0V以上の電圧が印加される場合、電解質が分解される)され、内部抵抗が増加し、静電容量の低下などの問題点を引き起こす。
本発明は上記のような問題点を解決するためのもので、本発明の目的は耐電圧及び動作電圧が増加した電気二重層キャパシタパッケージ及びその製造方法を提供することである。
本発明の一実施形態は、内部に収納空間を有し、絶縁性樹脂から成る外装ケースと、上記外装ケースに埋め込まれ、それぞれ上記収納空間に露出する第1面と上記外装ケースの外部領域に露出する第2面を有する第1及び第2外部端子と、上記収納空間に離隔されて配置される、上記第1外部端子と連結される第1キャパシタセルと上記第2外部端子と連結される第2キャパシタセルと、上記第1及び第2キャパシタセルを直列連結する直列連結用内部端子とを含む電気二重層キャパシタパッケージを提供する。
上記第1及び第2外部端子は、インサート射出成形により上記外装ケースに埋め込まれることができる。
上記外装ケースは、上記収納空間を第1及び第2収納空間に区切る隔壁をさらに含み、上記第1及び第2キャパシタセルはそれぞれ上記第1及び第2収納空間に配置されることができる。
上記第1及び第2外部端子は、上記外装ケースのうち下面と定義される一面に形成されることができる。
上記直列連結用内部端子は、上記収納空間のうち上面と定義される一面に形成されることができる。
上記第1及び第2キャパシタセルはそれぞれ第1及び第2電極と、上記第1及び第2電極の間に配置された分離膜を含み、上記直列連結用内部端子は上記第1キャパシタセルの第2電極と上記第2キャパシタセルの第1電極を直列連結することができる。
上記外装ケースは上面が開放された収納空間を有し、第1及び第2外部端子が埋め込まれた下部ケース及び上記収納空間を覆うように上記下部ケースに装着された上部キャップから成ることができる。
上記直列連結用内部端子は、上記上部キャップに形成されることができる。
上記第1及び第2キャパシタセルはそれぞれ第1及び第2電極と、上記第1及び第2電極の間に配置される分離膜を含み、上記第1キャパシタセルの第1電極は上記第1外部端子と電気的に連結され、上記第2キャパシタセルの第2電極は上記第2外部端子と電気的に連結されることができる。
上記第1キャパシタセルは第1及び第2電極と、上記第1及び第2電極の間に配置される分離膜と、上記第1電極と電気的に連結される第1集電体を含み、上記第1集電体は上記第1外部端子と電気的に連結されることができる。
上記第2キャパシタセルは第1及び第2電極と、上記第1及び第2電極の間に配置される分離膜と、上記第2電極と電気的に連結される第2集電体を含み、上記第2集電体は上記第2外部端子と電気的に連結されることができる。
本発明の他の実施形態は開放された収納空間を有し、上記収納空間に露出する第1面と外部領域に露出する第2面を有するように第1及び第2外部端子が埋め込まれた下部ケースを形成する段階と、上記収納空間に、上記第1外部端子と電気的に連結される第1キャパシタセルと上記第2外部端子と電気的に連結される第2キャパシタセルを離隔して配置する段階と、上記第1キャパシタセルと上記第2キャパシタセルを直列連結する直列連結用内部端子を形成する段階と、上記収納空間を覆うように上部キャップを上記下部ケース上に装着する段階とを含む電気二重層キャパシタパッケージの製造方法を提供する。
上記下部ケースの形成は、インサート射出成形により行われることができる。
上記下部ケースを形成する段階は、上記収納空間を第1及び第2収納空間に区切る隔壁を形成する段階をさらに含むことができる。
上記直列連結用内部端子は上部キャップ上に形成され、上記上部キャップの装着により上記第1及び第2キャパシタセルに形成されることができる。
上記第1及び第2キャパシタセルはそれぞれ第1及び第2電極と上記第1及び第2電極の間に分離膜を配置して設け、上記直列連結用内部端子は上記第1キャパシタの第2電極と上記第2キャパシタの第1電極を直列連結するように形成されることができる。
上記第1及び第2キャパシタセルはそれぞれ第1及び第2電極と、上記第1及び第2電極の間に分離膜を配置して設け、上記第1キャパシタの第1電極は上記第1外部端子と電気的に連結され、上記第2キャパシタの第2電極は上記第2外部端子と電気的に連結されるように配置されることができる。
上記第1キャパシタセルは第1及び第2電極と、上記第1電極と電気的に連結される第1集電体と、上記第1及び第2電極の間に分離膜を配置して設け、上記第1集電体は上記第1外部端子と電気的に連結されるように配置されることができる。
上記第2キャパシタセルは第1及び第2電極と、上記第2電極と電気的に連結される第2集電体と、上記第1及び第2電極の間に分離膜を配置して設け、上記第2集電体は上記第2外部端子と電気的に連結されるように配置されることができる。
本発明による電気二重層キャパシタパッケージは1つのパッケージ内でキャパシタセル間の直列連結が可能である。これにより、電気二重層キャパシタの耐電圧及び動作電圧が増加することができる。
また、本発明による電気二重層キャパシタパッケージは外装ケースと外部端子が一体に形成され空間活用度が高い。また、電気二重層キャパシタパッケージは追加構造物なしにその構造自体で表面実装(SMT)が可能である。
本発明の一実施形態による電気二重層キャパシタパッケージを示す概略的な斜視図である。 図1aのI−I'に沿って切開した電気二重層キャパシタパッケージを示す概略的な断面図である。 本発明の一実施形態による第1及び第2外部端子を示す概略的な斜視図である。 本発明の一実施形態による下部ケースを概略的に示す上部平面図である。 本発明の一実施形態による上部キャップを概略的に示す断面図である。 図3bに図示された上部キャップの下部平面図である。 本発明の一実施形態による電気二重層キャパシタパッケージの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電気二重層キャパシタパッケージの製造方法を説明するための工程別断面図である。 本発明の一実施形態による電気二重層キャパシタパッケージの製造方法を説明するための工程別断面図である。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、図面上に同じ符号で表示される要素は同じ要素である。
図1aは本発明の一実施形態による電気二重層キャパシタパッケージを示す概略的な斜視図であり、図1bは図1aのI−I'に沿って切開した電気二重層キャパシタパッケージを示す概略的な断面図である。
図2は本発明の一実施形態による第1及び第2外部端子を示す概略的な斜視図である。
図3aは本発明の一実施形態による下部ケースを概略的に示す上部平面図であり、図3bは本発明の一実施形態による上部キャップを概略的に示す断面図であり、図3cは図3bに図示された上部キャップの下部平面図である。
図1a及び図1bを参照すると、本実施形態による電気二重層キャパシタパッケージは内部に収納空間を有し、絶縁性樹脂から成る外装ケース10と、上記外装ケース10の収納空間に離隔されて配置される第1及び第2キャパシタセル20、30と、上記第1及び第2キャパシタセルを直列連結する直列連結用内部端子12を含む。
上記外装ケース10には、第1及び第2外部端子11a、11bが埋め込まれている。第1及び第2外部端子11a、11bはインサート射出成形により上記外装ケースに埋め込まれることができる。
上記第1及び第2外部端子11a、11bは上記外装ケース10に埋め込まれたもので、上記第1及び第2外部端子11a、11bはそれぞれ上記収納空間に露出する第1面11a−1、11b−1と上記外装ケースの外部領域に露出する第2面11a−2、11b−2を有する。上記第1及び第2外部端子11a、11bは上記外装ケース10の外部領域と上記収納空間を連結する構造である。
上記第1及び第2外部端子11a、11bは第1及び第2キャパシタセル20、30に電気を印加するための一手段であり、上記第1及び第2外部端子の第1面11a−1、11b−1は第1及び第2キャパシタセル20、30とそれぞれ連結され、上記第1及び第2外部端子の第2面11a−2、11b−2は外部電源と連結されることができる。
図2は、本発明の一実施形態による第1及び第2外部端子11a、11bを示す概略的な斜視図である。
上記第1及び第2外部端子11a、11bの形状は特に制限されず、第1面及び第2面の面積が確保され、絶縁性樹脂との接触面積が広くて外装ケースに容易に埋め込まれる構造に適切に変更されることができる。
上記第1及び第2外部端子11a、11bは外装ケース10の同一面に形成されることができる。これにより、電気二重層キャパシタパッケージは追加構造物なしにその構造自体で表面実装(SMT)が可能である。
上記外装ケース10は絶縁性樹脂から成ることができ、上記絶縁性樹脂はこれに制限されないが、例えば、ポリフェニレンスルフィド(Polyphenylene sulfide、PPS)または液晶高分子(Liquid crystal polymer、LCP)であることができる。これにより、上記電気二重層キャパシタパッケージは高い温度(約240〜270℃)で行われる表面実装過程で内部構造を保護することができる。
図3aから図3cを参照すると、本発明の一実施形態による外装ケースは上面が開放された収納空間を有する下部ケース10aと上記収納空間を覆う上部キャップ10bから成ることができる。
上記下部ケース10aはインサート射出成形(insert injection molding)などにより絶縁性樹脂と第1及び第2外部端子11a、11bを一体に成形して製造することができる。
上記第1及び第2外部端子11a、11bは下部ケース10aの同一面に形成されており、下部ケース10aの収納空間には第1及び第2外部端子11a、11bの第1面11a−1、11b−1が露出している。上記同一面は下部ケースの下面と定義されることができ、上記下面は表面実装面として提供されることができる。
上記下部ケース10aには隔壁13が形成されることができ、上記隔壁13により収納空間が第1及び第2収納空間S1、S2に区切られることができる。上記隔壁13は同一面に形成された第1及び第2外部端子11a、11bの間に位置することができる。
上記下部ケース10aの収納空間には第1及び第2キャパシタセル20、30が離隔されて配置されることができる。
本実施形態のように、上記第1収納空間S1には第1キャパシタセル20が配置され、第2収納空間S2には第2キャパシタセル30が配置されることができる。
上記第1キャパシタセル20は第1外部端子11aと電気的に連結され、上記第2キャパシタセル30は第2外部端子11bと電気的に連結される。上記第1及び第2外部端子11a、11bはキャパシタセル20、30を外部電源と電気的に連結するための一手段であることができる。
上記第1キャパシタセル20は第1及び第2電極22a、22bと、上記第1及び第2電極の間に配置された分離膜23を含むことができる。また、第2キャパシタセル30は第1及び第2電極32a、32bと、上記第1及び第2電極の間に配置された分離膜33を含むことができる。
上記第1キャパシタセルの第1及び第2電極22a、22bと上記第2キャパシタセルの第1及び第2電極32a、32bはそれぞれ対向して配置され、異なる極性を有するようになる。
上記第1及び第2電極22a、22b、32a、32bは分極性電極物質から成ることができ、上記分極性電極物質は、例えば、比表面積が比較的高い活性炭などを利用することができる。
上記第1キャパシタセルの第1電極22aは第1集電体21aに形成されることができ、上記第2キャパシタセルの第2電極32bは第2集電体31bに形成されることができる。
上記第1及び第2集電体21a、31bは、それぞれ上記第1及び第2電極22a、32bに電気的信号を伝達するための導電性シートであり、導電性ポリマーやゴムシートまたは金属箔(metallic foil)から成ることができる。
本実施形態における第1キャパシタセル20は、上記第1集電体21aにより第1外部端子11aと電気的に連結され、第2キャパシタセル30は上記第2集電体31bにより第2外部端子11bと電気的に連結される。
上記第1及び第2集電体21a、31bは、上記第1及び第2外部端子11a、11bと電気的に連結されるようにその形状を適切に変更することができる。このような形状の変更はキャパシタセルの形状や大きさと外部端子の形状及び位置に影響を受けることができる。
また、図示されたように、上記第1キャパシタセルの第1電極22aと上記第2キャパシタセルの第2電極32bは電極物質が集電体の両面に形成された両面電極であることができる。
上記第1及び第2電極22a、32bが第1及び第2集電体21a、31bに形成されない場合は、上記第1及び第2電極物質を固体状態のシートに製造して使用することができ、上記第1電極22aは第1外部端子11aと連結され、上記第2電極32bは第2外部端子11bと連結されることができる。
上記第1及び第2分離膜23、33はイオンが透過できるように多孔性物質から成ることができる。これに制限されないが、例えば、ポリプロピレン、ポリエチレンまたはガラス繊維などの多孔性物質を使用することができる。
上記第1キャパシタセルの第2電極22bと第2キャパシタセルの第1電極32aは直列連結用内部端子12により直列連結される。上記直列連結用内部端子12は収納空間のうち上面と定義される一面に形成され、上記第1及び第2電極22b、32aを直列連結することができる。
上記直列連結用内部端子は、導電性に優れた材料であれば、特に制限されず、例えば、導電性ポリマーやゴムシートまたは金属箔(metallic foil)から成ることができる。
図3b及び図3cに図示されたように、上記直列連結用内部端子12は上部キャップ上に形成され、水平配置された第1キャパシタセルの第2電極22bと第2キャパシタセルの第1電極32aを直列連結することができる。
本実施形態による第1キャパシタセルの第2電極22bと第2キャパシタセルの第1電極32aは直列連結用内部端子12により直列連結され、一対の電極を形成する。これにより本実施形態による電気二重層キャパシタパッケージは1つのパッケージ内で直列連結が可能で、耐電圧及び動作電圧が増加することができる。
図4aから図4cは、本発明の一実施形態による電気二重層キャパシタパッケージの製造方法を説明するための工程別断面図である。
まず、図4aに図示されたように、開放された収納空間を有し、それぞれ上記収納空間に露出する第1面11a−1、11b−1と外部領域に露出する第2面11a−2、11b−2を有するように第1及び第2外部端子11a、11bが埋め込まれた下部ケース10aを形成する。
上記下部ケース10aには、上記収納空間を区切るように第1外部端子11a及び第2外部端子11bの間に隔壁13を形成することができる。
上記収納空間は、上記隔壁13により第1及び第2収納空間S1、S2に区切られることができる。
上記下部ケース10aを形成する方法は、絶縁性樹脂と第1及び第2外部端子11a、11bを一体に成形し、上記絶縁性樹脂に第1及び第2外部端子11a、11bが埋め込まれる方法であれば、特に制限されない。例えば、インサート射出成形(insert injection molding)を利用することができる。
より具体的に、所望する下部ケースの形状を有する金型内に第1及び第2外部端子を配置し、上記金型内に絶縁性樹脂を充填する。金型に充填された絶縁性樹脂は金型内で冷却または架橋により第1及び第2外部端子とともに固化される。インサート射出成形により他の材質を有する絶縁性樹脂及び第1及び第2外部端子は一体化されることができる。
次に、図4bに図示されたように、上記下部ケース10aの第1及び第2収納空間S1、S2にそれぞれ第1及び第2キャパシタセル20、30を配置する。このとき、上記収納空間に露出した第1及び第2の外部端子11a、11bと電気的に連結されるように第1及び第2キャパシタセル20、30を実装する。
より具体的に、上記第1及び第2外部端子の第1面が上記収納空間に露出し、上記第1面と上記第1及び第2キャパシタセルが電気的に連結される。
上記第1キャパシタセル20は第1及び第2電極22a、22bと、上記第1及び第2電極の間に分離膜23を配置して設けることができる。また、第2キャパシタセル30は第1及び第2電極32a、32bと、上記第1及び第2電極の間に分離膜33を配置して設けることができる。
また、上記第1キャパシタセルの第1電極22aは第1集電体21aに形成されることができ、上記第2キャパシタセルの第2電極32bは第2集電体31bに形成されることができる。
上記第1及び第2キャパシタセル20、30を第1及び第2収納空間S1、S2に配置する段階で、上記第1キャパシタセル20の第1集電体21aを上記第1外部端子11aと電気的に連結することができる。また、第2キャパシタセル30の第2集電体31bを上記第2外部端子11bと電気的に連結することができる。
上記第1及び第2集電体21a、31bは、上記第1及び第2外部端子11a、11bと電気的に連結されるようにその形状を適切に変更することができる。
また、図示しなかったが、上記第1及び第2電極が第1及び第2集電体に形成されない場合、上記第1及び第2電極物質を固体状態のシートに製造して使用することができ、上記第1電極は第1外部端子と連結され、上記第2電極は第2外部端子と連結されることができる。
次に、図4cに図示されたように、下部ケース10aの第1及び第2収納空間S1、S2上に電解液を充填する。上記電解液は水系電解液または非水系電解液を使用することができる。その後、上記第1及び第2収納空間S1、S2を覆うように上部キャップ10bを上記下部ケース10a上に装着する。
直列連結用内部端子12は上部キャップ10b上に形成されることができる。上部キャップ10bの装着により上記水平配置された第1キャパシタセルの第2電極22bと第2キャパシタセルの第1電極32a上に形成されることができる。これにより第1キャパシタセル20と第2キャパシタセル30は直列連結されることができる。
また、図示しなかったが、上記水平配置された第1及び第2キャパシタセル上に直列連結用内部端子を形成し、その後、上部キャップを装着することができる。
本実施形態による電気二重層キャパシタパッケージは1つのパッケージ内で直列連結が可能で、耐電圧及び動作電圧が増加することができる。
本発明は上述の実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。
10 外装ケース
11a、11b 第1及び第2外部端子
12 直列連結用内部端子
13 隔壁
20、30 第1及び第2キャパシタセル
21a、31b 第1及び第2集電体
22a、32a 第1電極
22b、32b 第2電極
23、33 分離膜

Claims (19)

  1. 内部に収納空間を有し、絶縁性樹脂から成る外装ケースと、
    上記外装ケースに埋め込まれ、上記収納空間に露出する第1面と上記外装ケースの外部領域に露出する第2面をそれぞれが有する第1外部端子及び第2外部端子と、
    上記収納空間に離隔されて配置される、上記第1外部端子と連結される第1キャパシタセルと、
    上記収納空間に離隔されて配置される、上記第2外部端子と連結される第2キャパシタセルと、
    上記第1キャパシタセル及び上記第2キャパシタセルを直列連結する直列連結用内部端子と、
    を含む電気二重層キャパシタパッケージ。
  2. 上記第1外部端子及び第2外部端子はインサート射出成形により上記外装ケースに埋め込まれる、請求項1に記載の電気二重層キャパシタパッケージ。
  3. 上記外装ケースは上記収納空間を第1収納空間と第2収納空間とに区切る隔壁をさらに含み、上記第1キャパシタセルは上記第1収容空間に配置され、上記第2キャパシタセルは上記第2収納空間に配置される、請求項1または2に記載の電気二重層キャパシタパッケージ。
  4. 上記第1外部端子及び上記第2外部端子は上記外装ケースのうち下面と定義される一面に形成される、請求項1から3の何れか1項に記載の電気二重層キャパシタパッケージ。
  5. 上記直列連結用内部端子は上記収納空間のうち上面と定義される一面に形成される、請求項1から4の何れか1項に記載の電気二重層キャパシタパッケージ。
  6. 上記第1キャパシタセル及び上記第2キャパシタセルはそれぞれ第1電極及び第2電極と、上記第1電極及び上記第2電極の間に配置された分離膜を含み、上記直列連結用内部端子は上記第1キャパシタセルの第2電極と上記第2キャパシタセルの第1電極を直列連結する、請求項1から5の何れか1項に記載の電気二重層キャパシタパッケージ。
  7. 上記外装ケースは上面が開放された収納空間を有し、上記第1外部端子及び上記第2外部端子が埋め込まれた下部ケース及び上記収納空間を覆うように上記下部ケースに装着された上部キャップから成る、請求項1から6の何れか1項に記載の電気二重層キャパシタパッケージ。
  8. 上記直列連結用内部端子は上記上部キャップに形成された、請求項7に記載の電気二重層キャパシタパッケージ。
  9. 上記第1キャパシタセル及び上記第2キャパシタセルはそれぞれ第1電極及び第2電極と、上記第1電極及び上記第2電極の間に配置される分離膜を含み、上記第1キャパシタセルの第1電極は上記第1外部端子と電気的に連結され、上記第2キャパシタセルの第2電極は上記第2外部端子と電気的に連結される、請求項1から8の何れか1項に記載の電気二重層キャパシタパッケージ。
  10. 上記第1キャパシタセルは第1電極及び第2電極と、上記第1電極及び上記第2電極の間に配置される分離膜と、上記第1電極と電気的に連結される第1集電体を含み、上記第1集電体は上記第1外部端子と電気的に連結される、請求項1から9の何れか1項に記載の電気二重層キャパシタパッケージ。
  11. 上記第2キャパシタセルは第1電極及び第2電極と、上記第1電極及び上記第2電極の間に配置される分離膜と、上記第2電極と電気的に連結される第2集電体を含み、上記第2集電体は上記第2外部端子と電気的に連結される、請求項1から10の何れか1項に記載の電気二重層キャパシタパッケージ。
  12. 開放された収納空間を有し、上記収納空間に露出する第1面と外部領域に露出する第2面を有するように第1外部端子及び第2外部端子が埋め込まれた下部ケースを形成する段階と、
    上記収納空間に、上記第1外部端子と電気的に連結される第1キャパシタセルと上記第2外部端子と電気的に連結される第2キャパシタセルを離隔して配置する段階と、
    上記第1キャパシタセルと上記第2キャパシタセルを直列連結する直列連結用内部端子を形成する段階と、
    上記収納空間を覆うように上部キャップを上記下部ケース上に装着する段階と、
    を含む電気二重層キャパシタパッケージの製造方法。
  13. 上記下部ケースの形成はインサート射出成形により行われる、請求項12に記載の電気二重層キャパシタパッケージの製造方法。
  14. 上記下部ケースを形成する段階は上記収納空間を第1収納空間と第2収納空間とに区切る隔壁を形成する段階をさらに含む、請求項12または13に記載の電気二重層キャパシタパッケージの製造方法。
  15. 上記直列連結用内部端子は上部キャップ上に形成され、上記上部キャップの装着により上記第1キャパシタセル及び上記第2キャパシタセルに形成される、請求項12から14の何れか1項に記載の電気二重層キャパシタパッケージの製造方法。
  16. 上記第1キャパシタセル及び上記第2キャパシタセルはそれぞれが、第1電極及び第2電極と、上記第1電極及び上記第2電極の間に分離膜を配置して設け、上記直列連結用内部端子は上記第1キャパシタの第2電極と上記第2キャパシタの第1電極を直列連結するように形成される、請求項12から15の何れか1項に記載の電気二重層キャパシタパッケージの製造方法。
  17. 上記第1キャパシタセル及び上記第2キャパシタセルはそれぞれが、第1電極及び第2電極と、上記第1電極及び上記第2電極の間に分離膜を配置して設け、上記第1キャパシタの第1電極は上記第1外部端子と電気的に連結され、上記第2キャパシタの第2電極は上記第2外部端子と電気的に連結されるように配置される、請求項12から16の何れか1項に記載の電気二重層キャパシタパッケージの製造方法。
  18. 上記第1キャパシタセルは第1電極及び第2電極と、上記第1電極と電気的に連結される第1集電体と、上記第1電極及び上記第2電極の間に分離膜を配置して設け、上記第1集電体は上記第1外部端子と電気的に連結されるように配置される、請求項12から17の何れか1項に記載の電気二重層キャパシタパッケージの製造方法。
  19. 上記第2キャパシタセルは第1電極及び第2電極と、上記第2電極と電気的に連結される第2集電体と、上記第1電極及び上記第2電極の間に分離膜を配置して設け、上記第2集電体は上記第2外部端子と電気的に連結されるように配置される、請求項12から18の何れか1項に記載の電気二重層キャパシタパッケージの製造方法。
JP2010247798A 2010-05-20 2010-11-04 電気二重層キャパシタパッケージ及びその製造方法 Pending JP2011243944A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0047517 2010-05-20
KR1020100047517A KR101101455B1 (ko) 2010-05-20 2010-05-20 전기 이중층 커패시터 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2011243944A true JP2011243944A (ja) 2011-12-01

Family

ID=44981898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010247798A Pending JP2011243944A (ja) 2010-05-20 2010-11-04 電気二重層キャパシタパッケージ及びその製造方法

Country Status (3)

Country Link
JP (1) JP2011243944A (ja)
KR (1) KR101101455B1 (ja)
CN (1) CN102254707A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516645A (ja) * 2012-03-15 2015-06-11 アクイオン エナジー インコーポレイテッド 大型電気化学エネルギー貯蔵装置ハウジングおよびモジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176136U (ja) * 1983-05-10 1984-11-24 日本ケミコン株式会社 電気二重層コンデンサ
JP2005032669A (ja) * 2003-07-10 2005-02-03 Nok Corp 封口板用電極端子
JP2005353628A (ja) * 2004-06-08 2005-12-22 Nec Tokin Corp 電気二重層コンデンサ及びその製造方法
JP2008546135A (ja) * 2005-05-17 2008-12-18 エルジー・ケム・リミテッド 多重積層電気化学セルを含む電気化学素子用のバインダー

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998401B2 (ja) * 1992-02-26 2000-01-11 日本電気株式会社 電気二重層コンデンサおよびその製造方法
JP2004327887A (ja) * 2003-04-28 2004-11-18 Sanyo Electric Co Ltd コンデンサアレイ又は電池アレイ
JP2005166975A (ja) * 2003-12-03 2005-06-23 Sanyo Electric Co Ltd 電気二重層コンデンサ、電解質電池及びこれらの製造方法
JP4450378B2 (ja) * 2004-10-27 2010-04-14 Necトーキン株式会社 表面実装型コンデンサ及びその製造方法
JP2007201382A (ja) * 2006-01-30 2007-08-09 Sanyo Electric Co Ltd 蓄電デバイス
JP2008186945A (ja) * 2007-01-29 2008-08-14 Sanyo Electric Co Ltd 電気二重層キャパシタ及び電気二重層キャパシタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176136U (ja) * 1983-05-10 1984-11-24 日本ケミコン株式会社 電気二重層コンデンサ
JP2005032669A (ja) * 2003-07-10 2005-02-03 Nok Corp 封口板用電極端子
JP2005353628A (ja) * 2004-06-08 2005-12-22 Nec Tokin Corp 電気二重層コンデンサ及びその製造方法
JP2008546135A (ja) * 2005-05-17 2008-12-18 エルジー・ケム・リミテッド 多重積層電気化学セルを含む電気化学素子用のバインダー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516645A (ja) * 2012-03-15 2015-06-11 アクイオン エナジー インコーポレイテッド 大型電気化学エネルギー貯蔵装置ハウジングおよびモジュール

Also Published As

Publication number Publication date
KR20110127963A (ko) 2011-11-28
KR101101455B1 (ko) 2012-01-03
CN102254707A (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
JP5079780B2 (ja) チップ型電気二重層キャパシタ及びその製造方法
US9831533B2 (en) Energy storage structures and fabrication methods thereof
KR101141447B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
US20100214721A1 (en) Electric double layer capacitor package
US9070513B2 (en) Method of manufacturing chip-type electric double layer capacitor
KR101141352B1 (ko) 전기 이중층 커패시터 및 그 제조방법
CN102103928B (zh) 一种电容器封装结构
KR100720994B1 (ko) 초박형 전기 이중층 캐패시터의 제조방법
JP2008186945A (ja) 電気二重層キャパシタ及び電気二重層キャパシタの製造方法
JP5240629B2 (ja) 電気二重層キャパシタパッケージ及びこの製造方法
KR101141351B1 (ko) 전기 이중층 커패시터 패키지 및 그 제조방법
CN102103933B (zh) 使用表面黏着技术的电容器封装结构
JP2011243944A (ja) 電気二重層キャパシタパッケージ及びその製造方法
CN102074382B (zh) 一种具有多端引出脚的堆栈式固态电解电容器
KR20110028866A (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
JP2007227425A (ja) 電気二重層コンデンサ
JP2006049670A (ja) 電気化学素子
JP2007189127A (ja) 電気二重層キャパシタ
CN113013557A (zh) 蓄电装置及蓄电装置组结构
CN102142323B (zh) 堆栈式固态电解电容器
JP2007317812A (ja) 電気二重層コンデンサ
JP2006086236A (ja) 電気二重層コンデンサ
KR20110004241A (ko) 칩형 전기 이중층 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130521